CN116386682A - 掉电保护电路及其集成电路和方法 - Google Patents
掉电保护电路及其集成电路和方法 Download PDFInfo
- Publication number
- CN116386682A CN116386682A CN202310319873.8A CN202310319873A CN116386682A CN 116386682 A CN116386682 A CN 116386682A CN 202310319873 A CN202310319873 A CN 202310319873A CN 116386682 A CN116386682 A CN 116386682A
- Authority
- CN
- China
- Prior art keywords
- storage capacitors
- circuit
- power
- conversion circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000003990 capacitor Substances 0.000 claims abstract description 166
- 238000006243 chemical reaction Methods 0.000 claims abstract description 58
- 230000000903 blocking effect Effects 0.000 claims abstract description 36
- 238000000926 separation method Methods 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 6
- 238000012544 monitoring process Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 239000007787 solid Substances 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Protection Of Static Devices (AREA)
- Stand-By Power Supply Arrangements (AREA)
Abstract
本发明公开了掉电保护电路及其集成电路和方法。掉电保护电路包括转换电路，在正常工作期间，对第一组存储电容器和第二组存储电容器充电，在掉电时，利用第一组和第二组存储电容器中至少一组存储电容器存储的能量向应用设备提供总线电压；第一阻断电路，当第一组存储电容器正常工作时，将第一组存储电容器连接至转换电路，当第一组存储电容器发生故障时，将第一组存储电容器与转换电路的连接断开；以及第二阻断电路，当第二组存储电容器正常工作时，将第二组存储电容器连接至转换电路，当第二组存储电容器发生故障时，将第二组存储电容器与转换电路的连接断开。该掉电保护电路在某个存储电容器发生故障时能够继续提供掉电保护。
Description
技术领域
本发明涉及电子电路，尤其涉及掉电保护电路及其集成电路和方法。
背景技术
在备用电源系统、非易失性双列直插式内存模块(non-volatileDual In-LineMemory Module，NVDIMM)、固态驱动器和硬盘驱动器等应用中，保持对应用设备的供电至关重要，因而掉电保护电路得到了广泛运用。具备掉电保护功能的电源管理集成电路(power management integrated circuit，PMIC)，如芯源系统有限公司的MP5515，具有连接一组存储电容器的单个存储引脚，从电源接收输入电压的输入引脚和提供总线电压的输出引脚，其中该总线电压为应用设备供电。
在正常工作期间，PMIC将输入引脚处的电源连接至输出引脚处的应用设备，从而为应用设备供电。PMIC还在正常工作期间利用电源提供的功率对该组存储电容器充电。当掉电时，将PMIC与电源的连接断开，并将该组存储电容器连接至输出引脚以提供总线电压。当该组存储电容器中的某个或某些存储电容器发生故障时，一晶体管(如MOSFET)被关断从而将该组存储电容器中的所有存储电容器与PMIC的连接均断开，以防止浪涌电流触发过流保护而导致无法继续提供总线电压。这种方法使得PMIC在存储电容器发生故障时能够利用电源来提供总线电压，从而为应用设备供电，但是不再具备掉电保护功能。
发明内容
本发明要解决的技术问题是提供一种在某个或某些存储电容器发生故障时，依然具备掉电保护功能的掉电保护电路及其集成电路和方法。
根据本发明一个实施例，公开了一种提供掉电保护的集成电路，包括：输入引脚，连接以接收来自电源的输入电压；输出引脚，连接以向应用设备提供总线电压；多个存储引脚，多组存储电容器中的每一组存储电容器连接至该多个存储引脚中对应的一个存储引脚；分离电路，在正常工作期间，电源提供输入电压，将电源连接至应用设备，在掉电时，电源停止提供输入电压，将电源与集成电路的连接断开；转换电路，在正常工作期间，对多组存储电容器充电，在掉电时，利用多组存储电容器中至少一组正常工作的存储电容器存储的能量提供总线电压；以及多个阻断电路，与多组存储电容器相对应，响应于多组存储电容器中正常工作的一组存储电容器，与之对应的阻断电路将该组存储电容器连接至转换电路，响应于多组存储电容器中发生故障的一组存储电容器，与之对应的阻断电路将该组存储电容器与转换电路的连接断开。
根据本发明又一个实施例，公开了一种为应用设备提供掉电保护的方法，包括：监测电源提供的功率；当检测到电源提供功率时，对多组存储电容器充电，并将电源连接至应用设备；监测每组存储电容器；响应于多组存储电容器中发生故障的一组存储电容器，将该组存储电容器与至少一组正常工作的存储电容器的连接断开；以及当检测到掉电时，电源停止提供功率，利用至少一组正常工作的存储电容器存储的能量为应用设备供电。
根据本发明再一个实施例，公开了一种掉电保护电路，包括：转换电路，在正常工作期间，电源提供输入电压，对第一组存储电容器和第二组存储电容器充电，当掉电时，电源停止提供输入电压，利用第一组和第二组存储电容器中至少一组存储电容器存储的能量向应用设备提供总线电压；第一阻断电路，当第一组存储电容器正常工作时，将第一组存储电容器连接至转换电路，当第一组存储电容器发生故障时，将第一组存储电容器与转换电路的连接断开；以及第二阻断电路，当第二组存储电容器正常工作时，将第二组存储电容器连接至转换电路，当第二组存储电容器发生故障时，将第二组存储电容器与转换电路的连接断开。
根据本发明的实施例，集成电路具有多个存储引脚，多组存储电容器中的每个分别连接至相应的存储引脚，当某个或某些存储电容器发生故障时，集成电路可以利用正常工作的存储电容器存储的能量为应用设备供电，继续提供掉电保护功能。
附图说明
图1为根据本发明一个实施例的具备掉电保护功能的系统100的框图；
图2为根据本发明一个实施例的PMIC110的电路框图；
图3为根据本发明一个实施例的PMIC110的电路原理图；
图4为根据本发明一个实施例的为应用设备提供掉电保护的方法的流程图。
具体实施方式
下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是，不必采用这些特定细节来实行本发明。在其他实例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。
在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一个实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。应当理解，当称“元件”“连接到”或“耦接”到另一元件时，它可以是直接连接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
图1为根据本发明一个实施例的具备掉电保护功能的系统100的框图。在图1所示的实施例中，系统100包括电源120、PMIC 110和应用设备130。
电源120包括电源或者能够为另一电路供电的电路。在图1所示的实施例中，电源120以输入电压VIN的形式供电，其中输入电压VIN是直流电压。本领域技术人员可以理解，电源120也可以提供电流IIN和/或功率PIN来供电，这均不脱离本发明的精神或实质。
应用设备130可包括备用电源系统、NVDIMM、固态驱动器、硬盘驱动器或者其他需要掉电保护的设备。在一个实施例中，应用设备130包括易失性存储器(如随机存取存储器，randomaccess memory，RAM)，其在掉电时需要将数据存储至非易失性存储器(如NVRAM)中。在一个实施例中，应用设备130包括直流-直流转换电路131，其利用PMIC 110提供的总线电压VBUS产生可调节的输出电压，该输出电压为应用设备130中的电路供电。在掉电，电源120停止提供输入电压VIN时，PMIC 110将总线电压VBUS保持足够长的时间。在掉电时，PMIC110是利用存储在多组存储电容器102-1～102-n中的能量来保持总线电压VBUS的，这将在下文详细说明。
PMIC 110包括封装在一起以作为集成电路芯片的多个电路。在图1所示的实施例中，PMIC110包括输入引脚141、多个存储引脚142-1～142-n以及输出引脚143。为了简化说明，图1省略了与本发明无关的其他引脚。
PMIC 110在输入引脚141处接收电源120所提供的输入电压VIN。在正常工作期间，即电源120提供输入电压VIN时，PMIC 110将输入引脚141处的输入电压VIN连接至输出引脚143以作为总线电压VBUS，其中总线电压VBUS是直流电压。直流-直流转换电路131以总线电压VBUS作为输入电压，产生可调节的输出电压。直流-直流转换电路131可包括降低总线电压VBUS的降压转换电路、升高总线电压VBUS的升压转换电路或者其他拓扑。
每个存储引脚142-i(i＝1,2,……,n)均连接一个储能电路。在一个实施例中，每个储能电路包括一组并联连接的存储电容器102。PMIC110具有多个存储引脚142-1～142-n，可连接两个及以上的储能电路。也就是说，存储引脚142-1连接第一组存储电容器102-1，存储引脚142-2连接第二组存储电容器102-2，以此类推。PMIC 110至少包括两组独立的存储电容器102，每组存储电容器102-i单独连接至相应的存储引脚142-i。本领域技术人员可以理解，PMIC 110可以包括更多组数的存储电容器以满足不同应用设备的具体要求，其中每组存储电容器单独连接至相应的存储引脚。
PMIC 110包括转换电路。在一个实施例中，转换电路包括双向转换电路113，其在一个方向上工作在降压模式，在另一个方向上工作在升压模式。在正常工作期间，双向转换电路113利用电源120提供的输入电压VIN对连接在存储引脚142-1～142-n的多组存储电容器102-1～102-n充电。在一个实施例中，在正常工作期间，双向转换电路113工作在升压模式，将输入电压VIN升高为第一电压，进而利用第一电压对多组存储电容器102-1～102-n充电。在一个实施例中，双向转换电路113将12V的输入电压VIN升高为30V的第一电压，以对多组存储电容器102-1～102-n充电。
当掉电时，双向转换电路113工作在降压模式，利用存储在多组存储电容器102-1～102-n中的能量产生总线电压VBUS。在一个实施例中，双向转换电路113将多组存储电容器102-1～102-n所提供的电压从约30V(该电压随着多组存储电容器102-1～102-n的放电而降低)降低到约10V的第二电压，并将第二电压提供至输出引脚143作为总线电压VBUS。这使得PMCI110在掉电后能够继续为应用设备130供电足够的时间，以帮助其完成关机程序(如将数据存储至NVRAM)。PMIC 110在掉电后能够继续提供总线电压VBUS的时间长短取决于存储在多组存储电容器102-1～102-n中的能量多少。
在一个实施例中，PMIC 110包括多个阻断电路，其中每组存储电容器102-i连接至相应的单独的阻断电路，从而可以将发生故障的一组存储电容器(如第一组存储电容器102-1)与PMIC 110断开，而不影响其他组正常工作(即未发生故障)的存储电容器(如第二至第n组存储电容器102-2～102-n)，这将在下文详细说明。在一个实施例中，发生故障的第一组存储电容器102-1发生了对地短路，通过关断与第一组存储电容器102-1相对应的阻断电路，可以将该组存储电容器102-1与PMIC110的连接断开，同时也可以将该组存储电容器102-1与其他组正常工作的存储电容器102-2～102-n的连接断开，而其他组正常工作的存储电容器102-2～102-n仍然连接至PMIC 110。这有利于PMIC110在掉电后利用正常工作的存储电容器102-2～102-n存储的能量来进行掉电保护。
PMIC 110还包括控制器112以控制双向转换电路113、分离电路、多个阻断电路以及PMIC110中的其他电路。在一个实施例中，控制器112利用传统的脉宽调制(pulsewidthmodulation，PWM)控制双向转换电路113工作在降压模式或升压模式。在一个实施例中，控制器112可以产生控制信号以控制晶体管的导通与关断，使得PMIC110按照上述原理工作。在一个实施例中，控制器112可以通过检测信号，例如电流检测信号、电压检测信号等，来监测过流、掉电等。在一个实施例中，若检测到输入电压VIN低于一阈值电压VTH，则表明电源120停止提供输入电压VIN，发生了掉电。在其他实施例中，若检测到电源提供的电流和/或功率低于一阈值电流和/或一阈值功率，则表明发生了掉电。在一个实施例中，控制器112可以利用比较器、状态机、逻辑电路等处理与响应检测信号，这些均不脱离本发明的精神或实质。
图2为根据本发明一个实施例的PMIC110的电路框图。在图2所示的实施例中，PMIC110包括双向转换电路113、分离电路221和多个阻断电路220-1～220-n。PMIC110的上述各电路可由控制器112(如图1所示)控制。
电源120在PMIC110的输入引脚141处提供输入电压VIN。在正常工作期间，分离电路221将输入引脚141处的输入电压VIN连接至输出引脚143，以作为总线电压VBUS(如箭头201所示)，其中应用设备130(如图1所示)中的直流-直流转换电路131接收该总线电压VBUS。在正常工作期间，双向转换电路113通过分离电路221接收输入电压VIN(如箭头202所示)，并工作在升压模式，将输入电压VIN转换为存储节点204处的第一电压VBO，从而对多组存储电容器102-1～102-n充电。
当掉电时，分离电路221将电源120与PMIC110以及双向转换电路113的连接断开，阻止反向电流，使得输入引脚141处的前端器件不受影响，降低额外的电能损耗。此时，双向转换电路113工作在降压模式，将存储节点204处的第一电压VBO(即多组存储电容器102-1～102-n提供的电压)转换为总线电压VBUS(如箭头203所示)，直流-直流转换电路131从输出引脚143处接收该总线电压VBUS。
PMIC110的每个存储引脚142-i处均有独立的阻断电路220-i，其中阻断电路220-i将相应的一组存储电容器102-i连接至PMIC110。通常情况下，阻断电路220-i处于导通状态，将相应的一组存储电容器102-i连接至PMIC 110。当某组存储电容器(如第一组存储电容器102-1)发生故障时，相应的阻断电路(如阻断电路220-1)处于关断状态，将该组存储电容器与PMIC110的连接断开。在图2所示的实施例中，多组存储电容器102-1～102-n均通过相应的阻断电路连接至存储节点204，相应的阻断电路将发生故障的一组存储电容器与PMIC 110的连接断开的同时，也将该组存储电容器与其他组存储电容器的连接断开。
当某组存储电容器(如第一组存储电容器102-1)中至少有一个存储电容器发生故障(如对地短路)时，该组存储电容器(如第一组存储电容器102-1)即被视为发生故障。通过监测某组存储电容器与PMIC 110之间的线路是否发生过流，可以检测该组存储电容器是否发生故障。每组存储电容器102-i均是通过单独的存储引脚142-i连接到PMIC 110，因此可以单独检测每组存储电容器102-i是否发生故障，并且可以独立地将发生故障的一组存储电容器与PMIC 110以及其他组存储电容器断开连接。也就是说，其他组正常工作的存储电容器可以继续连接至PMIC 110以提供掉电保护。例如，连接至存储引脚142-1的第一组存储电容器102-1发生故障时，阻断电路220-1会将该组存储电容器102-1与PMIC的连接断开，同时也会将该组存储电容器102-1与连接至存储引脚142-2的第二组存储电容器102-2的连接断开。此时，阻断电路220-2继续将第二组存储电容器102-2连接至PMIC110。
图3为根据本发明一个实施例的PMIC110的电路原理图。为了简要说明，图3仅展示了两组存储电容器102-1～102-2，其中每组存储电容器102-i包括多个并联连接的电容器C1。PMIC 110包括分离电路221、双向转换电路113和阻断电路220-1～220-2。
在图3所示的实施例中，电容C2连接在输入引脚141和地之间，电容C3作为输出电容连接至输出引脚143。分离电路221包括晶体管M3和M4。在一个实施例中，晶体管M3和M4是MOSFET。晶体管M3和M4均具有第一端(如源极)、第二端(如漏极)和第三端(如栅极)。晶体管M3的第一端连接至输入引脚141，晶体管M4的第一端连接至输出引脚143，晶体管M3的第二端与晶体管M4的第二端连接在一起，晶体管M3和M4的第三端均接收控制信号以控制晶体管M3和M4的导通与关断。在正常工作期间，晶体管M3和M4均导通，从而将输入引脚141处的输入电压VIN连接至输出引脚143以作为总线电压VBUS。当掉电时，晶体管M3和M4均关断，从而将电源120与PMIC 110的连接断开。
在一个实施例中，分离电路221还包括检测电路302(如电压检测电路)，用于检测输入引脚141处是否掉电。检测电路302可通过控制晶体管M3和M4的第三端，使得晶体管M3和M4在正常工作期间导通，在掉电时关断。在一个实施例中，分离电路221可使用芯源系统有限公司的E-FuseTM技术。
分离电路221也可以使用单个晶体管和/或独立检测电路，这均不脱离本发明的精神或实质。在一个实施例中，检测电路302可以提供检测信号至控制器112(如图1所示)，以表明输入引脚141处的输入电压VIN的情况。输入引脚141可以通过单个晶体管连接至输出引脚143。控制器112控制该晶体管在正常工作期间导通，在掉电时关断。其他能够实现相同或相似功能的检测电路和分离电路，也同样满足本发明的精神和保护范围。
在图3所示的实施例中，双向转换电路113包括晶体管M1和M2，在一个实施例中，晶体管M1和M2是MOSFET。晶体管M1和M2均具有第一端(如源极)、第二端(如漏极)和第三端(如栅极)。晶体管M1的第一端和晶体管M2的第二端连接在一起，构成开关节点SW。晶体管M1的第二端连接至存储节点204，晶体管M2的第一端连接至地。电感L1连接在开关节点SW与输出引脚143之间。晶体管M1和M2的第三端由控制器112控制，使得双向转换电路113在正常工作期间，即电源120提供输入电压VIN时工作在升压模式，在掉电时工作在降压模式。电容C4连接在存储节点204和地之间。
在图3所示的实施例中，每组存储电容器102-i的多个电容器C1并联连接。其中每个电容器C1均具有通过阻断电路220-i连接至存储节点204的第一端和连接至地的第二端。每个阻断电路220-i将相应的一组存储电容器102-i连接至PMIC 110。在图3所示的实施例中，每个阻断电路220-i连接在相应的存储引脚142-i和存储节点204之间。
在图3所示的实施例中，每个阻断电路220-i包括晶体管M5和检测电路301。晶体管M5具有第一端(如源极)、第二端(如漏极)和第三端(如栅极)。其中晶体管M5的第一端连接至存储引脚142-i，第二端连接至存储节点204。检测电路301检测流过晶体管M5的电流是否发生过流。在一个实施例中，检测电路301包括跨接在晶体管M5两端的检测晶体管，来实现电流的检测。在一个实施例中，检测电路301还包括比较器，将检测到的电流与一阈值比较以判断是否发生过流。在其他实施例中，检测电路301也可以包括与晶体管M5串联连接的检流电阻或者其他电路结构。本领域技术人员可以理解，存储电容器C1的故障检测也可以通过其他检测方式来实现，这均满足本发明的精神和保护范围。
每个阻断电路220-i中的检测电路301可以控制晶体管M5的导通与关断。当检测到发生过流时，检测电路301将晶体管M5关断，从而将相应的一组存储电容器102-i与存储节点204的连接断开，否则，检测电路301控制晶体管M5保持导通。在其他实施例中，阻断电路220-i中的检测电路301将检测信号发送给控制器112，控制器112在检测信号指示发生过流时，控制晶体管M5关断，否则，控制晶体管M5保持导通。本领域技术人员可以理解，将阻断电路220-i中的晶体管M5关断即可将相应的一组存储电容器102-i与双向转换电路113以及其他组存储电容器之间的连接断开。
图4为根据本发明一个实施例的为应用设备提供掉电保护的方法的流程图。在一个实施例中，该方法可由PMIC 110执行。该方法包括步骤S401～S405。
在步骤S401，监测MPIC输入引脚处电源所提供的功率。
在步骤S402，当检测到电源提供功率时，将电源连接至应用设备，并对多组存储电容器充电。在一个实施例中，一转换电路工作在升压模式，将输入电压升高为第一电压，并利用第一电压对该多组存储电容器充电。
在步骤S403，监测每组存储电容器是否发生故障。在一个实施例中，监测一组存储电容器与PMIC之间的线路是否发生过流，发生过流则表明该组存储电容器发生了故障。在一个实施例中，过流是指能够损坏PMIC、其他组存储电容器或其他电路的过量的电流。
在步骤S404，当检测到某组存储电容器发生故障时，将该组存储电容器与PMIC以及其他组正常工作的存储电容器之间的连接断开。其他组正常工作的存储电容器仍然连接至PMIC。
在步骤S405，当检测到掉电时，将电源与PMIC的连接断开，利用至少一组正常工作的存储电容器所存储的能量为应用设备供电。
虽然已参照几个典型实施例描述了本发明，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。
Claims (20)
1.一种提供掉电保护的集成电路，包括：
输入引脚，连接以接收来自电源的输入电压；
输出引脚，连接以向应用设备提供总线电压；
多个存储引脚，多组存储电容器中的每一组存储电容器连接至该多个存储引脚中对应的一个存储引脚；
分离电路，在正常工作期间，电源提供输入电压，将电源连接至应用设备，在掉电时，电源停止提供输入电压，将电源与集成电路的连接断开；
转换电路，在正常工作期间，对多组存储电容器充电，在掉电时，利用多组存储电容器中至少一组正常工作的存储电容器存储的能量提供总线电压；以及
多个阻断电路，与多组存储电容器相对应，响应于多组存储电容器中正常工作的一组存储电容器，与之对应的阻断电路将该组存储电容器连接至转换电路，响应于多组存储电容器中发生故障的一组存储电容器，与之对应的阻断电路将该组存储电容器与转换电路的连接断开。
2.如权利要求1所述的集成电路，其中转换电路包括：
第一晶体管，具有第一端和第二端，其中第二端连接至该多组存储电容器；以及
第二晶体管，具有第一端和第二端，其中第一端连接至地，第二端与第一晶体管的第一端连接在一起形成开关节点。
3.如权利要求2所述的集成电路，还包括将开关节点连接至输出引脚的电感。
4.如权利要求1所述的集成电路，其中分离电路包括：
第三晶体管，具有第一端和第二端，其中第一端连接至输入引脚，第二端连接至输出引脚。
5.如权利要求4所述的集成电路，其中分离电路还包括：
第四晶体管，具有第一端和第二端，其中第一端连接至输出引脚，第二端连接至第三晶体管的第二端。
6.如权利要求1所述的集成电路，其中每个阻断电路包括：
第五晶体管，具有第一端和第二端，其中第一端连接至相应的一组存储电容器，第二端连接至转换电路。
7.如权利要求1所述的集成电路，其中每组存储电容器包括多个并联连接的电容器。
8.如权利要求1所述的集成电路，其中在正常工作期间，转换电路将输入电压升高为第一电压，并利用第一电压对多组存储电容器充电。
9.如权利要求1所述的集成电路，其中在掉电时，转换电路将至少一组正常工作的存储电容器提供的电压降低为第二电压，并将第二电压作为总线电压提供至应用设备。
10.如权利要求1所述的集成电路，其中输出引脚连接至应用设备中的直流-直流转换电路。
11.一种向应用设备提供掉电保护的方法，包括：
监测电源提供的功率；
当检测到电源提供功率时，对多组存储电容器充电，并将电源连接至应用设备；
监测每组存储电容器；
响应于多组存储电容器中发生故障的一组存储电容器，将该组存储电容器与至少一组正常工作的存储电容器的连接断开；以及
当检测到掉电时，电源停止提供功率，利用至少一组正常工作的存储电容器存储的能量为应用设备供电。
12.如权利要求11所述的方法，其中对多组存储电容器充电的步骤包括：
将电源提供的输入电压升高为第一电压；以及
利用第一电压对多组存储电容器充电。
13.如权利要求11所述的方法，其中利用至少一组正常工作的存储电容器存储的能量为应用设备供电的步骤包括：
将至少一组正常工作的存储电容器提供的电压降低为第二电压作为总线电压；以及
将总线电压提供至应用设备。
14.如权利要求11所述的方法，其中当检测到电源提供功率时，将电源连接至应用设备的步骤包括：
将电源提供的输入电压提供至应用设备中的直流-直流转换电路。
15.一种掉电保护电路，包括：
转换电路，在正常工作期间，电源提供输入电压，对第一组存储电容器和第二组存储电容器充电，当掉电时，电源停止提供输入电压，利用第一组和第二组存储电容器中至少一组存储电容器存储的能量向应用设备提供总线电压；
第一阻断电路，当第一组存储电容器正常工作时，将第一组存储电容器连接至转换电路，当第一组存储电容器发生故障时，将第一组存储电容器与转换电路的连接断开；以及
第二阻断电路，当第二组存储电容器正常工作时，将第二组存储电容器连接至转换电路，当第二组存储电容器发生故障时，将第二组存储电容器与转换电路的连接断开。
16.如权利要求15所述的掉电保护电路，包括：
分离电路，在正常工作期间，将输入电压连接至转换电路以及应用设备，在掉电时，将电源与转换电路的连接断开。
17.如权利要求15所述的掉电保护电路，其中转换电路包括：
第一晶体管，具有第一端和第二端，其中第一端连接至第一阻断电路和第二阻断电路的公共连接点；以及
第二晶体管，具有第一端和第二端，其中第一端连接至地，第二端与第一晶体管的第一端连接在一起形成开关节点。
18.如权利要求17所述的掉电保护电路，进一步包括：
电感，具有第一端和第二端，其中第一端连接至开关节点，第二端连接至总线电压所在节点。
19.如权利要求18所述的掉电保护电路，其中总线电压被提供至应用设备中的直流-直流转换电路。
20.如权利要求19所述的掉电保护电路，其中应用设备包括非易失性存储器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/716,924 US12007821B2 (en) | 2022-04-08 | 2022-04-08 | Power loss prevention circuit with mitigation for failed energy storage banks |
| US17/716,924 | 2022-04-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116386682A true CN116386682A (zh) | 2023-07-04 |
Family
ID=86960961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310319873.8A Pending CN116386682A (zh) | 2022-04-08 | 2023-03-28 | 掉电保护电路及其集成电路和方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US12007821B2 (zh) |
| CN (1) | CN116386682A (zh) |
| TW (1) | TW202341608A (zh) |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8325554B2 (en) * | 2008-07-10 | 2012-12-04 | Sanmina-Sci Corporation | Battery-less cache memory module with integrated backup |
| US8627117B2 (en) * | 2009-06-26 | 2014-01-07 | Seagate Technology Llc | Device with power control feature involving backup power reservoir circuit |
| US9430011B2 (en) * | 2010-01-25 | 2016-08-30 | Dell Products L.P. | Systems and methods for determining the state of health of a capacitor module |
| US9106103B2 (en) * | 2011-09-23 | 2015-08-11 | Eaton Corporation | Unintteruptible power supply systems and methods employing on-demand energy storage |
| US8643351B2 (en) * | 2011-12-28 | 2014-02-04 | Monolithic Power Systems, Inc. | Switching mode power supply and the method thereof |
| US9553483B2 (en) * | 2013-03-01 | 2017-01-24 | Toshiba Corporation | System and method for limiting inrush current in solid state drives |
| US9740258B2 (en) * | 2014-03-24 | 2017-08-22 | Intel Corporation | Hold-up energy storage and management |
| US10606330B2 (en) * | 2015-02-27 | 2020-03-31 | Hewlett Packard Enterprise Development Lp | Selectively enabling backup power to nodes |
| CN107850984A (zh) * | 2016-04-29 | 2018-03-27 | 慧与发展有限责任合伙企业 | 使用通过电力丢失数据保护技术存储的写入数据来进行恢复 |
| US10599503B2 (en) * | 2016-07-28 | 2020-03-24 | Dell Products L.P. | Triggering power loss protection on solid-state storage devices |
| KR20180024615A (ko) * | 2016-08-30 | 2018-03-08 | 삼성전자주식회사 | 보조 전력을 공급하기 위한 커패시터들을 포함하는 전자 장치의 전력 및 성능 관리 방법 |
| US9998009B1 (en) * | 2017-02-06 | 2018-06-12 | Monolithic Power Systems, Inc. | Switch mode power supply supporting both a bi-directional converter of a first configuration and that of a second configuration |
| US10283173B2 (en) * | 2017-04-19 | 2019-05-07 | Seagate Technologies Llc | Intelligent backup capacitor management |
| US11409348B2 (en) * | 2019-07-29 | 2022-08-09 | Micron Technology, Inc. | Power backup architecture to manage capacitor health |
| US11262830B2 (en) * | 2019-11-11 | 2022-03-01 | Microsoft Technology Licensing, Llc | Managing ephemeral storage on a computing node |
| US11424621B2 (en) * | 2020-01-28 | 2022-08-23 | Qualcomm Incorporated | Configurable redundant systems for safety critical applications |
| US20220321060A1 (en) * | 2021-04-06 | 2022-10-06 | Mediatek Inc. | Symbol-power-tracking supply, and wireless device using amplification system powered by the symbol-power-tracking supply |
| JP2023042175A (ja) * | 2021-09-14 | 2023-03-27 | キオクシア株式会社 | メモリシステム及びメモリシステムの制御方法 |
-
2022
- 2022-04-08 US US17/716,924 patent/US12007821B2/en active Active
-
2023
- 2023-03-28 CN CN202310319873.8A patent/CN116386682A/zh active Pending
- 2023-03-31 TW TW112112552A patent/TW202341608A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| TW202341608A (zh) | 2023-10-16 |
| US12007821B2 (en) | 2024-06-11 |
| US20230324970A1 (en) | 2023-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11025164B2 (en) | Fault detector for voltage converter | |
| US9846469B2 (en) | Fault tolerant power supply incorporating intelligent load switch to provide uninterrupted power | |
| US9705395B2 (en) | Fault tolerant power supply incorporating intelligent gate driver-switch circuit to provide uninterrupted power | |
| US6301133B1 (en) | Power supply system with ORing element and control circuit | |
| US6987333B2 (en) | Active circuit protection for switched power supply system | |
| US9490663B1 (en) | Apparatus and methodology for battery backup circuit and control in an uninterruptible power supply | |
| US20100264743A1 (en) | Static transfer switch device, power supply apparatus using the switch device and switching method thereof | |
| US8547074B2 (en) | Sequential switching shunt regulator cell with non-redundant rectifier | |
| US11239756B2 (en) | Troubleshooting method and apparatus for power supply device | |
| WO1994023489A1 (en) | Improved current sharing signal coupling/decoupling circuit for power converter systems | |
| ZA200508931B (en) | Integrity testing of isolation means in an uniterruptible power supply | |
| CN110518660B (zh) | 电源管理电路、电容管理电路及电容管理方法 | |
| US9306469B2 (en) | Rectifier and electrical power facility | |
| CN116386682A (zh) | 掉电保护电路及其集成电路和方法 | |
| CN116667516A (zh) | 供电控制电路、电子装置和供电控制方法 | |
| US20210044199A1 (en) | Overvoltage protection circuit and operation method thereof | |
| US20210143740A1 (en) | Voltage Feedback Continuity Failure Detection in Voltage Regulators | |
| CN111130210A (zh) | 主备电源管理系统 | |
| JP2023107651A (ja) | 電源遮断保護回路、電源遮断保護回路の制御方法、電源遮断保護コントローラ、データ記憶装置 | |
| JP3461678B2 (ja) | 直流電力供給装置及びその制御方法 | |
| US20240088643A1 (en) | Dc-dc converter | |
| EP4110017A1 (en) | System and method for inrush current control with combinational load drive configuration | |
| JP2002233079A (ja) | 無停電性スイッチングレギュレータ | |
| JP2800078B2 (ja) | 直流無停電電源システム | |
| EP1659415B1 (en) | Integrity testing of isolation means in an uninterruptible power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |