CN116382630A - 真随机数发生器 - Google Patents

Abstract

一种真随机数发生器，包括：依次连接的噪声源电路、第一放大器、第一隔直电路、第一直流偏置电路、第二放大器、第二隔直电路、第二直流偏置电路、锁存器；所述噪声源电路，设置为产生两路独立的噪声信号；所述第一放大器，设置为分别对两路独立的噪声信号进行放大；所述第一隔直电路，设置为隔离直流信号；所述第一直流偏置电路，设置为给所述第二放大器提供直流偏置；所述第二放大器，设置为对经过放大后的两路独立的噪声信号再次进行放大；所述第二隔直电路，设置为隔离直流信号；所述第二直流偏置电路，设置为给所述锁存器提供直流偏置；所述锁存器，设置为对所述从第二隔直电路输入的信号进行大小判断，根据判断结果输出真随机数。

Description

真随机数发生器

技术领域

本文涉及集成电路设计技术，尤指一种真随机数发生器。

背景技术

随机数发生器分为“真”或“伪”随机数发生器。真随机数发生器(True RandomNumber Generator)从物理环境中提取随机性，其生成序列具有独立性与不可预测性。真随机数广泛应用于密码学中，对于保障密码系统安全意义重大。

在真随机数的设计实现方式中，一般采用直接放大噪声源的方法、振荡器采样的方法、基于离散时间混沌的方法等。使用最广泛的是基于振荡器采样的真随机数发生器，该方法将包含随机抖动的慢速振荡信号通过触发器来采样一个周期相对恒定的快速振荡信号，得到真随机序列。该方法需要慢速振荡信号具有足够的相位噪声，同时对高频振荡器的振荡频率和占空比都有较高要求。直接放大噪声源的方法需要高增益高带宽的放大器将信号放大，并通过比较器将噪声信号同参考电压进行比较，输出真随机数序列。

图1所示是基于直接放大噪声源的方法实现的真随机数发生器。该方法需要克服的问题是比较器的参考电压及比较器的输入失调。参考电压的高低和比较器的输入失调影响比较器翻转的阈值，直接影响真随机数的随机性，如果设置不合理，真随机数发生器甚至不能工作。

现有的技术通过低通滤波器器或者反馈环路为比较器提供合适的参考电压。低通滤波器面积较大，且会导致比较器两端不匹配，易受共模干扰的影响。通过反馈环路来调节比较器的参考电压增加了电路的复杂度。

图2所示接近方案中，偏置电路(Bias circuit)输出的信号同时送入比较器的正输入端和负输入端。比较器工作在共模放大状态，偏置电路输出噪声和比较器输入端噪声会被比较器的第一级放大，然后送给比较器第二级(D2S)进一步放大后，再送给后级的slicer电路进行判断，slicer电路会根据自身的翻转点判定该信号的高低，再通过D触发器对slicer电路的输出信号进行采样得到随机数序列。

该方案解决了比较器的参考电压问题，因为偏置电压同时送给了比较器的正端和负端，不再需要提供参考电压。但比较器的第一级输入管如果存在失调，则比较器的第二级(D2S)的输出直流电平会出现高低变化，而Slicer的翻转点是固定的，从而导致输出结果的逻辑1和逻辑0的比例出现偏差，影响随机性。

发明内容

本申请提供了一种真随机数发生器，能够实现电路面积小、电路简单且不需要后续的电路调节的真随机数发生器。

本申请提供了一种真随机数发生器，包括：

依次连接的噪声源电路、第一放大器、第一隔直电路、第一直流偏置电路、第二放大器、第二隔直电路、第二直流偏置电路、锁存器；

所述噪声源电路，设置为产生两路独立的噪声信号；

所述第一放大器，设置为分别对两路独立的噪声信号进行放大；

所述第一隔直电路，设置为隔离放大后的两路独立的噪声信号中的直流信号；

所述第一直流偏置电路，设置为给所述第二放大器提供直流偏置；

所述第二放大器，设置为对经过隔离和放大后的两路独立的噪声信号再次进行放大；

所述第二隔直电路，设置为隔离所述第二放大器放大后的信号中的直流信号；

所述第二直流偏置电路，设置为给所述锁存器提供直流偏置；

所述锁存器，设置为对从所述第二隔直电路输入的信号进行大小判断，输出真随机数。

在一种示例性的实施例中，所述噪声源电路包括第一偏置电源、第一电阻和第二电阻；

所述第一偏置电源分别与所述第一电阻的第一端、所述第二电阻的第一端连接；

所述第一电阻的第二端、所述第二电阻的第二端分别作为所述噪声源电路的输出端。

在一种示例性的实施例中，所述第一放大器和所述第二放大器的电路结构相同；每个放大器包括VDD电源、第二偏置电源、第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管；

所述VDD电源分别与第一PMOS管的源极、第二PMOS管的源极、第三PMOS管的源极、第四PMOS管的源极连接；所述第一PMOS管的栅极与所述第一PMOS管的漏极连接；所述第二PMOS管的栅极与所述第三PMOS管的漏极连接；所述第二PMOS管的漏极与所述第三PMOS管的栅极连接；所述第一PMOS管的漏极与所述第二PMOS管的漏极连接共同作为放大器的第一输出端；所述第四PMOS管的栅极与所述第四PMOS管的漏极连接；所述第四PMOS管的漏极与所述第三PMOS管的漏极连接共同作为放大器的第二输出端；

所述第二PMOS管的漏极与所述第三NMOS管的漏极连接；所述第三NMOS管的源极和所述第二NMOS管的源极分别与所述第一NMOS管的漏极连接；所述第三NMOS管的栅极作为放大器的第一输入端；所述第二NMOS管的漏极与所述第三PMOS管的漏极连接；所述第二NMOS管的栅极作为放大器的第二输入端；所述第一NMOS管的源极接地；所述第一NMOS管的栅极与所述第二偏置电源连接。

在一种示例性的实施例中，所述锁存器包括VDD电源、控制时钟、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管和RS触发器；

所述VDD电源分别与第五PMOS管的源极、第六PMOS管的源极、第七PMOS管的源极、第八PMOS管的源极连接；所述第五PMOS管的栅极与所述控制时钟连接；所述第六PMOS管的栅极分别与所述第七PMOS管的漏极、所述第七NMOS管的栅极连接；所述第六PMOS管的漏极分别与所述第七PMOS管的栅极、所述第七NMOS管的漏极连接；所述第五PMOS管的漏极与所述第六PMOS管的漏极连接共同作为RS触发器的第一输入端；所述第八PMOS管的栅极与所述控制时钟连接；所述第八PMOS管的漏极与所述第七PMOS管的漏极连接共同作为所述RS触发器的第二输入端；所述第七NMOS管的源极与所述第五NMOS管的漏极连接；所述第七PMOS管的栅极与所述第八NMOS管的栅极连接；所述第八NMOS管的漏极与所述第七PMOS管的漏极连接；

所述第五NMOS管的漏极与所述第七NMOS管的源极连接；所述第八NMOS管的源极和所述第六NMOS管的漏极连接；所述第五NMOS管的栅极作为放大器的差分信号输入端；所述第五NMOS管的源极分别与所述第六NMOS管的源极、所述第四NMOS管的漏极连接；所述第六NMOS管的栅极作为放大器的差分信号输入端；所述第四NMOS管的源极接地；所述第四NMOS管的栅极与所述控制时钟连接；

所述RS触发器的输出端作为放大器的输出端。

在一种示例性的实施例中，所述第二PMOS管与所述第三PMOS管的宽长比小于所述第一PMOS管和所述第四PMOS管的宽长比。

在一种示例性的实施例中，所述第一隔直电路和所述第二隔直电路具有相同的电路结构；每个隔直电路包括两个电容；每个电容与每个放大器的输出一一对应连接。

在一种示例性的实施例中，所述第一直流偏置电路和所述第二直流偏置电路具有相同的电路结构；每个直流偏置电路包括第三偏置电源和两个电阻；

所述第三偏置电源分别与每个电阻的第一端连接；每个电阻的第二端分别与对应的隔直电路的一个输出端连接。

本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。

附图说明

附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。

图1为相关技术中的一种通过直接放大噪声源方法实现的真随机数发生器；

图2为相关技术中的另一种通过直接放大噪声源方法实现的真随机数发生器；

图3为本申请实施例的一种真随机数发生器的示意图；

图4为本申请实施例的另一种真随机数发生器的示意图；

图5为图4所示真随机数发生器的噪声源电路的示意图；

图6为图4所示真随机数发生器的放大器电路的示意图；

图7为图4所示真随机数发生器的锁存器的示意图。

具体实施方式

图3为本申请实施例的一种真随机数发生器的示意图，如图3所示，该真随机数发生器包括依次连接的噪声源电路、第一放大器、第一隔直电路、第一直流偏置电路、第二放大器、第二隔直电路、第二直流偏置电路、锁存器；

所述噪声源电路，设置为产生两路独立的噪声信号；

所述第一放大器，设置为分别对两路独立的噪声信号进行放大；

所述第一隔直电路，设置为隔离放大后的两路独立的噪声信号中的直流信号；

所述第一直流偏置电路，设置为给所述第二放大器提供直流偏置；

所述第二放大器，设置为对经过隔离和放大后的两路独立的噪声信号再次进行放大；

所述第二隔直电路，设置为隔离所述第二放大器放大后的信号中的直流信号；

所述第二直流偏置电路，设置为给所述锁存器提供直流偏置；

所述锁存器，设置为对从所述第二隔直电路输入的信号进行大小判断，根据判断结果输出真随机数。

例如图4所示的真随机数发生器包括了噪声源电路，第一放大器，第二放大器和锁存器，第一放大器和第二放大器之间通过电容(对应上述的第一隔直电路)进行交流耦合，第二放大器和锁存器之间通过电容(对应上述的第二隔直电路)进行交流耦合，并通过电阻R1_R4(对应上述的第一直流偏置电路、第二直流偏置电路)进行偏置。

在一种示例性的实施例中，所述噪声源电路包括第一偏置电源、第一电阻和第二电阻；

所述第一偏置电源分别与所述第一电阻的第一端、所述第二电阻的第一端连接；

所述第一电阻的第二端、所述第二电阻的第二端分别作为所述噪声源电路的输出端。

例如图5所示的噪声源电路包括电阻R5，R6用来产生热噪声，VCM是由外部提供的偏置电压，通过电阻对后级的第一放大器提供直流偏置。

在一种示例性的实施例中，所述第一放大器和所述第二放大器的电路结构相同；每个放大器包括VDD电源、第二偏置电源、第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管；

所述VDD电源分别与第一PMOS管的源极、第二PMOS管的源极、第三PMOS管的源极、第四PMOS管的源极连接；所述第一PMOS管的栅极与所述第一PMOS管的漏极连接；所述第二PMOS管的栅极与所述第三PMOS管的漏极连接；所述第二PMOS管的漏极与所述第三PMOS管的栅极连接；所述第一PMOS管的漏极与所述第二PMOS管的漏极连接共同作为放大器的第一输出端；所述第四PMOS管的栅极与所述第四PMOS管的漏极连接；所述第四PMOS管的漏极与所述第三PMOS管的漏极连接共同作为放大器的第二输出端；

所述第二PMOS管的漏极与所述第三NMOS管的漏极连接；所述第三NMOS管的源极和所述第二NMOS管的源极分别与所述第一NMOS管的漏极连接；所述第三NMOS管的栅极作为放大器的第一输入端；所述第二NMOS管的漏极与所述第三PMOS管的漏极连接；所述第二NMOS管的栅极作为放大器的第二输入端；所述第一NMOS管的源极接地；所述第一NMOS管的栅极与所述第二偏置电源连接。

例如图6所示的放大器包括MN1(对应上述第一NMOS管)、MN2(对应上述第二NMOS管)、MN3(对应上述第三NMOS管)、MP1(对应上述第一PMOS管)、MP2(对应上述第二PMOS管)、MP3(对应上述第三PMOS管)、MP4(对应上述第四PMOS管)、VDD电源、产生Vbn偏置电压的偏置电源等。图6中VIN和VIP为差分输入信号，OUTN和OUTP是差分输出信号。MN1提供偏置电流，MN2和MN3作为输入管，MP1和MP4是二极管连接负载，MP2和MP3交叉耦合，形成负阻，用来提高放大器的增益。

该放大器的增益为：

对于图4所示电路，噪声源的输出N1和N2分别接入第一放大器的差分输入，经过放大后输出OUT1和OUT2。若第一放大器存在输入失调电压，则输出OUT1和OUT2的直流电平是不相同的。通过电容C1和C2进行交流耦合，并通过电阻R1和R2提供直流偏置电压得到电压信号N3和N4，此时N3和N4具有相同的直流电平，送入第二放大器进行放大后，得到电压信号N5和N6。将电压信号N5和N6送入锁存器中，锁存器对N5和N6信号的大小进行判断，输出数字结果。

在一种示例性的实施例中，所述锁存器包括VDD电源、控制时钟、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管和RS触发器；

所述VDD电源分别与第五PMOS管的源极、第六PMOS管的源极、第七PMOS管的源极、第八PMOS管的源极连接；所述第五PMOS管的栅极与所述控制时钟连接；所述第六PMOS管的栅极分别与所述第七PMOS管的漏极、所述第七NMOS管的栅极连接；所述第六PMOS管的漏极分别与所述第七PMOS管的栅极、所述第七NMOS管的漏极连接；所述第五PMOS管的漏极与所述第六PMOS管的漏极连接共同作为RS触发器的第一输入端；所述第八PMOS管的栅极与所述控制时钟连接；所述第八PMOS管的漏极与所述第七PMOS管的漏极连接共同作为所述RS触发器的第二输入端；所述第七NMOS管的源极与所述第五NMOS管的漏极连接；所述第七PMOS管的栅极与所述第八NMOS管的栅极连接；所述第八NMOS管的漏极与所述第七PMOS管的漏极连接；

所述第五NMOS管的漏极与所述第七NMOS管的源极连接；所述第八NMOS管的源极和所述第六NMOS管的漏极连接；所述第五NMOS管的栅极作为放大器的差分信号输入端；所述第五NMOS管的源极分别与所述第六NMOS管的源极、所述第四NMOS管的漏极连接；所述第六NMOS管的栅极作为放大器的差分信号输入端；所述第四NMOS管的源极接地；所述第四NMOS管的栅极与所述控制时钟连接；

所述RS触发器的输出端作为放大器的输出端。

例如图7的锁存器(可以为Strong Arm的锁存器)包括MN4(对应上述第四NMOS管)、MN5(对应上述第五NMOS管)、MN6(对应上述第六NMOS管)、MN7、MN8、MP5、MP6、MP7、MP8、VDD、LAT、RS触发器等。VIN和VIP是差分输入信号，VOUT是锁存器电路的输出信号，LAT是控制时钟。MN5和MN6是差分输入管，MN7，MN8，MP6，MP7构成一个正反馈环路，当输入电压VIP和VIN电压不同时，输出端放电速度也有所差异，放电速度快的一端降到阈值后，正反馈开始作用，一端快速上升到VDD，另一端下拉到地。当LAT为低电平时，电路处于复位状态，A点和B点会被拉高，RS触发器会使输出VOUT保持上一次的比较结果；LAT为高电平时，电路开始比较输入信号大小，RS锁存器会根据A点和B的电压更新VOUT的输出结果。

在一种示例性的实施例中，所述第二PMOS管与所述第三PMOS管的宽长比小于所述第一PMOS管和所述第四PMOS管的宽长比。

对于图6中，只要MP2和MP3的宽长比小于MP1和MP4的宽长比，就能保证整体为负反馈，不会出现迟滞现象。

在一种示例性的实施例中，所述第一隔直电路和所述第二隔直电路具有相同的电路结构；每个隔直电路包括两个电容；每个电容与每个放大器的输出一一对应连接。

在一种示例性的实施例中，所述第一直流偏置电路和所述第二直流偏置电路具有相同的电路结构；每个直流偏置电路包括第三偏置电源和两个电阻；

所述第三偏置电源分别与每个电阻的第一端连接；每个电阻的第二端分别与对应的隔直电路的一个输出端连接。

本申请实施例的真随机数发生器具有如下优点：

1)同时输入两路独立的噪声信号N1和N2给第一放大器，使得第一放大器的两个输入端看到的外部阻抗相同，受到的外部干扰也会相同，相同的外部干扰可以通过差分放大器抵消，提高了电路对确定性干扰和噪声的抑制能力。传统的单端噪声源输入，无法抵消外部的共模干扰。

2)放大器之间采用交流耦合，消除了第一放大器和第二放大器的输入失调的影响。由于不受直流失调的影响，放大器级可以采用两级或者三级低增益高带宽放大器，使得放大器的整体带宽和增益都提高，提高了噪声带宽。避免单级高增益放大器对带宽的限制。

3)采用Strong Arm的锁存器，对放大器后的信号进行判断并锁存。该锁存器工作在差分状态，避免传统的slicer受到翻转电压不确定，影响信号的判断。

本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。

本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。

此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本申请实施例的精神和范围内。

本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

Claims (7)

1.一种真随机数发生器，其特征在于，包括：

依次连接的噪声源电路、第一放大器、第一隔直电路、第一直流偏置电路、第二放大器、第二隔直电路、第二直流偏置电路、锁存器；

所述噪声源电路，设置为产生两路独立的噪声信号；

所述第一放大器，设置为分别对两路独立的噪声信号进行放大；

所述第一隔直电路，设置为隔离放大后的两路独立的噪声信号中的直流信号；

所述第一直流偏置电路，设置为给所述第二放大器提供直流偏置；

所述第二放大器，设置为对经过隔离和放大后的两路独立的噪声信号再次进行放大；

所述第二隔直电路，设置为隔离所述第二放大器放大后的信号中的直流信号；

所述第二直流偏置电路，设置为给所述锁存器提供直流偏置；

所述锁存器，设置为对从所述第二隔直电路输入的信号进行大小判断，根据判断结果输出真随机数。

2.根据权利要求1所述的真随机数发生器，其特征在于，

所述噪声源电路包括第一偏置电源、第一电阻和第二电阻；

所述第一偏置电源分别与所述第一电阻的第一端、所述第二电阻的第一端连接；

所述第一电阻的第二端、所述第二电阻的第二端分别作为所述噪声源电路的输出端。

3.根据权利要求1所述的真随机数发生器，其特征在于，

所述第一放大器和所述第二放大器的电路结构相同；每个放大器包括VDD电源、第二偏置电源、第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管；

所述VDD电源分别与第一PMOS管的源极、第二PMOS管的源极、第三PMOS管的源极、第四PMOS管的源极连接；所述第一PMOS管的栅极与所述第一PMOS管的漏极连接；所述第二PMOS管的栅极与所述第三PMOS管的漏极连接；所述第二PMOS管的漏极与所述第三PMOS管的栅极连接；所述第一PMOS管的漏极与所述第二PMOS管的漏极连接共同作为放大器的第一输出端；所述第四PMOS管的栅极与所述第四PMOS管的漏极连接；所述第四PMOS管的漏极与所述第三PMOS管的漏极连接共同作为放大器的第二输出端；

所述第二PMOS管的漏极与所述第三NMOS管的漏极连接；所述第三NMOS管的源极和所述第二NMOS管的源极分别与所述第一NMOS管的漏极连接；所述第三NMOS管的栅极作为放大器的第一输入端；所述第二NMOS管的漏极与所述第三PMOS管的漏极连接；所述第二NMOS管的栅极作为放大器的第二输入端；所述第一NMOS管的源极接地；所述第一NMOS管的栅极与所述第二偏置电源连接。

4.根据权利要求1所述的真随机数发生器，其特征在于，

所述锁存器包括VDD电源、控制时钟、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管和RS触发器；

所述VDD电源分别与第五PMOS管的源极、第六PMOS管的源极、第七PMOS管的源极、第八PMOS管的源极连接；所述第五PMOS管的栅极与所述控制时钟连接；所述第六PMOS管的栅极分别与所述第七PMOS管的漏极、所述第七NMOS管的栅极连接；所述第六PMOS管的漏极分别与所述第七PMOS管的栅极、所述第七NMOS管的漏极连接；所述第五PMOS管的漏极与所述第六PMOS管的漏极连接共同作为RS触发器的第一输入端；所述第八PMOS管的栅极与所述控制时钟连接；所述第八PMOS管的漏极与所述第七PMOS管的漏极连接共同作为所述RS触发器的第二输入端；所述第七NMOS管的源极与所述第五NMOS管的漏极连接；所述第七PMOS管的栅极与所述第八NMOS管的栅极连接；所述第八NMOS管的漏极与所述第七PMOS管的漏极连接；

所述第五NMOS管的漏极与所述第七NMOS管的源极连接；所述第八NMOS管的源极和所述第六NMOS管的漏极连接；所述第五NMOS管的栅极作为放大器的差分信号输入端；所述第五NMOS管的源极分别与所述第六NMOS管的源极、所述第四NMOS管的漏极连接；所述第六NMOS管的栅极作为放大器的差分信号输入端；所述第四NMOS管的源极接地；所述第四NMOS管的栅极与所述控制时钟连接；

所述RS触发器的输出端作为放大器的输出端。

5.根据权利要求3所述的真随机数发生器，其特征在于，

所述第二PMOS管与所述第三PMOS管的宽长比小于所述第一PMOS管和所述第四PMOS管的宽长比。

6.根据权利要求1所述的真随机数发生器，其特征在于，

所述第一隔直电路和所述第二隔直电路具有相同的电路结构；每个隔直电路包括两个电容；每个电容与每个放大器的输出一一对应连接。

7.根据权利要求1所述的真随机数发生器，其特征在于，

所述第一直流偏置电路和所述第二直流偏置电路具有相同的电路结构；每个直流偏置电路包括第三偏置电源和两个电阻；

所述第三偏置电源分别与每个电阻的第一端连接；每个电阻的第二端分别与对应的隔直电路的一个输出端连接。

Images