CN116367545A - 包含具有相关联绝缘结构的加强中间区的堆叠结构的微电子装置，以及相关的系统和方法 - Google Patents

包含具有相关联绝缘结构的加强中间区的堆叠结构的微电子装置，以及相关的系统和方法 Download PDF

Info

Publication number
CN116367545A
CN116367545A CN202211712165.2A CN202211712165A CN116367545A CN 116367545 A CN116367545 A CN 116367545A CN 202211712165 A CN202211712165 A CN 202211712165A CN 116367545 A CN116367545 A CN 116367545A
Authority
CN
China
Prior art keywords
insulating
insulating material
structures
additional
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211712165.2A
Other languages
English (en)
Inventor
N·M·洛梅利
陈洁薇
刘乃铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN116367545A publication Critical patent/CN116367545A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开涉及包含具有相关联绝缘结构的加强中间区的堆叠结构的微电子装置，以及相关的系统和方法。所述绝缘结构中的至少一者包含：界面区，其接近于所述绝缘结构中的所述至少一者与竖直地邻近所述绝缘结构中的所述至少一者的导电结构中的两者之间的界面；以及中间区，其插入于所述界面区之间。所述中间区具有与所述界面区不同的材料组成和相对大于所述界面区的强度。

Description

包含具有相关联绝缘结构的加强中间区的堆叠结构的微电子 装置，以及相关的系统和方法
相关申请的交叉引用
本申请要求于2021年12月27日提交的题为“包含具有相关联绝缘结构的加强中间区的堆叠结构的微电子装置，以及相关的系统和方法(MICROELECTRONIC DEVICESINCLUDING STACK STRUCTURES HAVING STRENGTHENED INTERMEDIATE REGIONS OFASSOCIATED INSULATIVE STRUCTURES,AND RELATED SYSTEMS AND METHODS)”的第63/266,029号美国临时专利申请以及于2022年3月17日提交的题为“包含具有相关联绝缘结构的加强中间区的堆叠结构的微电子装置，以及相关的系统和方法(MICROELECTRONIC DEVICESINCLUDING STACK STRUCTURES HAVING STRENGTHENED INTERMEDIATE REGIONS OFASSOCIATED INSULATIVE STRUCTURES,AND RELATED SYSTEMS AND METHODS)”的第17/655,222号美国专利申请的提交日的权益，所述美国申请中的每一者的公开内容以全文引用的方式并入本文中。
技术领域
本公开的实施例大体上涉及微电子装置。特别地，本公开的实施例涉及包含堆叠结构的微电子装置，以及相关联的系统和方法。
背景技术
微电子装置设计者通常希望通过减小个别特征的尺寸且通过减小相邻特征之间的分隔距离来增加微电子装置内的特征的集成度或密度。另外，微电子装置设计者通常希望设计出不仅紧凑而且提供性能优点的架构，以及简化的、制造起来更容易且更便宜的设计。
微电子装置的一个实例是存储器装置。存储器装置一般被提供为计算机或其它电子装置中的内部集成电路。存在许多类型的存储器装置，包含但不限于非易失性存储器(NVM)装置，例如快闪存储器装置(例如，NAND快闪存储器装置)。增加非易失性存储器装置中的存储器密度的一种方式是利用竖直存储器阵列(也称为“三维(3D)存储器阵列”)架构。常规竖直存储器阵列包含延伸穿过一或多个叠组(例如，堆叠结构)中的开口的竖直存储器串，所述叠组包含导电结构和与导电结构竖直交替的绝缘结构。每一竖直存储器串可包含与竖直堆叠式存储器单元的串联组合串联耦合的至少一个选择装置。相比于具有常规平面(例如，二维)晶体管布置的结构，此配置准许通过在裸片上朝上(例如，竖直地)构建阵列来使更多数目个开关装置(例如，晶体管)位于裸片区域的单元(即，所消耗的有源表面的长度和宽度)中。
因为例如结构的厚度等尺寸减小，所以结构的硬度可尤其在未受支撑时减小，例如在所谓的“替换栅极”处理期间或之后减小。在一些情况下，与竖直存储器阵列相关联的堆叠结构的一或多个层次可在形成工艺期间不合期望地崩塌。
发明内容
本公开的实施例包含一种包含堆叠结构的微电子装置，所述堆叠结构包含绝缘结构和与所述绝缘结构竖直交替的导电结构。所述绝缘结构中的至少一者包括：界面区，其接近于所述绝缘结构中的所述至少一者与竖直地邻近所述绝缘结构中的所述至少一者的所述导电结构中的两者之间的界面；以及中间区，其插入于所述界面区之间。所述中间区具有与所述界面区不同的材料组成和相对大于所述界面区的强度。
本公开的另一实施例包含一种形成微电子装置的方法，其包含形成包括氧化硅的第一绝缘材料。第二绝缘材料形成于所述第一绝缘材料上方，所述第二材料包括掺杂有碳和硼中的一或多者的额外氧化硅。包括另外的氧化硅的第三绝缘材料形成于所述第二绝缘材料上方，所述第二绝缘材料具有比所述第一绝缘材料和所述第三绝缘材料中的每一者大的碳和硼中的所述一或多者的浓度。包括氮化硅的第四绝缘材料形成于所述第三绝缘材料上方。包括再一氧化硅的第五绝缘材料形成于所述第四绝缘材料上方。相对于所述第一绝缘材料、所述第二绝缘材料、所述第三绝缘材料和所述第五绝缘材料中的每一者选择性地去除所述第四绝缘材料以形成空腔。用导电材料填充所述空腔。
本公开的另一实施例包含一种形成微电子装置的方法，其包含形成绝缘材料。额外绝缘材料形成于所述绝缘材料上方。所述额外绝缘材料具有与所述绝缘材料不同的材料组成和相对大于所述绝缘材料的强度。额外量的所述绝缘材料形成于所述额外绝缘材料上方以形成绝缘结构。牺牲结构形成于所述绝缘结构上方。额外绝缘结构形成于所述牺牲结构上方。用导电结构至少部分地替换所述牺牲结构。
本公开的另一实施例包含一种存储器装置，所述存储器装置包含堆叠结构、阶梯结构、数字线结构、源极结构、存储器单元串和控制装置。所述堆叠结构包括各自包括导电结构和与所述导电结构竖直相邻的绝缘结构的层次。所述层次中的至少一些的所述绝缘结构个别地包括：下部区，其包括氧化硅；上部区，其包括额外氧化硅；以及中部区，其竖直地插入于所述下部区与所述上部区之间且包括掺杂有碳的氧化硅和掺杂有硼的氧化硅中的一或多者。所述阶梯结构具有包括所述堆叠结构的所述层次中的至少一些的边缘的台阶。所述数字线结构上覆于所述堆叠结构。所述源极结构下伏于所述堆叠结构。所述存储器单元串竖直地延伸穿过所述堆叠结构且电连接到所述源极结构和所述数字线结构。所述控制装置竖直地下伏于所述源极结构且包括互补金属氧化物半导体(CMOS)电路系统。
本公开的另一实施例包含一种电子系统，所述电子系统包含输入装置、输出装置、可操作地连接到所述输入装置和所述输出装置的处理器装置，以及可操作地连接到所述处理器装置的存储器装置。所述存储器装置包含堆叠结构，所述堆叠结构包括与绝缘结构竖直交替的导电结构。所述绝缘结构中的至少一者个别地包含界面区，所述界面区从所述绝缘结构中的所述至少一者的竖直边界向内延伸且包括绝缘材料。所述绝缘结构进一步包含额外区，所述额外区在所述界面区之间且包括额外绝缘材料，所述额外绝缘材料具有与所述界面区的所述绝缘材料相比相对较大的强度和相对较大的硬度中的一或多者。所述存储器装置进一步包含下伏于所述堆叠结构的源极结构。所述存储器装置还包含上覆于所述堆叠结构的数字线结构。所述存储器装置进一步包含延伸穿过所述堆叠结构且耦合到所述源极结构和所述数字线结构的存储器单元串。所述存储器装置还包含下伏于所述源极结构且耦合到所述导电结构的控制逻辑电路系统。
附图说明
尽管本说明书利用确切地指出且清楚地主张本公开的实施例的权利要求进行总结，但本公开的实施例的优势可在结合附图阅读时从本公开的实施例的以下描述更轻松地确定，在附图中：
图1示出根据本公开的实施例的用于微电子装置的微电子装置结构的简化局部横截面视图；
图2示出图1的微电子装置结构的截面的放大视图；
图3A至图3C示出根据本公开的实施例的在形成微电子装置的方法的不同工艺阶段处的微电子装置结构的局部横截面视图；
图4A示出根据本公开的实施例的如通过多步骤工艺形成的图1的微电子装置结构的绝缘结构中的一者的放大侧视图；
图4B示出跨越图4A中所描绘的绝缘结构的高度的掺杂剂浓度剖面图；
图5A是根据本公开的额外实施例的如通过额外多步骤工艺形成的图1的微电子装置结构的绝缘结构中的一者的放大侧视图；
图5B示出跨越图5A中所描绘的绝缘结构的高度的掺杂剂浓度剖面图；
图6A和6B示出根据本公开的实施例的在形成微电子装置的方法的不同工艺阶段处的微电子装置结构的局部横截面视图；
图7是根据本公开的实施例的微电子装置的局部剖面透视图；以及
图8是根据本公开的一或多个实施例的电子系统的示意性框图。
具体实施方式
以下描述提供具体细节，例如材料组成、形状和大小，以便提供对本公开的实施例的充分描述。然而，所属领域的普通技术人员将理解，本公开的实施例可在不采用这些具体细节的情况下实践。实际上，可结合行业中采用的常规微电子装置制造技术来实践本公开的实施例。另外，下文提供的描述不形成用于制造微电子装置(例如，存储器装置)的完整过程流程。下文所描述的结构并不形成完整微电子装置。下文仅详细地描述理解本公开的实施例所必需的那些过程动作和结构。可通过常规制造技术执行从结构形成完整微电子装置的额外动作。
本文中呈现的附图仅出于说明性目的，且并不意图为任何特定材料、组件、结构、装置或系统的实际视图。将预期例如由于制造技术和/或公差引起的图式中所描绘的形状的变化。因此，本文中所描述的实施例不应解释为限于如所示出的特定形状或区，而是包含例如由制造引起的形状偏差。举例来说，示出或描述为盒形的区可能具有粗略和/或非线性特征，并且示出或描述为圆形的区可能包含一些粗略和/或线性特征。此外，所示的锐角可为圆角，且反之亦然。因此，图中所示出的区本质上是示意性的，并且其形状并不意图示出区的精确形状并且不限制本权利要求的范围。图式不一定按比例绘制。另外，图之间的共同元件可保留相同数字标号。
如本文中所使用，“存储器装置”意指并包含展现存储器功能性但不必限于存储器功能性的微电子装置。换句话说，并且仅借助于非限制性实例，术语“存储器装置”不仅包含常规存储器(例如，常规非易失性存储器；常规易失性存储器)，而且包含专用集成电路(ASIC)(例如，芯片上系统(SoC))、将逻辑与存储器组合的微电子装置和并入有存储器的图形处理单元(GPU)。
如本文中所使用，术语“被配置(configured)”和“配置(configuration)”是指促进以预定方式对至少一个特征的使用的至少一个特征(例如，至少一个结构、至少一个材料、至少一个区、至少一个装置中的一或多者)的大小、形状、材料组成、材料分布、定向和布置。
如本文中所使用，关于给定参数的术语“大体上”意指并包含所属领域的技术人员将理解的给定参数、性质或条件满足较小偏差度(例如在可接受制造公差内)的程度。借助于实例，取决于大体上满足的特定参数、性质或条件，参数、性质或条件可满足至少90.0％、满足至少95.0％、满足至少99.0％、满足至少99.9％，或甚至满足100.0％。
如本文中所使用，参考特定参数的数值的“约”或“大致”包含所述数值，并且所属领域的普通技术人员将理解的与所述数值的偏差度在特定参数的可接受公差内。举例来说，参考数值的“约”或“大致”可包含额外数值，所述额外数值在所述数值的90.0％至110.0％范围内，例如在所述数值的95.0％至105.0％范围内、在所述数值的97.5％至102.5％范围内、在所述数值的99.0％至101.0％范围内、在所述数值的99.5％至100.5％范围内，或在所述数值的99.9％至100.1％范围内。
如本文中所使用，例如“下面”、“下方”、“下部”、“底部”、“上方”、“上部”、“顶部”、“前”、“后”、“左”、“右”等关系术语可出于易于描述而用以描述一个元件或特征与如图中所示出的另一元件或特征的关系。除非另外指定，否则除图中所描绘的定向之外，空间相对术语还意图涵盖材料的不同定向。举例来说，如果图中的材料反转，那么被描述为在其它元件或特征“下方”或“下面”或“之下”或“底部上”的元件将定向于其它元件或特征的“上方”或“顶部上”。因此，术语“下方”可取决于使用术语的上下文而涵盖上方和下方两种定向，这对于所属领域的普通技术人员将显而易见。材料可以其它方式定向(例如，旋转90度、反转、倒装)，并且本文中所使用的空间相对描述词可相应地进行解释。
如本文中所使用，除非上下文另外明确指示，否则单数形式“一(a)”、“一(an)”和“所述(the)”意图也包含复数形式。
如本文中所使用，术语“和/或”意指并包含相关联的所列项目中的一或多者的任何和所有组合。
如本文中所使用，术语“竖直”、“纵向”、“水平”和“横向”是参考结构的主平面且未必由地球重力场限定。“水平”或“横向”方向是大体上平行于结构的主平面的方向，而“竖直”或“纵向”方向是大体上垂直于结构的主平面的方向。结构的主平面由与结构的其它表面相比具有相对较大面积的结构的表面限定。参考各图，“水平”或“橫向”方向可垂直于所指示“Z”轴，并且可平行于所指示“X”轴和/或平行于所指示“Y”轴；并且“竖直”或“纵向”方向可平行于所指示“Z”轴，可垂直于所指示“X”轴，并且可垂直于所指示“Y”轴。
如本文中所使用，“导电材料”意指并包含例如以下中的一或多者的导电材料：金属(例如，钨(W)、钛(Ti)、钼(Mo)、铌(Nb)、钒(V)、铪(Hf)、钽(Ta)、铬(Cr)、锆(Zr)、铁(Fe)、钌(Ru)、锇(Os)、钴(Co)、铑(Rh)、铱(Ir)、镍(Ni)、钯(Pa)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铝(Al))、合金(例如，基于Co的合金、基于Fe的合金、基于Ni的合金、基于Fe和Ni的合金、基于Co和Ni的合金、基于Fe和Co的合金、基于Co和Ni和Fe的合金、基于AI的合金、基于Cu的合金、基于镁(Mg)的合金、基于Ti的合金、钢、低碳钢、不锈钢)、含导电金属材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)和导电掺杂半导体材料(例如，导电掺杂多晶硅、导电掺杂锗(Ge)、导电掺杂硅锗(SiGe))。另外，“导电结构”意指并包含由导电材料形成且包含所述导电材料的结构。
如本文中所使用，“绝缘材料”意指并包含例如以下中的一或多者的电绝缘材料：至少一种介电氧化物材料(例如，氧化硅(SiOx)、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、氧化铝(AlOx)、氧化铪(HfOx)、氧化铌(NbO-x-)、氧化钛(TiOx)、氧化锆(ZrOx)、氧化钽(TaOx)和氧化镁(MgOx)中的一或多者)；至少一种介电氮化物材料(例如，氮化硅(SiNy))；至少一种介电氮氧化物材料(例如，氮氧化硅(SiOxNy))；至少一种介电碳氧化物材料(例如，碳氧化硅(SiOxCy))；至少一种氢化介电碳氧化物材料(例如，氢化碳氧化硅(SiCxOyHz))；以及至少一种介电碳氧氮化物材料(例如，碳氧氮化硅(SiOxCzNy))。本文中包含“x”、“y”和“z”中的一或多者的化学式(例如，SiOx、AlOx、HfOx、NbO-x、TiOx、SiNy、SiOxNy、SiOxCy、SiCxOyHz、SiOxCzNy)表示含有一个元素的“x”个原子、另一元素的“y”个原子以及额外元素(如果存在)的“z”个原子针对另一元素(例如，Si、Al、Hf、Nb、Ti)的每一个原子的平均比的材料。由于化学式表示相对原子比而非严格的化学结构，因此绝缘材料可包括一或多种化学计量化合物和/或一或多种非化学计量化合物，并且“x”、“y”和“z”(如果存在)的值可为整数或可为非整数。如本文中所使用，术语“非化学计量化合物”意指并包含具有无法由明确限定的自然数的比率表示且违反定比定律(law of definite proportions)的某一元素组成的化合物。另外，“绝缘结构”意指并包含由绝缘材料形成且包含所述绝缘材料的结构。
如本文中所使用，术语“均匀”意指包含于特征(例如，材料、结构)中的元素的相对量在特征的整个不同部分(例如，不同水平部分、不同竖直部分)中不发生变化。相反地，如本文中所使用，术语“非均匀”意指包含于特征(例如，材料、结构)中的元素的相对量在特征的整个不同部分中发生变化。如果特征为非均匀的，那么包含于特征中的一或多个元素的量可阶梯式地变化(例如，突然地改变)，或可在特征的整个不同部分中连续地变化(例如，逐渐地改变，例如线性地、抛物线性地改变)。所述特征可例如由至少两种不同材料的堆叠形成且包含所述堆叠。
除非上下文另有指示，否则本文中所描述的材料可由任何合适的技术形成，所述技术包含但不限于旋涂、毯覆式涂布、化学气相沉积(CVD)、等离子体增强CVD(PECVD)、原子层沉积(ALD)、等离子体增强ALD(PEALD)、物理气相沉积(PVD)(例如溅镀)，或外延生长。取决于待形成的特定材料，用于沉积或生长所述材料的技术可由所属领域的普通技术人员选择。另外，除非上下文另有指示，否则本文中所描述的材料去除可由任何合适的技术实现，所述技术包含但不限于蚀刻(例如，干式蚀刻、湿式蚀刻、气相蚀刻)、离子铣削、研磨平面化(例如，化学机械平面化(CMP))或其它已知方法。
图1示出根据本公开的实施例的在形成本公开的微电子装置(例如，存储器装置，例如3D NAND快闪存储器装置)的方法的处理阶段处的微电子装置结构100的简化局部横截面视图。微电子装置结构100可包含初步堆叠结构101，所述初步堆叠结构包含绝缘结构104和与绝缘结构104竖直交替(例如，在Z方向上)的牺牲结构102(例如，额外绝缘结构)。
初步堆叠结构101的牺牲结构102可由可相对于绝缘结构104的额外材料(例如，至少一种额外绝缘材料)选择性地去除的至少一种材料(例如，至少一种绝缘材料)形成且包含所述至少一种材料。牺牲结构102的材料组成不同于绝缘结构104的材料组成。可在共同(例如，集体、相互)暴露于第一蚀刻剂期间相对于绝缘结构104而选择性地蚀刻牺牲结构102，并且可在共同暴露于第二不同蚀刻剂期间相对于牺牲结构102而选择性地蚀刻绝缘结构104。如本文中所使用，如果一种材料展现比另一材料的蚀刻速率大至少约三倍(3x)，例如约五倍(5x)大、约十倍(10x)大、约二十倍(20x)大或约四十倍(40x)大，那么所述材料相对于所述另一材料为“选择性地可蚀刻的”。作为非限制性实例，牺牲结构102可由绝缘材料形成且包含所述绝缘材料，例如以下中的一或多者：至少一种介电氧化物材料(例如，SiOx、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、AlOx、HfOx、NbOx、TiOx、ZrOx、TaOx和MgOx中的一或多者)、至少一种介电氮化物材料(例如，SiNy)、至少一种介电氮氧化物材料(例如，SiOxNy)，以及至少一种介电碳氧氮化物材料(例如，SiOxCzNy)。在一些实施例中，牺牲结构102中的每一者由例如SiNy(例如，Si3N4)等介电氮化物材料形成且包含所述介电氮化物材料。牺牲结构102中的每一者可个别地为大体上均匀的或大体上非均匀的。
初步堆叠结构101的绝缘结构104可由至少一种绝缘材料形成且包含所述至少一种绝缘材料，例如以下中的一或多者：至少一种介电氧化物材料(例如，SiOx、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、AlOx、HfOx、NbOx、TiOx、ZrOx、TaOx和MgOx中的一或多者)、至少一种介电氮化物材料(例如，SiNy)、至少一种介电氮氧化物材料(例如，SiOxNy)，以及至少一种介电碳氧氮化物材料(例如，SiOxCzNy)。在一些实施例中，绝缘结构104中的每一者由例如SiOx(例如，SiO2)等介电氧化物材料形成且包含所述介电氧化物材料。绝缘结构104中的每一者可为非均匀的，如下文进一步详细描述。
图2示出初步堆叠结构101，其中绝缘结构104个别地包含被配置成增加绝缘结构104的硬度和强度中的一或多者的中间区204。中间区204可位于相应的绝缘结构104中的每一者的竖直中心附近(例如，在Z方向上)。绝缘结构104中的每一者可包含在中间区204与处于绝缘结构104与邻近牺牲结构102(例如，绝缘结构104的竖直边界)之间的界面106之间延伸的界面区202，以使得中间区204位于相同绝缘结构104的界面区202之间。
中间区204可包含使绝缘结构104具有比单独绝缘结构104的绝缘材料高的强度和比所述绝缘材料高的硬度中的一或多者的至少一种化学物质(例如，至少一种掺杂剂)。在一些实施例中，中间区204包括化学改性的绝缘材料，例如掺杂的绝缘材料。举例来说，个别绝缘结构104的中间区204可包括掺杂有碳、硼和氟化钙中的一或多者的绝缘材料。在一些实施例中，绝缘结构104中的每一者的中间区204由掺杂有碳的二氧化硅(掺杂有C的SiO2)形成且包含所述掺杂有碳的二氧化硅。
每一绝缘结构104的中间区204可小于绝缘结构104的总竖直厚度的约三分之一。在一些实施例中，初步堆叠结构101的至少一些绝缘结构104的中间区204具有与至少一些其它绝缘结构104的中间区204不同的性质。举例来说，初步堆叠结构101的底部绝缘结构104的中间区204可具有与一或多个相对竖直较高绝缘结构104(例如，中间绝缘结构104、上部绝缘结构104)的中间区204不同的材料组成、不同的材料分布、不同量的掺杂剂(例如，相对较大量的掺杂剂)以及不同的竖直厚度中的一或多者。
图3A至图3C是根据本公开的实施例的示出形成用于微电子装置的微电子装置结构的方法的不同处理阶段的局部横截面视图。图3A示出先前参考图2描述的初步堆叠结构101的若干绝缘结构104和牺牲结构102的放大局部横截面视图。如图3A中所展示，绝缘结构104可包含分散在其中间区204内的至少一种掺杂剂302。如上文所描述，中间区204可竖直地插入于绝缘结构104的界面区202(例如，非中心区)之间。界面区202可至少部分地(例如，大体上)不含掺杂剂302。掺杂剂302可被调配和定位成增加绝缘结构104的硬度，这可在牺牲结构102被去除时(例如，在后续替换栅极处理期间)帮助绝缘结构104大体上维持其形状。在牺牲结构102被去除时大体上维持绝缘结构104的形状可在去除工艺期间和/或之后大体上防止不希望的层次崩塌。
初步堆叠结构101的一些绝缘结构104可在其中间区204中具有与其它绝缘结构104不同的浓度的掺杂剂302。举例来说，一或多个相对较低绝缘结构104(例如，最低绝缘结构104)的中间区204可包含与初步堆叠结构101的一或多个相对较高绝缘结构104的中间区204相比相对较高浓度的掺杂剂302。在堆叠结构中，相对较低绝缘结构104可具有比相对较高绝缘结构104大的水平长度(例如，在X方向上)。增加相对较低绝缘结构104的中间区204中的掺杂剂302的浓度可增加与上覆于相对较低绝缘结构104的相对较高绝缘结构104相比的相对较低绝缘结构104的硬度。增加相对较低绝缘结构104的硬度可减少跨越相对较低绝缘结构104的水平长度的层次崩塌的风险。
在一些实施例中，一或多个相对较低绝缘结构104的中间区204的竖直厚度大于相对较高绝缘结构104中的一或多者的中间区204的竖直厚度。与相对较高绝缘结构104的中间区204相比的相对较低绝缘结构104的中间区204的较大竖直厚度还可增加与相对较高绝缘结构104相比的相对较低绝缘结构104的硬度。在一些实施例中，最低绝缘结构104具有比至少一个(例如，每一)相对较高绝缘结构104的竖直厚度大的竖直厚度。最低绝缘结构104的较大竖直厚度可促进与相对较高绝缘结构104相比的最低绝缘结构104内的相对较大量的掺杂剂302和相对较厚的中间区204两者。举例来说，较大竖直厚度可向中间区204的经掺杂绝缘材料提供额外空间，同时为界面区202的未经掺杂绝缘材料维持足够空间。
接下来参考图3B，在形成初步堆叠结构101之后，可例如通过蚀刻工艺而至少部分地(例如，大体上)选择性地去除牺牲结构102。在例如其中牺牲结构102包括介电氮化物材料(例如，Si3N4)的实施例等一些实施例中，蚀刻工艺包含具有例如氢氟(HF)酸等湿式蚀刻剂的湿式氮化物条带。由于每一绝缘结构104的界面区202大体上不含掺杂剂302，所以沿着牺牲结构102(图3A)与绝缘结构104之间的界面106的材料去除是大体上均一且可预测的。这可使得绝缘结构104具有沿着绝缘结构104的水平长度(例如，在X方向上)的大体上均一的厚度，并且在牺牲结构102(图3A)被去除之后具有沿着界面106的大体上平面的边界(例如，表面)。
对牺牲结构102(图3A)的选择性去除可实现竖直相邻的绝缘结构104之间的空腔304(例如，开口、空隙空间)的形成。在绝缘结构104的中间区204中的掺杂剂302可加强绝缘结构104，以使得在牺牲结构102被去除时，绝缘结构104可大体上保持其形状。使绝缘结构104大体上保持其形状可使空腔304具有与牺牲结构102(图3A)大体上相同的形状。
如上文所描述，一或多个相对较低绝缘结构104可个别地具有与竖直地在其上方的相对较高绝缘结构104中的一或多者的中间区204不同的中间区204。相对较低绝缘结构104可横跨比竖直地在其上方的相对较高绝缘结构104大的水平距离(例如，在X方向上)。在选择性地去除牺牲结构102之后，以使得可不跨越所述跨度的一或多个部分，例如至少部分地限定阶梯区(例如，存取线接触区)的部分而支撑相对较低绝缘结构104。如上文所描述，将相对较低绝缘结构104的中间区204形成为不同于相对较高绝缘结构104的中间区204可增加相对较低绝缘结构104的硬度。增加相对较低绝缘结构104的硬度可减轻跨越相对较低绝缘结构104的跨度的一或多个部分的下陷或偏转，从而大体上减少个别相对较低绝缘结构104崩塌到在其下竖直地形成的空腔304中的一者中的可能性。
接下来参考图3C，空腔304(图3B)可填充有导电材料以形成堆叠结构308，所述堆叠结构包含与绝缘结构104的剩余部分竖直交替的导电结构306。导电材料可包括例如至少一种金属、至少一种金属合金、至少一种导电金属氧化物、至少一种导电金属氮化物、至少一种导电金属硅化物以及至少一种导电掺杂半导体材料中的一或多者。借助于非限制性实例，导电结构306可由以下中的一或多者形成且包含以下中的一或多者：钨(W)、氮化钨(WN)、镍(Ni)、钽(Ta)、氮化钽(TaN)、硅化钽(TaSi)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铝(Al)、钼(Mo)、钛(Ti)、氮化钛(TiNx)、硅化钛(TiSix)、氮化钛硅(TiSixNy)、氮化钛铝(TiAlxNy)、氮化钼(MoNx)、铱(Ir)、氧化铱(IrOx)、钌(Ru)、氧化钌(RuOx)，以及导电掺杂硅。在一些实施例中，导电结构306由W形成且包含W。在额外实施例中，导电结构306由TiNx形成且包含TiNx。
因此，根据本公开的实施例，一种形成微电子装置的方法包含形成包括氧化硅的第一绝缘材料。第二绝缘材料形成于所述第一绝缘材料上方，所述第二材料包括掺杂有碳和硼中的一或多者的额外氧化硅。包括另外的氧化硅的第三绝缘材料形成于所述第二绝缘材料上方，所述第二绝缘材料具有比所述第一绝缘材料和所述第三绝缘材料中的每一者大的碳和硼中的所述一或多者的浓度。包括氮化硅的第四绝缘材料形成于所述第三绝缘材料上方。包括再一氧化硅的第五绝缘材料形成于所述第四绝缘材料上方。相对于所述第一绝缘材料、所述第二绝缘材料、所述第三绝缘材料和所述第五绝缘材料中的每一者选择性地去除所述第四绝缘材料以形成空腔。用导电材料填充所述空腔。
为了维持个别绝缘结构104的界面区202中的掺杂剂302的相对较低浓度，绝缘结构104可形成于多个不同处理动作中。在一些实施例中，用以形成绝缘结构104的界面区202的一或多种前体材料不同于用以形成绝缘结构104的中间区204的一或多种额外前体材料。举例来说，界面区202可使用一或多种第一前体材料(例如，四乙氧基硅烷(TEOS))来形成。可沉积(例如，通过CVD)第一前体材料，以形成大体上不含掺杂剂302的绝缘结构104的界面区202。在第一界面区202形成之后，用于形成绝缘结构104的绝缘材料(例如，SiO2)的一或多种第二前体材料(例如，硅烷(SiH4)和氧气(O2))可与用于形成掺杂剂302(例如，碳、硼)的一或多种第三前体材料(例如，含碳前体，诸如二氧化碳(CO2)和甲烷(CH4)中的一或多者)组合，并且可沉积(例如，通过CVD)在界面区202中的一者上方以形成绝缘结构104的中间区204(其中包含掺杂剂302)。在形成绝缘结构104的中间区204之后，可沉积(例如，通过额外CVD)额外量的第一前体材料以在中间区204上方形成绝缘结构104的界面区202中的另一者。
图4A示出通过此工艺形成的绝缘结构104中的一者的放大侧视图。图4B示出曲线图400，其展示跨越图4A中所展示的绝缘结构104的高度H(例如，竖直尺寸)的掺杂剂浓度剖面图。所述工艺可在绝缘结构104的中间区204内产生大体上均一的掺杂剂浓度。界面区202可大体上不含掺杂剂302(图4A)，以使得在整个界面区202上的掺杂剂浓度为大体上均一的且大体上等于零。
中间区204可占绝缘结构104的高度H的不到三分之一(1/3)，以使得界面区202以组合方式可占绝缘结构104的高度H的至少三分之二(2/3)。举例来说，绝缘结构104可具有在约10纳米(nm)至约25nm的范围内的高度H。因此，对于具有约25nm的高度H的绝缘结构104，中间区204可具有小于约9nm的竖直高度(例如，厚度)；并且对于具有约10nm的高度H的绝缘结构104，中间区204可具有小于约3nm的高度。
在额外实施例中，用以形成绝缘结构104的中间区204的一或多种前体材料与用以形成绝缘结构104的界面区202的一或多种前体材料大体上相同。举例来说，用于形成绝缘结构104的绝缘材料(例如，SiO2)的一或多种第一前体材料(例如，SiH4和O2)可沉积(例如，通过CVD)在牺牲结构102上方以形成大体上不含掺杂剂302的第一界面区202。在形成第一界面区202之后，一或多种第一前体材料可与用于形成掺杂剂302(例如，碳、硼)的一或多种第二前体材料(例如，含碳前体，诸如CO2和CH4中的一或多者)组合，并且可沉积(例如，通过CVD)在第一界面区202上方以形成绝缘结构104的中间区204(其中包含掺杂剂302)。此后，在不存在第二前体材料的情况下，可沉积(例如，通过CVD)一或多个额外量的一或多种第一前体材料(例如，SiH4和O2)，以在绝缘结构104的中间区204上方形成第二界面区202，以使得第二界面区202大体上不含掺杂剂302。
使用相同的第一前体材料(例如，SiH4和O2)来形成绝缘结构104的界面区202和中间区204会准许每一绝缘结构104通过单一连续工艺(例如，单一CVD工艺)形成，这可减少用于形成绝缘结构104的时间、复杂性和/或装备。举例来说，包含其界面区202和中间区204的每一绝缘结构104可原位形成，并且无需净化不同前体材料的沉积腔室(例如，CVD沉积腔室)，所述沉积腔室原本可用于绝缘结构104的不同区(例如，界面区202和中间区204)。对于个别绝缘结构104的中间区204，可在小于用于形成绝缘结构104的总沉积时间的约30％，例如小于总沉积时间的约25％或小于总沉积时间的约20％的时间段内引入(例如，脉冲)第二前体材料(例如，CO2、CH4)。
图5A示出通过此不同工艺形成的绝缘结构104中的一者的放大侧视图。图5B示出曲线图500，其展示跨越图5A中所展示的绝缘结构104的高度H(例如，竖直尺寸)的掺杂剂浓度剖面图。多步骤工艺可在个别绝缘结构104的界面区202和中间区204内产生可变(例如，非均一)掺杂剂浓度。如图5B中所示出，掺杂剂浓度可在靠近绝缘结构104的中心处相对较大，并且可在靠近绝缘结构104的界面106处相对较小。由于在个别绝缘结构104的中间区204的形成期间第一前体材料(例如，SiH4和O2)与第二前体材料(例如，含c的前体材料，诸如CO2和/或CH4；含b的前体材料)组合，因此相对较小量的掺杂剂302也可在绝缘结构104的界面区202内。因此，掺杂剂浓度可在远离绝缘结构104的中心而延伸的方向上减小。界面区202内相对于中间区204的较低掺杂剂浓度可保存绝缘结构104的绝缘性质和/或绝缘结构104的界面106中的可预测的蚀刻速率和响应。另外，中间区204中相对于界面区202的较高掺杂剂浓度可增强绝缘结构104的硬度。
图6A和图6B是根据本公开的实施例的示出形成微电子装置结构600的方法的不同处理阶段的局部横截面视图。图6A示出与图2中所示出的初步堆叠结构101类似的初步堆叠结构601的若干绝缘结构104和牺牲结构102的放大局部横截面视图。绝缘结构104中的每一者可形成于至少三个不同层中。所述层可包含第一界面区602、中间区604和第二界面区602。界面区602可由绝缘材料形成，例如以下中的一或多者：至少一种介电氧化物材料(例如，SiOx、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、AlOx、HfOx、NbOx、TiOx、ZrOx、TaOx和MgOx中的一或多者)、至少一种介电氮化物材料(例如，SiNy)、至少一种介电氮氧化物材料(例如，SiOxNy)，以及至少一种介电碳氧氮化物材料(例如，SiOxCzNy)。在一些实施例中，界面区602中的每一者由例如SiOx(例如，SiO2)等介电氧化物材料形成且包含所述介电氧化物材料。中间区604可由例如碳、硼或氟化钙等第二刚性材料形成。
如上文所描述，对于个别绝缘结构104，其中间区604可插入于其界面区602之间。界面区602可包括大体上防止电流流动到中间区604中的绝缘材料，以使得中间区604可由具有相对减小的绝缘性质的材料形成。中间区604的材料可被调配成增加绝缘结构104的硬度，这可在牺牲结构102被去除时(例如，在后续替换栅极处理期间)帮助绝缘结构104维持其形状。在牺牲结构102被去除时维持绝缘结构104的形状可在去除工艺期间和/或之后大体上防止不希望的层次崩塌。
一或多个绝缘结构104的中间区604可具有与一或多个其它绝缘结构104的中间区604不同的材料组成。举例来说，相对较低绝缘结构104的中间区604可包含具有比初步堆叠结构601的一或多个相对较高绝缘结构104的中间区604高的硬度的绝缘材料。相对较低绝缘结构104可具有与相对较高绝缘结构104相比相对较大的水平长度(例如，在X方向上)。在相对较低绝缘结构104的中间区604中具有相对较高硬度的绝缘材料可增加与竖直地定位在相对较低绝缘结构104上方的相对较高绝缘结构104相比的相对较低绝缘结构104的硬度。增加相对较低绝缘结构104的硬度可减少跨越相对较低绝缘结构104的水平长度的层次崩塌的风险。
在一些实施例中，一或多个相对较低绝缘结构104的中间区604可个别地具有比一或多个相对较高绝缘结构104的中间区604大的竖直厚度(例如，在Z方向上)。与相对较高绝缘结构104的中间区604相比的相对较低绝缘结构104的中间区604的较大竖直厚度还可增加与相对较高绝缘结构104相比的相对较低绝缘结构104的硬度。在一些实施例中，一或多个相对较低绝缘结构104具有比一或多个相对较高绝缘结构104大的竖直厚度。相对较低绝缘结构104的较大竖直厚度可促成其中间区604的相对较大竖直厚度。
在形成初步堆叠结构601之后，可例如通过蚀刻工艺而至少部分地(例如，大体上)去除牺牲结构102。在去除牺牲结构102的情况下，可在竖直相邻的绝缘结构104之间形成空腔。绝缘结构104的中间区604的刚性材料可加强绝缘结构104，以使得在牺牲结构102被去除时，绝缘结构104可大体上保持其形状。大体上保持其形状的绝缘结构104可准许所形成的空腔具有与牺牲结构102大体上相同的形状。
接下来参考图6B，在牺牲结构102(图6A)被去除之后，所得空腔可填充有导电材料以形成堆叠结构608，所述堆叠结构包含与绝缘结构104的剩余部分竖直交替的导电结构606。导电材料可包括例如至少一种金属、至少一种金属合金、至少一种导电金属氧化物、至少一种导电金属氮化物、至少一种导电金属硅化物以及至少一种导电掺杂半导体材料中的一或多者。借助于非限制性实例，导电结构606可由以下中的一或多者形成且包含以下中的一或多者：钨(W)、氮化钨(WN)、镍(Ni)、钽(Ta)、氮化钽(TaN)、硅化钽(TaSi)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铝(Al)、钼(Mo)、钛(Ti)、氮化钛(TiNx)、硅化钛(TiSix)、氮化钛硅(TiSixNy)、氮化钛铝(TiAlxNy)、氮化钼(MoNx)、铱(Ir)、氧化铱(IrOx)、钌(Ru)、氧化钌(RuOx)，以及导电掺杂硅。在一些实施例中，导电结构606由W形成且包含W。在额外实施例中，导电结构606由TiNx形成且包含TiNx。
因此，根据本公开的实施例，一种微电子装置包括堆叠结构，所述堆叠结构包含绝缘结构和与所述绝缘结构竖直交替的导电结构。所述绝缘结构中的至少一者包括：界面区，其接近于所述绝缘结构中的所述至少一者与竖直地邻近所述绝缘结构中的所述至少一者的所述导电结构中的两者之间的界面；以及中间区，其插入于所述界面区之间。所述中间区具有与所述界面区不同的材料组成和相对大于所述界面区的强度。
此外，根据本公开的实施例，一种形成微电子装置的方法包含形成绝缘材料。额外绝缘材料形成于所述绝缘材料上方。所述额外绝缘材料具有与所述绝缘材料不同的材料组成和相对大于所述绝缘材料的强度。额外量的所述绝缘材料形成于所述额外绝缘材料上方以形成绝缘结构。牺牲结构形成于所述绝缘结构上方。额外绝缘结构形成于所述牺牲结构上方。用导电结构至少部分地替换所述牺牲结构。
本公开的微电子装置结构(例如，先前参考图3C和/或图6B描述的微电子装置结构100、600)可包含于本公开的微电子装置中。举例来说，图7示出包含微电子装置结构702的微电子装置700(例如，存储器装置，诸如3D NAND快闪存储器装置)的一部分的局部剖面透视图。微电子装置结构702可大体上类似于在先前参考图3C和/或图6B描述的处理阶段处的微电子装置结构100、600。在一些实施例中，微电子装置结构702是通过先前参考图1至6B描述的工艺中的一或多者形成。
如图7中所展示，微电子装置结构702可包含：堆叠结构704，其包含布置成层次710的导电结构706和绝缘结构708的竖直交替(例如，在Z方向上)序列；阶梯结构712，其具有由层次710的边缘(例如，在X方向上的水平端)限定的台阶714；复合衬垫结构716，其在堆叠结构704的处于阶梯结构712的台阶714处的层次710的部分上；以及接触结构718，其延伸穿过复合衬垫结构716且在阶梯结构712的台阶714处接触(例如，物理接触、电接触)堆叠结构704的层次710的导电结构706。堆叠结构704、导电结构706和绝缘结构708可分别大体上类似于先前参考图3C和/或图6B描述的堆叠结构308、608、导电结构306、606和绝缘结构104。微电子装置700还包含与微电子装置结构702操作性地相关联的额外特征(例如，结构、装置)，如下文进一步详细描述。
微电子装置700可进一步包含彼此串联耦合存储器单元720的竖直串719、数字线结构722(例如，位线结构)、源极结构724、存取线布设结构726、第一选择栅极728(例如，上部选择栅极、漏极选择栅极(SGD))、选择线布设结构730、第二选择栅极732(例如，下部选择栅极、源极选择栅极(SGS))以及额外接触结构734。存储器单元720的竖直串719竖直地延伸到且正交于导电线和层次(例如，数字线结构722、源极结构724、堆叠结构704的层次710、存取线布设结构726、第一选择栅极728、选择线布设结构730、第二选择栅极732)。在一些实施例中，存储器单元720包括所谓的“金属-氧化物-氮化物-半导体”(MONOS)存储器单元。在额外实施例中，存储器单元720包括所谓的“氮化钽-氧化铝-氮化物-氧化物-半导体”(TANOS)存储器单元，或所谓的“带/势垒工程化TANOS”(BETANOS)存储器单元，其中的每一者是MONOS存储器单元的子集。在其它实施例中，存储器单元720包括所谓的“浮动栅极”存储器单元。导电接触结构718和额外接触结构734可如所展示将组件电耦合到彼此(例如，将选择线布设结构730电耦合到第一选择栅极728、将存取线布设结构726电耦合到微电子装置结构702的堆叠结构704的层次710)。
微电子装置700还可包含竖直地定位在存储器单元720的竖直串719下方的底座结构736。底座结构736可包含至少一个控制逻辑区，所述控制逻辑区包含被配置成控制微电子装置700的其它特征(例如，存储器单元720的竖直串719)的各种操作的控制逻辑装置。作为非限制性实例，底座结构736的控制逻辑区可进一步包含以下中的一或多者(例如，每一者)：电荷泵(例如，VCCP电荷泵、VNEGWL电荷泵、DVC2电荷泵)、延迟锁定环路(DLL)电路系统(例如，环形振荡器)、Vdd调节器、驱动器(例如，串驱动器)、页缓冲器、解码器(例如，本地叠组解码器、列解码器、行解码器)、感测放大器(例如，均衡(EQ)放大器、隔离(ISO)放大器、NMOS感测放大器(NSA)、PMOS感测放大器(PSA))、修复电路系统(例如，列修复电路系统、行修复电路系统)、I/O装置(例如，本地I/O装置)、存储器测试装置、MUX、错误检查和校正(ECC)装置、自刷新/耗损均衡装置，以及其它芯片/叠组控制电路系统。底座结构736的控制逻辑区可耦合到源极结构724、存取线布设结构726、选择线布设结构730和数字线结构722。在一些实施例中，底座结构736的控制逻辑区包含互补金属氧化物半导体(CMOS)电路系统。在此类实施例中，底座结构736的控制逻辑区可表征为具有“阵列下CMOS”(“CuA”)配置。
因此，根据本公开的实施例，一种存储器装置包括堆叠结构、阶梯结构、数字线结构、源极结构、存储器单元串以及控制装置。所述堆叠结构包括各自包括导电结构和与所述导电结构竖直相邻的绝缘结构的层次。所述层次中的至少一些的所述绝缘结构个别地包括：下部区，其包括氧化硅；上部区，其包括额外氧化硅；以及中部区，其竖直地插入于所述下部区与所述上部区之间且包括掺杂有碳的氧化硅和掺杂有硼的氧化硅中的一或多者。所述阶梯结构具有包括所述堆叠结构的所述层次中的至少一些的边缘的台阶。所述数字线结构上覆于所述堆叠结构。所述源极结构下伏于所述堆叠结构。所述存储器单元串竖直地延伸穿过所述堆叠结构且电连接到所述源极结构和所述数字线结构。所述控制装置竖直地下伏于所述源极结构且包括互补金属氧化物半导体(CMOS)电路系统。
微电子装置(例如，先前参考图7描述的微电子装置700)可包含于本公开的电子系统的实施例中。举例来说，图8是根据本公开的实施例的电子系统800的框图。电子系统800可包括例如计算机或计算机硬件组件、服务器或其它网络连接硬件组件、蜂窝电话、数码相机、个人数字助理(PDA)、便携式媒体(例如，音乐)播放器、例如
Figure BDA0004016630800000161
或/>
Figure BDA0004016630800000162
平板计算机等支持Wi-Fi或蜂窝的平板计算机、电子书、导航装置等。电子系统800包含至少一个存储器装置802。存储器装置802可包含例如本文中的微电子装置结构(例如，先前参考图3A至5B描述的微电子装置结构100、先前参考图6A至6B描述的微电子装置结构600)和微电子装置(例如，先前参考图7描述的微电子装置700)的实施例。
电子系统800可进一步包含至少一个电子信号处理器装置804(通常被称作“微处理器”)。电子信号处理器装置804可任选地包含本文中先前描述的微电子装置和微电子装置结构中的一或多者的实施例。电子系统800可进一步包含用于由用户将信息输入到电子系统800中的一或多个输入装置806，例如鼠标或其它定点装置、键盘、触摸板、按钮或控制面板。电子系统800可进一步包含用于将信息输出(例如，视觉或音频输出)到用户的一或多个输出装置808，例如监视器、显示器、打印机、音频输出插口、扬声器等。在一些实施例中，输入装置806和输出装置808可包括既可用以将信息输入到电子系统800又可将视觉信息输出到用户的单一触摸屏装置。输入装置806和输出装置808可与存储器装置802和电子信号处理器装置804中的一或多者进行电通信。
因此，根据本公开的实施例，一种电子系统包含输入装置、输出装置、可操作地连接到所述输入装置和所述输出装置的处理器装置，以及可操作地连接到所述处理器装置的存储器装置。所述存储器装置包含堆叠结构，所述堆叠结构包括与绝缘结构竖直交替的导电结构。所述绝缘结构中的至少一者个别地包含界面区，所述界面区从所述绝缘结构中的所述至少一者的竖直边界向内延伸且包括绝缘材料。所述绝缘结构进一步包含额外区，所述额外区在所述界面区之间且包括额外绝缘材料，所述额外绝缘材料具有与所述界面区的所述绝缘材料相比相对较大的强度和相对较大的硬度中的一或多者。所述存储器装置进一步包含下伏于所述堆叠结构的源极结构。所述存储器装置还包含上覆于所述堆叠结构的数字线结构。所述存储器装置进一步包含延伸穿过所述堆叠结构且耦合到所述源极结构和所述数字线结构的存储器单元串。所述存储器装置还包含下伏于所述源极结构且耦合到所述导电结构的控制逻辑电路系统。
本公开的非限制性范例性实施例包含：
实施例1：一种微电子装置，其包括：堆叠结构，其包括绝缘结构和与所述绝缘结构竖直交替的导电结构，所述绝缘结构中的至少一者包括：界面区，其接近于所述绝缘结构中的所述至少一者与竖直地邻近所述绝缘结构中的所述至少一者的所述导电结构中的两者之间的界面；以及中间区，其插入于所述界面区之间，所述中间区具有与所述界面区不同的材料组成和相对大于所述界面区的强度。
实施例2：根据实施例1所述的微电子装置，其中所述中间区包括掺杂有选自碳、硼和氟化钙的至少一种掺杂剂的绝缘材料。
实施例3：根据实施例2所述的微电子装置，其中所述中间区跨越其竖直厚度具有所述至少一种掺杂剂的非均匀分布。
实施例4：根据实施例2或实施例3中任一项所述的微电子装置，其中所述中间区跨越其竖直厚度具有所述至少一种掺杂剂的大体上均匀分布。
实施例5：根据实施例2至4中任一项所述的微电子装置，其中所述界面区包括额外绝缘材料，所述界面区个别地包含比所述中间区更少量的所述至少一种掺杂剂。
实施例6：根据实施例5所述的微电子装置，其中所述界面区大体上不含所述至少一种掺杂剂。
实施例7：根据实施例1至6中任一项所述的微电子装置，其中所述中间区的厚度小于所述至少一个绝缘结构的总厚度的三分之一。
实施例8：根据实施例1至7中任一项所述的微电子装置，其中所述绝缘结构中的每一者包括介电氧化物材料。
实施例9：根据实施例1至8中任一项所述的微电子装置，其中所述绝缘结构中的每一者个别地包括所述界面区和所述中间区，所述绝缘结构中的每一者的所述中间区包括掺杂有碳的二氧化硅和掺杂有硼的二氧化硅中的一或多者。
实施例10：根据实施例9所述的微电子装置，其中所述绝缘结构中的每一者的所述界面区各自包括大体上不含碳和硼的二氧化硅。
实施例11：一种形成微电子装置的方法，其包括：形成绝缘材料；在所述绝缘材料上方形成额外绝缘材料，所述额外绝缘材料具有与所述绝缘材料不同的材料组成和相对大于所述绝缘材料的强度；在所述额外绝缘材料上方形成额外量的所述绝缘材料以形成绝缘结构；在所述绝缘结构上方形成牺牲结构；在所述牺牲结构上方形成额外绝缘结构；以及用导电结构至少部分地替换所述牺牲结构。
实施例12：根据实施例11所述的方法，其中：形成所述绝缘材料包括采用硅烷和氧气的第一沉积动作；并且形成所述额外绝缘材料包括采用额外硅烷、额外氧气以及含碳前体材料和含硼前体材料中的一或多者的第二沉积动作。
实施例13：根据实施例12所述的方法，其进一步包括选择含碳前体材料和含硼前体材料中的所述一或多者以包括二氧化碳和甲烷中的一或多者。
实施例14：根据实施例11至13中任一项所述的方法，其中：形成所述绝缘材料包括采用四乙氧基硅烷的第一沉积动作；并且形成所述额外绝缘材料包括采用硅烷、氧气以及含碳前体材料和含硼前体材料中的一或多者的第二沉积动作。
实施例15：根据实施例11至14中任一项所述的方法，其进一步包括：选择所述绝缘材料以包括氧化硅；选择所述额外绝缘材料以包括掺杂有碳的氧化硅和掺杂有硼的氧化硅中的一或多者；以及选择所述牺牲结构以包括氮化硅。
实施例16：根据实施例11至15中任一项所述的方法，其中形成所述额外绝缘材料包括使所述额外绝缘材料形成为具有小于或等于在形成所述额外量的所述绝缘材料之后形成的所述绝缘结构的总竖直厚度的约三分之一的竖直厚度。
实施例17：一种电子系统，其包括：输入装置；输出装置；处理器装置，其可操作地连接到所述输入装置和所述输出装置；以及存储器装置，其可操作地连接到所述处理器装置且包括：堆叠结构，其包括与绝缘结构竖直交替的导电结构，所述绝缘结构中的至少一者个别地包括：界面区，其从所述绝缘结构中的所述至少一者的竖直边界向内延伸且包括绝缘材料；以及额外区，其在所述界面区之间且包括额外绝缘材料，所述额外绝缘材料具有与所述界面区的所述绝缘材料相比相对较大的强度和相对较大的硬度中的一或多者；源极结构，其下伏于所述堆叠结构；数字线结构，其上覆于所述堆叠结构；存储器单元串，其延伸穿过所述堆叠结构且耦合到所述源极结构和所述数字线结构；以及控制逻辑电路系统，其下伏于所述源极结构且耦合到所述导电结构。
实施例18：根据实施例17所述的电子系统，其中所述额外区的所述额外绝缘材料包括掺杂有碳、硼和氟化钙中的一或多者的氧化硅。
实施例19：根据实施例18所述的电子系统，其中所述绝缘结构中的所述至少一者包括所述绝缘结构中的至少两者，所述绝缘结构中的所述至少两者中的相对竖直较低一者的所述额外绝缘材料具有与所述绝缘结构中的所述至少两者中的相对竖直较高一者的所述额外绝缘材料相比相对较大的碳、硼和氟化钙中的所述一或多者的浓度。
实施例20：根据实施例17至19中任一项所述的电子系统，其中所述绝缘结构中的所述至少一者包括所述绝缘结构中的至少两者，所述绝缘结构中的所述至少两者中的相对竖直较低一者具有与所述绝缘结构中的所述至少两者中的相对竖直较高一者相比相对较大的竖直厚度。
实施例21：根据实施例17至20中任一项所述的电子系统，其中所述界面区的所述绝缘材料包括大体上不含碳、硼和氟化钙中的所述一或多者的额外氧化硅。
实施例22：一种形成微电子装置的方法，其包括：形成包括氧化硅的第一绝缘材料；在所述第一绝缘材料上方形成第二绝缘材料，所述第二绝缘材料包括掺杂有碳和硼中的一或多者的额外氧化硅；在所述第二绝缘材料上方形成包括另外的氧化硅的第三绝缘材料，所述第二绝缘材料具有比所述第一绝缘材料和所述第三绝缘材料中的每一者大的碳和硼中的所述一或多者的浓度；在所述第三绝缘材料上方形成包括氮化硅的第四绝缘材料；在所述第四绝缘材料上方形成包括再一氧化硅的第五绝缘材料；相对于所述第一绝缘材料、所述第二绝缘材料、所述第三绝缘材料和所述第五绝缘材料中的每一者选择性地去除所述第四绝缘材料以形成空腔；以及用导电材料填充所述空腔。
实施例23：一种存储器装置，其包括：堆叠结构，其包括各自包括导电结构和与所述导电结构竖直相邻的绝缘结构的层次，所述层次中的至少一些的所述绝缘结构个别地包括：下部区，其包括氧化硅；上部区，其包括额外氧化硅；以及中部区，其竖直地插入于所述下部区与所述上部区之间且包括掺杂有碳的氧化硅和掺杂有硼的氧化硅中的一或多者；阶梯结构，其具有包括所述堆叠结构的所述层次中的至少一些的边缘的台阶；数字线结构，其上覆于所述堆叠结构；
源极结构，其下伏于所述堆叠结构；存储器单元串，其竖直地延伸穿过所述堆叠结构且电连接到所述源极结构和所述数字线结构；以及控制装置，其竖直地下伏于所述源极结构且包括互补金属氧化物半导体(CMOS)电路系统。
实施例24：根据实施例23所述的存储器装置，其中：所述层次中的所述至少一些包括：第一层次；以及第二层次，其竖直地上覆于所述第一层次；并且所述第一层次的所述绝缘结构的所述中部区内的碳和硼中的一或多者的浓度大于所述第二层次的所述绝缘结构的所述中部区内的碳和硼中的所述一或多者的浓度。
实施例25：根据实施例23或实施例24中任一项所述的存储器装置，其中：所述层次中的所述至少一些包括：第一层次；以及第二层次，其竖直地上覆于所述第一层次；并且所述第一层次的所述绝缘结构的竖直厚度大于所述第二层次的所述绝缘结构的竖直厚度。
本公开的方法和结构可增加本公开的微电子装置的堆叠结构的绝缘结构的强度和/或硬度。增加绝缘结构的强度和/或硬度可有助于减小堆叠结构的层次的厚度。减小层次的厚度可准许微电子装置的特征密度相对于常规微电子装置配置增加。增加微电子装置的特征密度可有助于制造相对较小的微电子装置，这反过来可减少相关联的电子装置和系统中的微电子装置所需的空间。类似地，增加微电子装置的特征密度可促使每单位面积的电力和存储器功能性相对较大。相对增强的电力和存储器功能性可准许本公开的微电子装置和电子系统相对于常规微电子装置和常规电子系统而具有增强的性能，而不会增加大小。此外，增加微电子装置的绝缘结构的强度和/或硬度可减少在生产期间和/或在生产之后不久的故障微电子装置的数目。减少故障的数目可增加微电子装置的生产效率，这可产生相对降低的成本。
上文所描述且在附图中示出的本公开的实施例不限制本发明的范围，因为这些实施例仅仅是本发明实施例的实例，本发明由所附权利要求书和其法定等同物限定。任何等同实施例都旨在处于本公开的范围内。实际上，除本文中所展示和描述的例如所描述元件的替代适用组合的内容以外，对于所属领域的技术人员来说，根据本说明书，本公开的各种修改可变得显而易见。此类修改和实施例也旨在处于所附权利要求书和其法定等同物的范围内。

Claims (25)

1.一种微电子装置，其包括：
堆叠结构，其包括绝缘结构和与所述绝缘结构竖直交替的导电结构，所述绝缘结构中的至少一者包括：
界面区，其接近于所述绝缘结构中的所述至少一者与竖直地邻近所述绝缘结构中的所述至少一者的所述导电结构中的两者之间的界面；以及
中间区，其插入于所述界面区之间，所述中间区具有与所述界面区不同的材料组成和相对大于所述界面区的强度。
2.根据权利要求1所述的微电子装置，其中所述中间区包括掺杂有选自碳、硼和氟化钙的至少一种掺杂剂的绝缘材料。
3.根据权利要求2所述的微电子装置，其中所述中间区跨越其竖直厚度具有所述至少一种掺杂剂的非均匀分布。
4.根据权利要求2所述的微电子装置，其中所述中间区跨越其竖直厚度具有所述至少一种掺杂剂的大体上均匀分布。
5.根据权利要求2所述的微电子装置，其中所述界面区包括额外绝缘材料，所述界面区个别地包含比所述中间区更少量的所述至少一种掺杂剂。
6.根据权利要求5所述的微电子装置，其中所述界面区大体上不含所述至少一种掺杂剂。
7.根据权利要求1所述的微电子装置，其中所述中间区的厚度小于所述至少一个绝缘结构的总厚度的三分之一。
8.根据权利要求1所述的微电子装置，其中所述绝缘结构中的每一者包括介电氧化物材料。
9.根据权利要求1至8中任一项所述的微电子装置，其中所述绝缘结构中的每一者个别地包括所述界面区和所述中间区，所述绝缘结构中的每一者的所述中间区包括掺杂有碳的二氧化硅和掺杂有硼的二氧化硅中的一或多者。
10.根据权利要求9所述的微电子装置，其中所述绝缘结构中的每一者的所述界面区各自包括大体上不含碳和硼的二氧化硅。
11.一种形成微电子装置的方法，其包括：
形成绝缘材料；
在所述绝缘材料上方形成额外绝缘材料，所述额外绝缘材料具有与所述绝缘材料不同的材料组成和相对大于所述绝缘材料的强度；
在所述额外绝缘材料上方形成额外量的所述绝缘材料以形成绝缘结构；
在所述绝缘结构上方形成牺牲结构；
在所述牺牲结构上方形成额外绝缘结构；以及
用导电结构至少部分地替换所述牺牲结构。
12.根据权利要求11所述的方法，其中：
形成所述绝缘材料包括采用硅烷和氧气的第一沉积动作；并且
形成所述额外绝缘材料包括采用额外硅烷、额外氧气以及含碳前体材料和含硼前体材料中的一或多者的第二沉积动作。
13.根据权利要求12所述的方法，其进一步包括选择含碳前体材料和含硼前体材料中的所述一或多者以包括二氧化碳和甲烷中的一或多者。
14.根据权利要求11所述的方法，其中：
形成所述绝缘材料包括采用四乙氧基硅烷的第一沉积动作；并且
形成所述额外绝缘材料包括采用硅烷、氧气以及含碳前体材料和含硼前体材料中的一或多者的第二沉积动作。
15.根据权利要求11至14中任一项所述的方法，其进一步包括：
选择所述绝缘材料以包括氧化硅；
选择所述额外绝缘材料以包括掺杂有碳的氧化硅和掺杂有硼的氧化硅中的一或多者；以及
选择所述牺牲结构以包括氮化硅。
16.根据权利要求11至14中任一项所述的方法，其中形成所述额外绝缘材料包括使所述额外绝缘材料形成为具有小于或等于在形成所述额外量的所述绝缘材料之后形成的所述绝缘结构的总竖直厚度的约三分之一的竖直厚度。
17.一种电子系统，其包括：
输入装置；
输出装置；
处理器装置，其可操作地连接到所述输入装置和所述输出装置；以及
存储器装置，其可操作地连接到所述处理器装置且包括：
堆叠结构，其包括与绝缘结构竖直交替的导电结构，所述绝缘结构中的至少一者个别地包括：
界面区，其从所述绝缘结构中的所述至少一者的竖直边界向内延伸且包括绝缘材料；以及
额外区，其在所述界面区之间且包括额外绝缘材料，所述额外绝缘材料具有与所述界面区的所述绝缘材料相比相对较大的强度和相对较大的硬度中的一或多者；
源极结构，其下伏于所述堆叠结构；
数字线结构，其上覆于所述堆叠结构；
存储器单元串，其延伸穿过所述堆叠结构且耦合到所述源极结构和所述数字线结构；以及
控制逻辑电路系统，其下伏于所述源极结构且耦合到所述导电结构。
18.根据权利要求17所述的电子系统，其中所述额外区的所述额外绝缘材料包括掺杂有碳、硼和氟化钙中的一或多者的氧化硅。
19.根据权利要求18所述的电子系统，其中所述绝缘结构中的所述至少一者包括所述绝缘结构中的至少两者，所述绝缘结构中的所述至少两者中的相对竖直较低一者的所述额外绝缘材料具有与所述绝缘结构中的所述至少两者中的相对竖直较高一者的所述额外绝缘材料相比相对较大的碳、硼和氟化钙中的所述一或多者的浓度。
20.根据权利要求17所述的电子系统，其中所述绝缘结构中的所述至少一者包括所述绝缘结构中的至少两者，所述绝缘结构中的所述至少两者中的相对竖直较低一者具有与所述绝缘结构中的所述至少两者中的相对竖直较高一者相比相对较大的竖直厚度。
21.根据权利要求17至20中任一项所述的电子系统，其中所述界面区的所述绝缘材料包括大体上不含碳、硼和氟化钙中的所述一或多者的额外氧化硅。
22.一种形成微电子装置的方法，其包括：
形成包括氧化硅的第一绝缘材料；
在所述第一绝缘材料上方形成第二绝缘材料，所述第二绝缘材料包括掺杂有碳和硼中的一或多者的额外氧化硅；
在所述第二绝缘材料上方形成包括另外的氧化硅的第三绝缘材料，所述第二绝缘材料具有比所述第一绝缘材料和所述第三绝缘材料中的每一者大的碳和硼中的所述一或多者的浓度；
在所述第三绝缘材料上方形成包括氮化硅的第四绝缘材料；
在所述第四绝缘材料上方形成包括再一氧化硅的第五绝缘材料；
相对于所述第一绝缘材料、所述第二绝缘材料、所述第三绝缘材料和所述第五绝缘材料中的每一者选择性地去除所述第四绝缘材料以形成空腔；以及
用导电材料填充所述空腔。
23.一种存储器装置，其包括：
堆叠结构，其包括各自包括导电结构和与所述导电结构竖直相邻的绝缘结构的层次，所述层次中的至少一些的所述绝缘结构个别地包括：
下部区，其包括氧化硅；
上部区，其包括额外氧化硅；以及
中部区，其竖直地插入于所述下部区与所述上部区之间且包括掺杂有碳的氧化硅和掺杂有硼的氧化硅中的一或多者；
阶梯结构，其具有包括所述堆叠结构的所述层次中的至少一些的边缘的台阶；
数字线结构，其上覆于所述堆叠结构；
源极结构，其下伏于所述堆叠结构；
存储器单元串，其竖直地延伸穿过所述堆叠结构且电连接到所述源极结构和所述数字线结构；以及
控制装置，其竖直地下伏于所述源极结构且包括互补金属氧化物半导体CMOS电路系统。
24.根据权利要求23所述的存储器装置，其中：
所述层次中的所述至少一些包括：
第一层次；以及
第二层次，其竖直地上覆于所述第一层次；并且
所述第一层次的所述绝缘结构的所述中部区内的碳和硼中的一或多者的浓度大于所述第二层次的所述绝缘结构的所述中部区内的碳和硼中的所述一或多者的浓度。
25.根据权利要求23或权利要求24中任一项所述的存储器装置，其中：
所述层次中的所述至少一些包括：
第一层次；以及
第二层次，其竖直地上覆于所述第一层次；并且
所述第一层次的所述绝缘结构的竖直厚度大于所述第二层次的所述绝缘结构的竖直厚度。
CN202211712165.2A 2021-12-27 2022-12-26 包含具有相关联绝缘结构的加强中间区的堆叠结构的微电子装置，以及相关的系统和方法 Pending CN116367545A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163266029P 2021-12-27 2021-12-27
US63/266,029 2021-12-27
US17/655,222 2022-03-17
US17/655,222 US20230209819A1 (en) 2021-12-27 2022-03-17 Microelectronic devices including stack structures having strengthened intermediate regions of associated insulative structures, and related systems and methods

Publications (1)

Publication Number Publication Date
CN116367545A true CN116367545A (zh) 2023-06-30

Family

ID=86896693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211712165.2A Pending CN116367545A (zh) 2021-12-27 2022-12-26 包含具有相关联绝缘结构的加强中间区的堆叠结构的微电子装置，以及相关的系统和方法

Country Status (2)

Country Link
US (1) US20230209819A1 (zh)
CN (1) CN116367545A (zh)

Also Published As

Publication number Publication date
US20230209819A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
CN113823633A (zh) 形成微电子装置的方法及相关微电子装置及电子系统
US11665894B2 (en) Microelectronic devices, memory devices, and electronic systems
CN115917740A (zh) 形成微电子装置的方法及相关的微电子装置及电子系统
CN116058099B (zh) 形成微电子装置的方法以及相关的微电子装置和电子系统
CN112750837A (zh) 包含阶梯结构的微电子装置以及相关存储器装置和电子系统
US11521897B2 (en) Methods of forming microelectronic devices
CN114078758A (zh) 微电子装置以及相关存储器装置、电子系统和方法
US20230061327A1 (en) Methods of forming microelectronic devices
TW202306126A (zh) 微電子裝置及相關記憶體裝置及電子系統
CN116998237A (zh) 形成微电子装置的方法及相关微电子装置、存储器装置及电子系统
US11637178B2 (en) Microelectronic devices including isolation structures neighboring staircase structures, and related memory devices, electronic systems, and methods
CN116367545A (zh) 包含具有相关联绝缘结构的加强中间区的堆叠结构的微电子装置，以及相关的系统和方法
CN116171654A (zh) 微电子装置及相关存储器装置以及电子系统
CN116671274A (zh) 包含阶梯结构的微电子装置及相关的存储器装置、电子系统及方法
CN114551462A (zh) 形成微电子装置的方法以及相关微电子装置、存储器装置和电子系统
US20230387229A1 (en) Microelectronic devices including stack structures having doped interfacial regions, and related systems and methods
US20230189515A1 (en) Microelectronic devices including stack structures having air gaps, and related memory devices, electronic systems, and methods
US20230395150A1 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20230397424A1 (en) Microelectronic devices comprising a boron-containing material, and related electronic systems and methods
US20230395507A1 (en) Microelectronic devices comprising a boron-containing material, and related electronic systems and methods
US20240057328A1 (en) Microelectronic devices, memory devices, and electronic systems, and methods of forming the same
CN114093878B (zh) 微电子装置及相关存储器装置、电子系统及方法
US11978705B2 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US11700727B2 (en) Microelectronic device structures including tiered stacks comprising staggered block structures separated by slot structures, and related electronic systems and methods
CN117641929A (zh) 包含体育场结构的微电子装置以及相关存储器装置和电子系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication