CN116360544A - 一种低压差稳压器以及芯片 - Google Patents
一种低压差稳压器以及芯片 Download PDFInfo
- Publication number
- CN116360544A CN116360544A CN202111612804.3A CN202111612804A CN116360544A CN 116360544 A CN116360544 A CN 116360544A CN 202111612804 A CN202111612804 A CN 202111612804A CN 116360544 A CN116360544 A CN 116360544A
- Authority
- CN
- China
- Prior art keywords
- voltage
- coupled
- transistor
- nmos transistor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 5
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 239000003990 capacitor Substances 0.000 claims description 9
- 230000033228 biological regulation Effects 0.000 claims description 6
- 238000013461 design Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 12
- 230000001629 suppression Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 239000000306 component Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000000087 stabilizing effect Effects 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 238000006467 substitution reaction Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000008713 feedback mechanism Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
本申请公开了一种在高频处具有高PSRR的低压差稳压器以及芯片，该低压差稳压器，包括：第一功率晶体管，该第一功率晶体管为第一NMOS管，该第一NMOS管的漏极耦合至电源端，该第一NMOS管的源极用于提供输出电流给负载，该第一NMOS管的栅极用于接收第二反馈电压；误差放大器，该误差放大器为共栅极放大器，用于根据提供给该负载的输出电压和参考电压，生成第一反馈电压；环路增益放大器，该环路增益放大器为共源极放大器，用于基于该第一反馈电压，生成该第二反馈电压。本申请的低压差稳压器中，通过使用第一NMOS管作为功率管，可以在高频段下实现高PSRR。
Description
技术领域
本申请涉及集成电路领域，尤其涉及一种低压差稳压器以及芯片。
背景技术
低压差稳压器(Low-dropout regulator，LDO)，又称为低压差线性稳压器或低压降稳压器，是线性直流稳压器的一种，LDO的用途是提供稳定的直流电压电源。相比于一般线性直流稳压器，低压差稳压器能够在更小输出-输入电压差的情况下工作。
在芯片设计中，为了降低芯片的供电成本，利用片内集成LDO为芯片内的其它器件供电已经成为主流设计需求。随着集成电路的不断发展，芯片设计需要LDO具备低功耗(Lowpower)，小面积(Low cost)，高电源抑制比(Power Supply Rejection Ratio，PSRR)，低噪声(Low Noise)等性能要求。
如图1所示的级联翻转电压跟随器(CascadedFlipped Voltage Follower，CAS-FVF)结构的LDO，由于所使用的晶体管数量少，增益高，具备低功耗，小面积，低噪声等优点，因此在芯片设计中广泛应用。
然而，随着芯片的集成化要求越来越高，在用于无线通信的片上系统(SoC)芯片内部开始集成模拟前端，射频前端等组件。因此，SoC中的数字电路的电源噪声对模拟电路的隔离设计，成为SoC芯片设计的研究重点之一。当前，数字电路的电源噪声主要分布在10MHz～1GHz之间，这个范围的噪声抑制目前依然是瓶颈。高频段然而如图1所示的CAS-FVF结构的LDO在高频段处，其PSRR会恶化，难以有效抑制10MHz～1GHz范围内的数字噪声，导致其无法匹配SoC芯片设计对噪声抑制的需求，因此急需提供一种在高频段处具有高电源电压抑制比(High PSRR)的LDO。
发明内容
本申请实施例提供一种可以应用于高频段的低压差稳压器以及芯片，针对现有的CAS-FVF结构的LDO进行了改进，提升了LDO在高频段下的PSRR性能。
为达到上述目的，本申请实施例采用如下技术方案：
本申请实施例的第一方面，提供一种低压差稳压器，包括：第一功率晶体管，该第一功率晶体管为第一NMOS管，该第一NMOS管的漏极耦合至电源端，该第一NMOS管的源极用于提供输出电流给负载，该第一NMOS管的栅极用于接收第二反馈电压；误差放大器，该误差放大器为共栅极放大器，用于根据提供给该负载的输出电压和参考电压，生成第一反馈电压；环路增益放大器，该环路增益放大器为共源极放大器，用于基于该第一反馈电压，生成该第二反馈电压。本申请中，通过使用第一NMOS管作为功率管，首先，可以在较大程度上起到隔离NMOS管的漏极接收的电源电压与第一NMOS管的源极的输出电压的作用，避免来自电源电压的噪声对输出电压造成影响，提升电源噪声抑制能力；其次，通过环路增益放大器与第一功率晶体管进行配合，由于第一NMOS管的源极输出与第一NMOS管的漏极接收的输入电压Vdd解耦，电源电压Vdd经第一功率晶体管直接到输出电压的小信号增益Add变得很小，由于高频场景下PSRR与Add成反比关系，因而在高频段下实现高PSRR。
在一种可能的实现方式中，上述误差放大器为PMOS管，该PMOS管的源极与该第一NMOS管的源极以及该负载耦合于一点，该PMOS管的栅极耦合至第一偏置电压源，该PMOS管的漏极用于输出该第一反馈电压，其中，该第一偏置电压源用于提供该参考电压。
在一种可能的实现方式中，上述环路增益放大器为第二NMOS管，该第二NMOS管的栅极耦合至该PMOS管的漏极，该第二NMOS管的源极耦合接地，该第二NMOS管的漏极用于输出该第二反馈电压。
在一种可能的实现方式中，该第二NMOS管的漏极耦合至该第一NMOS管的栅极。
在一种可能的实现方式中，该低压差稳压器还可以包括：第一偏置电流源，该第一偏置电流源的一端耦合至该PMOS管的漏极，该第一偏置电流源的另一端耦合接地。
在一种可能的实现方式中，该低压差稳压器还可以包括：第二偏置电流源，该第二偏置电流源的一端耦合至该电源端，该第二偏置电流源的另一端与该第二NMOS管的漏极以及该第一NMOS管的栅极耦合于一点。
在一种可能的实现方式中，上述第一偏置电流源和第二偏置电流源可以基于电流镜实现。
在一种可能的实现方式中，该低压差稳压器还可以包括：第二功率晶体管，该第二功率晶体管为第三NMOS管，该第一NMOS管的漏极通过该第三NMOS管耦合至该电源端。其中，第二功率晶体管，可进一步隔离电源电压Vdd对第一功率晶体管源极输出的影响，使得Add进一步变小，从而提升高频段下的PSRR。
在一种可能的实现方式中，该低压差稳压器还可以包括：低通滤波器；该低通滤波器分别与该电源端以及第三NMOS管的栅极相耦合。
在前述实现方式中，该低通滤波器可以包括：第一阻抗和第一电容；该第一阻抗的第一端耦合至该电源端，该第一阻抗的第二端与该第一电容的第一端以及该第三NMOS管的栅极耦合于一点，该第一电容的第二端耦合接地。
本申请实施例的第二方面，还提供一种芯片，该芯片包括：电源电压输入端，如前述第一方面以及第一方面的任一种可能的实现方式所提供的低压差稳压器，以及模拟电路；其中：该电源电压输入端用于提供输入电压；该低压差稳压器用于对该输入电压进行低压降调节，以生成输出电压，并利用该输出电压为该模拟电路供电。本申请中，由于采用了第一方面提供的在高频段下具有高PSRR的低压差稳压器，而PSRR越大，意味着相同输入纹波在LDO的输出端的纹波越小，因此可以满足对纹波有较高要求的模拟电路的设计需要。
在一种可能的实现方式中，该芯片可以为射频收发机。在一种可能的实现方式中，该芯片可以为Wi-Fi芯片。
在一种可能的实现方式中，该模拟电路可以为低噪声放大器，压控振荡器或混频器中的至少一种。
在一种可能的实现方式中，该芯片可以为光学图像传感器。
在一种可能的实现方式中，该芯片可以为集成了上述低噪声放大器，压控振荡器、锁相环或混频器等器件的SoC芯片。
在一种可能的实现方式中，该芯片还包括：数字电路，该数字电路耦合至该电源电压输入端。由于数字电路会导致电源电压中存在电源噪声，而传统的LDO由于高频段下PSRR出现显著衰减，对于10MHz～1GHz范围内的电源噪声难以有效抑制。而采用本申请前述实现方式提供的低压差稳压器，由于在高频段下依然可以做到高PSRR，可以有效抑制高频段噪声，满足应用于无线通信等场景的SoC等芯片设计的需求。
本申请实施例的第三方面，还提供了一种低压差稳压器，包括：第一功率晶体管，该第一功率晶体管为第一NPN管，该第一NPN管的集电极耦合至电源端，该第一NPN管的发射极用于提供输出电流给负载，该第一NPN管的基极用于接收第二反馈电压；误差放大器，该误差放大器为共基极放大器，用于根据提供给该负载的输出电压和参考电压，生成第一反馈电压；环路增益放大器，该环路增益放大器为共发射极放大器，用于基于该第一反馈电压，生成该第二反馈电压。本申请中，通过使用第一NPN管作为功率管，隔离NPN管的集电极接收的电源电压与第一NPN管的发射极的输出电压的作用，避免来自电源电压的噪声对输出电压造成影响，在高频段下实现高PSRR。
在一种可能的实现方式中，上述误差放大器为PNP管，该PNP管的发射极与该第一NPN管的发射极以及该负载耦合于一点，该PNP管的基极耦合至第一偏置电压源，该PNP管的集电极用于输出该第一反馈电压，其中，该第一偏置电压源用于提供该参考电压。
在一种可能的实现方式中，上述环路增益放大器为第二NPN管，该第二NPN管的基极耦合至该NPN管的集电极，该第二NPN管的发射极耦合接地，该第二NPN管的集电极用于输出该第二反馈电压。
在一种可能的实现方式中，该低压差稳压器还可以包括：第二功率晶体管，该第二功率晶体管可以为第三NPN管，第一NPN管的集电极通过该第三NPN管耦合至该电源端。其中，第二功率晶体管，可进一步隔离电源电压Vdd对第一功率晶体管发射极输出的影响，使得Add进一步变小，从而提升高频段下的PSRR。
在一种可能的实现方式中，该低压差稳压器还可以包括：低通滤波器；该低通滤波器分别与该电源端以及第三NPN管的基极相耦合。
附图说明
图1为现有技术的一种CAS-FVF结构的LDO的示意图；
图2为图1所示的LDO的PSRR幅频特性示意图；
图3为本申请实施例提供的一种可应用于高频段的LDO的示意图；
图4为传统的基于负反馈实现的LDO的等效电路图；
图5为传统LDO中的误差放大器的幅频特性示意图；
图6为图3所示的LDO的小信号原理图；
图7为本申请实施例提供的另一种可应用于高频段的新型LDO的示意图；
图8为本申请实施例提供的一种采用LDO的芯片架构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。在本申请中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，a和b，a和c，b和c，或，a和b和c，其中a、b和c可以是单个，也可以是多个。另外，为了便于清楚描述本申请实施例的技术方案，在本申请的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分，本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定。本申请实施例中出现的第一、第二等描述，仅作示意与区分描述对象之用，没有次序之分，也不表示本申请实施例中对设备个数的特别限定，不能构成对本申请实施例的任何限制。
图1所示为传统的基于CAS-FVF结构的LDO。其中，Mp是基于P沟道金属-氧化物半导体场效应晶体管(PMOS)实现的功率晶体管，也可以称为通道晶体管(Pass Transistor)，功率晶体管Mp负责通过“节点A”向负载提供电流。需要说明的是，为了表示方便，图1中使用负载等效阻抗rL和负载等效电容CL表示负载，实际电路中，负载可以是各种需要LDO供电的电路或者器件。M1是一个用作误差放大器(Error Amplifier,EA)的共栅极放大器,它将LDO在“节点A”的输出电压Vout与耦合至M1栅极的参考电压Vset进行比较，并将输出电压Vout的变化反馈到“节点B”的第一反馈电压Vfb1中。M2是另一个共栅极放大器，它用于提供环路增益。在这种CAS-FVF结构中，当输出电压Vout下降时，流经M1的电流相应减少，进而使得第一反馈电压Vfb1减小，由于共栅极放大器M2的源漏极的Vfb2与Vfb1同相变化，因此第二反馈电压Vfb2也相应降低。根据如下公式(1)所示出的功率晶体管Mp的简要的输出电流关系：
Iout≈gmp*(VDD-Vfb2) (1)
其中，Iout为功率晶体管Mp的漏极电流，gmp为功率晶体管Mp的跨导，Vdd为功率晶体管Mp源极的电源电压。
根据上述公式可知，当Vfb2降低时，输出电流Iout会相应增大，而随着Iout增大，又会使得Vout上升，从而完成了稳压过程。
总结一下，整个LDO的稳压过程可以表示如下：
Vout↓→Vfb1↓→Vfb2↓→Iout↑→Vout↑。
当输出电压Vout上升时，其稳压过程中各个参数的变化趋势与上述稳压过程刚好相反，因此在此不再赘述。这类CAS-FVF结构的LDO由于具备了低功耗，小面积，低噪声等优点，适合于片内集成。
然而，如图2所示，申请人发现，图1所示CAS-FVF结构的LDO，与其它传统的LDO一样，其PSRR随着频率的增加，会显著下降，也就是说，图1所示CAS-FVF LDO，仅在低频段处具有较高的PSRR，在高频段下，例如10MHz(即107Hz)附近，LDO的PSRR会明显恶化。
需要说明的是，电源抑制比(PSRR)，也可以称为“电源纹波抑制比”，是一个表征稳压器对电源噪声(来自电源的噪声)的抑制能力的参数。也就是说,PSRR表示把输入电源与输出电源视为两个独立的信号源时，所得到的两个电压增益的比值。PSRR越高，则代表输入电源的变化对输出电源造成的变化越小，即对输入电源中的噪声的抑制性能越好。
由于用于无线通信的SoC的集成化程度越来越高，在SoC中会逐渐集成模拟前端，射频前端等模拟器件，同时，由于SoC中的数字电路越来越多地工作在高频段，相应的，数字电路分布在10MHz～1GHz之间的电源噪声成为SoC在高频应用场景下的主要噪声因素之一，诸如线性放大器(LNA)，压控振荡器(VCO)，锁相环(PLL)，混频器(Mixer)等射频模拟器件，对于上述范围内的电源噪声非常敏感，因此要求这些器件供电的LDO的在高频段也拥有高PSRR的特性，以加强对电源噪声的抑制。显然图1所示的CAS-FVFLDO难以满足该要求。
基于此，本申请实施例提供了一种在高频段下具有高PSRR的新型LDO 100。如图3所示，该LDO 100包括：第一功率晶体管Mpass，误差放大器M1以及环路增益放大器M2。
其中，Mpass为N沟道MOS管(NMOS)，第一功率晶体管Mpass作为功率管，其漏极耦合至电源端以接收电源电压Vdd，在栅极输入的第二反馈电压Vfb2的作用下，通过其源极为“节点A”处的负载提供输出电流Iout。为了简便起见，图3中同样使用负载等效阻抗rL和负载等效电容CL表示负载。此外，需要说明的是，在芯片中，电源电压Vdd作为LDO的工作电压，可以是通过芯片的电源输入管脚输入的电池电压，经由电源管理单元调整后通过电源线提供给LDO的电压，因此，前述的电源端，实际上可以是一个节点，也可以是提供相同电位的电源线上的不同节点，在后续描述中，本申请使用电源端Vdd的表述，以表示提供电源电压Vdd的节点。具体地，输出电流Iout可以用公式(2)表示：
Iout＝gmp*(Vfb2-Vout) (2)
其中，gmp为第一功率晶体管Mpass的跨导。
图3中还进一步示出了第一功率晶体管Mpass的漏-源极的寄生电容Cds,p，栅-漏极的寄生电容Cgd,p，以及栅-源极的寄生电容Cgs,p，以便于理解后续的小信号原理图。图3中，误差放大器M1为基于P沟道MOS管(PMOS)的共栅极放大器,误差放大器M1的源极与第一功率晶体管Mpass的源极以及负载耦合于“节点A”，误差放大器M1的漏极接第一偏置电流源Ibias1，误差放大器M1的栅极接第一偏置电压源Vset，其中，第一偏置电压源Vset用于提供参考电压，第一偏置电流源Ibias1用于为误差放大器M1提供偏置电流。上述偏置使得误差放大器M1工作于饱和区，以提供稳定的放大增益。图3中进一步示出了第一偏置电流源Ibias1的寄生阻抗rb1，以及“节点B”对地的寄生电容Cfb1，以便于理解后续的小信号原理图。其中，第一偏置电流源Ibias1在芯片内可以采用电流镜(Current Mirror)等方式实现，本申请对此不作具体限定。误差放大器M1用于通过其源极接收LDO 100在“节点A”的输出电压Vout，并与耦合至误差放大器M1栅极的参考电压Vset进行比较，通过误差放大器M1漏极输出反映输出电压Vout的变化的第一反馈电压Vfb1,即提供负反馈。
环路增益放大器M2为基于NMOS的共源极放大器，环路增益放大器M2的栅极与误差放大器M1漏极耦合于“节点B”，环路增益放大器M2的源极接地，环路增益放大器M2的漏极通过第二偏置电流源Ibias2耦合至电源端Vdd。图3中进一步示出了第二偏置电流源Ibias2的寄生阻抗rb2，以及“节点C”对地的寄生电容Cfb2，以便于理解后续的小信号原理图。环路增益放大器M2通过其栅极接收从误差放大器M1的漏极反馈的第一反馈电压Vfb1，经增益放大后，自环路增益放大器M2的漏极输出第二反馈电压Vfb2。
在“节点C”处，第二反馈电压Vfb2被输入到第一功率晶体管Mpass的栅极，从而对第一功率晶体管Mpass的输出电流进行反馈控制。
需要说明的是，本领域技术人员应当知道，LDO的核心部件是误差放大器EA和功率晶体管，因此，图3中，基于不同的划分方式，也可以将误差放大器M1与环路增益放大器M2整体视为一个误差放大器EA。
图3中，电源电压Vdd，第一偏置电流源Ibias1，第二偏置电流源Ibias2等作为偏置电路，为整个LDO 100提供了所需的偏置，从而使得第一功率晶体管Mpass，误差放大器M1以及环路增益放大器M2均工作在饱和区，进而提供稳定的放大增益。
图3中，可以将输出电压Vout看作是由参考电压Vset和误差放大器M1的栅-源电压Vgs1之和提供的，将误差放大器M1的漏极电压看作是由环路增益放大器M2的栅-源电压Vgs2提供的，以及将环路增益放大器M2的漏极电压看作是由Vdd-(Vgsp+Vout)提供的，其中Vgsp是第一功率晶体管Mpass的栅-源电压。通过这几个电压提供合适的偏置，就可以确保第一功率晶体管Mpass，误差放大器M1以及环路增益放大器M2均工作在饱和区，从而产生稳定增益。
图3所示的LDO 100的稳压过程大致如下：当输出电压Vout下降时，流经误差放大器M1的电流相应减少，使得第一反馈电压Vfb1减小。由于环路增益放大器M2采用共源极放大器设计，其电压增益为负数，可知其漏极输出的第二反馈电压Vfb2与栅极接收的第一反馈电压Vfb1反相，也就是说，第一反馈电压Vfb1减小，则第二反馈电压Vfb2上升。根据前述公式(2)可知，随着第二反馈电压Vfb2上升，基于NMOS的第一功率晶体管Mpass的输出电流Iout也会增加。而输出电流Iout的增大，又会进一步使得LDO 100的输出电压Vout上升，从而实现稳压。
总结一下，LDO 100整个基于负反馈机制的稳压过程可以表示如下：
Vout↓→Vfb1↓→Vfb2↑→Iout↑→Vout↑。
本领域技术人员应当知道，在负反馈机制下，输出电压Vout上升时，其稳压过程中各个参数的变化趋势与上述稳压过程刚好相反，因此在此不再赘述。
需要说明的是，由于互补型金属氧化物半导体(CMOS)具有如制造工艺简单，占用面积小等优点，在大规模电路中广泛应用，因此，本申请上述实施例主要是基于CMOS器件来描述LDO 100。本领域技术人员应当知道，在某些集成规模不大的电路中，也可以使用双极性晶体管(Bipolar junction transistor，BJT)等器件。相应的，LDO 100中所使用的NMOS管可以用NPN型的BJT替代，PMOS管则可以使用PNP型的BJT替代。相应的，当采用共栅极设置的误差放大器M1替换成PNP型的BJT时，可以采用共基极设置；而采用共源极设置的环路增益放大器M2替换成NPN型的BJT时，则可以采用共发射极设置。因此，基于本申请实施例的思路，采用BJT来实现LDO时，可以视为本申请实施例的等同替换，应包含在本申请的保护范围之内。
本申请实施例提供的新型LDO 100，除了具备稳压的基本功能外，由于使用的晶体管数量少，电路结构简单，能够满足芯片设计对于低功耗，小面积等需求，同时，晶体管数量少，则意味着LDO本身的噪声源少，可以实现较低的系统噪声，有利于片内集成。更为重要的是，LDO 100在具有前述优势的同时，还具备高频高PSRR性能。
以下结合图4-6对图3所示的LDO 100的高频PSRR性能进行详细说明。
如图4，对于一个传统的负反馈的LDO系统而言，其系统增益主要分为两类：1、系统的环路增益Av，2、电源电压Vdd经过功率晶体管Mpass到输出电压的小信号增益Add。
图4中，V1表示误差放大器EA的同相输入端的电压，V2表示误差放大器EA的反相输入端的电压，V2表示误差放大器EA的反相输入端的电压，Vss表示接地电压。系统的输出电压Vout可以通过公式(4)表示：
Vout＝AddVdd+Av(V1-V2)＝AddVdd-AvVout (4)
对公式(4)进行变换，可以得到如下公式(5)：
Vout(1+Av)＝AddVdd (5)
对于误差放大器EA而言，其幅度-频率特性通常如图5所示。根据图5可以看到，在低频时，误差放大器EA放大的信号的幅度很大，其提供的环路增益Av远大于1。
因此，根据公式(5)可以进一步得到：
根据公式(6)可知，要提升系统的PSRR，就需要增加环路增益Av和减小Add。
图5进一步显示，随着频率提升，误差放大器EA放大的信号的幅度的衰落(decade)也逐渐加大，示例性的，当频率从低频的f1变化到高频的f2时，其幅度衰落了20dB。相应的，误差放大器EA提供的环路增益Av也随频率提升而显著下降。也就是说，由于误差放大器EA的幅频特性限制，在高频应用场景下无法通过增加环路增益Av来提升系统的PSRR，而只能考虑通过减小Add来提升系统的PSRR。
然而，对于图1所示的CAS-FVF结构的LDO而言，其功率晶体管Mp采用PMOS管，根据公式(1)可知，电源电压Vdd可以通过功率晶体管Mp源-漏极之间的寄生电容耦合馈通到输出电压Vout中。进一步通过小信号分析可知，图1中电源端Vdd与“节点A”阻抗Rp可以看作由功率晶体管Mp的跨导产生的阻抗1/gmp，以及功率晶体管Mp的内阻rop并联得到，即如公式(7)所示：
Rp＝1/gm//rop (7)
进一步地，电源电压Vdd经过功率晶体管Mpass直接到输出的小信号增益Add满足如下公式(8)所示的关系：
其中，Rl是从负载端看进去的阻抗，Rl远小于Rp。
由此可知，要减小Add，就需要做大Rp。然而，在图1中，由于功率晶体管Mp负责提供大电流，根据公式(1)可知，由于电源电压Vdd和输出电压Vout相对固定，要提供大电流，要求功率晶体管Mp具有较大的跨导gmp，使得跨导gmp无法做得更小。而跨导gmp越大，Rp就越小，从而导致在高频段下，系统的增益Add难以做小，由此可知，图1所示的CAS-FVF结构的LDO在低频处可以呈现良好的PSRR，但是在高频段下无法实现高PSRR。
本领域技术人员应当知道，当前的集成电路中，一般都同时集成有模拟电路和数字电路，而数字电路的存在导致集成电路的电源电压Vdd通常存在较大的电源噪声，因此，当使用图1所示CAS-FVF结构的LDO给模拟电路供电时，由于功率晶体管Mpass采用PMOS管，参见公式(1)，电源电压Vdd作为PMOS管的源极输入电压会馈通到PMOS管的漏极的输出电压Vout中，也会严重影响模拟电路的性能。
而本申请图3所示的LDO 100，根据公式(2)可知，由于第一功率晶体管Mpass采用NMOS管，其输出电流Iout主要与栅极输入的第二反馈电压Vfb2和输出电压Vout相关，与电源电压Vdd之间实现了解耦。所以电源电压Vdd耦合到输出电压Vout中的部分微乎其微，相应的，Add就自然变小，从而保证PSRR可以提高，满足如LNA，VCO，PLL，Mixer等对高频PSRR敏感的射频器件对于电源噪声抑制的需求。
上述内容是从理论上分析本申请的LDO 100是如何提高PSRR，增强电源噪声抑制能力。下面从另一个维度更直观地介绍本申请的LDO 100如何具有较高的电源噪声抑制能力：由于LDO 100采用NMOS管作为第一功率晶体管Mpass，NMOS管的源极输出电流Iout主要与输出电压Vout与栅极输入的第二反馈电压Vfb2有关，而NMOS管漏极接收的电源电压Vdd对输出电流Iout的影响几乎可以忽略不计，相应的，电源电压Vdd因噪声等因素发生的变化对输出电压Vout也几乎无影响，因此，LDO 100能够很大程度上隔离电源电压Vdd的电源噪声带来的不利影响，相比图1所示的CAS FVF架构的LDO进一步提升了噪声性能。
进一步地，图6示出了图3所示的LDO 100的小信号原理图。根据图6，可以看到本申请实施例提供的LDO 100实际上是一个三级增益的负反馈系统，其中，第一级增益A1＝gmp/[gmp+1/(rL//rop)]；第二级增益A2＝(gm1ro1+1)*rb1/(rb1+ro1)；第三级增益A3＝-gmp*(rmp//rL)，其中，ro1为误差放大器M1的内阻，ro2为环路增益放大器M2的内阻，rop为第一功率晶体管Mpass的内阻，gm1为误差放大器M1的跨导，gm2为环路增益放大器M2的跨导，其余等效电路可以参考前述实施例中的描述。因此，在低频时，LDO 100可以做到较高的环路增益Av，使得LDO100在低频时具有高PSRR，而在高频时，则通过做小Add，同样实现高PSRR。
需要说明的是，本申请中，LDO 100的第一功率晶体管Mpass的压降，相比图1所示的CAS-FVF结构的LDO的压降要大一些，原因在于LDO 100的第一功率晶体管Mpass的压降包含了其阈值电压。然而，在高频应用场景下，对于高频PSRR敏感的器件而言，在牺牲少量压降的情况下，得到比CAS-FVF结构的LDO更高的高频PSRR性能，是可行的。因此，采用本申请实施例提供的LDO 100，在集成电路设计上会带来更好的平衡。
进一步地，本申请在图3所示的LDO 100的基础上进一步改进，提供了另一种在高频段下具有更高PSRR的LDO 200。如图7所示，LDO 200包括：第一功率晶体管Mpass，误差放大器M1，环路增益放大器M2以及第二功率晶体管M3。
其中，第一功率晶体管Mpass为NMOS管，第一功率晶体管Mpass的漏极耦合至电源端以接收电源电压Vdd，第一功率晶体管Mpass作为功率管，在栅极输入的第二反馈电压Vfb2的作用下，通过源极为“节点A”处的负载提供输出电流Iout。
图7中，误差放大器M1为基于PMOS的共栅极放大器,误差放大器M1的源极与第一功率晶体管Mpass的源极耦合于“节点A”，误差放大器M1的漏极接第一偏置电流源Ibias1，误差放大器M1的栅极接第一偏置电压源Vset，其中，第一偏置电压源Vset用于提供参考电压，第一偏置电流源Ibias1用于为误差放大器M1提供偏置电流。误差放大器M1用于通过其源极接收LDO在“节点A”的输出电压Vout，并与耦合至M1栅极的参考电压Vset进行比较，通过误差放大器M1漏极输出反映输出电压Vout的变化的第一反馈电压Vfb1,即提供负反馈。
环路增益放大器M2为共源极放大器，环路增益放大器M2的栅极与误差放大器M1漏极耦合于“节点B”，环路增益放大器M2的源极接地，环路增益放大器M2的漏极通过第二偏置电流源Ibias2耦合至电源端Vdd。环路增益放大器M2通过其栅极接收从误差放大器M1的漏极反馈的第一反馈电压Vfb1，经增益放大后，自环路增益放大器M2的漏极输出第二反馈电压Vfb2。
在“节点C”处，第二反馈电压Vfb2被输入到第一功率晶体管Mpass的栅极，从而对第一功率晶体管Mpass的输出电流进行反馈控制。
上述第一功率晶体管Mpass，误差放大器M1以及环路增益放大器M2的结构和功能与图3中的元件基本类似，可以相互参考。
与图3所示的LDO 100不同之处在于，第一功率晶体管Mpass的漏极是通过第二功率晶体管M3来接收电源电压Vdd的。具体地，第二功率晶体管M3是NMOS管，第一功率晶体管Mpass的漏极耦合至第二功率晶体管M3的源极，第二功率晶体管M3的漏极耦合至电源端，第二功率晶体管M3通过漏极接收电源电压Vdd，并通过其源极为第一功率晶体管Mpass提供工作电压。
图7所示的LDO 200中，还包括：低通滤波器，该低通滤波器耦合至电源端，用于对电源电压Vdd进行低通滤波后，为第二功率晶体管M3提供栅极控制电压。
示例性的，该低通滤波器可以包括第一阻抗rM1和第一电容CM1，其中，第一阻抗rM1的第一端耦合至电源端，第一阻抗rM1的第二端耦合至第一电容CM1的第一端，第一电容CM1的第二端耦合接地。通过第一阻抗rM1的第二端与第一电容CM1的第一端之间的连线上的一点，为第二功率晶体管M3提供栅极控制电压，本领域技术人员应当知道，电感可以通过低频分量，而电容可以通过高频分量，因此，电源电压Vdd中的高频分量经第一阻抗rM1滤除后，残余的高频分量再经由第一电容CM1耦合接地，从而可以将电源电压Vdd的低频分量提供给第二功率晶体管M3作为栅极控制电压。
应当知道，低通滤波器还可以由其它电路结构实现，具体可以参考在先技术，本申请对此不做限定。
通过采用上述设计，本申请实施例提供的LDO 200可以进一步隔离电源电压Vdd中存在的电源噪声，改善系统的噪声性能。
在LDO 200中，第二功率晶体管M3可以起到进一步降低Add的作用，其工作原理与第一功率晶体管M1减小Add的原理类似，可以参考前述关于第一功率晶体管M1如何减小Add的分析，此处不再赘述。由于采用第一功率晶体管M1和第二功率晶体管M3共同减小Add，因此，LDO200在高频段下可以做的更高的PSRR。应当知道，本申请中虽然主着重强调图3和图7所示的LDO，相比现有的CAS-FVF结构的LDO而言，在高频段下具有高PSRR，但由于本申请图3和图7所示的LDO都是三级增益的负反馈系统，在低频处，也可以通过提升环路增益Av来提升系统的PSRR，因此，图3和图7所示的LDO对于低频的应用场景同样也是使用的。
如图8所示，本申请还提供了一种应用于高频段的芯片300，该芯片300可以包括：电源电压输入端Vin，低压差稳压器301，以及模拟电路302。其中：
电源电压输入端Vin，用于为芯片提供输入电压，该输入电压可以经由电源管理单元(图中未示出)对输入电压进行变压后，生成前述的电源电压Vdd；
低压差稳压器301，耦合至电源电压输入端Vin，用于对电源电压Vdd进行低压降调节后，提供输出电压Vout以及输出电流Iout为模拟电路302供电。其中，低压差稳压器301可以参考前述实施例提供的LDO 100或LDO 200，模拟电路302即为图3或图7中所示负载。应当知道，低压差稳压器301也可以与电源管理单元集成在一起。
示例性的，该芯片300可以是应用于高频通信的射频收发机等芯片，该模拟电路302可以是射频收发机中的LNA，VCO，Mixer等器件中的至少一种。通过采用本申请图3或图7所示的低压差稳压器301，可以提升该芯片300在高频段下的PSRR，使得芯片300在低频和高频段都具有良好的PSRR性能，满足LNA，VCO，PLL，Mixer等对高频PSRR敏感的模拟器件的性能需求。此外，芯片300还可以是对输出电压中残留的纹波较为敏感的无线保真(Wi-Fi)芯片等无线通信芯片，或者光学图像传感器。
进一步的，该芯片300还可以包括：数字电路303，由电源电压输入端Vin提供的电源电压Vdd可以为数字电路303供电。即该芯片300可以是数模混合芯片。随着通信技术的发展，SoC芯片设计的未来会逐渐集成射频前端，模拟前端等模拟器件，即前面提到的射频收发机或Wi-Fi芯片等也会集成到SoC中，而SoC中还存在大量的数字逻辑电路，例如数字基带等，由于数字电路的工作电压存在高低电平跳变的特性，电源电压Vdd通常是由电源管理单元基于BUCK或者BOOST等开关电路对电源电压输入端Vin提供输入电压进行调节后得到，导致电源电压Vdd必然具有较大的电源噪声。而本申请实施例提供的低压差稳压器301，由于还具备隔离电源噪声和输出电压Vout的功能，能够明显减少电源噪声对输出电压Vout造成的影响，因此，在低频和高频都具备良好的电源噪声抑制能力，可以为数模混合的SoC芯片的设计带来更多的选择。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，基于本申请的原理做出的变化或替换，都应涵盖在本申请的保护范围之内。
Claims (15)
1.一种低压差稳压器，其特征在于，包括：
第一功率晶体管，所述第一功率晶体管为第一NMOS管，所述第一NMOS管的漏极耦合至电源端，所述第一NMOS管的源极用于提供输出电流给负载，所述第一NMOS管的栅极用于接收第二反馈电压；
误差放大器，所述误差放大器为共栅极放大器，用于根据参考电压和提供给所述负载的输出电压，生成第一反馈电压；
环路增益放大器，所述环路增益放大器为共源极放大器，用于基于所述第一反馈电压，生成所述第二反馈电压。
2.根据权利要求1所述的低压差稳压器，其特征在于，所述误差放大器为PMOS管，所述PMOS管的源极与所述第一NMOS管的源极以及所述负载耦合于一点，所述PMOS管的栅极耦合至第一偏置电压源，所述PMOS管的漏极用于输出所述第一反馈电压，其中，所述第一偏置电压源用于提供所述参考电压。
3.根据权利要求1-2任一项所述的低压差稳压器，其特征在于，所述环路增益放大器为第二NMOS管，所述第二NMOS管的栅极耦合至所述PMOS管的漏极，所述第二NMOS管的源极耦合接地，所述第二NMOS管的漏极用于输出所述第二反馈电压。
4.根据权利要求3所述的低压差稳压器，其特征在于，所述第二NMOS管的漏极耦合至所述第一NMOS管的栅极。
5.根据权利要求2-4任一项所述的低压差稳压器，其特征在于，还包括：第一偏置电流源，所述第一偏置电流源的一端耦合至所述PMOS管的漏极，所述第一偏置电流源的另一端耦合接地。
6.根据权利要求3-5任一项所述的低压差稳压器，其特征在于，还包括：第二偏置电流源，所述第二偏置电流源的一端耦合至所述电源端，所述第二偏置电流源的另一端与所述第二NMOS管的漏极以及所述第一NMOS管的栅极耦合于一点。
7.根据权利要求1-6任一项所述的低压差稳压器，其特征在于，还包括：第二功率晶体管，所述第二功率晶体管为第三NMOS管，所述第一NMOS管的漏极通过所述第三NMOS管耦合至所述电源端。
8.根据权利要求7所述的低压差稳压器，其特征在于，所述第一NMOS管的漏极耦合至所述第三NMOS管的源极，所述第三NMOS管的漏极耦合至所述电源端。
9.根据权利要求8所述的低压差稳压器，其特征在于，还包括：低通滤波器；所述低通滤波器分别与所述电源端以及所述第三NMOS管的栅极相耦合。
10.根据权利要求9所述的低压差稳压器，其特征在于，所述低通滤波器包括：第一阻抗和第一电容；所述第一阻抗的第一端耦合至所述电源端，所述第一阻抗的第二端与所述第一电容的第一端以及所述第三NMOS管的栅极耦合于一点，所述第一电容的第二端耦合接地。
11.一种芯片，其特征在于，包括：电源电压输入端，根据权利要求1-10任一项所述的低压差稳压器，以及模拟电路；其中：
所述电源电压输入端用于提供电源电压；
所述低压差稳压器用于对所述电源电压进行低压降调节，以生成输出电压，并利用所述输出电压为所述模拟电路供电。
12.根据权利要求11所述的芯片，其特征在于，所述芯片为射频收发机。
13.根据权利要求11所述的芯片，其特征在于，所述芯片为Wi-Fi芯片。
14.根据权利要求12或13所述的芯片，其特征在于，所述模拟电路为低噪声放大器，压控振荡器、锁相环或混频器中的至少一种。
15.根据权利要求11-14任一项所述的芯片，其特征在于，还包括：数字电路，所述数字电路耦合至所述电源电压输入端。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111612804.3A CN116360544A (zh) | 2021-12-27 | 2021-12-27 | 一种低压差稳压器以及芯片 |
| PCT/CN2022/140858 WO2023125215A1 (zh) | 2021-12-27 | 2022-12-22 | 一种低压差稳压器以及芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111612804.3A CN116360544A (zh) | 2021-12-27 | 2021-12-27 | 一种低压差稳压器以及芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116360544A true CN116360544A (zh) | 2023-06-30 |
Family
ID=86914432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111612804.3A Pending CN116360544A (zh) | 2021-12-27 | 2021-12-27 | 一种低压差稳压器以及芯片 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116360544A (zh) |
| WO (1) | WO2023125215A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6765374B1 (en) * | 2003-07-10 | 2004-07-20 | System General Corp. | Low drop-out regulator and an pole-zero cancellation method for the same |
| CN102722207B (zh) * | 2012-05-28 | 2014-08-20 | 华为技术有限公司 | 一种低压差线性稳压器 |
| CN103853222B (zh) * | 2012-12-05 | 2015-11-25 | 艾尔瓦特集成电路科技（天津）有限公司 | 稳压器 |
| CN105549672A (zh) * | 2015-12-21 | 2016-05-04 | 豪威科技(上海)有限公司 | 低压差线性稳压器 |
| CN106537276B (zh) * | 2016-08-16 | 2018-02-13 | 深圳市汇顶科技股份有限公司 | 一种线性调整器 |
| CN110320963B (zh) * | 2019-08-05 | 2020-10-13 | 锐芯微电子股份有限公司 | 低压差线性稳压电路 |
-
2021
- 2021-12-27 CN CN202111612804.3A patent/CN116360544A/zh active Pending
-
2022
- 2022-12-22 WO PCT/CN2022/140858 patent/WO2023125215A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023125215A1 (zh) | 2023-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Hoon et al. | A low noise, high power supply rejection low dropout regulator for wireless system-on-chip applications | |
| US7492137B2 (en) | Series regulator and differential amplifier circuit thereof | |
| US7218082B2 (en) | Compensation technique providing stability over broad range of output capacitor values | |
| US9577508B2 (en) | NMOS LDO PSRR improvement using power supply noise cancellation | |
| CN102830742B (zh) | 一种低压差线性稳压器 | |
| CN110837268B (zh) | 一种低噪声高电源抑制比的两级低压差线性稳压器 | |
| US20060208770A1 (en) | Power efficient dynamically biased buffer for low drop out regulators | |
| US7402985B2 (en) | Dual path linear voltage regulator | |
| US7310017B2 (en) | Operational amplifier circuit | |
| CN111273724B (zh) | 一种稳定性补偿的线性稳压器及其设计方法 | |
| CN115328254B (zh) | 一种基于多种频率补偿方式的高瞬态响应ldo电路 | |
| CN105955390A (zh) | 低压差线性稳压器模块、芯片及通信终端 | |
| CN108334149B (zh) | 一种低静态电流高psrr低压差线性稳压器电路 | |
| KR20150075460A (ko) | 외부 커패시터 없이 높은 전력 공급 제거 비율을 갖는 저 드롭 아웃 레귤레이터 | |
| US7990219B2 (en) | Output compensated voltage regulator, an IC including the same and a method of providing a regulated voltage | |
| US20050200411A1 (en) | Differential amplifier without common mode feedback | |
| CN115097894B (zh) | 一种高电源抑制比的无片外电容的推拉型ldo | |
| CN108445959B (zh) | 一种可选接片外电容的低压差线性稳压器 | |
| CN116360544A (zh) | 一种低压差稳压器以及芯片 | |
| EP4194991A1 (en) | Transient boost circuit for ldo, chip system and device | |
| CN111190451B (zh) | 一种低噪声低压差宽频纹波抑制线性稳压器 | |
| CN114421897A (zh) | 降低集成电路放大器噪声的电路及其降噪方法 | |
| Zeng et al. | A CAFVF-based output-capacitor-less LDO with PSRR improvement by feed forward and negative capacitance | |
| CN110794910B (zh) | 一种低压差稳压电路及其方法 | |
| Nawaz et al. | The Design of An LDO Regulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |