CN116359695A - Mos型半导体器件阈值电压稳定测试方法和系统 - Google Patents
Mos型半导体器件阈值电压稳定测试方法和系统 Download PDFInfo
- Publication number
- CN116359695A CN116359695A CN202310096091.2A CN202310096091A CN116359695A CN 116359695 A CN116359695 A CN 116359695A CN 202310096091 A CN202310096091 A CN 202310096091A CN 116359695 A CN116359695 A CN 116359695A
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- semiconductor device
- mos
- threshold voltage
- tested
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 238000010998 test method Methods 0.000 title claims description 7
- 230000006641 stabilisation Effects 0.000 title claims description 5
- 238000011105 stabilization Methods 0.000 title claims description 5
- 238000013101 initial test Methods 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000013112 stability test Methods 0.000 claims abstract description 7
- 238000012360 testing method Methods 0.000 claims description 105
- 238000005259 measurement Methods 0.000 claims description 28
- 230000007704 transition Effects 0.000 claims description 18
- 230000032683 aging Effects 0.000 claims description 17
- 238000013461 design Methods 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 7
- 229910010271 silicon carbide Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000035882 stress Effects 0.000 description 3
- 230000009897 systematic effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012430 stability testing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本公开提供一种MOS型半导体器件的阈值电压稳定性测试方法和系统。该方法中，根据陪测MOS型半导体器件在任意一个非起始测试周期相对于起始测试周期的阈值电压的漂移量对任意一个非起始测试周期中被测MOS型半导体器件的阈值电压进行补偿。
Description
技术领域
本公开属于半导体器件测试技术领域，具体涉及一种MOS型半导体器件的阈值电压稳定性测试方法和系统。
背景技术
本部分旨在为权利要求书中陈述的实施方式提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。
MOS型半导体器件例如是金属-氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极型晶体管(IGBT)等。MOS型半导体器件的阈值电压稳定性相对较差。故需要对MOS型半导体器件的阈值电压稳定性进行测试。
发明内容
本公开提供一种MOS型半导体器件的阈值电压稳定性测试方法和系统。
本公开采用如下技术方案：一种MOS型半导体器件阈值电压稳定测试方法，其特征在于，包括多个测试周期，每个测试周期均包括依次设置的老化阶段、过渡阶段和阈值电压测量阶段；其中，
在老化阶段，向被测MOS型半导体器件的栅极和源/射极之间施加老化驱动电压，向陪测MOS型半导体器件的栅极和源/射极之间施加0V电压；
在过渡阶段，向所述被测MOS型半导体器件和所述陪测MOS型半导体器件二者的栅极和源/射极之间施加相同的过渡驱动电压；
在阈值测量阶段，测量所述被测MOS型半导体器件和所述陪测MOS型半导体器件的阈值电压；
根据所述陪测MOS型半导体器件在任意一个非起始测试周期相对于起始测试周期的阈值电压的漂移量对所述任意一个非起始测试周期中所述被测MOS型半导体器件的阈值电压进行补偿。
在一些实施例中，所述陪测MOS型半导体器件的数量为1个，所述被测MOS型半导体器件的数量为1个或多个；根据所述陪测MOS型半导体器件在任意一个非起始测试周期相对于起始测试周期的阈值电压的漂移量对所述任意一个非起始测试周期中所述被测MOS型半导体器件的阈值电压进行补偿，包括：
将所述在所述任意一个非起始测试周期中得到的单个被测MOS型半导体器件的阈值电压减去所述漂移量，得到所述任意一个非起始测试周期中所述单个被测MOS型半导体器件的补偿后的阈值电压。
在一些实施例中，所述陪测MOS型半导体器件的数量为多个，所述被测MOS型半导体器件的数量为1个或多个；根据所述陪测MOS型半导体器件在任意一个非起始测试周期相对于起始测试周期的阈值电压的漂移量对所述任意一个非起始测试周期中所述被测MOS型半导体器件的阈值电压进行补偿，包括：
计算所述陪测MOS型半导体器件在所述任意一个非起始测试周期相对于所述起始测试周期的阈值电压的漂移量的均值，得到漂移量均值；
将所述任意一个非起始测试周期中得到的单个被测MOS型半导体器件的阈值电压减去所述漂移量均值，得到所述任意一个非起始测试周期中所述单个被测MOS型半导体器件的补偿后的阈值电压。
在一些实施例中，在所述阈值测量阶段，向所述被测MOS型半导体器件和所述陪测MOS型半导体器件提供相同的驱动波形。
在一些实施例中，所述被测MOS型半导体器件和所述陪测MOS型半导体器件的器件类型和设计参数均相同。
在一些实施例中，所述被测MOS型半导体器件和所述陪测MOS型半导体器件的器件类型均为N型MOSFET、P型MOSFET、N型IGBT或P型IGBT。
在一些实施例中，所述被测MOS型半导体器件和所述被测MOS型半导体器件同时进入老化阶段，同时结束老化阶段并同时进入过渡阶段。
本公开采用如下技术方案：一种MOS型半导体器件阈值电压稳定测试系统，被配置为执行前述的方法。
本公开的一些实施例有助于提高测试的准确性。
附图说明
图1是相关技术中MOS型半导体器件阈值电压稳定性测试系统的框图。
图2是图1所示测试系统的在单个测试周期的测试信号波形图。
图3是本公开实施例的MOS型半导体器件阈值电压稳定性测试系统的框图。
图4是图3所示测试系统再单个测试周期施加给被测MOS型半导体器件的测试信号波形图。
图5是图3所示测试系统再单个测试周期施加给陪测MOS型半导体器件的测试信号波形图。
具体实施方式
下面结合附图所示的实施例对本公开作进一步说明。
在本公开的发明人所知的一些相关技术中，在一个测试系统上，每次只能测试一个MOS型半导体器件(例如1个碳化硅MOSFET器件)。图1展示了测试系统及被测MOS型半导体器件(可简称为被测器件)的示意图。该被测器件的测试时序如图2所示。测试开始后，在被测器件的栅极与源/射极之间施加一个正负交替的老化驱动电压或其他可使碳化硅MOSFET阈值电压发生漂移的老化驱动电压。此时测试过程进入第一个测试周期的老化阶段。老化阶段的目的是使被测器件的阈值电压发生一定的漂移。老化阶段结束后进入过渡阶段。过渡阶段能够提高阈值测量阶段的测量准确性。最后进入阈值测量阶段，在该阶段测量被测器件的阈值电压。
图2展示的是施加在被测器件的栅极和源/射极之间的电压的波形。被测器件还有一极为漏/集极。对于MOSFET而言，源/射极具体为源极，漏/集极具体为漏极。对于IGBT而言，源/射极具体为发射极，漏/集极具体为集电极。
在老化阶段和过渡阶段，源/射极与漏/集极短路连接。在阈值测量阶段，漏/集极与栅极短路连接。逐步增大栅极与源/射极之间的电压，并测量漏/集极之间的电流。当漏/集极之间的电流达到设定阈值时，此时栅极与源/射极之间的电压即可被认定为被测器件的阈值电压。
该测试方法一次只测试一个被测器件，测试效率低下。并且碳化硅MOSFET的阈值电压对温度波动比较敏感，在阈值测量阶段时，由于测试系统可能存在温度波动或其他不可控的扰动因素，使得测量结果存在一定的误差，造成测量结果精度不足。相关技术中的测试方法存在测试效率低下，精度不足等问题。
为了评估碳化硅MOSFET阈值电压的长期稳定性，需要对阈值电压进行定期测量，以观测其变化规律。测试周期视情况而定，通常从几分钟到几天，甚至更长。
每个测试周期分为老化阶段(也称应力施加阶段)、过渡阶段和阈值测量阶段共计三个阶段。应力施加阶段用于促使被测器件的阈值电压产生漂移。阈值测量阶段用于读取该测试周期末尾时被测器件的阈值电压数值。过渡阶段指应力施加阶段和阈值测量阶段之间的过程，过渡阶段的作用是使得碳化硅MOSFET的绝缘层与有源层之间的界面态保持一致。
为了提高测试效率，本公开的技术方案提出每套MOS型半导体器件阈值电压稳定性测试系统(以下简称测试系统)可同时测量多个被测器件，并且为了避免在阈值测量阶段由系统温度波动或其他不可控的扰动因素导致的测量误差，本公开还设置了1个或多个陪测MOS型半导体器件(以下简称陪测器件)来监测温度波动或其他不可控的扰动因素导致的测量误差。最后通过监测到的测量误差对被测器件的阈值测量结果进行补偿，从而有效的提高测量精度。
需要说明的是，在每套测试系统中的所有被测器件和陪测器件在每个测试周期内受到系统温度波动或其他不可控的扰动因素导致的测量误差是相同的，可以把这个误差称为系统误差。
需要说明的是，尽管附图的示例展示的是N型碳化硅MOSFET的测试波形，本公开的测试方法同样适用于N沟道的IGBT、P型的MOSFET和P沟道的IGBT。并且半导体材料的类型也不限于是碳化硅，例如还可以是硅、砷化镓等。
需要说明的是，尽管本公开的优选实施例中一套测试系统同时检测多个被测器件，在另一些次优的实施例中，一套测试系统也可以同时检测1个被测器件和1个或多个陪测器件。
以3个被测器件、1个陪测器件的情况为例，图3展示了实施MOS型半导体器件阈值电压稳定性测试方法的测试系统及被测器件。图4展示了3个被测器件的测试时序，3个被测器件的测试时序相同。图5展示了陪测器件的测试时序。
被测器件与陪测器件的每个测试周期均分为老化阶段、过渡阶段和阈值测量阶段。在过渡阶段和阈值测量阶段向被测器件和陪测器件提供的测试波形完全相同。在老化阶段，向被测器件的栅极和源/射极之间施加正负交替的老化驱动电压或其他可促使被测器件阈值电压发生漂移的老化驱动电压；向陪测器件栅极和源/射极之间施加恒定的0V电压。被测器件与陪测器件同时进入老化阶段，同时结束老化阶段，同时进入过渡阶段，同时结束过渡阶段并进入阈值测量阶段，进一步同时或依次进行阈值电压测量。
以3个被测器件、1个陪测器件为例，假设第一个测试周期结束后测得被测器件1的阈值电压为VthD1(1)，被测器件2的阈值电压为VthD2(1)、被测器件3的阈值电压为VthD3(1)，陪测器件1的阈值电压为VthA1(1)。第二个测试周期结束后测得被测器件1的阈值电压为VthD1(2)，被测器件2的阈值电压为VthD2(2)、被测器件3的阈值电压为VthD3(2)，陪测器件1的阈值电压为VthA1(2)，那么在第一个周期结束至第二个周期结束期间陪测器件的阈值电压的漂移量(也可认为是系统误差)ΔVth1为：
ΔVth1＝VthA1(2)-VthA1(1) (1)。
将此系统误差对第二个周期结束测得的被测器件的阈值电压进行补偿，即补偿后的被测器件1实际阈值电压
为：
补偿后的被测器件2实际阈值电压
为：
补偿后的被测器件3实际阈值电压
为：
由此将补偿后的阈值电压
作为三个被测器件第二个周期结束后的实际阈值电压。
第三个测试周期结束后测得被测器件1的阈值电压为VthD1(3)，被测器件2的阈值电压为VthD2(3)、被测器件3的阈值电压为VthD3(3)，陪测器件1的阈值电压为VthA1(3)，那么在第二个周期结束至第三个周期结束期间的测试系统误差ΔVth2为：
ΔVth2＝VthA1(3)-VthA1(1) (5)。
将此系统误差对第三个周期结束测得的被测器件的阈值电压进行补偿，即补偿后的被测器件1实际阈值电压
为：
补偿后的被测器件2实际阈值电压
为：
补偿后的被测器件3实际阈值电压
为：
由此将补偿后的阈值电压
作为三个被测器件第三个周期结束后的实际阈值电压。以此类推至N个周期(N≥2，N为整数)。
将此方法推广至m个被测器件、n个陪测器件，假设第1个测试周期结束后测得被测器件m的阈值电压为VthDm(1)，陪测器件1的阈值电压为VthA1(1)，陪测器件n-1的阈值电压为VthA(n-1)(1)，陪测器件n的阈值电压为VthAn(1)，第N个测试周期结束后测得被测器件m的阈值电压为VthDm(N)，陪测器件1的阈值电压为VthA1(N)，陪测器件n-1的阈值电压为VthA(n-1)(N)，陪测器件n的阈值电压为VthAn(N)，那么在第1个周期结束至第N个周期结束期间的测试系统误差ΔVth(N-1)为：
将此系统误差对第N个周期结束测得的被测器件的阈值电压进行补偿，即补偿后的被测器件m实际阈值电压
为
由此将补偿后的阈值电压
作为被测器件m第N个周期结束后的实际阈值电压。
以下介绍实施前述方法的测试系统的一些组成部件。测试系统例如包含信号发生器，用于产生如图4和图5所示的测试波形。测试系统例如包含开关电路，用于控制被测器件和陪测器件的漏/集极的连接方式。测试系统例如包含电流测量电路，用于测量被测器件和陪测器件的源/射极与漏/集极之间的电流值。测试系统例如包含存储器和处理器，存储器存储指令，处理器运行该指令从而执行阈值电压补偿的计算步骤。当然，执行阈值电压补偿的计算步骤的执行主体也可以是诸如微处理单元(MCU)、专用集成电路(ASIC)、可编程逻辑器件(FPGA)等其他的硬件形式。
本公开中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
本公开的保护范围不限于上述的实施例，显然，本领域的技术人员可以对本公开进行各种改动和变形而不脱离本公开的范围和精神。倘若这些改动和变形属于本公开权利要求及其等同技术的范围，则本公开的意图也包含这些改动和变形在内。
Claims (8)
1.一种MOS型半导体器件阈值电压稳定测试方法，其特征在于，包括多个测试周期，每个测试周期均包括依次设置的老化阶段、过渡阶段和阈值电压测量阶段；其中，
在老化阶段，向被测MOS型半导体器件的栅极和源/射极之间施加老化驱动电压，向陪测MOS型半导体器件的栅极和源/射极之间施加0V电压；
在过渡阶段，向所述被测MOS型半导体器件和所述陪测MOS型半导体器件二者的栅极和源/射极之间施加相同的过渡驱动电压；
在阈值测量阶段，测量所述被测MOS型半导体器件和所述陪测MOS型半导体器件的阈值电压；
根据所述陪测MOS型半导体器件在任意一个非起始测试周期相对于起始测试周期的阈值电压的漂移量对所述任意一个非起始测试周期中所述被测MOS型半导体器件的阈值电压进行补偿。
2.根据权利要求1所述的方法，其特征在于，所述陪测MOS型半导体器件的数量为1个，所述被测MOS型半导体器件的数量为1个或多个；根据所述陪测MOS型半导体器件在任意一个非起始测试周期相对于起始测试周期的阈值电压的漂移量对所述任意一个非起始测试周期中所述被测MOS型半导体器件的阈值电压进行补偿，包括：
将所述在所述任意一个非起始测试周期中得到的单个被测MOS型半导体器件的阈值电压减去所述漂移量，得到所述任意一个非起始测试周期中所述单个被测MOS型半导体器件的补偿后的阈值电压。
3.根据权利要求1所述的方法，其特征在于，所述陪测MOS型半导体器件的数量为多个，所述被测MOS型半导体器件的数量为1个或多个；根据所述陪测MOS型半导体器件在任意一个非起始测试周期相对于起始测试周期的阈值电压的漂移量对所述任意一个非起始测试周期中所述被测MOS型半导体器件的阈值电压进行补偿，包括：
计算所述陪测MOS型半导体器件在所述任意一个非起始测试周期相对于所述起始测试周期的阈值电压的漂移量的均值，得到漂移量均值；
将所述任意一个非起始测试周期中得到的单个被测MOS型半导体器件的阈值电压减去所述漂移量均值，得到所述任意一个非起始测试周期中所述单个被测MOS型半导体器件的补偿后的阈值电压。
4.根据权利要求1所述的方法，其特征在于，在所述阈值测量阶段，向所述被测MOS型半导体器件和所述陪测MOS型半导体器件提供相同的驱动波形。
5.根据权利要求1所述的方法，其特征在于，所述被测MOS型半导体器件和所述陪测MOS型半导体器件的器件类型和设计参数均相同。
6.根据权利要求5所述的方法，其特征在于，所述被测MOS型半导体器件和所述陪测MOS型半导体器件的器件类型均为N型MOSFET、P型MOSFET、N型IGBT或P型IGBT。
7.根据权利要求1所述的方法，其特征在于，所述被测MOS型半导体器件和所述被测MOS型半导体器件同时进入老化阶段，同时结束老化阶段并同时进入过渡阶段。
8.一种MOS型半导体器件阈值电压稳定测试系统，其特征在于，被配置为执行根据权利要求1至7中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310096091.2A CN116359695B (zh) | 2023-02-09 | 2023-02-09 | Mos型半导体器件阈值电压稳定测试方法和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310096091.2A CN116359695B (zh) | 2023-02-09 | 2023-02-09 | Mos型半导体器件阈值电压稳定测试方法和系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116359695A true CN116359695A (zh) | 2023-06-30 |
| CN116359695B CN116359695B (zh) | 2024-01-09 |
Family
ID=86907443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310096091.2A Active CN116359695B (zh) | 2023-02-09 | 2023-02-09 | Mos型半导体器件阈值电压稳定测试方法和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116359695B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6933869B1 (en) * | 2004-03-17 | 2005-08-23 | Altera Corporation | Integrated circuits with temperature-change and threshold-voltage drift compensation |
| US20080116455A1 (en) * | 2006-11-22 | 2008-05-22 | Palkesh Jain | Technique for aging induced performance drift compensation in an integrated circuit |
| CN102645569A (zh) * | 2012-03-27 | 2012-08-22 | 北京大学 | Mos器件阈值电压波动性的测量电路及测量方法 |
| CN103941068A (zh) * | 2013-01-22 | 2014-07-23 | 中芯国际集成电路制造(上海)有限公司 | 一种用于测量阈值电压漂移的芯片上传感器 |
| CN107424549A (zh) * | 2017-09-28 | 2017-12-01 | 京东方科技集团股份有限公司 | 阈值电压漂移的检测方法和装置 |
| CN109188236A (zh) * | 2018-10-31 | 2019-01-11 | 上海华力微电子有限公司 | 一种mos管的阈值电压检测方法 |
| CN110111712A (zh) * | 2019-05-30 | 2019-08-09 | 合肥鑫晟光电科技有限公司 | 阈值电压漂移检测方法和阈值电压漂移检测装置 |
| CN115061028A (zh) * | 2022-06-23 | 2022-09-16 | 四川锶未铼科技有限公司 | 一种碳化硅mosfet阈值漂移测试电路及测试方法 |
-
2023
- 2023-02-09 CN CN202310096091.2A patent/CN116359695B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6933869B1 (en) * | 2004-03-17 | 2005-08-23 | Altera Corporation | Integrated circuits with temperature-change and threshold-voltage drift compensation |
| US20080116455A1 (en) * | 2006-11-22 | 2008-05-22 | Palkesh Jain | Technique for aging induced performance drift compensation in an integrated circuit |
| CN102645569A (zh) * | 2012-03-27 | 2012-08-22 | 北京大学 | Mos器件阈值电压波动性的测量电路及测量方法 |
| CN103941068A (zh) * | 2013-01-22 | 2014-07-23 | 中芯国际集成电路制造(上海)有限公司 | 一种用于测量阈值电压漂移的芯片上传感器 |
| CN107424549A (zh) * | 2017-09-28 | 2017-12-01 | 京东方科技集团股份有限公司 | 阈值电压漂移的检测方法和装置 |
| CN109188236A (zh) * | 2018-10-31 | 2019-01-11 | 上海华力微电子有限公司 | 一种mos管的阈值电压检测方法 |
| CN110111712A (zh) * | 2019-05-30 | 2019-08-09 | 合肥鑫晟光电科技有限公司 | 阈值电压漂移检测方法和阈值电压漂移检测装置 |
| CN115061028A (zh) * | 2022-06-23 | 2022-09-16 | 四川锶未铼科技有限公司 | 一种碳化硅mosfet阈值漂移测试电路及测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116359695B (zh) | 2024-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100495056C (zh) | 用于测试具有阱的集成电路的方法和系统 | |
| US8283941B2 (en) | Alternating current (AC) stress test circuit, method for evaluating AC stress induced hot carrier injection (HCI) degradation, and test structure for HCI degradation evaluation | |
| Ali et al. | A simple plug-in circuit for IGBT gate drivers to monitor device aging: Toward smart gate drivers | |
| US10886871B2 (en) | Method for controlling health of multi-die power module and multi-die health monitoring device | |
| JP6961093B2 (ja) | マルチダイパワーモジュールを監視する装置及び方法 | |
| CN111381139B (zh) | 半导体元件测试方法与半导体元件测试系统 | |
| Yang et al. | A novel on-line IGBT junction temperature measurement method based on on-state voltage drop | |
| CN116359695B (zh) | Mos型半导体器件阈值电压稳定测试方法和系统 | |
| CN109507560B (zh) | Mos管阈值电压的wat测试方法 | |
| Zhang et al. | A novel model of the aging effect on the on-state resistance of SiC power MOSFETs for high-accuracy package-related aging evaluation | |
| CN116068354B (zh) | Mos型半导体器件的阈值电压稳定性测试方法、测试设备 | |
| Cai et al. | Characterization of Gate-Oxide Degradation Location for SiC MOSFETs Based on the Split C–V Method Under Bias Temperature Instability Conditions | |
| US10962585B2 (en) | Gate charge measurements using two source measure units | |
| Wang et al. | In situ diagnosis for IGBT chip failure in multichip IGBT modules based on a newly defined characteristic parameter low-sensitive to operation conditions | |
| CN107991543B (zh) | 绝缘栅双极型晶体管的栅极电荷量测量电路及其测量方法 | |
| CN114355134A (zh) | 基于功率器件开通延迟时间的在线状态监测电路 | |
| CN114895166A (zh) | GaN功率器件动态应力老化试验方法和系统 | |
| US11175333B2 (en) | System and process for implementing accelerated test conditions for high voltage lifetime evaluation of semiconductor power devices | |
| CN113092993A (zh) | 一种桥式功率模块的反偏测试电路 | |
| CN116224003B (zh) | Mos型半导体器件的阈值电压稳定性测试电路 | |
| CN114200275B (zh) | 一种碳化硅mosfet器件高温栅偏试验方法及系统 | |
| CN112269115B (zh) | 一种半导体器件的测试结构及测试方法 | |
| US8648647B2 (en) | Determining current of a first FET of body connected FETs | |
| EP4249874B1 (en) | Junction temperature inhomogeneity estimation method for power semiconductors | |
| EP4249927A1 (en) | Gate oxide deterioration estimation for power semiconductors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |