CN116344329A - 刻蚀均匀性的调节方法及半导体工艺设备 - Google Patents

刻蚀均匀性的调节方法及半导体工艺设备 Download PDF

Info

Publication number
CN116344329A
CN116344329A CN202310487438.6A CN202310487438A CN116344329A CN 116344329 A CN116344329 A CN 116344329A CN 202310487438 A CN202310487438 A CN 202310487438A CN 116344329 A CN116344329 A CN 116344329A
Authority
CN
China
Prior art keywords
wafer
etching
inner ring
upper electrode
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310487438.6A
Other languages
English (en)
Inventor
王晓丹
李凯
白帆
曹广岳
李一曼
马兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN202310487438.6A priority Critical patent/CN116344329A/zh
Publication of CN116344329A publication Critical patent/CN116344329A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32633—Baffles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本申请实施例提供了一种刻蚀均匀性的调节方法，涉及半导体工艺技术领域，所述刻蚀均匀性的调节方法包括：确定经刻蚀处理的晶圆的内圈刻蚀均匀性参数是否大于第一预设值，在内圈刻蚀均匀性参数大于第一预设值的情况下，改变晶圆相对于上电极遮挡件的沿水平方向的相对位置，以使内圈刻蚀均匀性参数小于或等于第一预设值；对晶圆进行刻蚀处理，确定晶圆的内圈周向刻蚀速率趋势和晶圆的外圈周向刻蚀速率趋势是否相同，在内圈周向刻蚀速率趋势和外圈周向刻蚀速率趋势不同的情况下，调整上电极遮挡件相对晶圆的倾角，以使内圈周向刻蚀速率趋势和外圈周向刻蚀速率趋势相同。

Description

刻蚀均匀性的调节方法及半导体工艺设备
技术领域
本申请涉及半导体工艺技术领域，尤其涉及一种刻蚀均匀性的调节方法及半导体工艺设备。
背景技术
在半导体技术领域，等离子体刻蚀是一个非常重要的环节。随着技术节点按照摩尔定律延伸到65纳米及更先进的工艺节点，与晶圆边缘及侧面相关的良率的影响就变得尤为突出。薄膜沉积、光刻、蚀刻和化学机械研磨之间的相互作用会在晶圆边缘(可称为晶边)造成不稳定的薄膜堆积，进而对后续工艺造成影响。因此需要采取晶边刻蚀的方法，去除晶圆边缘堆积起来的薄膜，减少缺陷以及生产过程的良率损失。而在此项技术中晶边刻蚀的均匀性是需要重点关注的问题。
发明内容
本申请实施例提供了一种刻蚀均匀性的调节方法及半导体工艺设备，以解决如何提升晶边刻蚀的均匀性的问题。
第一方面，本申请实施例提供了一种刻蚀均匀性的调节方法。
本申请实施例提供的刻蚀均匀性的调节方法，应用于半导体工艺设备，半导体工艺设备用于执行晶边刻蚀工艺，所述刻蚀均匀性的调节方法包括：
确定经刻蚀处理的晶圆的内圈刻蚀均匀性参数是否大于第一预设值，在所述内圈刻蚀均匀性参数大于所述第一预设值的情况下，改变所述晶圆相对于上电极遮挡件的沿水平方向的相对位置，以使所述内圈刻蚀均匀性参数小于或等于所述第一预设值；
对所述晶圆进行刻蚀处理，确定所述晶圆的内圈周向刻蚀速率趋势和所述晶圆的外圈周向刻蚀速率趋势是否相同，在所述内圈周向刻蚀速率趋势和所述外圈周向刻蚀速率趋势不同的情况下，调整所述上电极遮挡件相对所述晶圆的倾角，以使所述内圈周向刻蚀速率趋势和所述外圈周向刻蚀速率趋势相同。
可选地，所述改变所述晶圆相对于上电极遮挡件的沿水平方向的相对位置，以使所述内圈刻蚀均匀性参数小于或等于所述第一预设值，包括：
基于所述晶圆的内圈刻蚀速率，确定所述晶圆沿水平方向相对所述上电极遮挡件的第一相对偏移参数；
基于所述第一相对偏移参数，沿水平方向平移所述晶圆，和/或沿水平方向平移所述上电极遮挡件，以使所述内圈刻蚀均匀性参数小于或等于所述第一预设值。
可选地，所述基于所述晶圆的内圈刻蚀速率，确定所述晶圆沿水平方向相对所述上电极遮挡件的第一相对偏移参数，包括：
在所述晶圆的刻蚀区域，沿所述晶圆的内圈的圆周方向分别选取多个第一参考点，确定所述多个第一参考点的第一平均刻蚀速率；
分别在所述内圈的圆心和各所述第一参考点的连线方向上，确定与所述第一平均刻蚀速率相等的第二参考点；
对多个所述第二参考点进行拟合，以得到第一拟合圆；
确定所述内圈的圆心与所述第一拟合圆的圆心的第一圆心位置偏差参数，基于所述第一圆心位置偏差参数确定所述第一相对偏移参数。
可选地，在调整所述上电极遮挡件相对所述晶圆的倾角，以使所述内圈周向刻蚀速率趋势和所述外圈周向刻蚀速率趋势相同之后，所述刻蚀均匀性的调节方法还包括：
对所述晶圆进行刻蚀处理，
确定所述晶圆的内圈刻蚀均匀性参数是否大于第二预设值，确定所述晶圆的外圈刻蚀均匀性参数是否大于第三预设值，
在所述内圈刻蚀均匀性参数大于所述第二预设值，和/或所述外圈刻蚀均匀性参数大于第三预设值的情况下，改变所述晶圆相对于上电极遮挡件的沿水平方向的相对位置，以使所述内圈刻蚀均匀性参数小于或等于所述第二预设值，所述外圈刻蚀均匀性参数小于或等于第三预设值。
可选地，所述改变所述晶圆相对于上电极遮挡件的沿水平方向的相对位置，以使所述内圈刻蚀均匀性参数小于或等于所述第二预设值，所述外圈刻蚀均匀性参数小于或等于第三预设值，包括：
确定所述内圈刻蚀均匀性参数相对所述第二预设值的刻蚀均匀性偏差度，以及，所述外圈刻蚀均匀性参数相对所述第三预设值的刻蚀均匀性偏差度；
以所述晶圆的内圈和外圈中对应的所述刻蚀均匀性偏差度较大的一者作为偏移参考，确定所述晶圆沿水平方向相对所述晶圆的第二相对偏移参数；
基于所述第二相对偏移参数，沿水平方向平移所述晶圆，和/或沿水平方向平移上电极遮挡件，以使所述内圈刻蚀均匀性参数小于或等于所述第二预设值，所述外圈刻蚀均匀性参数小于或等于第三预设值。
可选地，所述以所述晶圆的内圈和外圈中对应的所述刻蚀均匀性偏差度较大的一者作为偏移参考，确定所述晶圆沿水平方向相对所述晶圆的第二相对偏移参数，包括：
以所述内圈和所述外圈中对应的所述刻蚀均匀性偏差度较大的一者作为参考圆；
在所述晶圆的刻蚀区域，沿所述参考圆的圆周方向分别选取多个第三参考点，确定所述多个第三参考点的第二平均刻蚀速率；
分别在所述参考圆的圆心和各所述第三参考点的连线方向上，确定与所述第二平均刻蚀速率相等的第四参考点；
对多个所述第四参考点进行拟合，以得到第二拟合圆；
确定所述参考圆的圆心与所述第二拟合圆的圆心的第二圆心位置偏差参数，基于所述第二圆心位置偏差参数确定所述第二相对偏移参数。
可选地，所述调整所述上电极遮挡件相对所述晶圆的倾角，以使所述内圈周向刻蚀速率趋势和所述外圈周向刻蚀速率趋势相同，包括：
基于所述内圈周向刻蚀速率趋势和所述外圈周向刻蚀速率趋势，确定所述上电极遮挡件上的多个第五参考点，沿竖直方向的第三相对偏移参数；
基于所述第三相对偏移参数调整所述上电极遮挡件的所述第五参考点与所述晶圆的间距，以调整所述上电极遮挡件相对所述晶圆的倾角，以使所述内圈周向刻蚀速率趋势和所述外圈周向刻蚀速率趋势相同。
可选地，所述基于所述内圈周向刻蚀速率趋势和所述外圈周向刻蚀速率趋势，确定所述上电极遮挡件上的多个第五参考点，沿竖直方向的第三相对偏移参数，包括：
基于所述内圈周向刻蚀速率趋势和所述外圈周向刻蚀速率趋势之间的偏差，以及，位移与刻蚀速率比例参数，确定各所述第五参考点沿竖直方向的第三相对偏移参数。
可选地，所述第三相对偏移参数根据公式：(ER2max-ER2min)/(2V)确定；其中，ER2max为所述外圈的最大刻蚀速率，ER2max为所述外圈的最小刻蚀速率，V的取值为18至30埃每分钟。
可选地，以所述多个第五参考点中的一者为目标参考点，所述目标参考点在所述晶圆上的正投影与第六参考点重合，所述晶圆上的第七参考点与所述第六参考点沿所述晶圆的圆心对称分布，增大所述目标参考点与所述晶圆的间距，所述晶圆的第六参考点的刻蚀速率减小，所述晶圆的所述第七参考点的刻蚀速率增大。
可选地，在确定经刻蚀处理的晶圆的内圈刻蚀均匀性参数是否大于第一预设值之前，所述刻蚀均匀性的调节方法还包括：
对所述晶圆进行刻蚀处理，
确定所述晶圆的内圈刻蚀均匀性参数是否大于第四预设值，确定所述晶圆的外圈刻蚀均匀性参数是否大于第五预设值，确定所述晶圆的内圈周向刻蚀速率趋势和所述晶圆的外圈周向刻蚀速率趋势是否相同，
在所述晶圆的内圈刻蚀均匀性参数大于所述第四预设值，所述晶圆的外圈刻蚀均匀性参数大于所述第五预设值，所述晶圆的内圈周向刻蚀速率趋势和所述晶圆的外圈周向刻蚀速率趋势相同的情况下，改变所述晶圆相对于所述上电极遮挡件的沿水平方向的相对位置，以使所述内圈刻蚀均匀性参数小于或等于第四预设值，和/或，所述外圈刻蚀均匀性参数小于或等于第五预设值，
再次对所述晶圆进行刻蚀处理。
第二方面，本申请实施例提供了一种半导体工艺设备。
本申请实施例提供的半导体工艺设备，包括：腔室本体、上电极组件和下电极组件，所述下电极组件具有承载晶圆的承载面，所述上电极组件包括设置于所述腔室本体内部的上电极遮挡件，所述上电极遮挡件与所述承载面相对设置；本申请实施例提供的任意一种刻蚀均匀性的调节方法在所述半导体工艺设备执行。
可选地，所述半导体工艺设备还包括：调平组件，所述调平组件与所述上电极组件连接，用于调整所述上电极遮挡件的倾角，以调整所述上电极遮挡件相对承载于所述下电极组件的晶圆的倾角；平移组件和/或传输装置，所述平移组件与所述上电极组件连接，用于驱动所述上电极遮挡件沿水平方向相对所述晶圆平移；所述传输装置用于带动晶圆沿水平方向相对于所述上电极遮挡件移动。
本申请实施例采用的上述至少一个技术方案能够达到以下有益效果：
采用本申请实施例提供的刻蚀均匀性的调节方法，可以先通过改变晶圆相对于上电极遮挡件的沿水平方向的相对位置的方式，提升内圈的刻蚀均匀性。进一步地，可以通过调整上电极遮挡件相对晶圆的倾角的方式，使得内圈周向刻蚀速率趋势和外圈周向刻蚀速率趋势相同，并可以提升外圈的刻蚀均匀性。
附图说明
为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种半导体工艺设备的示意图；
图2为本申请实施例提供的一种半导体工艺设备的俯视图；
图3为本申请实施例提供的一种第一伸缩驱动机构的示意图；
图4为本申请实施例提供的一种半导体工艺设备的第一位移传感器和第二位移传感器的分布位置的示意图；
图5为本申请实施例提供的一种晶圆的示意图；
图6为本申请实施例提供的一种刻蚀均匀性的调节方法的流程图；
图7为本申请实施例提供的一种确定第一相对偏移参数的原理的示意图；
图8为本申请实施例提供的一种晶圆与第二伸缩驱动机构的位置关系的示意图；
图9为本申请实施例提供的另一种刻蚀均匀性的调节方法的流程图。
附图标记说明：
100-半导体工艺设备；110-腔室本体；111-腔体；112-盖体；120-上电极组件；121-上电极遮挡件；130-下电极组件；140-调平组件；141-第二伸缩驱动机构；142-第二位移传感器；150-平移组件；151-第一伸缩驱动机构；1511-第一螺杆；1512-连接座；152-第一位移传感器；200-晶圆；210-边缘圆；220-投影圆；230-内圈；231-第一参考点；232-第二参考点；233-第一拟合圆；240-外圈。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，尽管本申请中所使用的术语是从公知公用的术语中选择的，但是本申请说明书中所提及的一些术语可能是申请人按他或她的判断来选择的，其详细含义在本文的描述的相关部分中说明。
此外，要求不仅仅通过所使用的实际术语，而是还要通过每个术语所蕴含的意义来理解本申请。
以下结合附图，详细说明本申请各实施例提供的技术方案。
本申请实施例提供了一种半导体工艺设备。参考图1至图5，本申请实施例提供的半导体工艺设备100可包括：腔室本体110、上电极组件120、下电极组件130。
下电极组件130具有承载晶圆200的承载面。上电极组件120包括设置于腔室本体110内部的上电极遮挡件121。上电极遮挡件121与承载面相对设置。
需说明的是，因腔室本体110内的等离子体环境不同，位于上电极遮挡件121外的区域的等离子体较充沛，从而晶圆200的与上电极遮挡件121外的区域对应的部位的刻蚀速率较快。被上电极遮挡件121盖住的区域，越靠近晶圆200的中心的位置，等离子体越少，刻蚀速率越慢，甚至不刻蚀。因而，可以通过改变晶圆200相对于上电极遮挡件121的沿水平方向的相对位置，以及，调整上电极遮挡件121相对晶圆200的倾角的方式，调整晶边刻蚀均匀性。
还需说明的是，示例性地，在晶圆的内圈与外圈的刻蚀趋势相反的情况下，通过改变晶圆相对于上电极遮挡件的沿水平方向的相对位置的方式，优先调节内圈或外圈中的一者的刻蚀速率均匀性，势必使得另一者的均匀性更差。
由此可知，仅改变晶圆200相对于上电极遮挡件121的沿水平方向的相对位置，不容易使得晶边刻蚀均匀性满足工艺需求。因而，在本申请的实施例中，结合改变晶圆200相对于上电极遮挡件121的沿水平方向的相对位置，以及调整上电极遮挡件121相对晶圆200的倾角的方案，调整晶边刻蚀均匀性。
示例性地，上电极遮挡件121可以为介电板或者陶瓷窗。上电极遮挡件121的外围可设置有上电极延伸环122。换言之，上电极延伸环122套设于上电极遮挡件121外，上电极延伸环122可以随上电极遮挡件121同步运动。上电极延伸环122有不同的尺寸规格。可以根据工艺需求，将合适的尺寸规格的上电极延伸环122套设于电极遮挡件121外，以控制晶圆200的上下表面的刻蚀距离。
在一些实施例中，半导体工艺设备100还包括：调平组件140，调平组件140与上电极组件120连接，用于调整上电极遮挡件121的倾角，以调整上电极遮挡件121相对承载于下电极组件130的晶圆200的倾角。从而可以通过调整上电极遮挡件121的倾角的方式，调整上电极遮挡件121的各部位与晶圆200上与之相对的部位的间距。
在一些实施例中，半导体工艺设备100还包括：平移组件150和/或传输装置。平移组件150与上电极组件120连接，用于驱动上电极遮挡件121沿水平方向相对晶圆200平移。传输装置用于带动晶圆200沿水平方向相对于上电极遮挡件121移动。示例性地，传输装置可以为机械手。一般而言，半导体工艺设备100可以结合机械手进行晶圆200的传输，例如，利用机械手将晶圆200移动至下电极组件130的承载面，以利用半导体工艺设备100对晶圆200进行刻蚀。在刻蚀结束后，可以利用机械手将晶圆200移走。因而，在本申请的实施例中，可以利用用于传输晶圆200的机械手，使得晶圆200水平移动，以改变晶圆200相对于上电极遮挡件121的沿水平方向的相对位置。
示例性地，在对晶圆200进行晶边刻蚀的过程中，可以通过利用平移组件150驱动上电极遮挡件121沿水平方向相对晶圆平移，利用调平组件140调整上电极遮挡件121相对晶圆200的倾角的方式，调整晶圆200的外圈240的刻蚀均匀性，调整晶圆200的内圈230的刻蚀均匀性，以及调整外圈240和内圈230的周向刻蚀速率趋势。
示例性地，结合图5，在一些实施例中，晶圆200的直径为300毫米，则晶圆200的边缘圆210的直径为300毫米。上电极组件120的上电极遮挡件121的外圈直径为298.5毫米，上电极遮挡件121的外圈在晶圆200的投影为投影圆220，则投影圆220的直径为298.5毫米，投影圆220与边缘圆210的间距为0.75毫米。本领域的技术人员一般以与边缘圆210的间距为0.6毫米的圆作为外圈240，以与边缘圆210的间距为1.5毫米的圆作为内圈230。内圈230位于投影圆220内，外圈位于投影圆220外。
需说明的是，在晶圆200的尺寸与上电极遮挡件121的尺寸发生变动的情况下，本领域的技术人员可以根据本领域的公知常识来重新确定内圈230和外圈240的尺寸，这里不再展开说明。
示例性地，参考图5，在一些实施例中，可以取8个方向，并在8个方向上分别取15个测量点，检测晶圆刻蚀前后的膜厚值，以计算各测量点的刻蚀速率。例如，可以在8个方向上分别取与边缘圆210距离0.4毫米、0.6毫米、0.8毫米、1.0毫米、1.2毫米、1.4毫米、1.5毫米、1.6毫米、1.8毫米、2.0毫米、2.2毫米、2.6毫米、3.0毫米、4.0毫米、10.0毫米的点作为测量点，并计算各测量点的刻蚀速率。
测量点的刻蚀速率可以由公式：ER＝(S1-S2)/t确定；其中，ER为测量点的刻蚀速率，S1为测量点刻蚀前的厚度，S2为测量点刻蚀后的厚度，t为刻蚀时长。
当然，在其它的实施例中，也可以根据实际需求，选取其它数量的方向，并在各方向上分别选取其它数量的测量点，以计算各测量点的刻蚀速率，这里不再一一例举。
在本申请的实施例中，内圈刻蚀均匀性参数可以由公式：(ER1max-ER1min)/(2ER1mean)确定；其中，ER1max为内圈的最大刻蚀速率，ER1min为内圈的最小刻蚀速率，ER1mean为内圈的平均刻蚀速率。需说明的是，参考前文所提供的示例，若在内圈上取的测量点的数量为8个，则ER1max为8个测量点中刻蚀速率最大的点的刻蚀速率，ER1min为8个测量点中刻蚀速率最小的点的刻蚀速率，ER1mean为8个测量点的平均刻蚀速率。
外圈刻蚀均匀性参数可以由公式：(ER2max-ER2min)/(2ER2mean)确定；其中，ER2max为外圈的最大刻蚀速率，ER2min为外圈的最小刻蚀速率，ER2mean为外圈的平均刻蚀速率。需说明的是，参考前文所提供的示例，若在外圈上取的测量点的数量为8个，则ER2max为8个测量点中刻蚀速率最大的点的刻蚀速率，ER2min为8个测量点中刻蚀速率最小的点的刻蚀速率，ER2mean为8个测量点的平均刻蚀速率。
还需说明的是，外圈周向刻蚀速率趋势用于表示外圈沿圆周方向的刻蚀速率的快慢程度。结合图5，例如，外圈周向刻蚀速率趋势可以为：左侧快、右侧慢。内圈周向刻蚀速率趋势可以为：左侧慢、右侧快。
在外圈周向刻蚀速率趋势为左侧快、右侧慢；内圈周向刻蚀速率趋势为左侧慢、右侧快的情况下，在本领域内一般称内圈与外圈的刻蚀速率趋势不同，或者称内圈与外圈的刻蚀速率相反，或者称内圈与外圈不“同心”。
在外圈周向刻蚀速率趋势为左侧快、右侧慢；内圈周向刻蚀速率趋势也为左侧快、右侧慢的情况下，在本领域内一般称内圈与外圈的刻蚀速率趋势相同，或者称内圈与外圈“同心”。
这里需简要说明的是，在本申请的实施例中，在内圈与外圈的刻蚀速率趋势不同的情况下，可以通过调整上电极遮挡件121相对承载于下电极组件130的晶圆200的倾角的方式，使得内圈与外圈的刻蚀速率趋势基本相同。从而，可以解决在相关技术中，在晶圆的内圈与外圈的刻蚀趋势相反的情况下，通过改变晶圆相对于上电极遮挡件的沿水平方向的相对位置的方式，优先调节内圈或外圈中的一者的刻蚀速率均匀性，势必使得另一者的均匀性更差的问题。
为了使得本领域的技术人员能够更好地理解本申请实施例提供的方案，以下在前文提供的半导体工艺设备的基础上，提供了更为详细的半导体工艺设备。
参考图1，在一些实施例中，腔室本体110可包括腔体111和盖体112，盖体112盖设于腔体111上方。上电极组件120还可包括调整架130，调整架123设置于盖体112上方。调平组件140和平移组件150分别与调整架123连接。
参考图2和图3，平移组件150可包括至少两个第一伸缩驱动机构151，各第一伸缩驱动机构151分别与调整架123和盖体112连接，第一伸缩驱动机构151用于驱动调整架123的与第一伸缩驱动机构151连接的部位沿水平方向移动，以驱动上电极组件120沿水平方向移动，其中，各第一伸缩驱动机构151的伸缩方向不平行。
在一些实施例中，第一伸缩驱动机构151可包括第一螺杆1511和连接座1512，第一螺杆1511与连接座1512转动连接，连接座1512设置于盖体112，第一螺杆1511与调整架123螺纹连接。在一些实施例中，第一伸缩驱动机构151的数量为两个，两个第一伸缩驱动机构151的伸缩方向垂直。
这样，结合图2，可以通过转动前后方向设置的第一螺杆1511的方式，驱动上电极组件120随调整架123在水平面内前后移动。可以通过转动左右方向设置的第一螺杆1511的方式，驱动上电极组件120随调整架123在水平面内左右移动。
参考图4，在一些实施例中，半导体工艺设备还可包括多个第一位移传感器152，各第一位移传感器152用于分别检测调整架123沿与之对应的第一伸缩驱动机构151的伸缩方向的位移。
结合图2，调平组件140可包括至少三个第二伸缩驱动机构141，各第二伸缩驱动机构141分别支撑于调整架123与盖体112之间。第二伸缩驱动机构141用于驱动调整架123的与第二伸缩驱动机构141连接的部位靠近或远离盖体112，以调整调整架123的倾斜角度，从而调整上电极组件120的下表面相对下承载于电极组件130的晶圆200的倾角。
参考图4，在一些实施例中，半导体工艺设备100还可包括多个第二位移传感器142，各第二位移传感器142用于分别检测调整架123沿与之对应的第二伸缩驱动机构141的伸缩方向的位移。
本申请实施例提供了一种刻蚀均匀性的调节方法，应用于本申请实施例提供的任意一种半导体工艺设备，半导体工艺设备用于执行晶边刻蚀工艺。参考图6，本申请实施例提供的刻蚀均匀性的调节方法包括：
步骤310，确定经刻蚀处理的晶圆的内圈刻蚀均匀性参数是否大于第一预设值，在内圈刻蚀均匀性参数大于第一预设值的情况下，改变晶圆相对于上电极遮挡件的沿水平方向的相对位置，以使内圈刻蚀均匀性参数小于或等于第一预设值；
在本申请的实施例中，可以先对晶圆200进行刻蚀。进而，可以确定晶圆200的内圈230上的各测量点的刻蚀速率，并确定内圈刻蚀均匀性参数。进一步地，可以确定经刻蚀处理的晶圆200的内圈刻蚀均匀性参数是否大于第一预设值。在内圈刻蚀均匀性参数大于第一预设值的情况下，改变晶圆200相对于上电极遮挡件121的沿水平方向的相对位置，以使内圈刻蚀均匀性参数小于或等于第一预设值。
示例性地，结合图5，在一实施例中，晶圆200的内圈230和外圈240上的各测量点的刻蚀速率见下表：
40° 85° 130° 175° 220° 265° 310° 355°
ER2(A/min) 11467 12334 12911 11947 11031 10749 11078 11013
ER1(A/min) 50 25 17 45 70 89 104 101
需说明的是，为对晶圆的内圈和外圈的刻蚀速率进行区分，在本申请的实施例中，用ER2表示晶圆200的外圈的刻蚀速率，ER1表示晶圆200的内圈的刻蚀速率。参考上表可知，对于晶圆的外圈240，130°方向ER最高，265°方向ER最低，均匀性为9.3％，ER map图中整体会表现出10～11点钟方向ER较快；对于晶圆200的内圈230，310°方向刻蚀速率最高，130°方向刻蚀速率最低，ER map图中整体会表现出3～5点钟方向ER较快。晶圆200的内圈230周向刻蚀速率趋势和外圈240周向刻蚀速率趋势不同，内圈刻蚀均匀性参数为70.1％。这样，不能单纯地通过改变晶圆200相对于上电极遮挡件121的沿水平方向的相对位置的方式，同时提升内圈和外圈的刻蚀均匀性。
示例性地，第一预设值可以为30％至50％。由于内圈刻蚀均匀性参数为70.1％，可以得出，内圈刻蚀均匀性参数大于第一预设值。从而，可以通过改变晶圆200相对于上电极遮挡件121的沿水平方向的相对位置的方式，将内圈刻蚀均匀性参数减小至第一预设值以下。
在一些实施例中，步骤310中的，改变晶圆相对于上电极遮挡件的沿水平方向的相对位置，以使内圈刻蚀均匀性参数小于或等于第一预设值，可包括：
基于晶圆的内圈刻蚀速率，确定晶圆沿水平方向相对上电极遮挡件的第一相对偏移参数；基于第一相对偏移参数，沿水平方向平移承载于下电极组件的晶圆，和/或沿水平方向平移上电极遮挡件，以使内圈刻蚀均匀性参数小于或等于第一预设值。
更具体地，在一些实施例中，基于晶圆的内圈刻蚀速率，确定晶圆沿水平方向相对上电极遮挡件的第一相对偏移参数，包括：
在晶圆的刻蚀区域，沿晶圆的内圈的圆周方向分别选取多个第一参考点，确定多个第一参考点的第一平均刻蚀速率；分别在内圈的圆心和各第一参考点的连线方向上，确定与第一平均刻蚀速率相等的第二参考点；对多个第二参考点进行拟合，以得到第一拟合圆；确定内圈的圆心与第一拟合圆的圆心的第一圆心位置偏差参数，基于第一圆心位置偏差参数确定第一相对偏移参数。
示例性地，参考图7，可以在晶圆200的刻蚀区域，沿晶圆200的内圈230的圆周方向分别选取多个第一参考点231，确定多个第一参考点231的第一平均刻蚀速率。例如，可以在内圈230的圆周方向上均匀选取8个第一参考点231，并确定8个第一参考点231的第一平均刻蚀速率。
进一步地，可以分别在内圈230的圆心和各第一参考点231的连线方向上，确定与第一平均刻蚀速率相等的第二参考点232。示例性地，可以在各方向上分别取多个检测点，以检测各检测点的刻蚀速率，并基于各检测点的刻蚀速率绘制刻蚀速率曲线图。从而，基于刻蚀速率曲线图确定与第一平均刻蚀速率相等的第二参考点232的位置。
进一步地，对多个第二参考点232进行拟合，以得到第一拟合圆233。例如，可以通过傅里叶拟合，得到第一拟合圆233。
进一步地，确定内圈230的圆心与第一拟合圆233的圆心的第一圆心位置偏差参数，基于第一圆心位置偏差参数确定第一相对偏移参数。换言之，可以对内圈230的圆心和第一拟合圆233的圆心的第一圆心进行求差，以确定内圈230的圆心与第一拟合圆233的圆心的第一圆心位置偏差参数。进而可以基于第一圆心位置偏差参数确定第一相对偏移参数。
需说明的是，在本申请的实施例中，可以通过利用机械手驱动晶圆200移动的方式，调整晶圆200相对于上电极遮挡件121的沿水平方向的相对位置。或者，可以通过操控平移组件150的方式，利用平移组件150驱动上电极遮挡件121沿水平方向相对下电极组件130平移，以调整晶圆200相对于上电极遮挡件121的沿水平方向的相对位置。
在步骤310之后，本申请实施例提供的刻蚀均匀性的调节方法还包括：
步骤320，对晶圆进行刻蚀处理，确定晶圆的内圈周向刻蚀速率趋势和晶圆的外圈周向刻蚀速率趋势是否相同，在内圈周向刻蚀速率趋势和外圈周向刻蚀速率趋势不同的情况下，调整上电极遮挡件相对晶圆的倾角，以使内圈周向刻蚀速率趋势和外圈周向刻蚀速率趋势相同。
在本申请的实施例中，在将内圈刻蚀均匀性参数减小至第一预设值以下之后，可以按照在步骤310中调整好的参数，将晶圆200设置于半导体工艺设备100，以利用半导体工艺设备100对晶圆200进行刻蚀处理。需说明的是，在步骤310中，若内圈刻蚀均匀性参数小于或等于第一预设值的情况下，则可以直接执行步骤320。
还需说明的是，申请人经实验发现，调整上电极遮挡件121相对下电极组件130的倾角，基本不影响内圈230的刻蚀均匀性。所以，在调整刻蚀均匀性地过程中，先调整内圈230的刻蚀均匀性。这样，在后续调整上电极遮挡件121相对下电极组件130的倾角的过程中，基本不会改变内圈230的刻蚀均匀性，从而不会出现在调整上电极遮挡件121相对下电极组件130的倾角的过程中，导致内圈230的均匀性恶化的问题。
在本申请的实施例中，在对晶圆200进行刻蚀处理后，可以确定经刻蚀处理的晶圆200的内圈周向刻蚀速率趋势和晶圆200的外圈周向刻蚀速率趋势是否相同。在内圈周向刻蚀速率趋势和外圈周向刻蚀速率趋势不同的情况下，调整上电极遮挡件121相对承载于下电极组件130的晶圆200的倾角，以使内圈周向刻蚀速率趋势和外圈周向刻蚀速率趋势相同。
示例性地，在一些实施例中，步骤320中的，调整上电极遮挡件相对晶圆的倾角，以使内圈周向刻蚀速率趋势和外圈周向刻蚀速率趋势相同，可包括：
基于内圈周向刻蚀速率趋势和外圈周向刻蚀速率趋势，确定上电极遮挡件上的多个第五参考点，沿竖直方向的第三相对偏移参数；基于第三相对偏移参数调整上电极遮挡件的第五参考点与晶圆的间距，以调整上电极遮挡件相对晶圆的倾角，以使内圈周向刻蚀速率趋势和外圈周向刻蚀速率趋势相同。
更具体地，在一些实施例中，基于内圈周向刻蚀速率趋势和外圈周向刻蚀速率趋势，确定上电极遮挡件上的多个第五参考点，沿竖直方向的第三相对偏移参数，包括：基于内圈周向刻蚀速率趋势和外圈周向刻蚀速率趋势之间的偏差，以及，位移与刻蚀速率比例参数，确定各第五参考点沿竖直方向的第三相对偏移参数。
需说明的是，申请人经实验发现，以多个第五参考点中的一者为目标参考点，目标参考点在承载于下电极组件130的晶圆200上的正投影与第六参考点重合，晶圆200上的第七参考点与第六参考点沿晶圆200的圆心对称分布，增大目标参考点与下电极组件130的间距，晶圆200的第六参考点的刻蚀速率减小，晶圆200的第七参考点的刻蚀速率增大。
更通俗地，增大上电极遮挡件121的一第五参考点与晶圆200的间距，会使得晶圆200的与该第五参考点相对的第六参考点的刻蚀速率减小，会使得晶圆200的位于第六参考点对侧的第七参考点的刻蚀速率增大。基于此，可以确定上电极遮挡件121的各第五参考点需要升高还是降低。
在一些实施例中，第三相对偏移参数可根据公式：(ER2max-ER2min)/(2V)确定；其中，ER2max为外圈240的最大刻蚀速率，ER2max为外圈240的最小刻蚀速率，V的取值为18至30埃每分钟(A/min)。
这里需说明的是，由于调整上电极遮挡件121相对经验的倾角，主要影响外圈240的刻蚀均匀性，基本不影响内圈230的刻蚀均匀性。因而，可以基于外圈240的最大刻蚀速率和外圈240的最小刻蚀速率确定第三相对偏移参数。
此外，申请人经实验发现，上电极遮挡件121的一第五参考点每相对下电极组件130升高1微米，晶圆200的与该第五参考点相对的第六参考点的刻蚀率会减小18至30埃每分钟，因而，将V的取值设置为18至30埃每分钟。
以下，结合更为具体地示例说明通过调整上电极遮挡件相对晶圆的倾角，使内圈周向刻蚀速率趋势和外圈周向刻蚀速率趋势相同的具体流程。
示例性地，结合图5，在一实施例中，在对晶圆200进行刻蚀处理后，晶圆200的内圈230和外圈240上的各测量点的刻蚀速率见下表：
40° 85° 130° 175° 220° 265° 310° 355°
ER2(A/min) 11925 13445 14536 13235 11747 10726 10897 10966
ER1(A/min) 62 47 38 91 92 79 79 90
由此可知，对于晶圆200的外圈240，130°方向刻蚀速率最高，265°方向刻蚀速率最低，外圈周向刻蚀速率趋势整体表现为10至11点钟方向刻蚀速率较快，外圈刻蚀均匀性参数变得更差为15.6％。对于晶圆200的内圈230，220°方向刻蚀速率最高，130°方向刻蚀速率最低，内圈周向刻蚀速率趋势整体表现为6至7点钟方向刻蚀速率较快，内圈刻蚀均匀性参数为37.4％。
这里需说明的是，在改变所述晶圆相对于上电极遮挡件的沿水平方向的相对位置之前，内圈刻蚀均匀性参数为70.1％。在改变所述晶圆相对于上电极遮挡件的沿水平方向的相对位置之后，内圈刻蚀均匀性参数为37.4％。由此可知，改变所述晶圆相对于上电极遮挡件的沿水平方向的相对位置，可以较好地提升内圈230的刻蚀均匀性。
此外，由于外圈周向刻蚀速率趋势整体表现为10至11点钟方向刻蚀速率较快，外圈周向刻蚀速率趋势整体表现为6至7点钟方向刻蚀速率较快，由此可知，内圈周向刻蚀速率趋势和外圈周向刻蚀速率趋势不同。因而，需要通过调整上电极遮挡件121相对下电极组件130的倾角的方式，使内圈周向刻蚀速率趋势和外圈周向刻蚀速率趋势相同。
由晶圆刻蚀速率表可知，ER2max为14536A/min，ER2max为10726A/min。根据第三相对偏移参数公式计算可得，第三相对偏移参数的取值范围为63.5至105.83微米。在本申请的一实施例中，取第三相对偏移参数为100微米。
结合图8，外圈240的位于85°和130°方向之间的测量点的刻蚀速率最高，内圈230的位于220°和265°之间的方向的测量点的刻蚀速率较高。因而，可以减小外圈240的位于85°和130°方向之间的刻蚀部位的刻蚀速率。从而，可以调整位于130°和175°方向之间的第二伸缩驱动机构141，以使得上电极遮挡件121与该第二伸缩驱动机构141驱动连接的部位升高100微米。且，可以调整位于40°和85°方向之间的第二伸缩驱动机构141，以使得上电极遮挡件121与该第二伸缩驱动机构141驱动连接的部位升高100微米。
以此方式，采用本申请实施例提供的刻蚀均匀性的调节方法，可以先通过改变晶圆200相对于上电极遮挡件121的沿水平方向的相对位置的方式，提升内圈230的刻蚀均匀性。进一步地，可以通过调整上电极遮挡件121相对晶圆200的倾角的方式，使得内圈周向刻蚀速率趋势和外圈周向刻蚀速率趋势相同，并可以提升外圈240的刻蚀均匀性。
需说明的是，例如，在需要利用半导体工艺设备对一批晶圆进行晶边刻蚀之前，可以先采用本申请实施例提供的方案将半导体工艺设备调整到刻蚀均匀性满足要求的状态。参考上述示例，可以先利用调试用晶圆进行半导体工艺设备的调试。可以先改变调试用晶圆相对于上电极遮挡件的沿水平方向的相对位置，再调整上电极遮挡件相对调试用晶圆的倾角。在调试用晶圆的晶边刻蚀参数满足需求的情况下，确定调试用晶圆在下电极组件的晶圆承载面的位置，确定上电极组件和下电极组件的相对位置，及倾角。从而，后续在对晶圆进行晶边刻蚀的过程中，以基于调试用晶圆确定的参数对晶圆进行刻蚀。
还需说明的是，在一些特殊情况下，执行步骤310和步骤320后，可能内圈和或外圈的刻蚀均匀性还是不能满足工艺需求。这样，可以进一步通过改变晶圆200相对于上电极遮挡件121的沿水平方向的相对位置的方式，调整内圈和或外圈的刻蚀均匀性。可以理解的是，在执行步骤320后，内圈周向刻蚀速率趋势和外圈周向刻蚀速率趋势相同，从而不会出现相关技术中存在的，在晶圆的内圈与外圈的刻蚀趋势相反的情况下，通过改变晶圆相对于上电极遮挡件的沿水平方向的相对位置的方式，优先调节内圈或外圈中的一者的刻蚀速率均匀性，势必使得另一者的均匀性更差的问题。
因而，为了更好地提升内圈230的刻蚀均匀性和外圈240的刻蚀均匀性，参考图9，可选地，在一些实施例中，在步骤320之后，本申请实施例提供的刻蚀均匀性的调节方法还可包括：
步骤330，对晶圆进行刻蚀处理，确定晶圆的内圈刻蚀均匀性参数是否大于第二预设值，确定晶圆的外圈刻蚀均匀性参数是否大于第三预设值，在内圈刻蚀均匀性参数大于第二预设值，和/或外圈刻蚀均匀性参数大于第三预设值的情况下，改变晶圆相对于上电极遮挡件的沿水平方向的相对位置，以使内圈刻蚀均匀性参数小于或等于第二预设值，外圈刻蚀均匀性参数小于或等于第三预设值。
示例性地，在一些实施例中，步骤330中的，改变晶圆相对于上电极遮挡件的沿水平方向的相对位置，以使内圈刻蚀均匀性参数小于或等于第二预设值，外圈刻蚀均匀性参数小于或等于第三预设值，可包括：
确定内圈刻蚀均匀性参数相对第二预设值的刻蚀均匀性偏差度，以及，外圈刻蚀均匀性参数相对第三预设值的刻蚀均匀性偏差度；以晶圆的内圈和外圈中对应的刻蚀均匀性偏差度较大的一者作为偏移参考，确定晶圆沿水平方向相对晶圆的第二相对偏移参数；基于第二相对偏移参数，沿水平方向平移晶圆，和/或沿水平方向平移上电极遮挡件，以使内圈刻蚀均匀性参数小于或等于第二预设值，外圈刻蚀均匀性参数小于或等于第三预设值。
具体地，在一些实施例中，以晶圆的内圈和外圈中对应的刻蚀均匀性偏差度较大的一者作为偏移参考，确定晶圆沿水平方向相对晶圆的第二相对偏移参数，可包括：
以内圈和外圈中对应的刻蚀均匀性偏差度较大的一者作为参考圆；在晶圆的刻蚀区域，沿参考圆的圆周方向分别选取多个第三参考点，确定多个第三参考点的第二平均刻蚀速率；分别在参考圆的圆心和各第三参考点的连线方向上，确定与第二平均刻蚀速率相等的第四参考点；对多个第四参考点进行拟合，以得到第二拟合圆；确定参考圆的圆心与第二拟合圆的圆心的第二圆心位置偏差参数，基于第二圆心位置偏差参数确定第二相对偏移参数。
更通俗地，若内圈刻蚀均匀性参数相对第二预设值的刻蚀均匀性偏差度大于外圈刻蚀均匀性参数相对第三预设值的刻蚀均匀性偏差度，则可以以内圈230作为参考圆，确定第二相对偏移参数。具体地，第二相对偏移参数可参考第一相对偏移参数的计算方法得出。
以下，结合更为具体地示例说明改变晶圆相对于上电极遮挡件的沿水平方向的相对位置，以使内圈刻蚀均匀性参数小于或等于第二预设值，外圈刻蚀均匀性参数小于或等于第三预设值的具体流程。
示例性地，结合图5，在一实施例中，在对晶圆200进行刻蚀处理后，晶圆200的内圈230和外圈240上的各测量点的刻蚀速率见下表：
40° 85° 130° 175° 220° 265° 310° 355°
ER2(A/min) 11274 11490 12183 12070 12433 12843 13002 12057
ER1(A/min) 109 80 68 148 159 139 142 168
由此可知，对于晶圆200的外圈240，外圈刻蚀均匀性参数为7.1％，外圈周向刻蚀速率趋势整体表现为175°至355°方向刻蚀速率较快。对于晶圆200的内圈230，内圈刻蚀均匀性参数为39.6％，外圈周向刻蚀速率趋势变化不大，外圈周向刻蚀速率趋势整体表现为175°至355°方向刻蚀速率较快。由此可知，通过调整上电极遮挡件相对晶圆的倾角，能够使得内圈周向刻蚀速率趋势和外圈周向刻蚀速率趋势相同。
此外，外圈刻蚀均匀性参数由15.6％降低为7.1％，由此可知，调整上电极遮挡件相对晶圆的倾角的方式，还可以提升外圈的刻蚀均匀性。在调整上电极遮挡件121相对晶圆200的倾角之前，内圈刻蚀均匀性参数为37.4％，在调整上电极遮挡件121相对晶圆200的倾角之后，内圈刻蚀均匀性参数为39.6％，由此可知，调整上电极遮挡件121相对晶圆200的倾角，基本不影响内圈的刻蚀均匀性。
进一步地，根据工艺需求，考虑进一步提升内圈230和外圈240的刻蚀速率均匀性。示例性地，可以第二预设值为30％，第三预设值为10％。换言之，需要进一步调整改变晶圆相对于上电极遮挡件的沿水平方向的相对位置，以使内圈刻蚀均匀性参数小于或等于30％，外圈刻蚀均匀性参数小于或等于10％。
由于在执行步骤320的流程后，外圈刻蚀均匀性参数为7.1％，已经满足外圈刻蚀均匀性参数小于或等于10％的要求，内圈刻蚀均匀性参数为39.6％，不满足内圈刻蚀均匀性参数小于或等于30％的要求。且可以得出，内圈230的刻蚀均匀性偏差度较大。则可以参考第一相对偏移参数的计算方法，以内圈230作为参考圆，确定第二相对偏移参数。
示例性地，在其它的实施例中，若外圈240的刻蚀均匀性偏差度较大。则可以参考第一相对偏移参数的计算方法，以外圈240作为参考圆，确定第二相对偏移参数。
为了验证方案的有效性，申请人获取了刻蚀后的晶圆200的内圈230和外圈240上的各测量点的刻蚀速率，具体数据见下表：
40° 85° 130° 175° 220° 265° 310° 355°
ER2(A/min) 13309 14043 15194 14335 13817 13479 13647 13302
ER1(A/min) 472 510 482 496 546 431 387 468
由此可知，外圈刻蚀均匀性参数为6.8％，内圈刻蚀均匀性参数为16.7％，满足内圈和外圈的刻蚀均匀性需求。而且，内圈周向刻蚀速率趋势和外圈周向刻蚀速率趋势仍然保持相同。
需说明的是，在一些极端情况下，在晶圆200与上电极遮挡件121之间的沿水平方向的偏差过大的情况下，上电极遮挡件121相对晶圆200的倾角之间的差异对内圈周向刻蚀速率趋势和外圈周向刻蚀速率趋势产生的影响容易被掩盖而变得不明显。从而，可能会出现内圈周向刻蚀速率趋势和外圈周向刻蚀速率趋势相同，内圈和外圈的刻蚀均匀性不满足需求的情况。
针对内圈周向刻蚀速率趋势和外圈周向刻蚀速率趋势相同，内圈和外圈的刻蚀均匀性不满足需求的情况，参考图9，可选地，在一些实施例中，刻蚀均匀性的调节方法还可包括：
步骤305，对晶圆进行刻蚀处理，确定晶圆的内圈刻蚀均匀性参数是否大于第四预设值，确定晶圆的外圈刻蚀均匀性参数是否大于第五预设值，确定晶圆的内圈周向刻蚀速率趋势和晶圆的外圈周向刻蚀速率趋势是否相同，在晶圆的内圈刻蚀均匀性参数大于第四预设值，晶圆的外圈刻蚀均匀性参数大于第五预设值，晶圆的内圈周向刻蚀速率趋势和晶圆的外圈周向刻蚀速率趋势相同的情况下，改变晶圆相对于上电极组件的沿水平方向的相对位置，以使内圈刻蚀均匀性参数小于或等于第四预设值，和/或，外圈刻蚀均匀性参数小于或等于第五预设值，再次对晶圆进行刻蚀处理。
换言之，在步骤310之前，可以先对晶圆200进行刻蚀处理，确定内圈周向刻蚀速率趋势和外圈周向刻蚀速率趋势是否相同，内圈和外圈的刻蚀均匀性是否满足需求，在内圈周向刻蚀速率趋势和外圈周向刻蚀速率趋势相同，内圈和外圈的刻蚀均匀性不满足需求的情况下，认为晶圆200与上电极遮挡件121之间的偏差过大。从而，可以通过改变晶圆相对于上电极组件的沿水平方向的相对位置的方式，对晶圆和上电极组件的相对位置进行粗调。在粗调使得内圈和外圈的刻蚀均匀性满足要求后，再执行步骤310。
需说明的是，在步骤305中，若内圈周向刻蚀速率趋势和外圈周向刻蚀速率趋势不同，则可以不对晶圆和上电极组件的相对位置进行粗调，可以直接执行步骤310。还需说明的是，由于步骤305用于应对极端情况，若半导体工艺设备维护良好，一般不会出现该极端情况。因而，在一些实施例中，刻蚀均匀性的调节方法也可以不包括步骤305。
本申请实施例还提供了一种半导体工艺设备，半导体工艺设备100可包括：腔室本体110、上电极组件120、下电极组件130。下电极组件130具有承载晶圆200的承载面。上电极组件120包括设置于腔室本体110内部的上电极遮挡件121。上电极遮挡件121与承载面相对设置。本申请实施例提供的任意一种刻蚀均匀性的调节方法在本申请实施例的半导体工艺设备执行。
在一些实施例中，半导体工艺设备100还包括：调平组件140，调平组件140与上电极组件120连接，用于调整上电极遮挡件121的倾角，以调整上电极遮挡件121相对承载于下电极组件130的晶圆200的倾角。从而可以通过调整上电极遮挡件121的倾角的方式，调整上电极遮挡件121的各部位与晶圆200上与之相对的部位的间距。
在一些实施例中，半导体工艺设备100还包括：平移组件150和/或传输装置。平移组件150与上电极组件120连接，用于驱动上电极遮挡件121沿水平方向相对晶圆200平移。传输装置用于带动晶圆200沿水平方向相对于上电极遮挡件121移动。示例性地，传输装置可以为机械手。一般而言，半导体工艺设备100可以结合机械手进行晶圆200的传输，例如，利用机械手将晶圆200移动至下电极组件130的承载面，以利用半导体工艺设备100对晶圆200进行刻蚀。在刻蚀结束后，可以利用机械手将晶圆200移走。因而，在本申请的实施例中，可以利用用于传输晶圆200的机械手，使得晶圆200水平移动，以改变晶圆200相对于上电极遮挡件121的沿水平方向的相对位置。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
尽管已经示出和描述了本申请的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本申请实施例的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本申请实施例的范围由所附权利要求及其等同物限定。

Claims (13)

1.一种刻蚀均匀性的调节方法，应用于半导体工艺设备，以执行晶边刻蚀工艺，其特征在于，
所述刻蚀均匀性的调节方法包括：
确定经刻蚀处理的晶圆的内圈刻蚀均匀性参数是否大于第一预设值，在所述内圈刻蚀均匀性参数大于所述第一预设值的情况下，改变所述晶圆相对于上电极遮挡件的沿水平方向的相对位置，以使所述内圈刻蚀均匀性参数小于或等于所述第一预设值；
对所述晶圆进行刻蚀处理，确定所述晶圆的内圈周向刻蚀速率趋势和所述晶圆的外圈周向刻蚀速率趋势是否相同，在所述内圈周向刻蚀速率趋势和所述外圈周向刻蚀速率趋势不同的情况下，调整所述上电极遮挡件相对所述晶圆的倾角，以使所述内圈周向刻蚀速率趋势和所述外圈周向刻蚀速率趋势相同。
2.根据权利要求1所述的刻蚀均匀性的调节方法，其特征在于，
所述改变所述晶圆相对于上电极遮挡件的沿水平方向的相对位置，以使所述内圈刻蚀均匀性参数小于或等于所述第一预设值，包括：
基于所述晶圆的内圈刻蚀速率，确定所述晶圆沿水平方向相对所述上电极遮挡件的第一相对偏移参数；
基于所述第一相对偏移参数，沿水平方向平移所述晶圆，和/或沿水平方向平移所述上电极遮挡件，以使所述内圈刻蚀均匀性参数小于或等于所述第一预设值。
3.根据权利要求2所述的刻蚀均匀性的调节方法，其特征在于，所述基于所述晶圆的内圈刻蚀速率，确定所述晶圆沿水平方向相对所述上电极遮挡件的第一相对偏移参数，包括：
在所述晶圆的刻蚀区域，沿所述晶圆的内圈的圆周方向分别选取多个第一参考点，确定所述多个第一参考点的第一平均刻蚀速率；
分别在所述内圈的圆心和各所述第一参考点的连线方向上，确定与所述第一平均刻蚀速率相等的第二参考点；
对多个所述第二参考点进行拟合，以得到第一拟合圆；
确定所述内圈的圆心与所述第一拟合圆的圆心的第一圆心位置偏差参数，基于所述第一圆心位置偏差参数确定所述第一相对偏移参数。
4.根据权利要求1所述的刻蚀均匀性的调节方法，其特征在于，在调整所述上电极遮挡件相对所述晶圆的倾角，以使所述内圈周向刻蚀速率趋势和所述外圈周向刻蚀速率趋势相同之后，所述刻蚀均匀性的调节方法还包括：
对所述晶圆进行刻蚀处理，
确定所述晶圆的内圈刻蚀均匀性参数是否大于第二预设值，确定所述晶圆的外圈刻蚀均匀性参数是否大于第三预设值，
在所述内圈刻蚀均匀性参数大于所述第二预设值，和/或所述外圈刻蚀均匀性参数大于第三预设值的情况下，改变所述晶圆相对于上电极遮挡件的沿水平方向的相对位置，以使所述内圈刻蚀均匀性参数小于或等于所述第二预设值，所述外圈刻蚀均匀性参数小于或等于第三预设值。
5.根据权利要求4所述的刻蚀均匀性的调节方法，其特征在于，所述改变所述晶圆相对于上电极遮挡件的沿水平方向的相对位置，以使所述内圈刻蚀均匀性参数小于或等于所述第二预设值，所述外圈刻蚀均匀性参数小于或等于第三预设值，包括：
确定所述内圈刻蚀均匀性参数相对所述第二预设值的刻蚀均匀性偏差度，以及，所述外圈刻蚀均匀性参数相对所述第三预设值的刻蚀均匀性偏差度；
以所述晶圆的内圈和外圈中对应的所述刻蚀均匀性偏差度较大的一者作为偏移参考，确定所述晶圆沿水平方向相对所述晶圆的第二相对偏移参数；
基于所述第二相对偏移参数，沿水平方向平移所述晶圆，和/或沿水平方向平移上电极遮挡件，以使所述内圈刻蚀均匀性参数小于或等于所述第二预设值，所述外圈刻蚀均匀性参数小于或等于第三预设值。
6.根据权利要求5所述的刻蚀均匀性的调节方法，其特征在于，所述以所述晶圆的内圈和外圈中对应的所述刻蚀均匀性偏差度较大的一者作为偏移参考，确定所述晶圆沿水平方向相对所述晶圆的第二相对偏移参数，包括：
以所述内圈和所述外圈中对应的所述刻蚀均匀性偏差度较大的一者作为参考圆；
在所述晶圆的刻蚀区域，沿所述参考圆的圆周方向分别选取多个第三参考点，确定所述多个第三参考点的第二平均刻蚀速率；
分别在所述参考圆的圆心和各所述第三参考点的连线方向上，确定与所述第二平均刻蚀速率相等的第四参考点；
对多个所述第四参考点进行拟合，以得到第二拟合圆；
确定所述参考圆的圆心与所述第二拟合圆的圆心的第二圆心位置偏差参数，基于所述第二圆心位置偏差参数确定所述第二相对偏移参数。
7.根据权利要求1所述的刻蚀均匀性的调节方法，其特征在于，所述调整所述上电极遮挡件相对所述晶圆的倾角，以使所述内圈周向刻蚀速率趋势和所述外圈周向刻蚀速率趋势相同，包括：
基于所述内圈周向刻蚀速率趋势和所述外圈周向刻蚀速率趋势，确定所述上电极遮挡件上的多个第五参考点，沿竖直方向的第三相对偏移参数；
基于所述第三相对偏移参数调整所述上电极遮挡件的所述第五参考点与所述晶圆的间距，以调整所述上电极遮挡件相对所述晶圆的倾角，以使所述内圈周向刻蚀速率趋势和所述外圈周向刻蚀速率趋势相同。
8.根据权利要求7所述的刻蚀均匀性的调节方法，其特征在于，所述基于所述内圈周向刻蚀速率趋势和所述外圈周向刻蚀速率趋势，确定所述上电极遮挡件上的多个第五参考点，沿竖直方向的第三相对偏移参数，包括：
基于所述内圈周向刻蚀速率趋势和所述外圈周向刻蚀速率趋势之间的偏差，以及，位移与刻蚀速率比例参数，确定各所述第五参考点沿竖直方向的第三相对偏移参数。
9.根据权利要求8所述的刻蚀均匀性的调节方法，其特征在于，所述第三相对偏移参数根据公式：(ER2max-ER2min)/(2V)确定；其中，
ER2max为所述外圈的最大刻蚀速率，
ER2max为所述外圈的最小刻蚀速率，
V的取值为18至30埃每分钟。
10.根据权利要求8所述的刻蚀均匀性的调节方法，其特征在于，以所述多个第五参考点中的一者为目标参考点，所述目标参考点在所述晶圆上的正投影与第六参考点重合，所述晶圆上的第七参考点与所述第六参考点沿所述晶圆的圆心对称分布，增大所述目标参考点与所述晶圆的间距，所述晶圆的第六参考点的刻蚀速率减小，所述晶圆的所述第七参考点的刻蚀速率增大。
11.根据权利要求1所述的刻蚀均匀性的调节方法，其特征在于，在确定经刻蚀处理的晶圆的内圈刻蚀均匀性参数是否大于第一预设值之前，所述刻蚀均匀性的调节方法还包括：
对所述晶圆进行刻蚀处理，
确定所述晶圆的内圈刻蚀均匀性参数是否大于第四预设值，确定所述晶圆的外圈刻蚀均匀性参数是否大于第五预设值，确定所述晶圆的内圈周向刻蚀速率趋势和所述晶圆的外圈周向刻蚀速率趋势是否相同，
在所述晶圆的内圈刻蚀均匀性参数大于所述第四预设值，所述晶圆的外圈刻蚀均匀性参数大于所述第五预设值，所述晶圆的内圈周向刻蚀速率趋势和所述晶圆的外圈周向刻蚀速率趋势相同的情况下，改变所述晶圆相对于所述上电极遮挡件的沿水平方向的相对位置，以使所述内圈刻蚀均匀性参数小于或等于第四预设值，和/或，所述外圈刻蚀均匀性参数小于或等于第五预设值，
再次对所述晶圆进行刻蚀处理。
12.一种半导体工艺设备，包括：腔室本体、上电极组件和下电极组件，所述下电极组件具有承载晶圆的承载面，所述上电极组件包括设置于所述腔室本体内部的上电极遮挡件，所述上电极遮挡件与所述承载面相对设置；其特征在于，权利要求1至11中任意一项所述的刻蚀均匀性的调节方法在所述半导体工艺设备执行。
13.根据权利要求12所述的半导体工艺设备，其特征在于，所述半导体工艺设备还包括：
调平组件，所述调平组件与所述上电极组件连接，用于调整所述上电极遮挡件的倾角，以调整所述上电极遮挡件相对承载于所述下电极组件的晶圆的倾角；
平移组件和/或传输装置，所述平移组件与所述上电极组件连接，用于驱动所述上电极遮挡件沿水平方向相对所述晶圆平移；所述传输装置用于带动晶圆沿水平方向相对于所述上电极遮挡件移动。
CN202310487438.6A 2023-04-28 2023-04-28 刻蚀均匀性的调节方法及半导体工艺设备 Pending CN116344329A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310487438.6A CN116344329A (zh) 2023-04-28 2023-04-28 刻蚀均匀性的调节方法及半导体工艺设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310487438.6A CN116344329A (zh) 2023-04-28 2023-04-28 刻蚀均匀性的调节方法及半导体工艺设备

Publications (1)

Publication Number Publication Date
CN116344329A true CN116344329A (zh) 2023-06-27

Family

ID=86878937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310487438.6A Pending CN116344329A (zh) 2023-04-28 2023-04-28 刻蚀均匀性的调节方法及半导体工艺设备

Country Status (1)

Country Link
CN (1) CN116344329A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102662977B1 (ko) * 2023-11-06 2024-05-03 브이엠 주식회사 상부 전극의 경사 및 위치 조절 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102662977B1 (ko) * 2023-11-06 2024-05-03 브이엠 주식회사 상부 전극의 경사 및 위치 조절 시스템

Similar Documents

Publication Publication Date Title
US11640911B2 (en) Substrate processing method of controlling discharge angle and discharge position of processing liquid supplied to peripheral portion of substrate
JP7141892B2 (ja) エッチング装置及びエッチング方法
CN116344329A (zh) 刻蚀均匀性的调节方法及半导体工艺设备
US10418270B2 (en) Wafer edge lift pin design for manufacturing a semiconductor device
KR102370517B1 (ko) 액 처리 장치, 액 처리 방법 및 기억 매체
US7547181B2 (en) Substrate position correcting method and apparatus using either substrate radius or center of rotation correction adjustment sum
KR102460311B1 (ko) 기판 처리 장치 및 기판 처리 방법
US20140311676A1 (en) Substrate mounting table and plasma treatment device
US20140273460A1 (en) Passive control for through silicon via tilt in icp chamber
JP2016195108A (ja) 傾斜した閉じ込めリングを有するプラズマ処理システム及びプラズマ処理構造
KR102330017B1 (ko) 기판 처리 장치 및 기판 처리 방법
US10507561B2 (en) Grinding apparatus
JP7376317B2 (ja) 基板処理方法
KR20180087392A (ko) 반도체 웨이퍼를 에피택셜 코팅하는 방법 및 반도체 웨이퍼
JP6432742B2 (ja) エピタキシャル成長装置及びエピタキシャルウェーハの製造方法
KR20210012494A (ko) 리프트 핀 정렬 방법 및 정렬 장치 그리고 기판 처리 장치
US20220051912A1 (en) Gas flow control during semiconductor fabrication
JP2019507027A (ja) ポリッシング測定装置およびその研磨時間の制御方法、ならびにそれを含んだポリッシング制御システム
JP3247079B2 (ja) エッチング方法及びエッチング装置
US20110104903A1 (en) Manufacturing apparatus and method for semiconductor device
US20220411959A1 (en) Susceptor and manufacturing method thereof
WO2023004884A1 (zh) 一种电容孔形成的方法
JP5811355B2 (ja) エピタキシャルウェーハ製造装置およびそれを用いたエピタキシャルウェーハの製造方法
JP7291515B2 (ja) 基板処理システム、基板処理方法、記憶媒体及び基板処理システムの制御装置
TW202132196A (zh) 基板轉移方法及設備

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination