CN116318214A - 一种基于n路径滤波技术的宽带抗阻塞射频接收机 - Google Patents
一种基于n路径滤波技术的宽带抗阻塞射频接收机 Download PDFInfo
- Publication number
- CN116318214A CN116318214A CN202310288836.5A CN202310288836A CN116318214A CN 116318214 A CN116318214 A CN 116318214A CN 202310288836 A CN202310288836 A CN 202310288836A CN 116318214 A CN116318214 A CN 116318214A
- Authority
- CN
- China
- Prior art keywords
- circuit
- path
- stage
- filtering
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及一种基于N路径滤波技术的宽带抗阻塞射频接收机,包括多级N路径滤波及混频电路、基带放大器电路以及四相不交叠时钟产生电路;所述多级N路径滤波及混频电路级联用于放大有用信号,滤去阻塞信号,同时将高频信号转换至低频;所述基带放大器电路用于放大下变频后的信号;所述四相不交叠时钟产生电路用于提供控制多级N路径滤波器和混频器的非交叠时钟。该接收机具有可以全集成和高线性度的特性,易于通过频率调谐来实现对不同频段信号的接收。
Description
技术领域
本发明涉及射频集成电路技术领域,具体涉及一种基于N路径滤波技术的宽带抗阻塞射频接收机。
背景技术
随着无线通信技术的发展,对无线接收机的要求越来越高。传统的接收机结构,如超外差接收机需要片外声表面波(SAW)滤波,不可调谐也不可全集成。使用片外滤波器使接收机所占的体积增大和成本提高,当需要接收机支持多频段时就需要多个接收机,进一步提高体积和成本。而且传统接收机第一级通常采用低噪声放大器(LNA)来实现整个系统的低噪声,但由于其线性度不够出色,在线性度要求较高的场合并不适用。因此,从发展趋势来看,开发一种全集成、可重构的宽带抗阻塞无线接收机具有非常重要的意义。
发明内容
本发明的目的在于提供一种基于N路径滤波技术的宽带抗阻塞射频接收机,该接收机具有可以全集成和高线性度的特性,易于通过频率调谐来实现对不同频段信号的接收。
为实现上述目的,本发明采用的技术方案是:一种基于N路径滤波技术的宽带抗阻塞射频接收机,其特征在于,包括多级N路径滤波及混频电路、基带放大器电路以及四相不交叠时钟产生电路;所述多级N路径滤波及混频电路级联用于放大有用信号,滤去阻塞信号,同时将高频信号转换至低频;所述基带放大器电路用于放大下变频后的信号;所述四相不交叠时钟产生电路用于提供控制多级N路径滤波器和混频器的非交叠时钟。
进一步地,所述多级N路径滤波及混频电路包括第一级Gain-BoostedN路径滤波电路、第二级差分底板N路径滤波电路以及第三级N路径带阻滤波混频电路;所述第一级Gain-BoostedN路径滤波电路用于放大带内有用信号,提高电路增益,降低电路噪声系数;所述第二级差分底板N路径滤波电路用于带外阻塞信号滤除;所述第三级N路径带阻滤波混频电路通过N路径滤波加差分相减的方式消去阻塞信号影响,以进一步提高线性度,同时所述第三级N路径带阻滤波混频电路还用于实现射频信号下变频至中频。
进一步地,所述第一级Gain-BoostedN路径滤波器电路在跨导运算放大器单元输入输出端口并联连接N组双开关MOS管电容结构,所述第一级Gain-BoostedN路径滤波器电路用于放大带内射频信号和滤除阻塞信号。
进一步地,所述第二级差分底板N路径滤波电路利用N组共享开关MOS管和电容实现N路径滤波,同时利用2*N组开关MOS管为共享开关MOS管提供栅端和漏端偏置;所述第二级差分底板N路径滤波电路用于再次滤除阻塞信号。
进一步地,所述第三级N路径带阻滤波混频电路在第二级输出端口接入2*N组电容开关MOS管结构和2*N组开关MOS管结构;所述第三级N路径带阻滤波混频电路以差分相减的方式消去阻塞信号,并且实现信号下变频。
进一步地,所述基带放大器电路采用全差分结构,利用反相器作为运放的主体放大部分,电阻RF跨接在反相器输入和输出端口,可实现自偏置。
进一步地,所述四相不交叠时钟产生电路由分频器和缓冲电路构成,分频器采用锁存器组成,缓冲电路由反相器结构级联实现。
进一步地,所述多级N路径滤波及混频电路中的开关MOS管的栅端由四相时钟信号控制。
与现有技术相比,本发明具有以下有益效果:本发明通过多级N路径滤波及混频电路、基带放大器电路依次级联,并由四相不交叠时钟提供控制信号,实现了一种高性能的无线射频接收机;本发明将射频信号转换为差分射频信号,差分信号通过三级N路径滤波及混频电路放大有用信号,滤去阻塞信号,同时将高频信号转换至低频;三级N路径滤波在有用信号频率处视为开路,在阻塞信号频率处视为短路,抗阻塞效果显著;最后信号经基带放大器放大后供后端电路处理。因此,本发明具有可以全集成和高线性度的特性,易于通过频率调谐来实现对不同频段信号的接收,具有很强的实用性和广阔的应用前景。
附图说明
图1是本发明实施例的宽带抗阻塞射频接收机的电路结构图。
图2是本发明实施例中Gain-BoostedN路径滤波电路的电路结构图。
图3是本发明实施例中差分底板N路径滤波电路的电路结构图。
图4是本发明实施例中N路径带阻滤波混频电路的电路结构图。
图5是本发明实施例中基带放大器电路的电路结构图。
图6是本发明实施例中四相不交叠时钟产生电路的电路结构图。
图7是本发明实施例中2GHz输入信号时带外IIP3(@Δf=80MHz)仿真结果图。
图8是本发明实施例中接收机不同频率下的带外抑制(@Δf=80MHz)仿真结果图。
具体实施方式
下面结合附图及实施例对本发明做进一步说明。
应该指出,以下详细说明都是示例性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
本发明针对现有接收机的带外线性性能和可调谐能力都存在局限的问题,提出了一种基于N路径滤波技术的宽带抗阻塞射频接收机,该接收机通过多级N路径滤波以及阻塞信号抵消,实现大幅带外线性度提高以及接收频率可调。
如图1-6所示,本实施例提供的基于N路径滤波技术的宽带抗阻塞射频接收机,包括多级N路径滤波及混频电路、基带放大器电路以及四相不交叠时钟产生电路。所述多级N路径滤波及混频电路级联用于放大有用信号,滤去阻塞信号,同时将高频信号转换至低频。所述基带放大器用于放大下变频后的信号。所述多级N路径滤波及混频电路、基带放大器依次级联。所述四相不交叠时钟产生电路用于提供控制多级N路径滤波器和混频器的非交叠时钟。
在本实施例中,所述多级N路径滤波及混频电路为三级N路径滤波及混频电路。所述多级N路径滤波及混频电路前端设计有片外巴伦,将接收到射频单端信号转换为差分信号,依次经过三级N路径滤波及混频电路,第一级滤除阻塞信号和提供一定的增益,第二级再次滤除阻塞信号,第三级实现混频以及阻塞信号的相减抵消。最后信号经基带放大器放大供后端电路处理。
第一级N路径滤波及混频电路为Gain-BoostedN路径滤波电路,用于放大带内有用信号,提高电路增益,降低电路噪声系数。相比于传统的N路径滤波器,该级通过添加跨导运算放大器单元可以提供射频增益,弥补无LNA结构接收机增益不足的缺点。跨导运算放大器单元采用反相器结构,这种结构的优点是可以提供大的跨导和良好的效率,且使用了电流复用的手段降低了功耗。
在本实施例中,所述第一级Gain-BoostedN路径滤波器电路在跨导运算放大器单元输入输出端口并联连接N组双开关MOS管电容结构。
图2所示是第一级Gain-Boosted N路径滤波电路。跨导运算放大器单元提供信号增益,跨导单元并联连接带阻滤波电路之后增益有所损耗,但同时也具有带通的效果。
第二级N路径滤波及混频电路为差分底板N路径滤波电路,用于带外阻塞信号滤除。该级使用电容器和无源开关构成差分底板混频结构,其避免顶部混频结构开关MOS管各端口电压变化造成电路的IIP3恶化。IIP3线性度在先进工艺制程下可以表示为:
其中ρ=RSW/RS(RSW为开关管等效电阻,RS为信号源内阻),g2和g3分别为开关管的IDS(VGS)二阶和三阶导数。差分底板N路径滤波结构使用一个共享的NMOS开关代替两个开关,因此开关电阻减半,ρ值也减半,线性度因此得到大幅提高。
在本实施例中,所述第二级差分底板N路径滤波电路利用N组共享开关MOS管和电容实现N路径滤波,同时利用2*N组开关MOS管为共享开关MOS管提供栅端和漏端偏置。
图3所示是第二级差分底板N路径滤波电路。差分底板N路径滤波电路要求混频开关MOS管具有大宽长比,偏置MOS管具有小宽长比。
第三级N路径滤波及混频电路为N路径带阻滤波混频电路,该级通过N路径滤波加差分相减的方式消去阻塞信号影响,以进一步提高线性度,同时该级实现了射频信号下变频至中频。底板混频技术也应用于第三级N路径带阻滤波器设计,可实现混频功能。同时对于带外阻塞信号,N路径带阻滤波器提供电流旁路路径,最终在输出端实现带外阻塞信号相减抵消,进一步提高线性度。
在本实施例中,所述第三级N路径带阻滤波混频电路在第二级输出端口接入2*N组电容开关MOS管结构和2*N组开关MOS管结构。该级以差分相减的方式消去阻塞信号,并且实现信号下变频。
图4所示是第三级N路径带阻滤波混频电路。N路径带阻滤波器对带外信号提供电流旁路路径,在输出端实现带外阻塞信号相减抵消。
所述基带放大器电路采用全差分结构,利用反相器作为运放的主体放大部分,电阻RF跨接在反相器输入和输出端口,可实现自偏置。
在本实施例中,基带放大器输入级采用的是一个P管和一个N管构成的反相器结构,另一个P管提供工作电流并且与部分晶体管共用电流降低了功耗和噪声。在放大器的输入和输出端口接上反馈电容和电阻,形成正反馈路径引入额外的零点,实现对基带放大器的带宽扩展并提高了增益曲线的滚降斜率。
图5所示是基带放大器电路。采用单级放大的结构避免了稳定性的问题,同时反相器也具有低噪声和高跨导的特点。
所述四相不交叠时钟产生电路由分频器和缓冲电路构成,分频器采用改进的锁存器组成,缓冲电路由反相器结构级联实现。分频器产生四相时钟信号,以控制多级N路径滤波及混频电路中的开关MOS管的栅端。在分频器输出端加入缓冲器,提高四相时钟电路的带载能力,以及消除射频本振馈通的影响。缓冲器采用反相器级联设计。
图6所示是四相不交叠时钟电路。四相不交叠时钟的作用是提供控制信号,控制四路混频器的开关,使开关轮流导通从而达到混频和滤波的目的。时钟电路的输出信号的频率对应整个接收机的中心频率,输入信号是外加信号用来控制时钟发生电路产生对应频率的信号,达到可重构的目的。特别的,该时钟应用于N=4的该接收机设计。
需要说明的是,基带放大器和四相不交叠时钟电路可在满足接收机性能要求下,可用不同结构替代。
图7所示是在2GHz输入射频信号时Δf=80MHz处带外IIP3仿真结果图。如图所示,该设计线性度较高,2GHz处带外IIP3为22.12dBm(@Δf=80MHz)。
图8所示是接收机不同频率下Δf=80MHz的带外抑制仿真结果图。如图所示,该设计带外抑制较高,500MHz处带外抑制为37dB(@Δf=80MHz)。
以上所述,仅是本发明的较佳实施例而已,并非是对本发明作其它形式的限制,任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例。但是凡是未脱离本发明技术方案内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与改型,仍属于本发明技术方案的保护范围。
Claims (8)
1.一种基于N路径滤波技术的宽带抗阻塞射频接收机,其特征在于,包括多级N路径滤波及混频电路、基带放大器电路以及四相不交叠时钟产生电路;所述多级N路径滤波及混频电路级联用于放大有用信号,滤去阻塞信号,同时将高频信号转换至低频;所述基带放大器电路用于放大下变频后的信号;所述四相不交叠时钟产生电路用于提供控制多级N路径滤波器和混频器的非交叠时钟。
2.根据权利要求1所述的一种基于N路径滤波技术的宽带抗阻塞射频接收机,其特征在于,所述多级N路径滤波及混频电路包括第一级Gain-BoostedN路径滤波电路、第二级差分底板N路径滤波电路以及第三级N路径带阻滤波混频电路;所述第一级Gain-BoostedN路径滤波电路用于放大带内有用信号,提高电路增益,降低电路噪声系数;所述第二级差分底板N路径滤波电路用于带外阻塞信号滤除;所述第三级N路径带阻滤波混频电路通过N路径滤波加差分相减的方式消去阻塞信号影响,以进一步提高线性度,同时所述第三级N路径带阻滤波混频电路还用于实现射频信号下变频至中频。
3.根据权利要求2所述的一种基于N路径滤波技术的宽带抗阻塞射频接收机,其特征在于,所述第一级Gain-BoostedN路径滤波器电路在跨导运算放大器单元输入输出端口并联连接N组双开关MOS管电容结构,所述第一级Gain-BoostedN路径滤波器电路用于放大带内射频信号和滤除阻塞信号。
4.根据权利要求2所述的一种基于N路径滤波技术的宽带抗阻塞射频接收机,其特征在于,所述第二级差分底板N路径滤波电路利用N组共享开关MOS管和电容实现N路径滤波,同时利用2*N组开关MOS管为共享开关MOS管提供栅端和漏端偏置;所述第二级差分底板N路径滤波电路用于再次滤除阻塞信号。
5.根据权利要求2所述的一种基于N路径滤波技术的宽带抗阻塞射频接收机,其特征在于,所述第三级N路径带阻滤波混频电路在第二级输出端口接入2*N组电容开关MOS管结构和2*N组开关MOS管结构;所述第三级N路径带阻滤波混频电路以差分相减的方式消去阻塞信号,并且实现信号下变频。
6.根据权利要求1所述的一种基于N路径滤波技术的宽带抗阻塞射频接收机,其特征在于,所述基带放大器电路采用全差分结构,利用反相器作为运放的主体放大部分,电阻RF跨接在反相器输入和输出端口,可实现自偏置。
7.根据权利要求1所述的一种基于N路径滤波技术的宽带抗阻塞射频接收机,其特征在于,所述四相不交叠时钟产生电路由分频器和缓冲电路构成,分频器采用锁存器组成,缓冲电路由反相器结构级联实现。
8.根据权利要求1所述的一种基于N路径滤波技术的宽带抗阻塞射频接收机,其特征在于,所述多级N路径滤波及混频电路中的开关MOS管的栅端由四相时钟信号控制。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310288836.5A CN116318214A (zh) | 2023-03-23 | 2023-03-23 | 一种基于n路径滤波技术的宽带抗阻塞射频接收机 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310288836.5A CN116318214A (zh) | 2023-03-23 | 2023-03-23 | 一种基于n路径滤波技术的宽带抗阻塞射频接收机 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116318214A true CN116318214A (zh) | 2023-06-23 |
Family
ID=86835792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310288836.5A Pending CN116318214A (zh) | 2023-03-23 | 2023-03-23 | 一种基于n路径滤波技术的宽带抗阻塞射频接收机 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116318214A (zh) |
-
2023
- 2023-03-23 CN CN202310288836.5A patent/CN116318214A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7973603B2 (en) | Low-noise amplifier suitable for use in a television receiver | |
CN111384902B (zh) | 一种阻抗匹配频率可调的宽带接收机电路 | |
US9306777B2 (en) | Direct conversion receiver including a charge area decimation filter | |
US8503963B2 (en) | Amplifier with on-chip filter | |
US10263574B2 (en) | Radio frequency receiver | |
CN114124123B (zh) | 一种宽带集成cmos全局反馈接收机前端电路 | |
US20220052652A1 (en) | Low noise amplifier | |
Manjula et al. | Design and performance analysis of active inductor based reconfigurable regulated cascode LNA for tunable RF front end | |
Stehr et al. | A fully differential CMOS integrated 4th order reconfigurable GM-C lowpass filter for mobile communication | |
Darabi | A blocker filtering technique for wireless receivers | |
CN111384984B (zh) | 接收器和低噪声放大器 | |
JP2008270924A (ja) | 周波数変換回路および受信装置 | |
CN101106362A (zh) | 一种跨导电路模块及射频滤波器 | |
CN116318214A (zh) | 一种基于n路径滤波技术的宽带抗阻塞射频接收机 | |
Barth et al. | A double notch RF filter architecture for SAW-less GPS receivers | |
CN110719087B (zh) | 一种可重构谐波抑制复数滤波器 | |
CN108540106B (zh) | 一种电流模射频带通滤波器 | |
Deng et al. | A 0.03-3GHz Wideband Inductorless Receiver in 65nm CMOS | |
Kumari et al. | Ultra Wideband Low Noise N-path Direct Conversion Receiver for 5G-advanced and 6G Wireless System | |
Montazerolghaem et al. | A 0.5-3GHz Receiver with a Parallel Preselect Filter Achieving 120dB/dec Channel Selectivity and+ 28dBm Out-of-Band IIP3 | |
CN216565125U (zh) | 一种多模rxfe电路 | |
Chang et al. | Design of a 2.4-GHz 2.2-mW CMOS RF receiver front-end for BLE applications | |
Chen et al. | A+ 21.2 dBm out-of-band IIP3 0.2-3GHz RF front-end using impedance translation technique | |
Saha et al. | A tunable, SiGe X-band image reject mixer | |
Park et al. | A direct-conversion CMOS RF receiver reconfigurable from 2GHz to 6GHz |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |