CN116317530A - 开关电源功率因数校正电路 - Google Patents

Abstract

本发明公开了开关电源功率因数校正电路，包括校正模块，校正模块包括第一可变电容、第二电容、第一二极管、第二二极管、第三二极管、第一三极管、第二三极管、第三三极管、第四三极管、第五NMOS管、第一电感、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一运算放大器、第二运算放大器，所述第一运算放大器输出端和第一三极管集电极、第一电阻一端、第二电阻一端、第一二极管阳极连接，第一电阻另一端和电源连接，第一三极管基极和第三电阻一端连接。本发明可以提高开关电源的功率因数，降低损耗防止强脉冲电流对电网的冲击。

Description

开关电源功率因数校正电路

技术领域

本发明涉及开关电源技术领域，特别涉及开关电源功率因数校正电路。

背景技术

功率因数校正电路又称为PFC电路，作用是对电源输出的设备进行功率校正，提高利用率，另一个作用是减少对电网的干扰，在相关的技术中，一般电网的输入经整流滤波后作为设备的开关电源时，由于整流滤波电路中的大容量电容会使输入的电流波形是一个很窄的脉冲电流，并且该电流只有在交流的正负半周的波峰处才会产生，使输入电流的有效比变得很大，因此通过直接串联电感的方式损耗会较高，并且无法通过调节去改变校正的频率。

发明内容

针对上述技术问题，本发明的目的是提供开关电源功率因数校正电路，包括校正模块，所述校正模块包括第一可变电容C1、第二电容C2、第一二极管D1、第二二极管D2、第三二极管D3、第一三极管Q1、第二三极管Q2、第三三极管Q3、第四三极管Q4、第五NMOS管Q5、第一电感L1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一运算放大器U1、第二运算放大器U2，所述第一运算放大器U1输出端和第一三极管Q1集电极、第一电阻R1一端、第二电阻R2一端、第一二极管D1阳极连接，第一电阻R1另一端和电源连接，第一三极管Q1基极和第三电阻R3一端连接，第三电阻R3另一端和第四电阻R4一端、第二三极管Q2集电极、第二二极管D2阳极、第二运算放大器U2输出端连接，第二运算放大器U2反相端和第一可变电容C1一端、第五电阻R5一端、第一运算放大器U1同相端、第三三极管Q3发射极连接，第三三极管Q3集电极和电源连接，第三三极管Q3基极和第二二极管D2阴极连接，第一二极管D1阴极和第四三极管Q4基极连接，第四三极管Q4集电极和电源连接，第四三极管Q4发射极和第五NMOS管Q5栅极连接，第五NMOS管Q5漏极和第一电感L1一端、第三二极管D3阳极连接，第三二极管D3阴极和第二电容C2一端连接，第一可变电容C1另一端、第二电容C2另一端、第五NMOS管Q5源极、第五电阻R5另一端、第二三极管Q2发射极和接地端连接。

进一步的，所述校正模块还包括第一连接端子P1、第二连接端子P2、第三连接端子P3、第一输出端OUT1、第二输出端OUT2、第一输入端IN1，所述第一输入端IN1一端和整流电路连接，第一输入端IN1另一端和第一连接端子P1一端连接，第一连接端子P1另一端和第一电感L1另一端连接，第二连接端子P2一端和第一输出端OUT1连接，第二连接端子P2另一端和第二电容C2一端连接，第三连接端子P3一端和第二输出端OUT2连接，第三连接端子P3另一端和接地端连接。

进一步的，所述校正模块还包括第四二极管D4、第六电阻R6、第七电阻R7、第八电阻R8、第三运算放大器U3，所述第三运算放大器U3同相端和第四三极管Q4发射极、第八电阻R8一端连接，第三运算放大器U3输出端和第五NMOS管Q5栅极连接，第三运算放大器U3反相端和第六电阻R6一端、第七电阻R7一端连接，第七电阻R7另一端、第八电阻R8另一端和接地端连接，第六电阻R6另一端和电源连接。

进一步的，所述校正模块还包括第六NMOS管Q6、第七NMOS管Q7、第八三极管Q8，所述第六NMOS管Q6栅极和第一运算放大器U1输出端连接，第六NMOS管Q6漏极和第七NMOS管Q7漏极连接，第六NMOS管Q6源极和第一三极管Q1集电极连接，第七NMOS管Q7栅极和第二运算放大器U2输出端连接，第七NMOS管Q7源极和第二二极管D2阳极连接，第八三极管Q8发射极和电源连接，第八三极管Q8基极和第三三极管Q3集电极连接，第三三极管Q3发射极和接地端连接，第八三极管Q8集电极和第一可变电容C1一端连接。

进一步的，所述校正模块还包括第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13，所述第九电阻R9一端和电源、第十二电阻R12一端连接，第九电阻R9另一端和第一运算放大器U1反相端、第十电阻R10一端连接，第十电阻R10另一端和第二运算放大器U2同相端、第十一电阻R11一端连接，第十一电阻R11另一端和接地端连接，第十二电阻R12另一端和第六NMOS管Q6漏极、第七NMOS管Q7漏极、第十三电阻R13一端连接，第十三电阻R13另一端和接地端连接。

进一步的，所述校正模块还包括第十四电阻R14、第十五电阻R15，所述第十四电阻R14串接在第八三极管Q8发射极和第三三极管Q3集电极之间，第十五电阻R15串接在第八三极管Q8集电极和第一可变电容C1中间。

进一步的，所述校正模块还包括第十六电阻R16，所述第十六电阻R16一端和第五NMOS管Q5栅极连接，第十六电阻R16另一端和接地端连接。

进一步的，所述校正模块还包括整流电路，整流电路输入端和电源连接，输出端和第一输入端IN1连接。

本发明与现有技术相比的有益效果是：

通过少量原件将电网输入的强脉冲电流变成高速的断续电流，通过设置的后级电路对断续电流的频率进行调节，在控制MOS的关断对电网输入进行升压，防止电容高压时与电网输入不匹配带来的损耗，并避免强电流脉冲对电网的干扰。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的开关电源功率因数校正电路的结构示意图。

具体实施方式

为了使本发明的目的及优点更加清楚明白，以下结合实施例对本发明进行具体说明，应当理解，以下文字仅仅用以描述本发明的一种或几种具体的实施方式，并不对本发明具体请求的保护范围进行严格限定。

参阅附图，本发明是开关电源功率因数校正电路，包括校正模块，所述校正模块包括第一可变电容C1、第二电容C2、第一二极管D1、第二二极管D2、第三二极管D3、第一三极管Q1、第二三极管Q2、第三三极管Q3、第四三极管Q4、第五NMOS管Q5、第一电感L1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一运算放大器U1、第二运算放大器U2，所述第一运算放大器U1输出端和第一三极管Q1集电极、第一电阻R1一端、第二电阻R2一端、第一二极管D1阳极连接，第一电阻R1另一端和电源连接，第一三极管Q1基极和第三电阻R3一端连接，第三电阻R3另一端和第四电阻R4一端、第二三极管Q2集电极、第二二极管D2阳极、第二运算放大器U2输出端连接，第二运算放大器U2反相端和第一可变电容C1一端、第五电阻R5一端、第一运算放大器U1同相端、第三三极管Q3发射极连接，第三三极管Q3集电极和电源连接，第三三极管Q3基极和第二二极管D2阴极连接，第一二极管D1阴极和第四三极管Q4基极连接，第四三极管Q4集电极和电源连接，第四三极管Q4发射极和第五NMOS管Q5栅极连接，第五NMOS管Q5漏极和第一电感L1一端、第三二极管D3阳极连接，第三二极管D3阴极和第二电容C2一端连接，第一可变电容C1另一端、第二电容C2另一端、第五NMOS管Q5源极、第五电阻R5另一端、第二三极管Q2发射极和接地端连接；

第一运算放大器U1反相端和第二运算放大器U2同相端设置参考电位，初始状态第一电阻R1和第二电阻R2分压为第二三极管Q2提供偏置电压，第四电阻R4和第三电阻R3分压为第一三极管Q1提供偏置定压，上电时，第一可变电容C1处于低电位，第二运算放大器U2输出信号一路经第二二极管D2使第三三极管Q3导通，另一路经第三电阻R3使第一三极管Q1导通，第三三极管Q3导通时，其集电极电源信号使第一可变电容C1电位进行上升，随上升第二运算放大器U2输出端无信号输出，第二二极管D2通态电流使第二二极管D2电位低于第一三极管Q1基极电位，第四电阻R4端电源信号经第二二极管D2、第三三极管Q3、接地端形成回路，随后第一运算放大器U1输出信号一路经第一二极管D1使第四三极管Q4导通，另一路经第二电阻R2使第二三极管Q2导通，第四电阻R4端电源回路为第四电阻R4、第二三极管Q2到接地端，第二二极管D2截止第三三极管Q3无输出，第一可变电容C1经第五电阻R5进行泄放，第四三极管Q4导通时，第四三极管Q4集电极电源信号使第五NMOS管Q5导通，第一电感L1与接地端形成回路进行储磁，所述第一可变电容C1泄放，第一运算放大器U1输出端无信号输出，第一电阻R1端电源信号经第一二极管D1使第四三极管Q4导通，随后第一可变电容C1电位低于第二运算放大器U2同相端参考电位，第二运算放大器U2再次进行输出，第一三极管Q1导通，第一电阻R1端电源信号经第一电阻R1、第一三极管Q1到接地端行程回路，第四三极管Q4截止，第一电感L1储磁产生的高压为第二电容C2充电，通过可变电容C1的容量反馈到后级电路的方式实现调节，在第五NMOS管Q5截止时，第三二极管D3用于截流，而第五NMOS管Q5的闭断使输入的强脉冲电流变成高速的断续电流实现提高功率因数，降低损耗并避免强电流脉冲对电网的干扰。

具体地，所述校正模块还包括第一连接端子P1、第二连接端子P2、第三连接端子P3、第一输出端OUT1、第二输出端OUT2、第一输入端IN1，所述第一输入端IN1一端和整流电路连接，第一输入端IN1另一端和第一连接端子P1一端连接，第一连接端子P1另一端和第一电感L1另一端连接，第二连接端子P2一端和第一输出端OUT1连接，第二连接端子P2另一端和第二电容C2一端连接，第三连接端子P3一端和第二输出端OUT2连接，第三连接端子P3另一端和接地端连接；

第二连接端子P2、第三连接端子P3和第一输出端OUT1、第二输出端OUT2连接，用于提供直流电源，第一连接端子P1和第一输入端IN1连接，当第一输入端IN1连接的为交流电源时，在第一输入端IN1和第一连接端子P1之间连接整流电路，直流电源直接与第一输入端IN1连接。

具体地，所述校正模块还包括第四二极管D4、第六电阻R6、第七电阻R7、第八电阻R8、第三运算放大器U3，所述第三运算放大器U3同相端和第四三极管Q4发射极、第八电阻R8一端连接，第三运算放大器U3输出端和第五NMOS管Q5栅极连接，第三运算放大器U3反相端和第六电阻R6一端、第七电阻R7一端连接，第七电阻R7另一端、第八电阻R8另一端和接地端连接，第六电阻R6另一端和电源连接；

第六电阻R6和第七电阻R7分压为第三运算放大器U3反相端提供参考电位，第三运算放大器U3同相端接收第四三极管Q4发射极信号，第八电阻R8用于信号上拉，第四三极管Q4导通时，第三运算放大器U3输出使第五NMOS管Q5进行导通，第三运算放大器U3的作用用于稳定第五NMOS管Q5栅极的输入，防止第五NMOS管Q5无响应。

具体地，所述校正模块还包括第六NMOS管Q6、第七NMOS管Q7、第八三极管Q8，所述第六NMOS管Q6栅极和第一运算放大器U1输出端连接，第六NMOS管Q6漏极和第七NMOS管Q7漏极连接，第六NMOS管Q6源极和第一三极管Q1集电极连接，第七NMOS管Q7栅极和第二运算放大器U2输出端连接，第七NMOS管Q7源极和第二二极管D2阳极连接，第八三极管Q8发射极和电源连接，第八三极管Q8基极和第三三极管Q3集电极连接，第三三极管Q3发射极和接地端连接，第八三极管Q8集电极和第一可变电容C1一端连接；

第二运算放大器U2输出时，第八三极管Q8发射极电源信号经第三三极管Q3、接地端形成回路，第八三极管Q8发射极电源信号经第八三极管Q8集电极到达第一可变电容C1，使第一可变电容C1充能，防止第三三极管Q3输出的电压过低导致对第一运算放大器U1和第二运算放大器U2参考电位可输入的参考电位范围过低，当不采用第八三极管Q8时，需要将第一可变电容C1替换为大电容进行调节，保证输出频率的稳定性和可调性。

具体地，所述校正模块还包括第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13，所述第九电阻R9一端和电源、第十二电阻R12一端连接，第九电阻R9另一端和第一运算放大器U1反相端、第十电阻R10一端连接，第十电阻R10另一端和第二运算放大器U2同相端、第十一电阻R11一端连接，第十一电阻R11另一端和接地端连接，第十二电阻R12另一端和第六NMOS管Q6漏极、第七NMOS管Q7漏极、第十三电阻R13一端连接，第十三电阻R13另一端和接地端连接；

第九电阻R9、第十电阻R10、第十一电阻R11分压为第一运算放大器U1和第二运算放大器U2提供参考电位，也可通过电阻器使第一运算放大器U1和第二运算放大器U2的参考电位变为可调节的，第十二电阻R12、第十三电阻R13分压为第六NMOS管Q6和第七NMOS管Q7提供漏极电源，分压的目的是防止第一运算放大器U1和第二运算放大器U2输出时，第六NMOS管Q6和第七NMOS管Q7栅极电位达不到导通正压差。

具体地，所述校正模块还包括第十四电阻R14、第十五电阻R15，所述第十四电阻R14串接在第八三极管Q8发射极和第三三极管Q3集电极之间，第十五电阻R15串接在第八三极管Q8集电极和第一可变电容C1中间；

第十五电阻R15用于限制第八三极管Q8集电极对第一可变电容C1充电速率，第十四电阻R14用于限流。

具体地，所述校正模块还包括第十六电阻R16，所述第十六电阻R16一端和第五NMOS管Q5栅极连接，第十六电阻R16另一端和接地端连接；

第十六电阻R16用于第五NMOS管Q5内的寄生电容释放。

具体地，所述校正模块还包括整流电路，整流电路输入端和电源连接，输出端和第一输入端IN1连接；

整流电路用于实现AC-DC的转换，整流电路为全桥整流电路。

Claims (8)

1.开关电源功率因数校正电路，其特征在于，包括校正模块，所述校正模块包括第一可变电容、第二电容、第一二极管、第二二极管、第三二极管、第一三极管、第二三极管、第三三极管、第四三极管、第五NMOS管、第一电感、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一运算放大器、第二运算放大器，所述第一运算放大器输出端和第一三极管集电极、第一电阻一端、第二电阻一端、第一二极管阳极连接，第一电阻另一端和电源连接，第一三极管基极和第三电阻一端连接，第三电阻另一端和第四电阻一端、第二三极管集电极、第二二极管阳极、第二运算放大器输出端连接，第二运算放大器反相端和第一可变电容一端、第五电阻一端、第一运算放大器同相端、第三三极管发射极连接，第三三极管集电极和电源连接，第三三极管基极和第二二极管阴极连接，第一二极管阴极和第四三极管基极连接，第四三极管集电极和电源连接，第四三极管发射极和第五NMOS管栅极连接，第五NMOS管漏极和第一电感一端、第三二极管阳极连接，第三二极管阴极和第二电容一端连接，第一可变电容另一端、第二电容另一端、第五NMOS管源极、第五电阻另一端、第二三极管发射极和接地端连接。

2.根据权利要求1所述的开关电源功率因数校正电路，其特征在于，所述校正模块还包括第一连接端子、第二连接端子、第三连接端子、第一输出端、第二输出端、第一输入端，所述第一输入端一端和整流电路连接，第一输入端另一端和第一连接端子一端连接，第一连接端子另一端和第一电感另一端连接，第二连接端子一端和第一输出端连接，第二连接端子另一端和第二电容一端连接，第三连接端子一端和第二输出端连接，第三连接端子另一端和接地端连接。

3.根据权利要求1所述的开关电源功率因数校正电路，其特征在于，所述校正模块还包括第四二极管、第六电阻、第七电阻、第八电阻、第三运算放大器，所述第三运算放大器同相端和第四三极管发射极、第八电阻一端连接，第三运算放大器输出端和第五NMOS管栅极连接，第三运算放大器反相端和第六电阻一端、第七电阻一端连接，第七电阻另一端、第八电阻另一端和接地端连接，第六电阻另一端和电源连接。

4.根据权利要求1所述的开关电源功率因数校正电路，其特征在于，所述校正模块还包括第六NMOS管、第七NMOS管、第八三极管，所述第六NMOS管栅极和第一运算放大器输出端连接，第六NMOS管漏极和第七NMOS管漏极连接，第六NMOS管源极和第一三极管集电极连接，第七NMOS管栅极和第二运算放大器输出端连接，第七NMOS管源极和第二二极管阳极连接，第八三极管发射极和电源连接，第八三极管基极和第三三极管集电极连接，第三三极管发射极和接地端连接，第八三极管集电极和第一可变电容一端连接。

5.根据权利要求1所述的开关电源功率因数校正电路，其特征在于，所述校正模块还包括第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻，所述第九电阻一端和电源、第十二电阻一端连接，第九电阻另一端和第一运算放大器反相端、第十电阻一端连接，第十电阻另一端和第二运算放大器同相端、第十一电阻一端连接，第十一电阻另一端和接地端连接，第十二电阻另一端和第六NMOS管漏极、第七NMOS管漏极、第十三电阻一端连接，第十三电阻另一端和接地端连接。

6.根据权利要求4所述的开关电源功率因数校正电路，其特征在于，所述校正模块还包括第十四电阻、第十五电阻，所述第十四电阻串接在第八三极管发射极和第三三极管集电极之间，第十五电阻串接在第八三极管集电极和第一可变电容中间。

7.根据权利要求1所述的开关电源功率因数校正电路，其特征在于，所述校正模块还包括第十六电阻，所述第十六电阻一端和第五NMOS管栅极连接，第十六电阻另一端和接地端连接。

8.根据权利要求2所述的开关电源功率因数校正电路，其特征在于，所述校正模块还包括整流电路，整流电路输入端和电源连接，输出端和第一输入端连接。

Images