CN116312371A - 终端设备、存储介质、显示装置及其驱动方法、驱动芯片 - Google Patents

Abstract

本公开关于一种终端设备、存储介质、显示装置及其驱动方法、驱动芯片，涉及显示技术领域。显示装置包括阵列分布的多个子像素；所述驱动方法包括：在接收到来自图像处理装置的第n帧的图像信息时，对每一行子像素依次执行刷新动作和保持动作，以显示第n帧图像；刷新动作包括：控制子像素关闭，并根据图像信息向各子像素传输显示信息；n为正整数；保持动作包括：根据显示信息控制子像素发光，直至接收到来自图像处理装置的第n+1帧的图像信息。

Description

终端设备、存储介质、显示装置及其驱动方法、驱动芯片

技术领域

本公开涉及显示技术领域，具体而言，涉及一种终端设备、可读存储介质、显示装置、显示装置的驱动方法及显示装置的驱动芯片。

背景技术

采用发光二极管作为发光器件的显示装置已经成为手机、电视等终端设备的重要组成部分。其中，采用有机发光二极管(OLED)的显示装置应用较为广泛。目前，在使用过程中，显示装置可针对不同的画面调节刷新率，实现降频或升频，但在降频时，画面容易出现卡顿和不连续的问题。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开提供一种终端设备、可读存储介质、显示装置、显示装置的驱动方法及显示装置的驱动芯片，可实现任意刷新率显示，并可改善降低刷新率时的卡顿和画面不连续的问题。

根据本公开的一个方面，提供一种显示装置的驱动方法，所述显示装置包括阵列分布的多个子像素；所述驱动方法包括：

在接收到来自图像处理装置的第n帧的图像信息时，对每一行所述子像素依次执行刷新动作和保持动作，以显示第n帧图像；

所述刷新动作包括：控制所述子像素关闭，并根据所述图像信息向各所述子像素传输显示信息；n为正整数；

所述保持动作包括：根据所述显示信息控制所述子像素发光，直至接收到来自所述图像处理装置的第n+1帧的图像信息。

在本公开的一种示例性实施方式中，所述子像素包括像素电路以及与所述像素电路连接的发光器件；所述像素电路包括驱动晶体管、补偿晶体管、写入晶体管、第一发光控制晶体管、第二发光控制晶体管以及存储电容；

所述驱动晶体管的栅极和所述存储电容的第一极板连接；所述补偿晶体管的第一极与所述驱动晶体管的第二极连接，第二极与所述驱动晶体管的栅极连接；所述写入晶体管的第一极用于接收所述显示信息，第二极与所述驱动晶体管的第一极连接；所述第一发光控制晶体管的第一极和所述存储电容的第二极板用于接收第一电源信号，第二极与所述驱动晶体管的第一极连接；所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极连接，第二极与所述发光器件连接；

所述刷新动作包括：

在写入阶段，关闭所述第一发光控制晶体管和所述第二发光控制晶体管，导通所述写入晶体管和所述补偿晶体管，并向所述写入晶体管的第一极传输显示信息；

所述保持动作包括：

导通所述第一发光控制晶体管和所述第二发光控制晶体管，关闭所述写入晶体管和所述补偿晶体管，使所述发光器件发光。

在本公开的一种示例性实施方式中，所述像素电路还包括第一复位晶体管和第二复位晶体管；

所述第一复位晶体管的第一极用于接收第一复位信号，第二极与所述驱动晶体管的栅极和所述存储电容的第一极板连接；所述第二复位晶体管的第一极用于接收第二复位信号，第二极与所述第二发光控制晶体管的第二极连接；

所述刷新动作还包括：

在所述写入阶段之前的第一复位阶段，关闭所述补偿晶体管、所述写入晶体管、所述第一发光控制晶体管和所述第二发光控制晶体管；导通所述第一复位晶体管，并向所述第一复位晶体管的第一极传输第一复位信号，以对所述驱动晶体管的栅极和所述存储电容的第一极板复位；

在所述写入阶段之后的第二复位阶段，关闭所述补偿晶体管、所述写入晶体管、所述第一发光控制晶体管和所述第二发光控制晶体管；导通所述第二复位晶体管，并向所述第二复位晶体管的第一极传输第二复位信号，以对所述发光器件复位。

在本公开的一种示例性实施方式中，所述刷新动作还包括：

在所述第二复位阶段之后的第三复位阶段，关闭所述补偿晶体管、所述第一发光控制晶体管和所述第二发光控制晶体管；导通所述写入晶体管，并向所述写入晶体管的第一极传输第三复位信号，以对所述驱动晶体管的第一极复位；

在所述第三复位阶段之后的第四复位阶段，关闭所述补偿晶体管、所述写入晶体管、所述第一发光控制晶体管和所述第二发光控制晶体管；导通所述第二复位晶体管，并向所述第二复位晶体管的第一极传输第四复位信号，以对所述发光器件复位。

在本公开的一种示例性实施方式中，所述驱动方法还包括：

在接收到第n帧的图像信息，且对每一行所述子像素执行完所述刷新动作时，向所述图像处理装置发送TE信号，以使所述图像处理装置发送第n+1帧的图像信息；所述TE信号持续至接收到第n+1帧的图像信息。

在本公开的一种示例性实施方式中，在显示第n帧图像时，对每一行所述子像素依次执行所述刷新动作和所述保持动作的总时长为第一时长；

在显示第n+1帧图像时，对每一行所述子像素依次执行所述刷新动作和所述保持动作的总时长为第二时长；

所述第一时长小于所述第二时长。

在本公开的一种示例性实施方式中，所述第一时长和所述第二时长不大于1/120秒。

根据本公开的一个方面，提供一种显示装置的驱动芯片，所述显示装置包括阵列分布的多个子像素；所述驱动芯片被配置为执行上述任意一项所述的驱动方法。

在本公开的一种示例性实施方式中，所述驱动芯片包括：

处理电路，被配置为接收第n帧的图像信息，并根据所述图像信息生成显示信息；

执行电路，被配置为对每一行所述子像素依次执行所述刷新动作和所述保持动作，以使所述显示装置显示第n帧图像。

根据本公开的一个方面，提供一种显示装置，包括显示面板和驱动芯片，所述显示面板包括阵列分布的多个子像素，所述驱动芯片与所述子像素连接；

所述驱动芯片被配置为执行上述任意一项所述的驱动方法。

在本公开的一种示例性实施方式中，所述显示面板具有显示区和位于所述显示区外的外围区；所述子像素位于所述显示区；所述外围区具有外围电路；所述驱动芯片设于所述外围区，并通过所述外围电路与所述子像素连接。

在本公开的一种示例性实施方式中，所述驱动芯片为DDIC芯片。

根据本公开的一个方面，提供一种终端设备，包括图像处理装置和上述任意一项所述的显示装置；所述图像处理装置用于向所述驱动芯片输出图像信息。

根据本公开的一个方面，提供一种可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述任意一项所述的驱动方法。

本公开的终端设备、存储介质、显示装置及其驱动方法、驱动芯片，在执行第n帧的刷新动作时，发光器件不发光，且不能接收第n+1帧的图像信息；而执行保持动作时，发光器件持续发光。

在显示第n帧图像时，发光器件的发光状态可持续到接收到第n+1帧的图像信息，使得发光器件的发光时长与接收图像信息的频率相适应，而不是固定时长。如此一来，由于发光器件的发光时长可以随着接收图像信息的频率而变化，即与刷新率相同，使得在任意刷新率下，都可以通过上述发光时长的变化来实现图像显示；可避免在发光时长固定不变的情况下，刷新率只能是发光时长的整数倍，才能避免第n帧的刷新动作未执行完，就接收第n+1帧的图像信息。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开显示装置一实施方式的示意图。

图2为本公开终端设备一实施方式的示意图。

图3为本公开显示装置一实施方式中像素电路的原理图。

图4为本公开驱动方法一实施方式的时序图。

图5为本公开驱动方法另一实施方式的时序图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。

用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。

本文中的行方向和列方向可以是任意交叉的两个方向，当然，二者可以垂直。图1和图2中的行方向X为横向，列方向Y为纵向，二者相互垂直，但这仅为示例性说明，本领域技术人员可以知晓，随着显示面板的转动，行方向X和列方向Y的实际朝向可能发生变化。

本公开实施方式提供了一种显示装置的驱动方法，如图1和图2所示，该显示装置包括阵列分布的多个子像素101，各子像素101可沿行方向X和列方向Y排布，形成多行和多列子像素101。每个子像素101可独立发光，从而显示图像。其中至少包括发三种颜色的光线的子像素101，例如，发红光的子像素、发绿光的子像素和发蓝光的子像素。

下面对显示装置的结构进行示例性说明：

显示装置可包括显示面板100，显示面板100可至少划分为显示区AA和位于显示区AA外的外围区WA。各子像素101可位于显示区AA内。外围区WA可以是围绕显示区AA的连续或间断的环形区域，在此不对外围区WA的形状做特殊限定。

在一些实施方式中，如图2所示，外围区WA可通过至少一个柔性电路板300与一控制电路板400连接，柔性电路板300可弯折至显示面板100的背光侧，即与子像素101发光方向相反的一侧，控制电路板400可位于显示面板100的背光侧，当然，柔性电路板300也可以不进行弯折，仅起到连接外围区WA和控制电路板400的作用。在另一些实施方式中，显示面板100可为柔性显示面板，其外围区WA的部分区域可直接弯折至显示面板100的背光侧，并与控制电路板400连接，当然，也可以在不弯折的情况下与控制电路板400连接。

控制电路板400可包括图像处理装置401，柔性电路板300或显示面板100可设有驱动芯片200，图像处理装置401可与驱动芯片200连接，并可向驱动芯片200传输图像信息MI，驱动芯片200可根据图像信息MI生成显示信息，并基于显示信息控制显示面板100的子像素101发光，以显示图像。

如图1和图2所示，显示面板100可包括驱动背板和多个发光器件LD，驱动背板具有驱动电路，驱动电路可包括位于显示区AA的像素电路PC和位于外围区WA的外围电路。

各发光器件LD可设于驱动背板一侧且位于显示区AA内，且发光器件LD可包括沿远离驱动背板的方向堆叠的第一电极、发光层和第二电极。发光器件LD可以是OLED(有机发光二极管)，当然，也可以是Micro LED(微米发光二极管)和Mini LED(次毫米发光二极管)，还可以是QLED(量子点二极管)等发光器件。

一子像素101可包括像素电路PC和发光器件LD，像素电路PC可与发光器件LD的第一电极连接，其中：像素电路PC可包括多个晶体管，还可以包括电容，其可以是3T1C、7T1C等像素电路，nTmC表示一个像素电路PC包括n个晶体管(用字母“T”表示)和m个电容(用字母“C”表示)。

如图3所示，以7T1C结构的像素电路PC为例，其可包括第一复位晶体管T1、补偿晶体管T2、驱动晶体管T3、写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、第二复位晶体管T7和存储电容Cst，各晶体管均包括栅极、第一极和第二极，通过向栅极施加控制信号可使第一极和第二极导通或关断。存储电容Cst可包括交叠的第一极板和第二极板；其中：

如图3所示，第一发光控制晶体管T5的栅极用于输入发光控制信号EM，第一极用于输入第一电源信号VDD，第二极与驱动晶体管T3的第一极连接。驱动晶体管T3的栅极连接至第一节点N1，第二极与第二发光控制晶体管T6的第一极连接于第二节点N2，第二发光控制晶体管T6的第二极与一发光器件LD的第一电极至第四节点N4，第二发光控制晶体管T6的栅极用于输入发光控制信号EM。发光器件LD的第二电极用于输入第二电源信号VSS。

第一复位晶体管T1的栅极用于输入第一复位控制信号RE1，第一极用于输入第一复位信号VI1，第二极与驱动晶体管T3的栅极连接。

写入晶体管T4的栅极用于输入第一扫描信号Gate1，第一极用于输入数据信号DA，第二极与驱动晶体管T3的第一极和第一发光控制晶体管T5的第二极连接至第三节点N3。

补偿晶体管T2的栅极用于输入第二扫描信号Gate2，第一极连接至第二节点N2，第二极连接至第一节点N1，从而连接驱动晶体管T3的第二极和栅极。

第二复位晶体管T7的栅极用于输入第二复位控制信号RE2，第一极用于输入第二复位信号VI2，第二极连接至第四节点N4，即与发光器件的第一电极和驱动晶体管T3的第二极连接。

存储电容Cst的第一极板用于输入第一电源信号VDD，第二极板连接至第一节点N1，从而驱动晶体管T3的栅极连接。

如图4和图5所示，下面对上述像素电路PC的工作原理进行说明：

在第一复位阶段：通过第一复位控制信号RE1使第一复位晶体管T1导通，向第一节点N1写入第一复位信号VI1。可对驱动晶体管T3的栅极进行复位。

在写入阶段：通过第一扫描信号Gate1和第二扫描信号Gate2使写入晶体管T4和补偿晶体管T2导通，其它晶体管关闭；经过第三节点N3和第二节点N2向第一节点N1写入数据信号DA，直至电位达到Vdata+vth，其中Vdata为数据信号DA的电压，Vth为驱动晶体管T3的阈值电压。第一扫描信号Gate1和第二扫描信号Gate2可以是同一信号，也可以是同步的两个信号。

在第二复位阶段：关闭补偿晶体管T2、写入晶体管T4、第一发光控制晶体管T5和第二发光控制晶体管T6。同时，通过第二复位控制信号RE2导通第二复位晶体管T7，并向第二复位晶体管T7的第一极传输第二复位信号VI2，以对发光器件复位。

在发光阶段：通过发光控制信号EM使第一发光控制晶体管T5和第二发光控制晶体管T6导通，关闭其它晶体管；驱动晶体管T3在存储电容Cst存储的电压Vdata+Vth和第一电源信号VDD的作用下导通，在第一电源信号VDD和第二电源信号VSS的作用下，发光器件LD发光。在此过程中，驱动晶体管T3的第一极作为源极，第二极作为漏极。

进一步的，如图5所示，在本公开的一些实施方式中，在第二复位阶段之后，发光阶段之前，还包括第三复位阶段和第四复位阶段，第四复位阶段位于第三复位阶段以后，发光阶段以前；其中：

在第三复位阶段：关闭补偿晶体管T2、第一发光控制晶体管T5和第二发光控制晶体管T6；通过第三复位控制信号RE3导通写入晶体管T4，并向写入晶体管T4的第一极传输第三复位信号，以对驱动晶体管T3的第一极复位，即对第二节点N2复位。在写入数据信号后，及时消除信号残留，有利于消除残像和闪烁。

在第四复位阶段，关闭补偿晶体管T2、写入晶体管T4、第一发光控制晶体管T5和第二发光控制晶体管T6；通过第四复位控制信号RE4导通第二复位晶体管T7，并向第二复位晶体管T7的第一极传输第四复位信号，以对发光器件复位。可对发光器件进行两次复位，有利于消除残像和闪烁。

当然，在本公开的一些实施方式中，也可以没有上述的第一至第四复位阶段中的任意一个或多个，只要有写入阶段和发光阶段即可。

此外，为了提高工作效率，第m-1行像素电路的第二扫描信号Gate2可作为第m行像素电路的第一复位控制信号RE1，在第m-1行写入数据信号的同时，使第m行像素电路开始第一复位阶段。另外，第m行像素电路的第二复位控制信号RE2可作为第m+1行像素电路的第一扫描信号Gate1，在第m行像素电路处于第二复位阶段的同时，使第m+1行像素电路开始写入数据信号的写入。m为大于1的正整数。

上述像素电路PC的各晶体管均可以采用多晶体硅晶体管，即晶体管的沟道为多晶硅，例如P型低温多晶硅晶体管或N型低温多晶硅晶体管。当然，也可以采用金属氧化物晶体管，即晶体管的沟道为铟镓锌氧化物等金属氧化物。其中，P型低温多晶硅晶体管可在向其栅极输入高电平时关断，在输入低电平信号时导通；N型低温多晶硅晶体管可在向其栅极输入低电平时关断，在输入高电平信号时导通。金属氧化物晶体管可为N型金属氧化物晶体管，其可在栅极输入高电平时导通，低电平时关断。

在本公开的一些实施方式中，上述的7T1C结构的像素电路PC可采用LTPO(LTPS+Oxide)技术，具体而言，驱动晶体管T3、写入晶体管T4、第二复位晶体管T7、第一发光控制晶体管T5和第二发光控制晶体管T6可以采用P型低温多晶硅晶体管；第一复位晶体管T1和补偿晶体管T2则可以采用N型金属氧化物晶体管。由于P型低温多晶硅晶体管具有较高的载流子迁移率，从而有利于实现高分辨率、高反应速度、高像素密度、高开口率的显示面板，以便获得较高的载流子迁移率，提高响应速度。同时，通过N型金属氧化物晶体管可降低漏电。

显示面板100的外围电路至少可包括栅极驱动电路和发光控制电路，驱动芯片200可通过栅极驱动电路和发光发光控制电路，其中：

栅极驱动电路可包括多个级联的栅移位寄存器单元，可用于提供第一复位控制信号RE1、第二复位控制信号RE2、第一扫描信号Gate1和第二扫描信号Gate2，从而控制第一复位晶体管T1、第二复位晶体管T7、写入晶体管T4和补偿晶体管T2的导通和关闭时序。该栅移位寄存器单元可包括多个晶体管和电容，其结构可以是8T2C等结构，在此不做特殊限定。

对于级联的栅移位寄存器单元，第一级栅移位寄存器单元接收输入信号GSTV，而其它栅移位寄存器单元将上一级栅移位寄存器单元的输出信号作为输入信号，由此实现移位输出，以用于对显示区AA的像素电路PC进行逐行扫描。

发光控制电路包括级联的多个发光移位寄存器单元，发光移位寄存器单元的结构和工作原理与栅移位寄存器单元相似，其可输出发光控制信号EM，从而控制各行像素电路PC的发光控制晶体管(第一发光控制晶体管T5和第二发光控制晶体管T6依次导通和关闭。发光移位寄存器单元的具体结构在此不做特殊限定。

对于级联的发光移位寄存器单元，第一级发光移位寄存器单元接收输入信号ESTV，而其它发光移位寄存器单元将上一级发光移位寄存器单元的输出信号作为输入信号，由此实现移位输出，以用于对显示区的像素电路PC进行逐行扫描。

需要说明的是，对于采用LTPO(LTPS+Oxide)的7T1C结构的像素电路PC而言，第一复位控制信号RE1和第二扫描信号Gate2控制的是N型金属氧化物晶体管，第二复位控制信号RE2、第一扫描信号Gate1和发光控制信号EM控制的是P型低温多晶硅晶体管，因此，可通过不同的栅移位寄存器单元，输出信号GSTV可包括驱动N型金属氧化物晶体管的输入信号N-GSTV和驱动P型低温多晶硅晶体管的输入信号P-GSTV。

此外，数据信号可由多个数据线向其连接的像素电路PC的写入晶体管T4输入，一数据线可连接一列像素电路PC。

驱动芯片200在接收到图像处理装置401发送的第n帧的图像信息MI后，可生成显示信息，并提供给外围电路，从而通过像素电路PC控制发光器件发光。显示信息可包括输入信号P-GSTV号、输入信号N-GSTV和输入信号ESTV，还可包括数据信号。当然，数据信号也可有其他芯片或电路提供。

进一步的，显示面板还可包括覆盖各发光器件LD的封装层，其可采用薄膜封装的方式。例如，在一些实施方式中，封装层可包括第一无机层、有机层和第二无机层，其中：第一无机层可覆盖各个发光器件，即第一无机层可覆盖于第二电极远离衬底SU的表面。第一无机层和第二无机层的材料可以包括氮化硅、氧化硅等无机绝缘材料。有机层可设于第一无机层远离驱动背板的表面，且可通过位于外围区WA的阻挡坝将有机层的边界限定于第一无机层的边界的内侧，有机层的材料可采用树脂等有机材质。

显示面板还可以包括设置在封装层远离驱动背板的一侧的触控层，触控层可采用自容或互容式结构，也可以采用电阻式结构，以互容式结构为例，触控层可包括多个第一触控电极和第二触控电极，第一触控电极和第二触控电极之间绝缘，且可以产生电容；在触控时，可向第一触控电极输入驱动信号，并检测第二触控电极的感应信号，若存在手指或其他物体的触摸，则触摸区域的电容发生变化，从而可根据感应信号的变化，确定触控位置。

下面基于上文中的显示装置对其驱动方法进行详细说明：

如图2所示，控制电路板400可通过图像处理装置401从第1帧开始依次输出图像信息MI，以第n帧的图像信息MI为例，驱动芯片200接收到第n帧图像信息MI时，可根据图像信息MI生成输入信号P-GSTV号、输入信号N-GSTV和输入信号ESTV，并提供给显示面板的外围电路，还可生成数据信号，并提供给像素电路PC，外围电路的栅极驱动电路和发光控制电路可基于输入信号对各行像素电路PC进行扫描(控制像素电路PC中部分晶体管的导通和关闭)，为每一行的每个像素电路PC实现数据信号的写入，通过数据信号的大小控制各发光器件LD发光的亮度。

在一些实施方式中，像素电路PC采用LTPO技术的7T1C结构，可根据图像信息MI生成显示信息，显示信息可包括输入信号P-GSTV号、输入信号N-GSTV和输入信号ESTV；其中，输入信号P-GSTV号可作为控制写入晶体管T4和第二复位晶体管T7的栅极驱动电路的输入信号；输入信号N-GSTV可作为控制第一复位晶体管T1和补偿晶体管T2的栅极驱动电路的输入信号；输入信号ESTV可作为第一发光控制晶体管T5和第二发光控制晶体管T6的栅极驱动电路的输入信号；由此，可控制第一复位晶体管T1、补偿晶体管T2、写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6和第二复位晶体管T7关闭和导通的时序。同时，显示信息还可包括数据信号，数据信号可通过数据线传输给写入晶体管T4的第一极，通过数据信号的大小控制各发光器件发光的亮度。

图像处理装置401可以一定的频率输出一次图像信息MI，显示装置可显示一帧图像，实现一次图像的刷新。较高的刷新率会使动态画面更加流畅、清晰，不易出现掉帧等问题，但功耗较高；对于展示二维码等静态画面时，则可采用较低的刷新率，降低功耗。因此，需要对显示装置实现刷新率的动态调节，实现刷新率的升高或降低，在保证画质的基础上，降低功耗，延长显示装置寿命。在一些实施方式中，数据信号DA的写入以及通过第一复位信号VI1和第二复位信号VI2进行复位，均需要在发光器件LD未发光的时候进行，也就是说，需要在第一发光控制晶体管T5和第二发光控制晶体管T6关闭的情况下进行。

如图4和图5所示，在一些实施方式中，在接收到来自图像处理装置401的第n帧的图像信息MI时，对每一行子像素101依次执行刷新动作和保持动作，以显示第n帧图像；

刷新动作包括：控制子像素101关闭，并根据图像信息MI向各子像素101传输显示信息；n为正整数；刷新动作可包括上文中的第一至第四复位阶段以及写入阶段，当然，对于没有复位晶体管的像素电路PC而言，可不包括各复位阶段。

保持动作包括：根据显示信息控制子像素101发光。保持动作可包括上文中的发光阶段。进一步的，在任意刷新率下，发光器件的发光时长可保持固定不变，例如，上文中控制第一、第二发光控制晶体管的发光控制信号EM在输出高电平时，第一、第二发光控制晶体管导通，而输出相邻两个高电平信号的时间恒定，使得发光器件的发光时长固定不变，只是亮度可调。当然，这里所提及的固定不变并非绝对的固定，考虑到测量和信号传输的误差等因素，发光器件的发光时长可能会有一定程度的波动，但仍属于本实施方式中的固定不变。

进一步的，在本公开的一些实施方式中，在根据第n帧的显示信息执行刷新动作时，若接收到第n+1帧的图像信息MI，并生成显示信息，则会发生冲突，为了避免该情况，可通过TE(Tear Effect，撕裂效应)信号确保执行第n帧的刷新动作时，不会接收到第n+1帧的图像信息MI。举例而言，图像显示装置仅在接收到驱动芯片200发出的TE信号时，才会发出图像信息MI，而驱动芯片200在执行刷新动作时，不发出TE信号，仅在执行保持动作时，发出TE信号，此时，刷新动作已结束，可以接收下一帧的图像信息MI。在一些实施方式中，TE信号可为高电平信号，在低电平时，图像显示装置不输出图像信息MI，在高电平时输出图像信息MI；每个TE信号的时长相同，即高电平持续的时间相同。

在需要调节刷新率时，无论是升高还是降低，驱动芯片200都要避免在执行刷新动作期间读取图像信息MI，而发光器件的发光时长是固定的，即发光控制信号的频率是固定，例如，发光控制信号为高电平，关闭第一、第二发光控制晶体管，使发光器件关闭，高电平的频率即为发光控制信号的频率。如此一来，刷新率就需要受到发光控制信号的频率的限制，只能是发光控制信号的频率的整数倍，才能确保刷新动作期间不会接收到下一帧的图像信息MI，例如，显示装置的最大刷新率为120Hz，只能以整数倍降频，即120Hz/k，k为大于1的正整数，降频后的刷新率可以是60Hz、40Hz等。在降频时，只能以最大刷新率为基准，成整数倍降频，使得刷新率只能在若干离散的数值之间切换，可选择的刷新率较少，难以满足画面的需要；同时，由于刷新率只能是发光控制信号的频率的整数倍，画面容易出现卡顿或者不连续的问题。

针对上述实施方式的问题，发明人提供了实现任意刷新率显示，切能改善降频显示时出现的卡顿和不连续的其它实施方式，下面进行详细说明：

显示装置的结构以及像素电路PC、外围电路和发光器件LD等的工作原理，可与上文实施方式中显示装置相同，在此不再详述。

针对驱动方法，其主要实现方式，还是在接收到来自图像处理装置401的第n帧的图像信息MI时，对每一行所述子像素101依次执行刷新动作和保持动作，以显示第n帧图像。同时，刷新动作包括：控制所述子像素101关闭，并根据图像信息MI向各子像素101传输显示信息；n为正整数。

如图4和图5所示，保持动作可包括：根据显示信息控制子像素101发光，直至接收到来自图像处理装置401的第n+1帧的图像信息MI。使得在接收到第n+1帧的图像信息MI，子像素101保持发光状态，在接收到第n+1帧的图像信息MI后，再关闭，也就是说，子像素101的发光时长并非固定不变，而是适应接收图像信息MI的频率，即适应刷新率而变化。若刷新率降低，则子像素101发光的时长相应增加，若刷新率升高，则子像素101发光的时长缩短，确保不在刷新动作期间接收图像信息MI，从而防止数据冲突。同时，刷新率可以不再以整数倍的方式变化，而是可以任意刷新率实现显示，可适应不同画面的需求，改善画面的卡顿和不连续的问题。

进一步的，基于上文实施方式中的像素电路PC的工作原理，如图4所示，在一些实施方式中，刷新动作可包括上文实施方式中的第一复位阶段、写入阶段、第二复位阶段，而不设置第三复位阶段和第四复位阶段；各阶段对晶体管的控制在此不再详述。

如图5所示，在另一些实施方式中，刷新动作可包括上文实施方式中的第一复位阶段、写入阶段、第二复位阶段、第三复位阶段和第四复位阶段，各阶段对晶体管的控制在此不再详述。

如图4和图5所示，保持动作可包括发光阶段，在发光阶段中，可通过发光控制信号EM控制子像素101的发光时长，举例而言，以7T1C结构的像素电路PC为例，可通过发光控制信号EM(低电平时)使第一发光控制晶体管和第二发光控制晶体管导通。同时，通过第一扫描信号Gate1(低电平时)关闭写入晶体管T4，并通过第二扫描信号Gate2(低电平时)关闭补偿晶体管T2。由此，可使发光器件持续发光，在此过程中，可通过发光控制信号EM维持低电平的时长来限定发光阶段的时长，相应的，可通过发光控制信号EM维持高电平的时长限制刷新阶动作的长度。当然，无论刷新率是否变化，刷新动作的时长可以不变，仅调节保持动作的时长即可。

进一步的，如图4和图5所示，在一些实施方式中，对每一行子像素101执行完刷新动作时，可向图像处理装置401发送TE信号，以使图像处理装置401发送第n+1帧的图像信息MI。TE信号可持续至接收到第n+1帧的图像信息MI。在刷新率变化时，刷新动作的时长不变，而保持动作的时长变化，也就是说，不能接收图像信息MI的时长不变，可接收图像信息MI的时长变化，相应的，TE信号的高电平和低电平的时长也会发生变化，以向图像处理装置401发出高电平信号表示可接收图像信息MI为例，随着刷新率的降低，发光器件发光时长增大，TE信号的高电平的时长也增加，在接收到图像信息MI后，高电平变为低电平，开始刷新动作，不再接收新的图形信息。

以显示装置在第n帧和第n+1帧实现降频(刷新率降低)显示为例，在显示第n帧图像时，对每一行子像素101依次执行上述的刷新动作和保持动作，该两个动作的总时长为第一时长。在显示第n+1帧图像时，对每一行子像素101依次执行刷新动作和保持动作，该两个动作的总时长为第二时长。其中，第n+1帧图像中，发光器件的发光时长大于第n帧的发光器件的发光时长，以使第一时长小于第二时长，显示第n帧图像时的刷新率大于显示第n+1帧时的刷新率，例如，显示第n帧图像的刷新率是120Hz，第一时长为1/120秒，显示第n+1帧图像的刷新率是75Hz，,第二时长为(1/120)+0.005秒；或者，显示第n+1帧图像的刷新率是55Hz，第二时长为(1/120)+0.0098秒。

显示任意一帧时，刷新动作和保持动作的总时长(例如上述的第一时长和第二时长)可用(1/T)+t表示，T为显示装置的最大刷新率，其可为120Hz，第一时长和第二时长不大于1/120秒。当然，最大刷新率也可以是小于120Hz或大于Hz，在此不做特殊限定。

需要说明的是，尽管在附图中以特定顺序描述了本公开中驱动方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

本公开还提供了一种显示装置的驱动芯片200，如图1所示，该显示装置001包括阵列分布的多个子像素101，其结构已在上文的实施方式中进行了详细说明，在此不再详述。驱动芯片200可被配置为执行上文任意实施方式的驱动方法。

在本公开的一些实施方式中，驱动芯片200包括处理电路和执行电路，其中：

处理电路可被配置为接收第n帧的图像信息MI，并根据图像信息MI生成显示信息。即处理电路可接收图像信息MI，并根据图像信息MI生成驱动外围电路的输入信号(例如，ESTV、N-GSTV、P-GSTV)，还可以生成数据信号。同时，处理电路可通过MIPI接口或其他接口与图像处理装置401通信。此外，

执行电路可被配置为对每一行子像素101依次执行刷新动作和保持动作，以使显示装置显示第n帧图像。刷新动作和保持动作的具体内容已在上文中进行了详细说明，在此不再详述。

TE信号可由处理电路或执行电路向图像处理装置401发出。

在本公开的一些实施方式中，驱动芯片200为DDIC芯片，其不仅可以实现显示功能，即执行刷新动作和保持动作，还可以用于实现触控功能，通过驱动芯片200可向触控层输出驱动信号，并接收触控层反馈的感应信号，通过感应信号可确定触控位置，实现触控功能。当然，显示和触控功能也可以通过不同的芯片实现。

如图1所示，本公开还提供一种显示装置，其可包括显示面板和驱动芯片200，显示面板100和驱动芯片200的结构已在上文的实施方式中进行了详细说明，在此不再详述。驱动芯片200可被配置为执行上文任意实施方式的驱动方法。

驱动芯片200可直接绑定于显示面板100上，并位于外围区WA，且可通过外围电路与子像素101连接。当然，驱动芯片200也可以设于连接控制电路板400和显示面板100的柔性电路板300上。

如图2所示，本公开还提供了一种终端设备，包括图像处理装置401和显示装置001，其中：

图像处理装置401可根据接收到的初始信息通过渲染等方式生成图像信息MI，并向显示装置的驱动芯片200输出图像信息MI。图像处理装置401可以是GPU(GraphicsProcessing Unit，图像处理器)，当然，也可以是其它电路或芯片。图像处理装置401可设于控制电路板400上，该控制电路板400可为终端设备的主板，其上还可设有中央处理器和存储器等其它器件和电路。

举例而言，图像处理装置401可在检测到TE信号处于高电平，或者检测到高电平的上升沿后，以一定的刷新率输出图像信息MI(并非在检测到高电平后立即输出)，且在TE信号处于低电平时，不输出图像信息MI。驱动芯片200则可以通过执行上文中的驱动方法，实现任意刷新率的显示，在此不再详述驱动方法的具体内容和有益效果。

本公开还提供了一种可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现驱动方法。

通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以程序产品的形式体现出来，该程序产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、移动终端、或者网络设备等)执行根据本公开实施方式的图像生成方法。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (14)

1.一种显示装置的驱动方法，其特征在于，所述显示装置包括阵列分布的多个子像素；所述驱动方法包括：

在接收到来自图像处理装置的第n帧的图像信息时，对每一行所述子像素依次执行刷新动作和保持动作，以显示第n帧图像；

所述刷新动作包括：控制所述子像素关闭，并根据所述图像信息向各所述子像素传输显示信息；n为正整数；

所述保持动作包括：根据所述显示信息控制所述子像素发光，直至接收到来自所述图像处理装置的第n+1帧的图像信息。

2.根据权利要求1所述的驱动方法，其特征在于，所述子像素包括像素电路以及与所述像素电路连接的发光器件；所述像素电路包括驱动晶体管、补偿晶体管、写入晶体管、第一发光控制晶体管、第二发光控制晶体管以及存储电容；

所述驱动晶体管的栅极和所述存储电容的第一极板连接；所述补偿晶体管的第一极与所述驱动晶体管的第二极连接，第二极与所述驱动晶体管的栅极连接；所述写入晶体管的第一极用于接收所述显示信息，第二极与所述驱动晶体管的第一极连接；所述第一发光控制晶体管的第一极和所述存储电容的第二极板用于接收第一电源信号，第二极与所述驱动晶体管的第一极连接；所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极连接，第二极与所述发光器件连接；

所述刷新动作包括：

在写入阶段，关闭所述第一发光控制晶体管和所述第二发光控制晶体管，导通所述写入晶体管和所述补偿晶体管，并向所述写入晶体管的第一极传输显示信息；

所述保持动作包括：

导通所述第一发光控制晶体管和所述第二发光控制晶体管，关闭所述写入晶体管和所述补偿晶体管，使所述发光器件发光。

3.根据权利要求2所述的驱动方法，其特征在于，所述像素电路还包括第一复位晶体管和第二复位晶体管；

所述第一复位晶体管的第一极用于接收第一复位信号，第二极与所述驱动晶体管的栅极和所述存储电容的第一极板连接；所述第二复位晶体管的第一极用于接收第二复位信号，第二极与所述第二发光控制晶体管的第二极连接；

所述刷新动作还包括：

在所述写入阶段之前的第一复位阶段，关闭所述补偿晶体管、所述写入晶体管、所述第一发光控制晶体管和所述第二发光控制晶体管；导通所述第一复位晶体管，并向所述第一复位晶体管的第一极传输第一复位信号，以对所述驱动晶体管的栅极和所述存储电容的第一极板复位；

在所述写入阶段之后的第二复位阶段，关闭所述补偿晶体管、所述写入晶体管、所述第一发光控制晶体管和所述第二发光控制晶体管；导通所述第二复位晶体管，并向所述第二复位晶体管的第一极传输第二复位信号，以对所述发光器件复位。

4.根据权利要求3所述的驱动方法，其特征在于，所述刷新动作还包括：

在所述第二复位阶段之后的第三复位阶段，关闭所述补偿晶体管、所述第一发光控制晶体管和所述第二发光控制晶体管；导通所述写入晶体管，并向所述写入晶体管的第一极传输第三复位信号，以对所述驱动晶体管的第一极复位；

在所述第三复位阶段之后的第四复位阶段，关闭所述补偿晶体管、所述写入晶体管、所述第一发光控制晶体管和所述第二发光控制晶体管；导通所述第二复位晶体管，并向所述第二复位晶体管的第一极传输第四复位信号，以对所述发光器件复位。

5.根据权利要求1所述的驱动方法，其特征在于，所述驱动方法还包括：

在接收到第n帧的图像信息，且对每一行所述子像素执行完所述刷新动作时，向所述图像处理装置发送TE信号，以使所述图像处理装置发送第n+1帧的图像信息；所述TE信号持续至接收到第n+1帧的图像信息。

6.根据权利要求1所述的驱动方法，其特征在于，在显示第n帧图像时，对每一行所述子像素依次执行所述刷新动作和所述保持动作的总时长为第一时长；

在显示第n+1帧图像时，对每一行所述子像素依次执行所述刷新动作和所述保持动作的总时长为第二时长；

所述第一时长小于所述第二时长。

7.根据权利要求6所述的驱动方法，其特征在于，所述第一时长和所述第二时长不大于1/120秒。

8.一种显示装置的驱动芯片，其特征在于，所述显示装置包括阵列分布的多个子像素；所述驱动芯片被配置为执行权利要求1-7任一项所述的驱动方法。

9.根据权利要求8所述的驱动芯片，其特征在于，所述驱动芯片包括：

处理电路，被配置为接收第n帧的图像信息，并根据所述图像信息生成显示信息；

执行电路，被配置为对每一行所述子像素依次执行所述刷新动作和所述保持动作，以使所述显示装置显示第n帧图像。

10.一种显示装置，其特征在于，包括显示面板和驱动芯片，所述显示面板包括阵列分布的多个子像素，所述驱动芯片与所述子像素连接；

所述驱动芯片被配置为执行权利要求1-7任一项所述的驱动方法。

11.根据权利要求10所述的显示装置，其特征在于，所述显示面板具有显示区和位于所述显示区外的外围区；所述子像素位于所述显示区；所述外围区具有外围电路；所述驱动芯片设于所述外围区，并通过所述外围电路与所述子像素连接。

12.根据权利要求10所述的显示装置，其特征在于，所述驱动芯片为DDIC芯片。

13.一种终端设备，其特征在于，包括图像处理装置和权利要求10-12任一项所述的显示装置；所述图像处理装置用于向所述驱动芯片输出图像信息。

14.一种可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-7任一项所述的驱动方法。

Images