CN116306427A - 一种基于fpga的曲线插值方法 - Google Patents

一种基于fpga的曲线插值方法 Download PDF

Info

Publication number
CN116306427A
CN116306427A CN202310171918.1A CN202310171918A CN116306427A CN 116306427 A CN116306427 A CN 116306427A CN 202310171918 A CN202310171918 A CN 202310171918A CN 116306427 A CN116306427 A CN 116306427A
Authority
CN
China
Prior art keywords
segmentation
coordinate
fpga
curve interpolation
coordinates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310171918.1A
Other languages
English (en)
Inventor
莫卓文
林佑昇
姜涛
郑汉武
郑林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Suijing Semiconductor Co ltd
Original Assignee
Shenzhen Suijing Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Suijing Semiconductor Co ltd filed Critical Shenzhen Suijing Semiconductor Co ltd
Priority to CN202310171918.1A priority Critical patent/CN116306427A/zh
Publication of CN116306427A publication Critical patent/CN116306427A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Image Generation (AREA)

Abstract

本发明公开了一种基于FPGA的曲线插值方法、装置、电子设备，方法具体包括：确定第一坐标和第二坐标，对所述第一坐标和所述第二坐标进行分段操作得到分段结果，对所述分段结果进行曲线插值操作，得到基于FPGA的曲线插值结果。本发明通过提出简易且易实现的基于FPGA的曲线插值方法，解决了FPGA领域中的代码编写难度大和指数对应的Verilog语言代码在综合软件中无法综合的问题，适用于FPGA领域的曲线插值设计，可广泛应用于数字芯片设计技术领域。

Description

一种基于FPGA的曲线插值方法
技术领域
本发明涉及数字芯片设计技术领域，尤其是一种基于FPGA的曲线插值方法。
背景技术
在数学领域中，如果需要实现在两点之间插入多个点，最终由于点数较多而形成一条线，可以有很多种算法公式去实现它。两个点之间的插值方法有三种：常数插值、线性插值和曲线插值。常数插值:在已经知道两点(两点相等)的情况下，在两点之间插入于两点相等的值，最终插入的点数足够多而形成水平线段。线性插值：在已经知道两点坐标的情况下，计算出两点呈线性关系的斜率和常数，通过线性公式在两点之间进行插值，最终插入的点数足够多而形成的线段与插值两点呈线性关系(倾斜直线)。曲线插值：在已经知道两点的情况下，通过一些数学算法公式(如指数插值)进行插值，最终插入的点数足够多而形成的线与插值两点呈曲线关系(曲线)。
在FPGA领域中(FPGA领域：属于数字芯片设计领域，设计使用一种硬件描述语言Verilog，是用于芯片设计的一种计算机语言，类似于C语言)，涉及的设计流程有代码编写、代码综合(代码综合是通过电子设计自动化软件把Verilog代码转化成电路的一个流程)等等步骤，常数插值和线性插值比较容易实现，但是由于Verilog语言规则和软件综合规则，因此当需要在FPGA领域中设计一条曲线时，绝大多数数学领域的算法公式都无法合适地应用于FPGA领域中。
现有的曲线插值方法中，具有以下问题：
1、埃米尔特插值算法结构过于复杂，对应于FPGA领域中的代码编写难度巨大；
2、指数插值算法的算法实现较为简单，但是不是所有的Verilog代码都可以转化为芯片设计领域中的门级电路，因此，指数对应的Verilog语言代码在综合软件中无法综合，指数插值方法在FPGA领域中无法使用，无法利用其实现曲线插值。
发明内容
有鉴于此，本发明实施例提供一种简易且易实现的基于FPGA的曲线插值方法。
一方面，本发明实施例提供了一种基于FPGA的曲线插值方法，包括：
确定第一坐标和第二坐标；
对所述第一坐标和所述第二坐标进行分段操作得到分段结果；
对所述分段结果进行曲线插值操作，得到基于FPGA的曲线插值结果。
可选地，所述对所述第一坐标和所述第二坐标进行分段操作得到分段结果，包括：
所述分段操作包括第一分段操作和第二分段操作；
对所述第一坐标和所述第二坐标确定的横轴线段进行第一分段操作，得到分段结果的横坐标；
对所述第一坐标和所述第二坐标确定的纵轴线段进行第二分段操作，得到分段结果的纵坐标。
可选地，所述对所述第一坐标和所述第二坐标确定的横轴线段进行第一分段操作，包括：
对所述横轴线段进行均等分的第一分段操作。
可选地，所述对所述第一坐标和所述第二坐标确定的纵轴线段进行第二分段操作，包括：
计算所述第一坐标和所述第二坐标的纵坐标之间的差值；
将所述差值除以2的正数次幂完成第二分段操作。
可选地，所述对所述分段结果进行曲线插值操作，得到基于FPGA的曲线插值结果，包括：
确定线性公式；
确定分段数量；
根据所述分段数量，通过所述线性公式对分段操作后的线段之间的点进行插值操作，得到基于FPGA的曲线插值结果。
可选地，所述确定分段数量这一步骤中，所述分段数量为2的正数次幂。
可选地，所述确定线性公式这一步骤中，所述线性公式为y＝kx+b；
其中，y为分段后过相邻两点直线上点的纵坐标，k为分段后过相邻两点直线的斜率，x为分段后过相邻两点直线上点的横坐标。
另一方面，本发明实施例还提供了一种基于FPGA的曲线插值装置，包括：
分段模块，用于确定第一坐标和第二坐标；对所述第一坐标和所述第二坐标进行分段操作得到分段结果；
插值模块，用于对所述分段进行曲线插值操作，得到基于FPGA的曲线插值结果。
另一方面，本发明实施例还提供了一种电子设备，包括处理器以及存储器；
所述存储器用于存储程序；
所述处理器执行所述程序实现上述基于FPGA的曲线插值的方法。
另一方面，本发明实施例还提供了一种计算机可读存储介质，所述存储介质存储有程序，所述程序被处理器执行实现上述基于FPGA的曲线插值的方法。
本发明实施例还公开了一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，该计算机指令存储在计算机可读存储介质中。计算机设备的处理器可以从计算机可读存储介质读取该计算机指令，处理器执行该计算机指令，使得该计算机设备执行前面的方法。
本发明的实施例至少包括以下有益成果：本发明实施例首先确定需要进行曲线插值的两个点的坐标，然后对两个点进行分段操作，本发明实施例的分段操作简单易实现，解决了因数学公式繁杂而无法编写合适的FPGA代码的问题，对代码编写十分友好；最后将分段后的结果进行基于FPGA的曲线插值，完成了FPGA的曲线插值，弥补了FPGA领域曲线插值的空缺，又能在芯片设计领域中进行综合。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的基于FPGA的曲线插值方法的流程图；
图2是本发明实施例提供的分段操作的步骤流程图；
图3是本发明实施例提供的插值操作的步骤流程图；
图4是本发明实施例提供的分段数量为4的坐标示意图；
图5是本发明实施例提供的基于FPGA的曲线插值装置的示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
针对现有技术存在的问题，本发明实施例提供了一种基于FPGA的曲线插值方法如图1所示，该方法包括步骤101至步骤103：
步骤101：确定第一坐标和第二坐标。
在FPGA领域中，确定两点坐标，分别是第一坐标和第二坐标，需要在两点之间进行插值，最终插值的点形成的线条是曲线。例如，参考图4中两点M和N，坐标M(t1，x1)，N(t2，x2)，且x1>x2。
步骤102：对所述第一坐标和所述第二坐标进行分段操作得到分段结果。
其中，所述分段操作包括第一分段操作和第二分段操作。
参照图2，上述对所述第一坐标和所述第二坐标进行分段操作得到分段结果这一步骤，包括步骤201至步骤202：
步骤201：对所述第一坐标和所述第二坐标确定的横轴线段进行第一分段操作，得到分段结果的横坐标。
其中，所述第一分段操作为对所述第一坐标和所述第二坐标确定的横轴线段进行均等分操作。
在横轴上，对第一坐标和第二坐标两点之间的横轴线段进行分段，每一段都采取的均等分操作，即对于点M、N横轴线段上分段点的横坐标间距为
Figure BDA0004099598240000041
其中，n为M、N之间的分段数量，分段后第二个分段点的横坐标为/>
Figure BDA0004099598240000042
第三个分段点的横坐标为/>
Figure BDA0004099598240000043
第四个分段点的横坐标为/>
Figure BDA0004099598240000044
后面以此类推，不断累加，累加次数不大于分段数量。
步骤202：对所述第一坐标和所述第二坐标确定的纵轴线段进行第二分段操作，得到分段结果的纵坐标。
其中，计算所述第一坐标和所述第二坐标的纵坐标之间的差值；将所述差值除以2的正数次幂完成第二分段操作。
在纵轴上，对第一坐标和第二坐标两点之间的纵轴线段进行分段，首先计算所述第一坐标和所述第二坐标的纵坐标之间的差值，然后将差值除以2的正数次幂完成第二分段操作，即对于点M、N纵轴上的分段点，第二个分段点的纵坐标为
Figure BDA0004099598240000045
第三个分段点的纵坐标为/>
Figure BDA0004099598240000046
第四个分段点的纵坐标为/>
Figure BDA0004099598240000047
后面以此类推，分母2的累乘次数不大于分段数量。
例如，参照图4中，M、N之间分4段，第二个分段点A的坐标为
Figure BDA0004099598240000048
第三个分段点B的坐标为/>
Figure BDA0004099598240000049
第四个分段点C的坐标为/>
Figure BDA00040995982400000410
Figure BDA00040995982400000411
步骤103：对所述分段结果进行曲线插值操作，得到基于FPGA的曲线插值结果。
参照图3，上述对所述分段结果进行曲线插值操作，得到基于FPGA的曲线插值结果这一步骤，包括步骤301至步骤303：
步骤301：确定线性公式。
其中，所述线性公式为y＝kx+b，y为分段后过相邻两点直线上点的纵坐标，k为分段后过相邻两点直线的斜率，x为分段后过相邻两点直线上点的横坐标。
例如，参照图4中，线段MA间通过M、A两点可得MA线段的线性公式，通过MA线段的线性公式对线段MA之间的点之间进行插值，同理可得AB、BC和CN线段之间的线性公式，通过线性公式对线段之间的点进行插值。
步骤302：确定分段数量。
其中，所述分段数量为2的正数次幂，例如2、4、8、16、32……等数字，这样可以使用Verilog语法中的移位操作符替代除法操作符，解决了使用除法符操作造成大量电路延迟的问题；通过分段线性插值图的分析可得，当分的段数越多时，曲线的弯曲程度越大，因此需要得到一条近似曲线插值的曲线的最佳分段数是8段或者16段，分段数量可以根据实际情况自行选择合适的数量，本发明实施例不作限定。
步骤303：根据所述分段数量，通过所述线性公式对分段操作后的线段之间的点进行插值操作，得到基于FPGA的曲线插值结果。
将所有分段插值的线段组合连接，就完成了确定两点之间的插值，得到曲线插值结果。
例如，参照图4中，将线段MA、AB、BC、CN四条线段组合连接起来便完成了曲线插值，得到过MN的目标曲线。
下面详细举例说明基于FPGA的曲线插值方法应用于曲线绘制：
1、确定需进行曲线绘制的两点坐标；
2、判断需要进行曲线绘制的曲线的曲率，根据曲率确定分段数量；
3、根据确定的分段数量，对确定的两点坐标之间进行分段操作得到分段结果；
4、通过线性公式对分段结果中每段的两点坐标之间进行线性插值，将所有完成线性插值的线段进行组合连接，得到曲线绘制的结果。
本发明的基于FPGA的曲线插值方法应用于FPGA领域的曲线设计，例如超声波测距传感器中的静态阈值曲线的设计以及环境光感应传感器、接近传感器都可以应用本方法进行曲线的设计绘制。
综上所述，本发明实施例的FPGA的曲线插值方法具有以下优点：
1、本发明解决了因数学公式繁杂而无法编写合适的FPGA代码的问题，适用于FPGA领域进行曲线插值设计，弥补了目前FPGA领域的曲线插值方法的空缺。
2、本发明能够在芯片设计领域进行综合，也适用于代码综合成电路。
参照图5，本发明实施例还提供了一种基于FPGA的曲线插值装置，包括：
分段模块501，用于确定第一坐标和第二坐标；对所述第一坐标和所述第二坐标进行分段操作得到分段结果。
插值模块502，用于对所述分段结果进行曲线插值操作，得到基于FPGA的曲线插值结果。
本发明实施例还提供了一种电子设备，该电子设备可以进行基于FPGA的曲线插值操作，首先确定两个点的坐标，再对两个点进行分段操作得到分段结果，然后进行曲线插值操作，最后得到基于FPGA的曲线插值结果。本发明实施例通过提出简易且易实现的基于FPGA的曲线插值方法，解决了FPGA领域中的代码编写难度大和指数对应的Verilog语言代码在综合软件中无法综合的问题。
本发明实施例还公开了一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，该计算机指令存储在计算机可读存储介质中。计算机设备的处理器可以从计算机可读存储介质读取该计算机指令，处理器执行该计算机指令，使得该计算机设备执行图1所示的方法。
在一些可选择的实施例中，在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如，取决于所涉及的功能/操作，连续示出的两个方框实际上可以被大体上同时地执行或所述方框有时能以相反顺序被执行。此外，在本发明的流程图中所呈现和描述的实施例以示例的方式被提供，目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的，其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。
此外，虽然在功能性模块的背景下描述了本发明，但应当理解的是，除非另有相反说明，所述的功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中，或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是，有关每个模块的实际实现的详细讨论对于理解本发明是不必要的。更确切地说，考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下，在工程师的常规技术内将会了解该模块的实际实现。因此，本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本发明。还可以理解的是，所公开的特定概念仅仅是说明性的，并不意在限制本发明的范围，本发明的范围由所附权利要求书及其等同方案的全部范围来决定。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。
计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)、便携式计算机盘盒(磁装置)、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编辑只读存储器(EPROM或闪速存储器)、光纤装置以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
以上是对本发明的较佳实施进行了具体说明，但本发明并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (10)

1.一种基于FPGA的曲线插值方法，其特征在于，包括：
确定第一坐标和第二坐标；
对所述第一坐标和所述第二坐标进行分段操作得到分段结果；
对所述分段结果进行曲线插值操作，得到基于FPGA的曲线插值结果。
2.根据权利要求1所述的一种基于FPGA的曲线插值方法，其特征在于，所述对所述第一坐标和所述第二坐标进行分段操作得到分段结果，包括：
所述分段操作包括第一分段操作和第二分段操作；
对所述第一坐标和所述第二坐标确定的横轴线段进行第一分段操作，得到分段结果的横坐标；
对所述第一坐标和所述第二坐标确定的纵轴线段进行第二分段操作，得到分段结果的纵坐标。
3.根据权利要2所述的一种基于FPGA的曲线插值方法，其特征在于，所述对所述第一坐标和所述第二坐标确定的横轴线段进行第一分段操作，包括：
对所述横轴线段进行均等分的第一分段操作。
4.根据权利要2所述的一种基于FPGA的曲线插值方法，其特征在于，所述对所述第一坐标和所述第二坐标确定的纵轴线段进行第二分段操作，包括：
计算所述第一坐标和所述第二坐标的纵坐标之间的差值；
将所述差值除以2的正数次幂完成第二分段操作。
5.根据权利要4所述的一种基于FPGA的曲线插值方法，其特征在于，所述对所述分段结果进行曲线插值操作，得到基于FPGA的曲线插值结果，包括：
确定线性公式；
确定分段数量；
根据所述分段数量，通过所述线性公式对分段操作后的线段之间的点进行插值操作，得到基于FPGA的曲线插值结果。
6.根据权利要5所述的一种基于FPGA的曲线插值方法，其特征在于，所述确定分段数量这一步骤中，所述分段数量为2的正数次幂。
7.根据权利要5所述的一种基于FPGA的曲线插值方法，其特征在于，所述确定线性公式这一步骤中，所述线性公式为y＝kx+b；
其中，y为分段后过相邻两点直线上点的纵坐标，k为分段后过相邻两点直线的斜率，x为分段后过相邻两点直线上点的横坐标。
8.一种基于FPGA的曲线插值装置，其特征在于，包括：
分段模块，用于确定第一坐标和第二坐标；对所述第一坐标和所述第二坐标进行分段操作得到分段结果；
插值模块，用于对所述分段结果进行曲线插值操作，得到基于FPGA的曲线插值结果。
9.一种电子设备，其特征在于，包括处理器以及存储器；
所述存储器用于存储程序；
所述处理器执行所述程序实现如权利要求1至7中任一项所述的方法。
10.一种计算机可读存储介质，其特征在于，所述存储介质存储有程序，所述程序被处理器执行实现如权利要求1至7中任一项所述的方法。
CN202310171918.1A 2023-02-21 2023-02-21 一种基于fpga的曲线插值方法 Pending CN116306427A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310171918.1A CN116306427A (zh) 2023-02-21 2023-02-21 一种基于fpga的曲线插值方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310171918.1A CN116306427A (zh) 2023-02-21 2023-02-21 一种基于fpga的曲线插值方法

Publications (1)

Publication Number Publication Date
CN116306427A true CN116306427A (zh) 2023-06-23

Family

ID=86786249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310171918.1A Pending CN116306427A (zh) 2023-02-21 2023-02-21 一种基于fpga的曲线插值方法

Country Status (1)

Country Link
CN (1) CN116306427A (zh)

Similar Documents

Publication Publication Date Title
CN108984679B (zh) 对话生成模型的训练方法和装置
Renault Uniform value in dynamic programming
CN111949798B (zh) 图谱的构建方法、装置、计算机设备和存储介质
CN112598656A (zh) 一种基于UNet++优化和权值预算的脑肿瘤分割算法
CN114419020A (zh) 医学图像分割方法、装置、计算机设备及存储介质
JP4791295B2 (ja) 罫線抽出プログラム、罫線抽出装置、罫線抽出方法
CN112580645B (zh) 基于卷积稀疏编码的Unet语义分割方法
CN116306427A (zh) 一种基于fpga的曲线插值方法
CN114092906A (zh) 一种车道线分段拟合方法、系统、电子设备及存储介质
CN107464272A (zh) 基于关键点的中心扩散式气象传真图等值线的插值方法
CN110659724B (zh) 基于目标尺度的目标检测深度卷积神经网络构建方法
CN110097505A (zh) 一种数字高程模型数据处理方法及装置
CN115147474B (zh) 点云标注模型的生成方法、装置、电子设备及存储介质
CN106796725A (zh) 一种血管脊线追踪方法及装置
CN113902617B (zh) 基于参考图像的超分辨率方法、装置、设备及介质
CN115861665A (zh) 目标检测网络训练中候选框匹配方法、装置、设备及介质
CN115222900A (zh) 一种地面点高程确定方法、装置、设备及计算机程序产品
CN101841641B (zh) 一种基于细分方法的视频放大方法及系统
CN109002849B (zh) 识别对象发展阶段的方法和装置
CN101833748B (zh) 一种基于细分方法的图像放大方法
CN111369441B (zh) 文字处理方法、介质、设备及装置
CN112116688B (zh) 一种实现线动画的方法、装置
CN112417368B (zh) 一种道路平面线路的坐标计算方法
CN110807113A (zh) 可视化布局中的矩形图元重叠的非迭代消除方法
CN117408717A (zh) 碳交易市场行业覆盖范围的确定方法、装置和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination