CN116298456A - 电流测量电路 - Google Patents

电流测量电路 Download PDF

Info

Publication number
CN116298456A
CN116298456A CN202211642119.XA CN202211642119A CN116298456A CN 116298456 A CN116298456 A CN 116298456A CN 202211642119 A CN202211642119 A CN 202211642119A CN 116298456 A CN116298456 A CN 116298456A
Authority
CN
China
Prior art keywords
current
circuit
transistor
mode
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211642119.XA
Other languages
English (en)
Inventor
C·德耶拉希-切克
C·M·伯伊安塞亚努
M·内尔希贝尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN116298456A publication Critical patent/CN116298456A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
    • G01R1/203—Resistors used for electric measuring, e.g. decade resistors standards, resistors for comparators, series resistors, shunts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
    • G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]

Abstract

本申请的实施例涉及一种电流测量电流。一种电路被说明，其根据一个实施例具有带主电流路径的功率晶体管，主电流路径连接在第一电源节点和用于连接负载的输出引脚之间。在功率晶体管的主电流路径和输出引脚之间布置有电阻，其(尤其)由芯片金属化部形成。电路进一步包括与功率晶体管耦接的电流感测电路，电流感测电路具有与功率晶体管耦接的感测晶体管。电流测量电路被设计为提供表征流过功率晶体管的负载电流的测量电流。放大器电路被设计为产生表征电阻两端电压的放大器输出信号，并且控制电路被设计为借助电子开关第一模式下输出表征测量电流的信号、并在第二种模式下输出取决于放大器信号的信号。

Description

电流测量电路
技术领域
本说明书涉及电流测量电路，特别是所谓的感测晶体管电路，其能够识别电路的老化。
背景技术
经常与功率晶体管结合使用的电流测量概念是使用所谓的感测晶体管。功率晶体管(例如DMOS晶体管)通常由大量并联的晶体管单元(晶体管单元阵列)组成。然而，单元阵列的少量晶体管单元形成单独的晶体管(感测晶体管)。该感测晶体管在与功率晶体管相同的工作点操作，但具有比功率晶体管小得多的有源面积(aktive
Figure BDA0004007877560000011
)。在这样的布置中，流过功率晶体管和感测晶体管的电流近似成正比，其中比例因子K(至少理论上)对应于两个晶体管的有源面积之比。这意味着感测晶体管的有源面积比功率晶体管的有源面积小K分之一。
在操作过程中，包含功率晶体管的半导体芯片暴露于变化的热负荷，随着时间的推移，这会导致半导体芯片老化并最终导致半导体芯片失效。存在用于半导体芯片的概念，其可以使用集成器件执行所谓的“健康检查”。然而，这些概念通常限于某些应用(例如开关转换器)，或者它们识别到问题时为时已晚，无法确保安全操作(故障后保持操作)。
发明人自身设定的目的是，开发改进的电流测量电路，该电路能够尽早识别出有问题的老化。
发明内容
所述目的通过根据本发明的电路实现。各种实施例和进一步的发展是以下内容。
在此描述了一种电路，其根据一个实施例具有带主电流路径的功率晶体管，该主电流路径连接在第一电源节点和用于连接负载的输出引脚之间。在功率晶体管的主电流路径和输出引脚之间布置有电阻，该电阻(尤其)由芯片金属化部形成。该电路进一步包括与功率晶体管耦接的电流感测电路，其具有与功率晶体管耦接的感测晶体管。电流测量电路被设计为提供表征流过功率晶体管的负载电流的测量电流。放大器电路被设计为产生表征电阻两端电压的放大器输出信号，并且控制电路被设计为借助电子开关在第一模式下输出表征测量电流的信号、并且在第二种模式下输出取决于放大器信号的信号。
另一个实施例涉及一种方法，包括以下步骤：借助具有与功率晶体管耦接的感测晶体管的电流测量电路提供测量电流，以及在集成电路的第一模式下输出表征测量电流的信号，该集成电路包含功率晶体管和感测晶体管。该方法还包括放大电阻两端的电压，该电阻布置在功率晶体管的主电流路径和输出引脚之间、并且(尤其)通过芯片金属化部形成，以及在集成电路的第二模式下输出表征被放大电压的信号。
附图说明
下面参考附图更详细地解释实施例。图示不一定按比例绘制并且实施例不仅限于图示的方面。相反，重点放在呈现实施例所基于的原理上。关于附图：
图1示出了使用感测晶体管进行电流测量的电流测量电路的示例。
图2示出了来自图1的示例，具有芯片金属化部物的电阻的附加表示。
图3是借助显微镜拍摄的半导体芯片的表面的图像，在半导体芯片中集成了图2的电路。
图4是穿过半导体芯片的示意性截面图。
图5示出了根据第一实施例的电路。
图6示出了根据另一实施例的电路。
图7示出了两个等效电路图，它们表征在第一和第二操作模式下的图6中的电路。
图8示出了来自图5的电路的变体，其具有用于串行数据传输的通信接口。
图9是说明可以用这里描述的电路执行的方法的示例的流程图。
具体实施方式
图1示出具有感测晶体管的电流感测电路的示例性实施方案。在所示示例中，使用功率晶体管TL切换电负载RLOAD。流过功率晶体管TL并因此也流过负载RLOAD的电流以iLOAD表示。功率晶体管TL设计为高侧开关。这意味着功率晶体管TL的主电流路径(在MOS晶体管的情况下为漏源电流路径)连接在电源接头VS和输出(输出引脚OUT)之间，负载RLOAD可以连接在该输出处。
电流测量电路与功率晶体管TL耦接，电流测量电路具有与功率晶体管TL耦接的感测晶体管TS。电流测量电路被设计为提供测量电流i0，其表征流过功率晶体管TL的负载电流iLOAD。如开头所述，测量电流i0与负载电流iLOAD大致成正比，即i0＝iLOAD/K(比例因子K)。对于电流测量，晶体管TS和TL必须具有相似的特性并且(大约)在相同的工作点操作。因此，两个晶体管TL和TS的栅极电极相互连接。漏极电极也是如此。此外，晶体管TL和TS的漏极电极与电源接头VS连接，在操作中在该电源接头上施加有电源电压VS。为了使晶体管TL和TS都在相同的工作点操作，晶体管TL和TS处的漏源电压也必须相同。这利用运算放大器OA和另外的晶体管TO来实现，它们一起确保感测晶体管TS的源极电压被调节到与功率晶体管TL的源极电压相同的值。然而，这只是一个示例。运算放大器不是绝对必要的。还已知其他概念以确保测量电流i0和负载电流iLOAD之间的(近似)比例。具体实现将取决于应用的需要。
在图1的示例中，感测晶体管TS和另外的晶体管TO串联连接，即它们的漏源电流路径串联连接并且相同的测量电流i0流过晶体管TS和TO。在所示的示例中，晶体管TO是p沟道晶体管，而晶体管TS和TL是n沟道晶体管。晶体管TO的栅极由运算放大器OA的输出信号驱控，其中运算放大器OA的输入与晶体管TS和TL的源极电极连接。不言而喻，同样的电路也可以用p沟道晶体管作为功率晶体管(和感测晶体管)来构建。
运算放大器OA具体带有晶体管TO的反馈回路。运算放大器OA的反相输入与感测晶体管TS的源极电极连接，并且运算放大器OA的非反相输入与功率晶体管TL的源极电极连接。如果感测晶体管TS处的源极电压小于功率管TL上的源极电压，则运算放大器OA的输出处的电压升高，由此使晶体管TO处的栅源电压降低，这导致晶体管TO的导通电阻增加。运算放大器OA的反馈回路是稳定的，因此运算放大器OA驱控晶体管TO，使得晶体管TL和TS的源极电极处的电压基本相等，即，功率晶体管和感测晶体管的漏源电压的差异是平衡的。结果，感测晶体管和功率晶体管基本上工作在相同的工作点。
在所示示例中，测量电流i0在感测引脚IS处输出。输出电流在图1中用iS表示(在图1的示例中，iS＝i0)。测量电阻RS可以与感测引脚IS连接。测量电阻RS通常连接在检测引脚IS和参考电压(例如地电位，0V)之间。感测引脚IS上产生的电压VS等于测量电流iS与电阻RS的乘积(VIS＝RS·iS＝iLOAD·RS/K)。
图2所示电路与图1相同，唯一的区别在于在功率晶体管TL的源极电极和输出引脚OUT之间设置了一个电阻RMET。该电阻RMET尤其由芯片金属化部形成，因此可被视为寄生电阻。互连(例如，连接不同金属化部的过孔/镀通孔)的电阻也会影响电阻RMET。电阻RMET是横向电阻，即通过电阻RMET的电流基本上在横向方向上延伸(即i基本上平行于芯片表面)，而晶体管TL和TS是垂直晶体管(也参见图4)，其中电流基本上“从上到下”、即垂直于芯片表面地流过晶体管单元阵列。
图3示出了借助显微镜拍摄的包含图2的电路的半导体芯片100的放大图像(照片)。可以在半导体芯片的图像中看到覆盖大部分芯片表面的芯片金属化部101。此外，可以在图3中看到用于键合线的接触点，这些键合线将芯片金属化部101与芯片100的输出引脚OUT连接。输出引脚OUT本身在图3中看不到，因为它通常布置在安装有芯片100的引线框架上。
此外，在图3中可以识别出电路部分150，其包含为了驱控和操作功率晶体管TL以及对于借助感测晶体管进行电流测量所需的大部分电路。功率测晶体管和感测晶体管可以设计为垂直的晶体管，并且可以通过单元阵列中的大量晶体管单元形成。在垂直晶体管中，漏源电流路径从半导体芯片的顶面(图3中可见)穿过芯片，到达芯片的底面。在图3所示的示例中，形成晶体管TS和TL的漏极电极的芯片金属化部位于芯片的底面上，而源极电极的芯片金属化部101(见图3)位于顶面上。
叠加在半导体芯片100的图像上的是电阻RMET的示意图。在此重要的是要理解这个电阻RMET不是在特定位置(局部)形成的特定组件，而是该电阻在横向方向上延伸并且分布在整个芯片金属化部101上(取决于在操作中在金属化部中形成哪个电流密度场)。芯片金属化部101可以在多个点处被接触/“分接”(tapped)。在图3所示的示例中，电阻RMET的一个触点紧邻芯片接触点102之一，而另一个触点位于在电路部分150附近，在电路部分中例如也布置有运算放大器OA(或控制电路10，参见图6)。芯片金属化部的厚度可以在大约2-50μm的范围内。电阻RMET的触点距芯片接触点102或电路部分150的距离小于三个层厚度。电阻RMET的两个触点相隔至少五个层厚度。芯片接触点102例如是键合线与芯片金属化部(例如借助线键合工艺)连接的那些点。在其他实施例中，也可以使用夹具(所谓的夹子)、带状物(带状键合)等代替键合线。芯片接触点102的几何形状可以根据所使用的连接技术而不同。
可以在几个点接触芯片金属化部101。在图3所示的示例中，另一个触点显示在电路部分150附近(左侧)。电阻RMET可以想象为两个电阻的电并联连接。电阻值RMET然后表征通过芯片金属化部101的各种局部电流路径的平均值。
如已经提到的，半导体芯片—还有芯片金属化部101—在集成电路的操作过程中经历大量的温度循环。在操作中，温度可能或多或少有规律地波动，例如在室温和例如300摄氏度之间波动。超过200摄氏度的循环温度波动并不少见。发明人发现，这些温度波动逐渐导致芯片金属化部101中的微裂纹110，并且电阻值RMET由于微裂纹数量的增加而逐渐增加。此外发现，在电阻值RMET的特定变化(例如增加200％)下定期监测(监视)电阻值RMET时，半导体芯片变得越来越可能有故障。因此，监测电阻值RMET允许预测半导体芯片在芯片实际有故障之前接近其寿命终点。在安全关键型应用中，例如自动驾驶汽车的某些部件，这种预测可以成为避免重大损坏的决定性优势。
图4是穿过图3的半导体芯片的示意性横截面图。应当理解，图4中的图示不是按比例绘制的，下面仅表示和讨论理解实施例所必需的方面。这种半导体芯片的结构对于本领域技术人员来说本身是已知的。
在图4的左侧，示意性地示出了晶体管单元场，其集成在半导体芯片100中。在所示示例中，涉及垂直DMOS晶体管TS和TL。漏极电极通过芯片底面的金属化部101形成。源极电极通过芯片100顶面的金属化部101形成。底面的金属化部101借助芯片键合被安装到引线框架。顶面的金属化部101借助线键合与引线框架的所属芯片管脚OUT连接。金属化部101的电阻示意性地由电阻RMET表示(也参见图3)。在图4的右侧是电路部分150，其包含大部分剩余的电路组件。由芯片金属化部形成的电阻RMET尤其通过金属化部的如下部分形成，该部分在功率晶体管TL的操作中暴露于热应力并且由于该(循环的)热应力而老化。
图5示出了一种改进的电流测量电路，它允许以简单的方式测量电阻RMET。如前所述，电阻值RMET可以提供半导体芯片老化的指示。图5中的电路是图2电路的进一步发展。为此，下面仅更详细地讨论图2中未包含的图5的那些附加组件。顺便说一句，以上对图2的解释也适用于图5的示例。
功率晶体管TL、感测晶体管TS和电阻RMET实际上与图2中的相同。然而此外设置有放大器20，其被设计为放大电阻RMET两端的电压降VRMET。在本示例中，放大器是跨导放大器，其提供取决于输入电压VRMET的输出电流i2。在本示例中，i2＝G〃VRMET，其中G表示放大器20的增益(跨导)。在所示示例中，放大器20的输出经由电子开关(例如晶体管T2)与感测引脚IS连接。这个电子开关可以根据逻辑信号ENDEG接通和关断。在所示示例中，信号ENDEG被引导至晶体管T2的栅极电极。
另一个电子开关(例如晶体管T1)被布置在感测晶体管TS的源极电极和另一个晶体管TO之间。这个电子开关可以根据逻辑信号ENIS接通和关断。在所示示例中，信号ENIS被引导至晶体管T1的栅极电极。晶体管T1的主要用途是借助感测晶体管TS停用电流测量(暂时地、取决于电路的操作模式)。ENIS和ENDEG信号可以由例如控制逻辑生成(也请参见图6和图8)。
在第一操作模式(电流测量模式)中，晶体管T1导通并且晶体管T2关断。在这种情况下，差分放大器20的输出与感测引脚IS分离，并且电路与图2中的电路基本相同地工作。即，运算放大器OA驱控晶体管TO，从而调节感测晶体管的源极电压，使得感测晶体管TS在与功率晶体管TL基本相同的工作点操作。流过晶体管TS、T1和TO的电流i0在检测引脚IS处作为测量电流iS输出，并在连接到感测引脚的电阻RS上产生电压降VIS＝i0·RS＝iLOAD·RS/K。
在第二操作模式(电阻测量模式)中，晶体管T1关断(因此感测晶体管TS未激活)并且晶体管T2导通。在这种情况下，差分放大器20的输出与感测引脚IS连接，并且差分放大器20的输出电流i2在感测引脚IS处作为测量电流iS输出，并在连接到感测引脚IS的RS上产生压降VIS＝i2·RS＝G·VRMET·RS＝G·iLOAD·RMET·RS。跨导G在此具有的量纲是电流/电压(A/V)或1/电阻(Ω-1)。
为了测量电阻RMET，可以首先在接通负载(即功率晶体管TL导通)时在第一模式下测量负载电流。如前所述，相关测量值VS,1是根据等式VIS,1＝iLOAD·RS/K计算的。然后在第二模式下进行另一次测量。如前所述，相关测量值VS,2是根据等式VIS,2＝G·iLOAD·RMET·RS计算得出的。两个测量值之比VIS,2/VIS,1等于G·RMET·K，由两个测量值如下计算出所需电阻RMET：
RMET ＝ (VIS,2/VIS,1)/(K·G) 。 (1)
在一个实施例中，测量值VS,2和VS,1例如由与感测引脚IS连接的外部控制器数字化。然后可以借助算术逻辑单元(ALU)、可编程处理器、硬连线算术电路等(或上述选项的组合)来计算所寻求的电阻值。根据应用，也不必将比率VIS,2/VIS,1除以乘积K·G。所寻求的信息实际上已经包含在比率VIS,2/VIS,1中，与评估半导体芯片100的老化相关的参数是比率VIS,2/VIS,1的变化或取决于该比率。例如，对于新的半导体芯片，比率VIS,2/VIS,1可以归一化为1。
图6显示了电流测量电路的另一个示例，其功能与图5的电路基本相同，但实现方式略有不同。来自图6的电路同样可以在第一模式(电流测量模式)和第二模式(电阻测量模式)下操作。图7A示出了图6的示例在第一模式下的简化等效电路，图7示出了图6的示例在第二模式下的简化等效电路。在本示例中，运算放大器OA用于第一模式和第二模式。在第一种模式下，图6(和7A)中的电路与图5中的示例基本相同。在第二种模式下，运算放大器OA也承担差分放大器的功能(参见图5，差分放大器20)。在两种模式下使用相同(运算)放大器的优点是，在计算比率VIS,2/VIS,1(见公式1)时，由于运算放大器的非理想特性而发生的任何误差都至少部分抵消了。这使得电阻测量更加准确。
在图6中，晶体管T1至T4用作电子开关，控制器10(控制逻辑)借助于它们可以根据选定的操作模式重新配置电路的拓扑结构。在第一操作模式(电流测量)下，晶体管T1和T2导通(逻辑信号ENIS为低电平)并且晶体管T3和T4关断(逻辑信号ENDEG为高电平)。在第二种操作模式下，情况正好相反。晶体管T5是可选的，在本示例中始终处于导通状态。晶体管T5用于实现电路更好的对称性。例如，控制器可以根据在诊断引脚接收到的信号选择工作模式，并相应地生成逻辑信号ENIS和ENDEG。
图7A是图6示例的第一模式的简化等效电路。在图7A中，由于晶体管T3和T4在第一模式下被关断而未激活的那些电流路径已被省略。图7A的电路在第一模式下与图5的电路非常相似地操作。根据图7A，运算放大器OA的反相输入经由(导通)晶体管T2的漏源路径和电阻RMETn1与感测晶体管TS的源极电极连接。类似地，运算放大器OA的非反相输入通过晶体管T5的漏源路径(导通)和电阻RMETp(以及RMET)与功率晶体管TL的源极电极连接。该电路设计为晶体管T2和T5的导通电阻RON,T相同，并且阻值RMETn1和RMETp也相同。这样，在输入电流in和ip(ip≈in)不可忽略时，不会产生额外的偏置电压(因为(RMETn1+RON,T)·in≈(RMETp+RON,T)·ip)。实际上，通常使用带有FET输入级的运算放大器，其中输入电流in和ip小到可以忽略不计。然而，在实践中，需要注意确保电路高度对称，以补偿例如温度漂移或类似的影响等。如已经关于图2所讨论的，运算放大器OA将驱控晶体管TO(进而调节晶体管TO的导电性)，使得晶体管TS和TL的源极电压基本相等。这意味着功率晶体管TL和感测晶体管TS工作在相同的工作点)。在这种情况下，iS＝i0＝iLOAD/K也适用，并且电压降VIS＝iS·RS与负载电流iLOAD成正比。
图7B是第二模式的图6示例的简化等效电路。在图7B中，由于晶体管T1和T2在第二模式下被关断而未激活的那些电流路径已被省略。图7B的电路在第二模式下与图5的电路类似地操作，其中图5中所示的放大器20使用运算放大器OA来实现。运算放大器OA的反相输入经由晶体管T3(导通)和电阻RMETn2的漏源路径与电阻RMET(电路节点N1)的第一接头连接。运算放大器OA的非反相输入端通过晶体管T5(导通)和电阻RMETp的漏源路径与电阻RMET(节点N2)的第二接头连接。感测引脚IS经由晶体管TO和T4的漏源路径以及经由电阻RMETn2与电路节点N1连接。假设(RMETn1+RON,T)·in≈(RMETp+RON,T)·ip(或输入电流ip、in小到可忽略不计)，由输入电流in和ip引起的偏置电压相互抵消，输出电流iS根据以下等式计算
iS ＝ i0 ＝ VRMET/RMETn1。 (2)
在本例中，差分放大器电路的有效跨导为RMETn1 -1。对于电阻测量，这同样适用于来自图6、图7A和图7B的示例，如上文参考图5所解释的(参见等式1)。这里使用的测量电阻RMET两端电压的方法也称为四线测量(4T感测)。电阻RMET的接触在本文中也称为开尔文接触。
电阻RMETn1、RMETn2和RMETp不一定是集成到半导体芯片中的电阻元件，它们可以通过半导体芯片的部分金属化部形成。常开晶体管T5的主要作用是将运算放大器对称连接到电路节点N1和N2。这意味着放大器电路的两个输入端具有大致相同的输入电阻RMETp+RON,T≈RMETn1+RON,T。在一些实施例中，MOSFET TS、TL与驱控电子设备(栅极驱动器等)分离，即MOSFET在单独的芯片封装中布置在控制电子设备“外部”。在这些情况下，电阻RMETn1、RMETn2和RMETp还包括片外连接的电阻。
如目前所描述的示例中那样，感测引脚IS不一定是电流输出。在另一实施例中，电阻RS也可以集成在半导体芯片100中并且可以在感测引脚处输出电压VIS＝RS·iS。图8示出了来自图5的电路的变体，其具有用于数字串行数据传输的通信接口30。图8的电路与图5的电路基本相同，但是具有外接电阻RS的感测引脚IS被具有电流输入的模数转换器30代替。取决于操作模式，不是在感测引脚处输出电流i0或i2，而是使用模数转换器30将电流值数字化并且相应的数字值DOUT被传导给通信接口11。
通信接口11此外可以与控制器连接到(控制逻辑10，见图6)，其产生逻辑信号ENIS和ENDEG等等。通信接口11例如可以根据诸如串行外设接口(SPI)的标准化串行接口来实现串行通信。当然，这只是一个示例，也可以使用任何其他数字接口。控制逻辑10还可以经由接口11接收控制命令，例如使控制逻辑10以第一模式(电流测量)或第二模式(电阻测量)操作电路的控制命令。
在一个实施例中，控制逻辑10还可以设计为在第一模式和第二模式之间定期切换，并确定和存储具有比率VIS,2/VIS,1的定期更新的数字值(参见等式1)，并且因此也表征电阻值RMET。控制逻辑还可以被设计为以表示半导体芯片的老化的数字值响应经由通信接口11接收的请求。这样的值当然也可以在另一实施例中模拟地输出。
下面参考图9的流程图总结了可以用这里描述的集成电路执行的方法的示例。根据图9，该方法包括借助电流测量电路来提供测量电流(参见图5和7A，电流i0)，电流测量电路具有与功率晶体管耦接的感测晶体管(参见图9，步骤S1)。在第一操作模式(电流测量模式)中，(例如在感测引脚IS或经由数字接口)输出表征测量电流的信号(参见图9，步骤S2)。该信号可以是测量电流i0本身或测量电流的数字表征。
该方法还包括放大电阻(参见图5和7B，电阻RMET和电压VRMET)两端的电压，该电阻布置在功率晶体管的主电流路径和输出引脚之间并通过芯片金属化部形成(也参见图3)，以及生成取决于被放大电压的输出信号(见图9，步骤S3)。在第二模式下，输出该输出信号(参见图9，步骤S4)。该输出信号可以表征电阻RME两端的电压VRMET、电阻值RMET或表征一定时间段内电阻变化的量(例如，自半导体芯片首次开启以来)。

Claims (17)

1.一种电路，所述电路具有：
带有主电流路径的功率晶体管(TL)，所述主电流路径连接在第一电源节点(VS)和用于连接负载(RL)的输出引脚(OUT)之间，其中在所述功率晶体管(TL)的所述主电流路径和所述输出引脚(OUT)之间布置有电阻(RMET)，所述电阻由芯片金属化部形成；
与所述功率晶体管(TL)耦接的电流测量电路(TS、TO、OA)，所述电流测量电路具有与所述功率晶体管(TL)耦接的感测晶体管(TS)，其中所述电流测量电路被设计为提供测量电流(i0)，所述测量电流表征流过所述功率晶体管(TL)的负载电流(iL)；
放大器电路，所述放大器电路被设计为生成表征所述电阻(RMET)两端的电压(VRMET)的放大器输出信号(i2)；
控制电路(10)，所述控制电路被设计为，借助电子开关(T1-T4)在第一模式下输出表征所述测量电流(i0)的信号、并且在第二模式下输出取决于所述放大器输出信号(i2)的信号。
2.根据权利要求1所述的电路，
其中所述控制电路(10)被设计为，在所述第一模式下输出所述测量电流(i0)、并且在所述第二模式下输出所述放大器电路的输出电流。
3.根据权利要求1或2所述的电路，
其中所述控制电路(10)被设计为借助于通信接口(11)输出数字值，所述数字值在所述第一模式下表征所述测量电流(i0)、并且在所述第二模式下表征所述电阻(RMET)两端的所述电压(VRMET)或所述电阻的阻值。
4.根据权利要求1至3中任一项所述的电路，
其中由所述芯片金属化部形成的所述电阻(RMET)不是局部形成的电阻、而是分布在所述芯片金属化部上的。
5.根据权利要求1至4中任一项所述的电路，
其中由所述芯片金属化部形成的所述电阻(RMET)通过所述金属化部的一个部分形成，所述部分在所述功率晶体管(TL)的操作中暴露于热应力并因此老化。
6.根据权利要求1至5中任一项所述的电路，
其中所述电阻的第一接头被布置在芯片接触点附近，并且所述电阻的第二接头被布置在所述控制电路(10)附近。
7.根据权利要求6所述的电路，
其中所述电阻的所述第一接头与键合线接触点的距离小于所述芯片金属化部的三个层厚度，并且
其中所述电阻的所述第二接头与所述控制电路(10)的距离小于三个层厚度。
8.根据权利要求1至7中任一项所述的电路，
其中所述芯片金属化部具有2-50μm的层厚度。
9.根据权利要求1至8中任一项所述的电路，
其中所述电流测量电路具有输出晶体管(TO)，所述输出晶体管与感测晶体管(TS)耦接，使得所述测量电流(i0)基本上流过所述感测晶体管(TS)和所述输出晶体管(TO)；以及
其中所述电流测量电路具有运算放大器(OA)，所述运算放大器被设计为驱控所述输出晶体管(TO)，使得所述功率晶体管(TL)和所述感测晶体管(TS)基本上在相同的工作点操作。
10.根据权利要求1至8中任一项所述的电路，
其中所述电流测量电路具有输出晶体管(TO)，所述输出晶体管与所述感测晶体管(TS)耦接，使得所述测量电流(i0)基本上流过所述感测晶体管(TS)和所述输出晶体管(TO)；以及
其中所述电流测量电路具有运算放大器，所述运算放大器被设计为驱控所述输出晶体管(TO)，使得所述测量电流(i0)基本上与通过所述功率晶体管(TL)的所述负载电流(iL)成比例。
11.根据权利要求9或10所述的电路，
其中在所述第二模式下，所述运算放大器(OA)是所述放大器电路的一部分；以及
其中所述控制电路还被设计为，在所述第二模式下将所述运算放大器(OA)与所述电阻(RMET)耦接，使得所述运算放大器(OA)放大所述电阻(RMET)两端的所述电压(VRMET)。
12.根据权利要求1所述的电路，
其中所述控制电路还被设计为，经由通信连接(11、DEN)接收诊断信号、并且取决于诊断信号切换到所述第一模式或所述第二模式。
13.一种方法，包括：
借助电流测量电路来提供测量电流(i0)，所述电流测量电路具有与功率晶体管(TL)耦接的感测晶体管(TS)，以及
在集成电路的第一模式下输出表征所述测量电流(i0)的信号，所述集成电路包含所述功率晶体管(TL)和所述感测晶体管(TS)；
放大电阻(RMET)两端的电压(VRMET)，所述电阻布置在所述功率晶体管(TL)的主电流路径和输出引脚(OUT)之间、并且通过芯片金属化部形成；以及
在所述集成电路的第二模式下输出表征被放大的所述电压的信号(i2)。
14.根据权利要求13所述的方法，
其中在所述第一模式下，所述测量电流(i0)在感测引脚(IS)处被输出，并且
其中在所述第二种模式下，电流(i2)在所述感测引脚(IS)处被输出，所述电流表征所述电阻(RMET)两端的所述电压(VRMET)。
15.根据权利要求13或14所述的方法，所述方法还包括：
经由通信链路(DEN、11)接收诊断信号，以及
取决于所述诊断信号切换到所述第一模式或所述第二模式。
16.根据权利要求13至15中任一项所述的方法，还包括：
确定在所述第一模式下的第一值(VIS,1)，所述第一值表征所述测量电流；以及
确定在所述第二模式下的第二值(VIS,2)，所述第二值表征所述电阻(RMET)两端的所述电压(VRMET)，以及
基于所述第一值(VIS,1)和所述第二值(VIS,2)确定表征所述电阻(RMET)的测量值。
17.根据权利要求16所述的方法，
其中所述测量值指示所述芯片金属化部的老化。
CN202211642119.XA 2021-12-21 2022-12-20 电流测量电路 Pending CN116298456A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021134029.2 2021-12-21
DE102021134029.2A DE102021134029A1 (de) 2021-12-21 2021-12-21 Strommessschaltung

Publications (1)

Publication Number Publication Date
CN116298456A true CN116298456A (zh) 2023-06-23

Family

ID=86605995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211642119.XA Pending CN116298456A (zh) 2021-12-21 2022-12-20 电流测量电路

Country Status (3)

Country Link
US (1) US20230194595A1 (zh)
CN (1) CN116298456A (zh)
DE (1) DE102021134029A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008059853B4 (de) 2008-12-01 2013-09-19 Infineon Technologies Ag Schaltungsanordnung mit einem Lasttransistor und einem Messtransistor
US8129789B2 (en) 2010-05-28 2012-03-06 Infineon Technologies Ag Current control using thermally matched resistors
WO2018211735A1 (ja) 2017-05-19 2018-11-22 三菱電機株式会社 半導体装置
WO2019065173A1 (ja) 2017-09-29 2019-04-04 日本電産株式会社 パワーモジュール及びｄｃ－ｄｃコンバータ

Also Published As

Publication number Publication date
DE102021134029A1 (de) 2023-06-22
US20230194595A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
TWI651831B (zh) 半導體裝置
US6995555B2 (en) Apparatus and method for determining a current through a power semiconductor component
US7952333B2 (en) Circuit and method for determining current in a load
US7960983B2 (en) Circuit for detecting bonding defect in multi-bonding wire
US10746812B2 (en) Semiconductor device, electronic circuit, and method of inspecting semiconductor device
US10050031B2 (en) Power conventer and semiconductor device
JP2005172463A (ja) 発熱抵抗式流量測定装置
JPH10271659A (ja) 半導体過電流検知回路とその検査方法
US9880229B2 (en) Measurement of bonding resistances
JP4535367B2 (ja) 集積回路装置
US9429598B2 (en) Current measurement and control of a semiconductor element based on the current measurement in a power semiconductor arrangement
CN116298456A (zh) 电流测量电路
US6525916B2 (en) Electronic device with double-wire bonding, manufacturing method thereof, and method for checking intactness of bonding wires of this electronic device
JP4117917B2 (ja) パワートランジスタの電流監視回路の動作を試験する回路配置
US5712576A (en) Semiconductor integrated circuit device having input circuit without influence on reliability of diagnosis
JPH11121683A (ja) 半導体集積回路
JPH04198772A (ja) 電力用半導体装置
JP5319982B2 (ja) 半導体装置
JP2007010635A (ja) 電流検出回路の調整方法および検査装置
JP3973491B2 (ja) 半導体装置
JP7392533B2 (ja) 検査システム
KR20080001639A (ko) 반도체 장치 및 반도체 측정 장치
JP2006047006A (ja) 断線検出回路
JP7479523B2 (ja) 半導体装置
US20210080492A1 (en) Semiconductor device and power device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication