CN116266606A - 一种用于形成半导体器件的方法 - Google Patents

一种用于形成半导体器件的方法 Download PDF

Info

Publication number
CN116266606A
CN116266606A CN202211608932.5A CN202211608932A CN116266606A CN 116266606 A CN116266606 A CN 116266606A CN 202211608932 A CN202211608932 A CN 202211608932A CN 116266606 A CN116266606 A CN 116266606A
Authority
CN
China
Prior art keywords
stack
layer
sacrificial
sub
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211608932.5A
Other languages
English (en)
Inventor
曾文德
A·万杜伦
J·雷恰特
堀口直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of CN116266606A publication Critical patent/CN116266606A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开涉及用于形成半导体器件的方法，该方法包括：在衬底上形成器件层堆叠，该器件层堆叠包括：第一子堆叠，包括第一牺牲层和在第一牺牲层上的限定第一子堆叠的最顶层的沟道层，以及在第一子堆叠上并包括第一牺牲层和第一牺牲层上的第二牺牲层的第二子堆叠，第一牺牲层限定第二子堆叠的底层，其中第一牺牲层由第一牺牲半导体材料形成，第二牺牲层由第二牺牲半导体材料形成，且沟道层由半导体沟道材料形成，其中第二子堆叠的厚度超过第一子堆叠的第一牺牲层的厚度。该方法包括用介质层替换第二子堆叠的第二牺牲层；通过从牺牲栅极结构的相对侧横向蚀刻第一和第二子堆叠的第一牺牲层的后端面，在器件层堆叠中形成凹陷；在凹陷中形成内部间隔物。

Description

一种用于形成半导体器件的方法
技术领域
本公开涉及一种用于形成半导体器件的方法。
背景技术
现代半导体集成电路技术包括水平沟道晶体管，例如水平或横向纳米线FET(NWFET)和纳米片FET(NSHFET)。这些晶体管结构通常包括源极、漏极、包括一个或多个纳米线或纳米片形状的水平延伸沟道层的沟道和栅极堆叠。在全环绕栅极(GAA)设计中，栅极堆叠全环绕所述沟道层。
水平NWFET或NSHFET器件的制造方法可以基于例如纳米线或纳米片形状的交替牺牲层和沟道层的半导体堆叠的加工。该加工可以包括在层堆叠上形成牺牲栅极，在牺牲栅极的相对侧的沟道层上进行源极/漏极外延，以及在牺牲栅极去除之后，进行栅极堆叠沉积。该加工工艺可以(例如，在牺牲栅极去除之后和栅极堆叠沉积之前)包括蚀刻掉沟道层之上和之下的牺牲层材料以形成“释放的”沟道层的步骤，使得栅极堆叠随后可以被形成为围绕沟道层。在沟道释放之前，通过从牺牲栅极的两侧横向凹陷牺牲层，并用介质材料填充所述凹陷，可以在牺牲层的端面上形成所谓的“内部间隔物”。因此，在随后的沟道释放步骤中，内部间隔物可以掩蔽源极/漏极区域不被蚀刻。内部间隔物还可以在最终器件中的源极/漏极区和栅极金属之间提供物理和电隔离。
“叉形片”器件是一种较新类型的水平NSHFET器件设计，允许pFET和nFET以相对接近的方式彼此相邻设置，每个都由叉形栅极结构控制，并由绝缘壁隔开。绝缘壁可以在栅极图案化之前被形成在p型和n型器件区之间。因此，该壁可以将p栅极沟槽与n栅极沟槽分开，允许更紧密的n到p间隔。
叉形片器件制造方法可以包括处理一对交替的牺牲层和沟道层的层堆叠。为了促进紧密的n到p间隔，层堆叠可以由填充有绝缘材料的沟槽分隔开，以形成绝缘壁。然后，可以通过将上述制造方法应用于每个堆叠来进行器件制造。为了增加每个层堆叠的最顶层的沟道层上方的绝缘壁的高度，可以提供厚度大于层堆叠的下部牺牲层的顶部牺牲层。在沟道释放期间，顶部牺牲层可与下部牺牲层一起被移除。
互补场效应晶体管(CFET)器件是具有互补FET对的晶体管器件，该FET对被堆叠在彼此的顶部(例如，pFET底部器件和nFET顶部器件，反之亦然)。与pFET和nFET的传统并排布置相比，CFET器件允许减小的占地面积。
包括GAA NW-或NSHFET底部和顶部器件的CFET器件可以通过使用如上所述的制造方法对交替的牺牲层和沟道层的半导体层堆叠进行“单片化”加工来形成，以从层堆叠的下部(下部子堆叠)形成底部器件，从层堆叠的上部(上部子堆叠)形成顶部器件。栅极堆叠可以从同一栅极沟槽沉积在底部和顶部器件上，其中可以形成顶部和底部器件在物理上和电学上共用的栅电极。然而，仍然希望为底部器件和顶部器件提供不同的功函数金属(WFM)。因此，栅堆叠的形成可以包括针对底部器件优化的WFM(例如，用于p型底部器件的p型WFM)的沉积，随后进行回蚀以从顶部器件(例如，n型顶部器件)去除WFM(例如，p型WFM)，并随后沉积针对顶部器件优化的WFM(例如，n型WFM)。
为了便于底部和顶部器件的单独处理(例如，单独的源极/漏极外延和WFM回蚀)，层堆叠的下部和上部子堆叠可以由厚度大于子堆叠的牺牲层的中间牺牲层分隔开。因此，下部子堆叠的最顶部沟道层和上部子堆叠的底部沟道层之间的垂直间隔可能会增加。在沟道释放期间，顶部牺牲层可以与下部和上部子堆叠的牺牲层一起被去除。
发明内容
鉴于以上所述，叉形片器件和CFET器件都是可以受益于较厚的顶部(叉形片器件)或中间(CFET器件)牺牲层的器件的例子。然而，发明人已经认识到，较厚的顶部/中间牺牲层会使内部间隔物的形成变得复杂。内部间隔物的形成通常涉及间隔物材料的共形沉积，以“夹断”或“封闭”在牺牲层凹陷期间形成的凹陷，随后进行各向同性回蚀，以去除沉积在所述凹陷外部的内部间隔物材料。然而，较厚的顶部或中间牺牲层可能阻碍夹断，这进而会导致在较厚的牺牲层处形成内部间隔物的失败。
因此，本发明构思的一个目的是提供一种用于形成包括内部间隔物的半导体器件的方法，该方法与叉形片和(单片)CFET器件制造兼容。可从下文中理解其他目的和另外一些目的。
根据一个方面，提供了一种用于形成半导体器件的方法，该方法包括：
在衬底上形成器件层堆叠，该器件层堆叠包括：
-第一子堆叠，该第一子堆叠包括第一牺牲层和在第一牺牲层上的限定第一子堆叠的最顶层的沟道层，以及
-第二子堆叠，该第二子堆叠在第一子堆叠上并且包括限定第二子堆叠的底层的第一牺牲层，以及第一牺牲层上的第二牺牲层，
其中所述第一牺牲层由第一牺牲半导体材料形成，所述第二牺牲层由第二牺牲半导体材料形成，并且所述沟道层由半导体沟道材料形成，并且
其中第二子堆叠的厚度超过第一子堆叠的第一牺牲层的厚度；
形成跨越器件层堆叠延伸的牺牲栅极结构，该牺牲栅极结构包括牺牲栅极主体和在牺牲栅极主体的相对侧上的第一间隔物；
在使用牺牲栅极结构作为蚀刻掩模的同时蚀刻穿过器件层堆叠，使得器件层堆叠的所述各层的各部分被保留在牺牲栅极结构下面；
随后，用介质层替换第二子堆叠的第二牺牲层，包括通过选择性蚀刻第二牺牲半导体材料来移除第二子堆叠的第二牺牲层以在第二子堆叠中形成空间，并且此后用第一介质材料填充该空间；
通过从牺牲栅极结构的相对侧横向蚀刻第一和第二子堆叠的第一牺牲层的后端面，在器件层堆叠中形成凹陷；
在凹陷中形成内部间隔物；
随后，通过在牺牲栅极结构的相对侧暴露的沟道层的端面上外延生长半导体材料来形成源极和漏极区；
随后，通过去除牺牲栅极主体来形成栅极沟槽；
通过从栅极沟槽选择性地蚀刻第一牺牲半导体材料来去除第一和第二子堆叠的第一牺牲层；和
在栅极沟槽中形成栅极堆叠，使得栅极堆叠围绕沟道层。
根据该方法，可以形成包括沟道层和至少部分包围沟道层的栅极堆叠的FET器件。
该方法与叉形片器件制造兼容，其中第二子堆叠可以是最上面的子堆叠，并且与CFET器件制造兼容，其中第二子堆叠可以是位于第一(下)子堆叠和第二(上)子堆叠之间的中间子堆叠。在任一情况下，在第一子堆叠的沟道层上提供牺牲层的子堆叠(即第二子堆叠)能够实现许多优点：
因为第二子堆叠比第一子堆叠的第一牺牲层的厚度更厚，所以可以在沟道层上提供更大厚度的牺牲材料。因此，第二子堆叠能够提供类似于上述单个“较厚”顶部牺牲层的功能，例如，能够在叉形片器件中实现更高的绝缘壁，或者增大CFET器件的底部和顶部器件之间的垂直间隔。
由于第二子堆叠的第二牺牲层由不同于第一牺牲材料的第二牺牲材料形成，所以第二牺牲层可以选择性地由介质层代替。这消除了使第二牺牲层凹陷并在其上提供内部间隔物的需要。因为第二牺牲层不需要凹陷，所以介质层可以与沟道层同延。介质层可以作为“伪沟道”保留在最终器件中，由于它是绝缘的，所以对最终器件的电性能具有最小的影响。
此外，由于第一和第二子堆叠的第一牺牲层由第一牺牲半导体材料形成，所以第二子堆叠的第一牺牲层可以与第一子堆叠的第一牺牲层一起凹陷。因此，可以在第一和第二子堆叠的第一牺牲层的端面上提供内部间隔物。
尽管该方法可以有利地用于形成叉形片和CFET器件两者，但是可以预期该方法也可以用于形成需要内部间隔物的其他水平沟道FET器件(例如，NW-of NSHFET),并且这些器件可以受益于在最上面的沟道层上或者在沟道层之间增加的牺牲材料厚度。
术语“器件层堆叠”在此表示一种在彼此顶部顺序形成的层结构。器件层堆叠可以特别是鳍状的。
第一子堆叠指定器件层堆叠的连续层的第一子集，而第二子堆叠指定器件层堆叠的连续层的第二子集。
关于器件层堆叠的任何层(或子堆叠)的措辞“第二层上的第一层”在此是指第一层直接设置在第二层之上(即邻接第二层)。
因此，第一子堆叠的第一牺牲层、沟道层、第二子堆叠的第一牺牲层和第二子堆叠的第二牺牲层指的是连续的层序列。相应地，第二子堆叠与第一子堆叠连续。
诸如“最上面的”、“底部的”、“下部的”、“垂直的”、“堆叠在顶部上的”之类的相对空间术语在这里被理解为表示在半导体器件的参照系内的位置或方向。具体而言，这些术语可以相关于在其上形成器件层堆叠的衬底的法线方向来理解，或者等价地相关于器件层堆叠的自底向上的方向来理解。相应地，“横向”和“水平”等术语应理解为与衬底平行的位置或方向。
术语“厚度”应理解为沿着结构(例如，子堆叠的层)下面的表面的法线所看到的结构(例如，子堆叠的一层)的尺寸。例如，器件层堆叠的层的厚度或第二子堆叠的厚度可以指沿着器件层的自底向上方向所看到的层/子堆叠的厚度尺寸。
术语“内部间隔物”在此意味着选择性地形成在凹陷中以覆盖第一牺牲层的端面的介电层部分。形成内部间隔物可以包括共形地沉积内部间隔物材料层，并随后蚀刻内部间隔物材料层，使得内部间隔物材料层的离散部分保留在每个凹陷中，以在其中形成内部间隔物。特别地，可以使用各向同性蚀刻工艺来蚀刻间隔层。各向同性蚀刻工艺允许内部间隔物材料层以均匀的速率(至少基本上)被蚀刻。因此，被内部间隔物材料层覆盖的结构可以基本上保持被内部间隔物材料层覆盖以与蚀刻剂分开，直到沟道层端面被暴露，其中蚀刻可以被停止。内部间隔物材料层可以沉积成一定厚度，使得凹陷被夹断(即封闭)。
术语“共形沉积”在此是指导致共形地生长的层或膜的沉积加工工艺。共形沉积可以使用原子层沉积(ALD)加工工艺实现。
在一些实施例中，第一和第二子堆叠的第一牺牲层可以具有均匀的或至少相似的厚度。这使得能够形成均匀或相似高度的凹部，在该凹部中可以均匀地形成内部间隔物，这进而使得内部间隔物能够均匀地保留在凹部中。此外，它使得在加工步骤中，例如在栅极堆叠形成之前，能够均匀地去除第一牺牲层部分。
如这里所使用的，当与器件层堆叠的各层(例如，任意的第一、第二和/或第三牺牲层)结合使用时，措辞“相似的厚度”被理解为具有足够相似的厚度的层，以允许内部间隔物材料层被沉积以完全填充(即夹断)每个凹陷，使得内部间隔物可以形成在其中。
例如，任何两个第一牺牲层之间的厚度差可以至多为1nm。每个第一牺牲层可以形成3-10nm的厚度。
在一些实施例中，用介质层替换第二子堆叠的第二牺牲层的动作可以在形成凹陷之前执行。这可以有助于凹陷的形成，因为介质层的介质材料可以向(半导体)第一牺牲材料提供更大的蚀刻对比。
在一些实施例中，第二子堆叠可以包括第一牺牲半导体材料的第一牺牲层和第二牺牲半导体材料的第二牺牲层的一个或多个单元。
该方法可以相应地包括用相应的介质层替换第二子堆叠的每个第二牺牲层，以通过选择性地蚀刻第二牺牲半导体材料在第二子堆叠中形成相应的空间，并然后用第一介质材料填充每个空间。
形成凹陷的动作可以包括从牺牲栅极结构的相对侧横向蚀刻第二子堆叠的每个第一牺牲层的后端面。
该方法可以包括通过从栅极沟槽选择性地蚀刻第一牺牲半导体材料来去除第一和第二子堆叠的每个第一牺牲层。
具有第一和第二牺牲层的两个或更多个单元的第二子堆叠能够形成更厚的第二子堆叠，或者对于同样厚度的第二子堆叠，能够形成减小厚度的第二牺牲层。第二牺牲层的较小厚度可以有助于用介质层进行替换，因为第二牺牲层可以更快地被减少，因此减少了第一牺牲层和沟道层对蚀刻剂的暴露。
在一些实施例中，沟道材料可以是Si1-xGex，第一牺牲材料可以是Si1-yGey，而第二牺牲材料可以是Si1-zGez，其中0≤x<y<z。基于Si和SiGe的层堆叠能够形成高质量的沟道层以及第一和第二牺牲层，其可以相对于沟道层被选择性地加工。
因为第二子堆叠比第一子堆叠的第一牺牲层的厚度更厚，所以可以在沟道层上提供更大总厚度的牺牲材料，而Si1-zGez的厚度相对较小。Si1-zGez的减小的生长厚度可以允许减少数量的生长缺陷。
在一些实施例中，第二子堆叠可以进一步包括形成第二子堆叠的最顶层的第一牺牲材料的第三牺牲层，并且其中器件层堆叠可以进一步包括在第二子堆叠上的第三子堆叠，第三子堆叠包括沟道材料的沟道层并且形成第二子堆叠的底层，以及在沟道层上的第一牺牲半导体材料的第一牺牲层。
包括沟道层的第三子堆叠的提供使得能够在介质层上形成另一FET器件(例如，顶部器件)。这又进而使得能够形成CFET器件。将第一牺牲材料的第三牺牲层作为第二子堆叠的最顶层允许第三子堆叠的沟道层与介质层垂直隔开。这使得能够形成也包围第三子堆叠的沟道层的栅极堆叠。此外，由于第三牺牲层由与第一、第二和第三子堆叠的第一牺牲层相同的材料形成，所以第三牺牲层可以与第一牺牲层并行加工。
因此，形成凹陷的动作可以包括从牺牲栅极结构的相对侧横向蚀刻第一、第二和第三子堆叠的每个第一牺牲层以及第二子堆叠的第三牺牲层的后端面。
形成源极和漏极区的动作可以进一步包括在暴露在牺牲栅极结构的相对侧的第三子堆叠的沟道层的端面上外延生长半导体材料。形成在第一子堆叠的沟道层端面上的源极和漏极区可以是第一导电类型，而形成在第三子堆叠的沟道层端面上的源极和漏极区可以是第二相反导电类型。第一和第二导电类型可以是p型和n型，反之亦然。
该方法可以包括通过从栅极沟槽选择性地蚀刻第一牺牲半导体材料来去除第一、第二和第三子堆叠的每个第一牺牲层以及第三子堆叠的第三牺牲层。
形成栅极堆叠的动作可以包括在栅极沟槽中形成栅极堆叠，使得栅极堆叠围绕第一子堆叠的沟道层、第二子堆叠的每个介质层和第三子堆叠的沟道层。
在一些实施例中，第二子堆叠可以包括第一牺牲半导体材料的第一牺牲层和第二牺牲半导体材料的第二牺牲层的恰好一个(即，单个)单元，以及在该一个(单个)单元上的第一牺牲半导体材料的第三牺牲层。因此，第二子堆叠可以形成为三层的层堆叠，具有第一牺牲材料的底部牺牲层和最顶部牺牲层，以及在底部和最顶部牺牲层之间的第二牺牲材料的第二牺牲层。
第二子堆叠的第二牺牲层的厚度可以大于第二子堆叠的第一和第三牺牲层中每层的厚度。第二子堆叠的第一和第三牺牲层可以具有均匀的或至少相似的厚度。特别地，第一子堆叠的第一牺牲层、第二子堆叠的第一和第三牺牲层以及第三子堆叠的第一牺牲层可以具有均匀的或者至少相似的厚度。例如，第一和第三牺牲层中的任意两个之间的厚度差可以至多为1nm。每个牺牲层可以形成3-10nm的厚度。
在一些实施例中，第二子堆叠可以包括第一牺牲半导体材料的第一牺牲层和第一牺牲层上的第二牺牲半导体材料的第二牺牲层的正好两个单元，以及在这两个单元中的上面一个单元之上的第一牺牲半导体材料的第三牺牲层。因此，第二子堆叠可以形成为五层的层堆叠，其具有第一牺牲材料的底部牺牲层和最顶部牺牲层，以及由在两个第二牺牲层之间的第一牺牲材料的中间牺牲层隔开的第二牺牲材料的两个第二牺牲层。
第二子堆叠的每个第一和第二牺牲层以及第三牺牲层可以具有均匀的或至少相似的厚度。具体地，第一子堆叠的第一牺牲层、第二子堆叠的每个第一和第二牺牲层、第二子堆叠的第三牺牲层和第三子堆叠的第一牺牲层可以具有均匀的或至少相似的厚度。例如，第一、第二和第三牺牲层中的任意两个之间的厚度差可以至多为1nm。例如，每个牺牲层可以形成3-10nm的厚度。
在一些实施例中，形成栅极堆叠可以进一步包括：
共形沉积栅极介电层，并然后在栅极沟槽中沉积第一栅极功函数金属，
随后，形成具有一定厚度的阻挡掩模，使得围绕第一子堆叠的沟道层的第一栅极功函数金属被覆盖而围绕第三子堆叠的沟道层的第一栅极功函数金属被暴露，
当使用阻挡掩模作为蚀刻掩模时，从第三子堆叠的沟道层去除第一栅极功函数金属，以及
随后在栅极沟槽中共形地沉积第二栅极功函数金属。
因此，阻挡掩模可以有助于在第一子堆叠的沟道层和第三子堆叠的沟道层提供不同的栅极功函数金属(WFM)。
通过允许在第一子堆叠的(最顶部)沟道层和第三子堆叠的(底部)沟道层之间增加的垂直间隔，第二子堆叠的介质层可以为阻挡掩模的形成提供增加的加工窗口。
可以在去除第一栅极功函数金属之后和沉积第二栅极功函数金属之前去除阻挡掩模。
形成阻挡掩模可以包括沉积填充栅极沟槽的阻挡掩模材料，并且随后回蚀所沉积的阻挡掩模材料(例如，自上而下)，使得围绕第三子堆叠的沟道层的第一栅极功函数金属被暴露，而使得围绕第一子堆叠的沟道层的第一栅极功函数金属保持被覆盖。
可以使用各向同性蚀刻工艺来蚀刻沉积的阻挡掩模材料。这可以有助于回蚀阻挡掩模材料的被第三子堆叠的沟道层和介质层重叠(即遮蔽)的部分。
在上文中，已经分别主要参考了第一子堆叠和第三子堆叠的单个第一牺牲层和沟道层。然而，第一和/或第三子堆叠可以各自包括多于一个的沟道层和第一牺牲层。
在一些实施例中，第一子堆叠可以包括第一牺牲半导体材料的第一牺牲层和第一牺牲层上的沟道材料的沟道层的一个或多个单元。
在一些实施例中，第三子堆叠可以包括沟道材料的沟道层和沟道层上的第一牺牲半导体材料的第一牺牲层的一个或多个单元。
应当理解，与第一或第三子堆叠的第一牺牲材料的第一牺牲层相关的任何加工步骤或任何讨论可以相应地被应用于第一或第三子堆叠的任何另外的第一牺牲层。相应地，与第一或第三子堆叠的沟道层相关的任何加工步骤或任何讨论可以相应地应用于第一或第三子堆叠的任何其他沟道层。
在一些实施例中，器件层堆叠可以是第一器件层堆叠，并且第一子堆叠的沟道层可以形成第一器件层堆叠的最顶层沟道层。该方法可以进一步包括：
在衬底上形成第二器件层堆叠，第二器件层堆叠具有与第一器件层相同的成分，并且第一和第二器件层堆叠被垂直取向的绝缘壁分隔开，其中第一器件层堆叠的第一和第二子堆叠的各层以及第二器件层堆叠的第一和第二子堆叠的各层邻接绝缘壁的相对侧表面。
该方法可以包括形成牺牲栅极结构以延伸穿过第一和第二器件层堆叠以及绝缘壁，并且随后将应用于(第一)器件层堆叠的前述动作中的每一个也应用于第二器件层堆叠，例如蚀刻穿过器件层堆叠，替换第二子堆叠的第二牺牲层，形成凹陷，形成内部间隔物，形成源极和漏极区，形成栅极沟槽，去除第一和第二子堆叠的第一牺牲层，并且形成第一器件层堆叠和第二器件层堆叠中的每一个的栅极堆叠。
形成在第一器件层堆叠的沟道层端面上的源极和漏极区可以是第一导电类型，而形成在第二器件层堆叠的沟道层端面上的源极和漏极区可以是第二相反导电类型。第一和第二导电类型可以是p型和n型，反之亦然。
牺牲栅极结构的去除可以导致形成栅极沟槽，该栅极沟槽包括在第一器件层堆叠处的第一栅极沟槽部分和在第二器件层堆叠处的第二栅极沟槽部分。形成栅极堆叠可以包括在第一栅极沟槽部分中沉积第一栅极功函数金属，并在第二栅极沟槽部分中沉积第二栅极功函数金属。
附图说明
通过参考附图的说明性和非限制性的以下详细描述，可更好地理解以上以及其他目的、特征和优点。在附图中，除非另有说明，否则相似的附图标记将用于相似的元件。
图1a-c至14a-b示出了根据一些实施例的用于形成半导体器件的方法。
图15a-b示出了根据另一实施例的器件层堆叠。
图16a-c示出了根据另一实施例的器件层堆叠。
具体实施方式
图1a-b描绘了在用于形成半导体器件，特别是诸如CFET器件的堆叠晶体管器件，的方法的初始阶段的半导体器件结构100。
轴X、Y和Z分别表示第一方向、横向于第一方向的第二方向以及垂直或自下而上的方向。X和Y方向可以特别地称为横向或水平方向，因为它们平行于结构100的衬底102的主平面。Z方向平行于衬底102的法线方向。
图1a-b描绘了沿着垂直平面B-B’(平行于XZ平面)和A-A’(平行于YZ平面)截取的结构100的相应截面图。除非另有说明，后续附图的截面图对应于图1a-b中的截面图。
结构100包括衬底102和形成在衬底102上的器件层堆叠110。衬底102可以是适用于互补FET的传统半导体衬底。衬底102可以是单层半导体衬底，例如由诸如Si衬底、锗(Ge)衬底或硅-锗(SiGe)衬底之类的块状衬底形成。然而，多层/复合衬底也是可能的，诸如块状衬底上的外延地生长的半导体层或绝缘体上半导体(SOI)衬底，诸如绝缘体上Si衬底、绝缘体上Ge衬底或绝缘体上SiGe衬底)。
器件层堆叠110包括第一子堆叠120、第一子堆叠上的第二子堆叠130和第二子堆叠130上的第三子堆叠140。为了图示清楚，图1c单独描绘了第一子堆叠120(底部)、第二子堆叠130(中间)和第三子堆叠140(顶部)。
第一子堆叠120包括第一牺牲层122a和第一牺牲层122a上的沟道层124a。沟道层124形成第一子堆叠120的最顶层。层122a和124a可以被称为第一子堆叠120的一个单元，并且如图所示，第一子堆叠120可以进一步包括这样的连续层单元，例如第一牺牲层122b和第一牺牲层122b上的沟道层124b。尽管图1c描绘了第一子堆叠120的两个这样的单元，但是应当理解，第一子堆叠120可以仅包括单个单元(例如，层122a/124a)或者多于两个这样连续布置的层单元(例如，单元122b/124b下面的另外的单元)。
第二子堆叠130包括第一牺牲层132a、第一牺牲层132a上的第二牺牲层134以及第二牺牲层134上的第三牺牲层132b。层132a、134、132b是第二子堆叠的连续层。第一牺牲层132a形成第二子堆叠130的底部(即最底部)层。因此，第一牺牲层132a被布置在第一子堆叠120上，即沟道层124a上。第三牺牲层134形成第二子堆叠130的最顶层。
第三子堆叠140包括(第一)沟道层144a和沟道层144a上的第一牺牲层142a。沟道层144a形成第三子堆叠140的底层(即最底层)。因此，沟道层144a被布置在第二子堆叠130上，即第三牺牲层132b上。如图所示，第三子堆叠140可以包括牺牲层142a上的另一(第二)沟道层144b。层144a和142a可以被称为第三子堆叠140的一个单元，并且第三子堆叠可以更一般地包括堆叠在层单元144a/142a顶部的多个这种连续布置的层单元。
第一至第三子堆叠120、130、140的第一牺牲层(例如122a、122b、132a、132a)和第二子堆叠130的第三牺牲层132b可被形成为具有均匀的或至少相似的厚度。
第二牺牲层134可被形成为具有比第一至第三子堆叠120、130、140的第一牺牲层(例如，122a、122b、132a、132a)和第二子堆叠130的第三牺牲层132b中的每一个更大的厚度。第二子堆叠130的总厚度可以相应地超过第一子堆叠120、130、140的每个第一牺牲层(例如122a、122b)的厚度。
第一和第三子堆叠120、140的沟道层124也可以具有均匀或至少相似的厚度，例如与器件层堆叠110的第一牺牲层不同或相同的厚度。
举例来说，第一和第三子堆叠120、140的沟道层124可以各自形成为具有3-10nm的厚度，第一至第三子堆叠120、130、140的第一牺牲层(例如122a、122b、132a、132a)和第二子堆叠130的第三牺牲层132b可以各自形成为具有3-10nm的厚度，而第二牺牲层134可以形成为具有10-30nm的厚度。第二子堆叠130的总厚度可以例如是20-50nm。第一至第三子堆叠120、130、140的第一牺牲层和第三牺牲层132b的任意两层的厚度可以相差最多1nm，例如以便于随后的内部间隔物形成。
第一至第三子堆叠120、130、140的每个第一牺牲层(例如122a、122b、132a、132a)和第二子堆叠130的第三牺牲层132b由相同的第一牺牲材料形成。第二子堆叠130的第二牺牲层134由不同于第一牺牲材料的第二牺牲材料形成。第一和第三子堆叠120、140的每个沟道层(例如122a、122b、144a、144b)由相同的沟道材料形成，该材料不同于第一和第二牺牲材料中的每一种。
例如，沟道材料可以是Si1-xGex，第一牺牲材料可以是Si1-yGey，而第二牺牲材料可以是Si1-zGez，其中0≤x<y<z。例如，y≥x+0.15和z≥y+0.15。在更具体的示例中，沟道材料可以是Si，第一牺牲材料可以是SiGe0.25，且第二牺牲材料可以是SiGe0.5或SiGe0.65。Ge含量的这些相对差异便于器件层堆叠110的不同牺牲层和沟道层的选择性加工(例如选择性蚀刻)。
器件层堆叠110的各层可以各自是外延层，例如使用本身已知的沉积技术，诸如化学气相沉积(CVD)或物理气相淀积(PVD)，外延地生长。这使得高质量的材料层具有有利的成分和尺寸的控制度。
沉积层可被顺序形成并随后被图案化以限定在X方向延伸的细长鳍状器件层堆叠。虚线110’示意性地指示了鳍图案化之后和鳍凹陷之前的器件层堆叠110的轮廓，如下所述。虽然附图仅描绘了单个器件层堆叠，但是应当理解，可以形成多个平行的鳍状器件层堆叠。可以使用传统的鳍图案化技术，例如诸如光刻和蚀刻(“光刻蚀刻”)的单一图案化技术或者诸如(光刻蚀刻)x、自对准双重或四重图案化(SADP或SAQP)的多重图案化技术)。
层堆叠110的各层可以各自形成为纳米片，例如宽度(沿Y)与厚度(沿Z)之比大于1，例如宽度在10nm至30nm的范围内，而厚度在3nm至10nm的范围内。还可以图案化器件层堆叠20、21，使得沟道层形成纳米线形状的层。举例来说，纳米线可以具有类似于示例纳米片的厚度，但是具有更小的宽度，例如3nm至10nm。
如图1a-b所示，在鳍图案化之后，器件层堆叠110的下部可以被例如SiO2的浅沟槽隔离(STI)104包围。
如图1a-b进一步所示，牺牲栅极结构150可以形成为延伸跨过器件层堆叠110’。牺牲栅极结构150包括牺牲栅极主体152。牺牲栅极主体152可以通过在器件层堆叠110’上沉积牺牲栅极主体材料(例如非晶硅)并随后在其中图案化牺牲栅极主体152来被形成。虽然附图仅描绘了牺牲栅极结构150，但是应当理解，可以跨越器件层堆叠110’形成多个平行的牺牲栅极结构。可以使用传统的图案化技术，例如单一图案化技术，如光刻和蚀刻(“光刻蚀刻”)或多重图案化技术，如(光刻蚀刻)x、SADP或SAQP。
牺牲栅极结构150还包括在牺牲栅极主体152的相对侧上的第一间隔物或第一间隔物层154。第一间隔物154也可以被称为栅极间隔物154。栅极间隔物154可以通过共形地沉积栅极间隔物材料并随后各向异性地(例如，自上而下)蚀刻栅极间隔物材料以从结构100的水平取向的表面去除部分的栅极间隔物材料来形成，并且使得部分栅极间隔物材料保留在牺牲栅极主体152的侧表面上以形成栅极间隔物154。栅极间隔物154可以由介电材料形成，例如由ALD沉积的氧化物、氮化物或碳化物，诸如SiN、SiC、SiCO、SiCN或SiBCN。
如图所示，牺牲栅极结构150可进一步包括封盖层156，例如由牺牲栅极主体图案化剩余的一层或多层硬掩模材料形成。
在形成牺牲栅极结构150之后，可以通过在自上而下的方向(例如负Z)上回蚀器件层堆叠110，同时使用牺牲栅极结构150作为蚀刻掩模，来使器件层堆叠110凹陷。蚀刻可以延伸穿过第三、第二和第一子堆叠140、130、120中的每一个，使得其每一层的各部分保留在牺牲栅极结构150下面，如图1a所示。
从下文中可以明显看出，第一至第三子堆叠120、130、140的第一牺牲层(例如122a、122b、132a、132a)和第三牺牲层132b将经受相同的加工步骤。因此，为了简洁起见，这些层在下文中将通常被表示为器件层堆叠110的第一牺牲层，或者第一子堆叠120、第二子堆叠130或第三子堆叠的第一牺牲层。出于相应的原因，第一和第二子堆叠120、140的沟道层(例如124a、124b和144a、144b)在下文中通常可以表示为器件层堆叠110的沟道层，或者第一子堆叠120或第三子堆叠140的沟道层。
图2a-b至4a-b示出了用介质层136替换第二子堆叠130的第二牺牲层134的加工步骤。
在图2a-b中，已经通过选择性蚀刻第二牺牲半导体材料去除了第二牺牲层134，从而在第二子堆叠130中形成空间135。可以使用各向同性蚀刻加工工艺(湿法或干法)来蚀刻第二牺牲半导体材料，以从牺牲栅极结构150的相对侧横向回蚀刻第二牺牲层134的端面。例如，基于HCl的干法蚀刻可以用于去除Ge含量大于Si或SiGe沟道层材料的SiGe牺牲层材料。然而，其它合适的蚀刻加工工艺(例如湿法蚀刻工艺)在本领域中也是已知的，并且也可以用于此目的。
在图3a-b中，空间135已经填充有第一介质材料，例如氮化物，如SiN。第一介质材料可以被共形地沉积(例如，通过ALD)，其厚度足以填充(和夹断)空间135。第一介电材料的例子包括SiO2、Si3N4、SiCO、SiOCN、SiON、SiCN、SiC、SiBCN和SiBCNO。
在图4a-b中，第一介电材料已经经受了各向同性蚀刻加工工艺，以去除沉积在空间135外部的第一介电材料的部分。可以使用用于蚀刻介电材料(例如SiN)的任何合适的各向同性蚀刻加工工艺(湿法或干法)。保留在空间135中的第一介质材料形成介质层136。
图5a-b至7a-b示出了用于形成内部间隔物162的加工步骤。
在图5a-b中，通过从牺牲栅极结构150(例如，第一牺牲层132a)的相对侧横向(例如，沿着X方向和负X方向)回蚀器件层堆叠110的每个第一牺牲层的端面，已经在器件层堆叠110中形成了凹陷160。横向回蚀可以通过各向同性蚀刻加工工艺来实现。可以使用允许选择性蚀刻第一牺牲材料的任何合适的干法蚀刻加工工艺或湿法蚀刻加工工艺(例如HCl或APM)。如图5a所示，横向回蚀的程度可以对应于栅极间隔物154的厚度。换句话说，凹陷160的深度(例如，沿着X方向)可以对应于栅极间隔物154的厚度(沿着X方向)。
在图6a-b中，凹陷160已经填充了一种或多种共形沉积的内部间隔材料。内部间隔物材料的实例包括共形沉积的介电材料，例如氧化物、氮化物或碳化物，例如与介电层136相同的材料(例如由ALD沉积的SiN)。在一个示例中，可以沉积单个内部间隔材料(例如SiN)来填充凹陷160。在另一个例子中，可以沉积第一内部间隔材料(例如SiOC)以部分填充凹陷160，其中可以沉积第二内部间隔材料(例如SiN)以(通过夹断)填充凹陷160中的剩余空间。
在图7a-b中，通过使内部间隔物材料经受各向同性蚀刻加工工艺以去除沉积在凹陷160外部的内部间隔物材料的部分，已经在凹陷160中形成了内部间隔物162。可以使用用于蚀刻介电材料(例如SiN或SiN和SiOC)的任何合适的各向同性蚀刻加工工艺(湿法或干法)。如图所示，当器件层堆叠110的沟道层的端面被暴露并且内部间隔物材料的离散部分保留在凹陷160中以形成内部间隔物162时，蚀刻可以停止。
在图8a-b中，源极和漏极区164和166已经分别被形成在第一子堆叠120和第三子堆叠140的沟道层上。源极和漏极区域164、166已经通过在牺牲栅极结构150的相对侧暴露的沟道层的端面上外延生长半导体材料而被形成。
形成在第一子堆叠120的沟道层端面上的源极和漏极区164可以是第一导电类型，而形成在第三子堆叠140的沟道层端面上的源极和漏极区166可以是第二相反导电类型。第一和第二导电类型可以是p型和n型，反之亦然。掺杂可以通过原位掺杂来实现。当在第一子堆叠120的沟道层端面上执行外延时，可以通过掩蔽第三子堆叠140的沟道层端面来实现不同导电类型的源极和漏极区164以及源极和漏极区166。第三子堆叠的沟道层端面的掩蔽可以例如通过沿着第三子堆叠形成临时覆盖间隔物来提供。在完成源极和漏极区164的外延之后，可以去除临时覆盖间隔物，并且源极和漏极区164可以覆盖有一种或多种介质材料(例如，ALD沉积的SiN和像SiO2的层间介质)。然后可以在第三子堆叠140的沟道层端面上执行外延。然而，这仅仅是一个示例，也可以使用有助于形成具有不同导电类型的源极和漏极区164、166的其他加工工艺技术。
如图所示，源极和漏极区164、166可以随后被绝缘层170覆盖。绝缘层170可由绝缘材料形成，例如氧化物，例如SiO2，或另一种层间介质，例如通过化学机械抛光(CMP)和/或回蚀进行沉积、平坦化和凹陷。CMP和/或回蚀还可以继续以去除牺牲栅极结构150的任何封盖156。然而，也可以停止封盖156上的CMP和/或回蚀，并随后使用单独的蚀刻步骤打开封盖。
在图9a-b中，已经通过去除相对的栅极间隔物154之间的牺牲栅极主体152形成了栅极沟槽172。可以使用允许选择性去除牺牲栅极主体152(例如，非晶硅)的任何常规合适的蚀刻加工工艺(各向同性或各向异性、湿法或干法)。
在图10a-b中，器件层堆叠110的第一牺牲层已经通过从栅极沟槽172选择性蚀刻第一牺牲半导体材料而被去除。与形成凹陷160期间相同类型的蚀刻加工工艺可用于该步骤。通过去除第一牺牲层，器件层堆叠110的沟道层可以被释放，在某种意义上，其上表面和下表面可被暴露在栅极沟槽172内。由于在该加工步骤之前，介质层154被第一介质层(例如，第二子堆叠130的第一介质层132a和第三介质层132b)包围，介质层154也被释放。
图11a-b至图14a-b示出了用于在栅极沟槽172中形成围绕释放的沟道层和介质层136的栅极堆叠180的加工步骤。
在图11a-b中，栅极介质层和第一栅极功函数金属(WFM)174已被共形地沉积在栅极沟槽172中。为了图示清楚起见，图中没有单独示出栅极介质层，但是其覆盖范围可以对应于层174所指示处。栅极介质层可以由传统的高k介质形成，例如HfO2、HfSiO、LaO、AlO或ZrO。第一WFM 174可以由一个或多个有效WFM(例如，诸如TiAl或TiAlC的n型WFM和/或诸如TiN或TaN的p型WFM)形成。栅极介质层和第一WFM可以通过ALD来被沉积。
如图11b进一步所示，随后可以在栅极沟槽172的下部形成阻挡掩模154。阻挡掩模154可以形成一定厚度(例如，沿着Z方向)，使得第一WFM 174围绕第一子堆叠120的沟道层的部分(例如，围绕沟道层124a的部分174a)被覆盖，而第一WFM 174围绕第三子堆叠140的沟道层144a的部分(例如，围绕沟道层144a的部分174b)被暴露。
阻挡掩模154可以通过沉积填充栅极沟槽172的阻挡掩模材料来形成。阻挡掩模材料可以是例如旋涂碳或另一种有机旋涂材料。随后可以自上而下将阻挡掩模材料回蚀刻(例如，使用各向异性蚀刻)到目标水平。如图所示，目标水平可以沿着介电层136被定位。因此，第一WFM 174的围绕第三子堆叠140的沟道层的部分可以被暴露。
在图12a-b中，第一WFM 174已经被从第三子堆叠140的沟道层中移除，同时使用阻挡掩模154作为蚀刻掩模。取决于阻挡掩模154的特定厚度，也可以去除围绕介电层136的第一WFM 174的至少一部分。然而，由于阻挡掩模154，围绕到第一子堆叠120的沟道层的第一WFM 174(例如，围绕沟道层124a的部分174a)可以被保留。
可以使用合适的各向同性(湿法或干法)蚀刻去除第一WFM 174，允许选择性去除第一WFM 174而不去除栅极介质。随后，可以从沟槽172移除阻挡掩模154。
在图13a-b中，第二栅极WFM 176已被共形地沉积在栅极沟槽172中。第二WFM 176可被沉积在围绕第三子堆叠140的沟道层的栅极介质上以及栅极介质的暴露在介质层136上的部分上。第二WFM 176因此可以围绕第三子堆叠140的沟道层。如图13a-b所示，第二栅极WFM 176可被进一步沉积在围绕第一子堆叠140的沟道层的第一WFM 174上。
随后，可以沉积栅极填充金属178(例如W、al、Co或Ru)以填充栅极沟槽172的剩余空间。栅极填充金属176可以例如通过CVD或PVD来被沉积。
附图标记180表示完整的栅极堆叠，包括围绕第一子堆叠110的沟道层的栅极介质层、第一WFM 174、第二WFM 176和栅极填充金属178的下部，以及包括围绕第三子堆叠140的沟道层的栅极介质、第二WFM 176和栅极填充金属178的上部。
图14a-b描绘了在栅极金属凹陷以使栅极堆叠180的顶表面与栅极间隔物154的上表面齐平之后的所得器件结构100，。
器件结构100包括底部器件，该底部器件包括第一子堆叠120的沟道层，其在源极和漏极区164与栅极堆叠180的下部之间延伸。器件结构100还包括底部器件，该底部器件包括第三子堆叠140的沟道层，在源极和漏极区166与栅堆叠180的上部之间延伸。介电层136保留作为底部器件和顶部器件的各沟道之间的电无源伪沟道，并被栅极堆叠180包围。
此后，该方法可以通过在绝缘层170中蚀刻接触沟槽并在沟槽中在源极和漏极区164、166上沉积一种或多种接触金属来形成源极/漏极接触。底部器件和顶部器件的源极和漏极区的单独接触可以通过下述步骤实现：在源极和漏极区164、166上的第一接触金属沉积，将接触金属回蚀到源极和漏极区164和166之间直至达到暴露源极和漏极区166的水平，在回蚀的接触金属上沉积绝缘接触分离层，以及随后在源极和漏极区166上的第二接触金属沉积。分离的源极和漏极接触可被应用于器件100的任一侧或两侧。
图15a-b描绘了根据另一实施例的包括器件层堆叠的半导体器件结构200。器件层堆叠210类似于器件层堆叠110，但是不同之处在于其第二子堆叠220具有不同的成分。第二子堆叠220包括第一牺牲半导体材料的第一牺牲层232a、232b和在第一牺牲层上的第二牺牲层234a、234b这两个单元。也就是说，第二子堆叠220包括第一牺牲层232a和第二牺牲层234a的第一层单元230a，以及第一牺牲层232b和第二牺牲层234b的第二层单元230b。第二子堆叠220还包括第一牺牲半导体材料的第三牺牲层232c作为子堆叠220的最顶层。因此，第二子堆叠形成为五层子堆叠，具有第一牺牲材料的底部牺牲层232a和最顶部牺牲层232c，以及由两个第二牺牲层234a、234b之间的第一牺牲材料的中间牺牲层232c隔开的第二牺牲材料的两个第二牺牲层234a、234b。因此，应用参考前面附图描述的方法步骤可以导致两个介质层代替两个第二牺牲层234a、234b，这可以在最终的栅极堆叠中形成两个伪沟道。如图所示，第二子堆叠220的层可以形成有均匀的厚度，或者至少相似的厚度。例如，第一至第三子堆叠120、330、140的第一牺牲层、第二子堆叠230的第三牺牲层232c和第二子堆叠230的第二牺牲层234a、234b中的每一个都可以形成有3-10nm的厚度。第一至第三子堆叠120、130、140的牺牲层的任意两层的厚度可以相差最多1nm。
图16a-c描绘了根据另一实施例的半导体器件结构300，包括第一和第二器件层堆叠310a、310b。器件层堆叠310a和310b中的每一个都类似于器件层堆叠110，然而不同之处在于其相应的第二子堆叠130(其具有与器件层堆叠110的子堆叠130相同的成分)形成最顶部的子堆叠，使得第一子堆叠120的最顶部的沟道层124a形成相应的器件层堆叠310a、310b的最顶部的沟道层。此外，各个器件层堆叠310a、310b的第二子堆叠130的第三牺牲层134形成相应的器件层堆叠310a、310b的最顶部牺牲层。应当理解，图16a中的视图也代表第二器件层堆叠310b。
第一和第二器件层堆叠310a、310b被垂直取向的绝缘壁306分开，使得相应子堆叠120、130的层邻接绝缘壁306的相对侧表面。绝缘壁306可结合鳍图案化加工工艺形成，通过对将初始器件层堆叠分成两个对应的器件层堆叠310a、310b的沟槽来进行蚀刻，并用绝缘壁材料(例如通过例如ALD沉积的氧化物或氮化物)填充沟槽。如图所示，沟槽和壁306可以延伸到衬底102的厚度部分。
在绝缘壁306的形成期间，第一和第二器件层堆叠310a、310b的第二子堆叠130的存在可以有助于在最顶层沟道层124a之上形成具有增加的高度的绝缘壁306。
该方法随后通常可以如结合图1a-b所描述的那样继续进行，并且通过跨越第一和第二器件层堆叠310a、310b和绝缘壁306形成牺牲栅极结构150。
随后，每个器件层堆叠310a、310b可以被蚀刻穿过(即凹陷)以形成凹陷的器件层堆叠310a、310b，参见图16a。
随后，每个器件层堆叠310a、310b的第二牺牲层134可以用介质层(参见图2a-b至4a-b中形成的介质层136)代替。然后，可以在每个器件层堆叠310a、310b中形成凹陷和内部间隔物(参见图5a-b至7a-b中形成的凹陷160和内部间隔物162)。此后，可以在牺牲栅极结构150的相对侧处，在每个器件层堆叠310a、310b的沟道层的端面上形成源极/漏极区(参见图8a中在第一子堆叠120的沟道层上形成的源极和漏极区164)。通过在绝缘壁306的相对侧处掩蔽器件层堆叠(例如310a或310b)，就可以在绝缘壁306的相对侧上顺序形成p型源/漏极区和n型源/漏极区。绝缘壁306可以促进p型和n型源极/漏极区之间的分离。源极/漏极区可以被绝缘层(参见图8a中的层170)覆盖。
此后，牺牲栅极结构150可以被功能栅极堆叠替代。该替换可以根据替换金属栅极(RMG)流程进行：通过去除牺牲栅极主体152，可以在绝缘壁306的相对侧上形成栅极沟槽。因此，可以形成分别暴露器件层堆叠310a、310b的n侧(或p侧)和p侧(或n侧)栅极沟槽，其由绝缘壁306分开。RMG流程可以通过栅极介质沉积(例如，高K介质，诸如HfO2、HfSiO、LaO、AlO或ZrO)、栅极功函数金属沉积和栅极(金属)填充沉积来进行。
该加工工艺还可以包括在RMG加工工艺中交错的沟道释放步骤：即，在形成栅极沟槽之后，选择性地去除每个器件层堆叠310a、310b的第一牺牲层122a、122b、132a和132b。悬浮沟道层124a、124b(例如纳米片)因此可以被限定在每个栅极沟槽中。归因于绝缘壁306的存在，沟道层116将被“部分释放”，因为它们的上表面和下表面以及外侧壁表面可以裸露，而它们的内侧壁表面邻接绝缘壁306。
为了提高器件性能，可以在p型器件区(例如，在p侧栅极沟槽中)中提供p型功函数金属(pWFM)，并且可以在n型器件区(例如，在n侧栅极沟槽中)中提供n型功函数金属(nWFM)。栅极金属沉积因此可以包括子步骤：(a)在p型和n型器件区域中的pWFM沉积；(b)从n型器件区域选择性去除pWFM；(c)在n型器件区中的nWFM沉积，并且可选地还有p型器件区；(d)栅极填充沉积。pWFM去除可包括在掩蔽p型器件区的同时蚀刻n型器件区中的pWFM。绝缘壁306可以抵消p型器件区中pWFM的横向蚀刻。在该子步骤序列中，对“pWFM”的引用可以被“nWFM”替代，反之亦然。”随后可以进行功能栅堆叠的凹陷，以及可选的栅极切口形成。该方法还可以包括在源极/漏极区上形成源极/漏极接触。
针对图16a-c中所示的第一和第二器件层堆叠310a、310b的分三层第二子堆叠130的替代是分两层第二子堆叠，类似于第二子堆叠130，但是省略了第三牺牲层132b，使得第二牺牲层134形成相应第二子堆叠130的最顶层牺牲层。上面概述的用于形成叉形片器件的方法也可以以类似的方式应用于这种器件层堆叠。
在上文中，主要参考有限数量的示例描述了本发明构思。然而，如本领域技术人员容易理解的，在由所附权利要求书限定的本发明构思的范围内，除了上面公开的示例以外的其他示例同样是可能的。

Claims (14)

1.一种用于形成半导体器件(100)的方法，所述方法包括：
在衬底(102)上形成器件层堆叠(110)，所述器件层堆叠包括：
-第一子堆叠(120)，包括第一牺牲层(122a)和在所述第一牺牲层(122a)上的限定所述第一子堆叠(120)的最顶层的沟道层(124a)，以及
-在所述第一子堆叠(120)上并且包括第一牺牲层(132a)及在所述第一牺牲层(132a)上的第二牺牲层(134)的第二子堆叠(130)，所述第一牺牲层(132a)限定所述第二子堆叠(130)的底层，
其中所述第一牺牲层(122a，132a)由第一牺牲半导体材料形成，所述第二牺牲层(134)由第二牺牲半导体材料形成，并且所述沟道层(124a)由半导体沟道材料形成，并且
其中所述第二子堆叠(130)的厚度超过所述第一子堆叠(120)的第一牺牲层(122a)的厚度；
形成延伸跨过所述器件层堆叠(110)的牺牲栅极结构(150)，所述牺牲栅极结构(150)包括牺牲栅极主体(152)和在所述牺牲栅极主体(152)的相对侧上的第一间隔物(154)；
在使用所述牺牲栅极结构(150)作为蚀刻掩模的同时蚀刻穿过所述器件层堆叠(110)，使得所述器件层堆叠(110)的所述层(122a、124a、132a、134)的各部分保留在所述牺牲栅极结构(150)下方；
随后，用所述介质层(136)替换所述第二子堆叠(130)的所述第二牺牲层(134)，包括：通过选择性蚀刻所述第二牺牲半导体材料来移除所述第二子堆叠的所述第二牺牲层以在所述第二子堆叠(130)中形成空间(135)，并且此后用第一介质材料填充所述空间(135)；
通过从所述牺牲栅极结构(150)的相对侧横向蚀刻所述第一子堆叠和第二子堆叠(120，130)的所述第一牺牲层(122a，132a)的后端面，在所述器件层堆叠(110)中形成凹陷(160)；
在所述凹陷(160)中形成内部间隔物(162)；
随后，通过在所述牺牲栅极结构(150)的相对侧处暴露的所述沟道层(124a)的端面上外延生长半导体材料来形成源极和漏极区(164)；
随后，通过移除所述牺牲栅极主体(152)来形成栅极沟槽(172)；
通过从栅极沟槽(172)选择性地蚀刻所述第一牺牲半导体材料来移除所述第一子堆叠和第二子堆叠(120，130)的所述第一牺牲层(122a，132a)；和
在所述栅极沟槽(172)中形成栅极堆叠(180)，使得所述栅极堆叠(180)围绕所述沟道层(124a)。
2.根据权利要求1所述的方法，其特征在于，用介质层(136)替换所述第二子堆叠(130)的所述第二牺牲层(134)的所述动作在所述形成所述凹陷(160)的所述动作之前执行。
3.根据前述权利要求中任一项所述的方法，其特征在于，所述第二子堆叠(130；230)包括所述第一牺牲半导体材料的第一牺牲层(132a，232a，232b)和所述第二半导体材料的第二牺牲层(134，234a，234b)的一个或多个单元(130，230a，230b),
其中所述方法包括用介质层(136，236a，236b)替换所述第二子堆叠(130，230)的每个第二牺牲层(134，234a，234b)，
其中所述形成凹陷(160)的动作包括从所述牺牲栅极结构(150)的相对侧横向回蚀所述第一子堆叠和第二子堆叠(120，130，220，230)的每个第一牺牲层(122a，132a，232a，232b)的端面，以及
其中所述方法包括去除所述第一子堆叠和第二子堆叠(120，130)的每个第一牺牲层(122a，132a)。
4.根据权利要求3所述的方法，其特征在于，所述第二子堆叠(130，230)还包括形成所述第二子堆叠(130)的最顶层的所述第一牺牲材料的第三牺牲层(132b)，并且其中所述器件层堆叠(110)还包括第三子堆叠(140)，所述第三子堆叠(140)在所述第二子堆叠(130)上，并且包括所述沟道材料的并形成所述第二子堆叠(140)的底层的沟道层(144a)，和在所述沟道层(144a)上的所述第一牺牲半导体材料的第一牺牲层(142a)，
其中所述形成凹陷(160)的所述动作包括从所述牺牲栅极结构(150)的相对侧横向回蚀第一、第二和第三子堆叠(140)的每个第一牺牲层(132a、142a)和所述第二子堆叠的所述第三牺牲层(132b)的端面，
其中形成源极和漏极区的所述动作还包括在暴露在所述牺牲栅极结构(150)的相对侧处的所述第三子堆叠(140)的所述沟道层(144a)的端面上外延生长半导体材料，
其中所述方法包括去除第一、第二和第三子堆叠(120、130、140)的每个第一牺牲层(122a、132a)和所述第三子堆叠(140)的所述第三牺牲层(132b)，以及
其中形成栅极堆叠(180)的所述动作包括在所述栅极沟槽(172)中形成所述栅极堆叠(180)，使得所述栅极堆叠(180)围绕所述第一子堆叠(120)的所述沟道层(124a)、所述第二子堆叠(130)的每个介质层(136)和所述第三子堆叠(140)的所述沟道层(144a)。
5.根据权利要求4所述的方法，其特征在于，所述第二子堆叠(130)包括所述第一牺牲半导体材料的第一牺牲层(132a)和所述第二牺牲半导体材料的第二牺牲层(134)的恰好一个单元，以及在所述一个单元上的所述第一牺牲半导体材料的所述第三牺牲层(132b)。
6.根据权利要求5所述的方法，其特征在于，所述第二子堆叠(130)的第二牺牲层(134)具有比第二子堆叠(130)的所述第一和第三牺牲层更大的厚度。
7.根据权利要求6所述的方法，其特征在于，所述第二子堆叠(130)包括所述第一牺牲半导体材料的第一牺牲层(132a)和所述第二牺牲半导体材料的第二牺牲层(134)的正好两个单元，以及在所述单元的上面一个单元上的所述第一牺牲半导体材料的所述第三牺牲层(132b)。
8.根据权利要求7所述的方法，其特征在于，所述第二子堆叠(130)的每个第一牺牲层和第二牺牲层以及所述第三牺牲层(132b)具有相似的厚度。
9.根据权利要求4-8中任一权利要求所述的方法，其特征在于，形成所述栅极堆叠(180)还包括：
共形地沉积栅极介质层，并且随后在所述栅极沟槽(172)中沉积第一栅极功函数金属(174)，
随后，形成具有一定厚度的阻挡掩模(154)，使得围绕所述第一子堆叠(120)的所述沟道层(124a)的所述第一栅极功函数金属(174)被覆盖，而围绕所述第三子堆叠(140)的所述沟道层(144a)的所述第一栅极功函数金属(174)被暴露，使用所述阻挡掩模(154)作为蚀刻掩模，从所述第三子堆叠(140)的所述沟道层(144a)去除所述第一栅极功函数金属(174),以及
随后在所述栅极沟槽(172)中共形地沉积第二栅极功函数金属。
10.根据权利要求9所述的方法，其特征在于，形成所述阻挡掩模(154)包括沉积填充所述栅极沟槽(172)的阻挡掩模材料，并且随后回蚀所沉积的阻挡掩模材料，使得围绕所述第三子堆叠(140)的所述沟道层(144a)的所述第一栅极功函数金属(174)被暴露，而使得围绕所述第一子堆叠(120)的所述沟道层(124a)的所述第一栅极功函数金属(174)保持被覆盖。
11.根据权利要求4-10中任一项所述的方法，其特征在于，所述第三子堆叠(140)包括所述沟道材料的沟道层(144a)和在所述沟道层上的所述第一牺牲半导体材料的第一牺牲层(142a)的一个或多个单元。
12.根据前述权利要求中任一项所述的方法，其特征在于，所述第一子堆叠(120)包括所述第一牺牲半导体材料的第一牺牲层(122a，122b)和在所述第一牺牲层上的所述沟道材料的沟道层(124a，124b)的一个或多个单元。
13.根据前述权利要求中任一项所述的方法，其特征在于，所述沟道材料是Si1-xGex，所述第一牺牲材料是Si1-yGey，而所述第二牺牲材料是Si1-zGez，其中0≤x<y<z。
14.根据权利要求1-3中任一项或权利要求12-13中任一项的方法，在从属于权利要求1-3中任一项时，其特征在于，所述器件层堆叠是第一器件层堆叠(310a)，并且所述第一子堆叠(120)的所述沟道层形成所述第一器件层堆叠(310a)的最顶层沟道层，并且其中所述方法还包括：
在所述衬底(102)上形成第二器件层堆叠(310b)，所述第二器件层堆叠(310b)具有与所述第一器件层(310a)相同的成分，并且所述第一器件层堆叠和第二器件层堆叠由垂直取向的绝缘壁(306)分开，其中所述第一器件层堆叠(310a)的所述第一子堆叠和第二子堆叠(120，130)的各层和所述第二器件层堆叠(310b)的所述第一子堆叠和第二子堆叠(120，130)的各层邻接所述绝缘壁(306)的相对的侧表面，
其中所述方法包括形成所述牺牲栅极结构(150)以延伸跨过所述第一器件层堆叠和第二器件层堆叠(310a，310b)和所述绝缘壁(306)，以及
随后应用以下所述动作中的每一个动作：蚀刻穿过所述器件层堆叠、替换所述第二子堆叠的所述第二牺牲层、形成凹陷、形成内部间隔物、形成源极和漏极区、形成栅极沟槽、去除所述第一子堆叠和第二子堆叠的所述第一牺牲层、以及为所述第一器件层堆叠和所述第二器件层堆叠中的每一个形成栅极堆叠。
CN202211608932.5A 2021-12-17 2022-12-14 一种用于形成半导体器件的方法 Pending CN116266606A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP21215370.4 2021-12-17
EP21215370.4A EP4199112A1 (en) 2021-12-17 2021-12-17 A method for forming a semiconductor device

Publications (1)

Publication Number Publication Date
CN116266606A true CN116266606A (zh) 2023-06-20

Family

ID=78918608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211608932.5A Pending CN116266606A (zh) 2021-12-17 2022-12-14 一种用于形成半导体器件的方法

Country Status (3)

Country Link
US (1) US20230197522A1 (zh)
EP (1) EP4199112A1 (zh)
CN (1) CN116266606A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230395600A1 (en) * 2022-06-06 2023-12-07 International Business Machines Corporation Stacked field-effect transistors

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269914B2 (en) * 2017-09-27 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10741456B2 (en) * 2018-10-10 2020-08-11 International Business Machines Corporation Vertically stacked nanosheet CMOS transistor
US10998233B2 (en) * 2019-03-05 2021-05-04 International Business Machines Corporation Mechanically stable complementary field effect transistors
US11164793B2 (en) * 2020-03-23 2021-11-02 International Business Machines Corporation Reduced source/drain coupling for CFET

Also Published As

Publication number Publication date
US20230197522A1 (en) 2023-06-22
EP4199112A1 (en) 2023-06-21

Similar Documents

Publication Publication Date Title
US9716158B1 (en) Air gap spacer between contact and gate region
US11367662B2 (en) Semiconductor devices and methods of forming the same
US9679968B2 (en) Field effect transistors and methods of forming same
WO2014121536A1 (zh) 半导体设置及其制造方法
EP3660891B1 (en) A method for forming a semiconductor device
US11682591B2 (en) Method for forming transistor structures
KR102541232B1 (ko) 반도체 디바이스 및 방법
CN116266606A (zh) 一种用于形成半导体器件的方法
US11387317B2 (en) Field-effect transistor without punch-through stopper and fabrication method thereof
US20240128364A1 (en) Semiconductor device and formation method thereof
US20220093734A1 (en) Method for forming a semiconductor device
CN116845108A (zh) 一种半导体器件及其制备方法
US20220122895A1 (en) Method for forming a semiconductor device and a semiconductor device
US20230178623A1 (en) Gate all-around device with through-stack nanosheet 2d channel
US11984483B2 (en) Semiconductor device and method of manufacturing thereof
CN115911010A (zh) 半导体器件及其形成方法
KR102501422B1 (ko) 반도체 디바이스 및 그 제조 방법
US20230420544A1 (en) Method of forming a semiconductor device
US20230187528A1 (en) Method for Forming a Precursor Semiconductor Device Structure
US20230197830A1 (en) Method for Forming a Stacked FET Device
EP4199058A1 (en) A method for forming a stacked fet device
US20240204082A1 (en) Method for Forming a Semiconductor Device
EP4300560A1 (en) A method for forming a stacked transistor device
US20230197831A1 (en) Method for Forming a Semiconductor Device
CN116313800A (zh) 用于形成半导体器件结构的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination