CN116266537A - 用于形成半导体器件的方法 - Google Patents

用于形成半导体器件的方法 Download PDF

Info

Publication number
CN116266537A
CN116266537A CN202211597392.5A CN202211597392A CN116266537A CN 116266537 A CN116266537 A CN 116266537A CN 202211597392 A CN202211597392 A CN 202211597392A CN 116266537 A CN116266537 A CN 116266537A
Authority
CN
China
Prior art keywords
layer
sacrificial
forming
spacer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211597392.5A
Other languages
English (en)
Inventor
曾文德
H·梅尔腾斯
E·丹托尼利塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of CN116266537A publication Critical patent/CN116266537A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种形成半导体器件的方法，包括：在基板上形成器件层堆叠，所述器件层堆叠包括底部牺牲层以及上部牺牲层和沟道层的交替序列；形成牺牲栅极结构；在使用牺牲栅极结构作为蚀刻掩模的同时，蚀刻穿过器件层堆叠的至少上部牺牲层和沟道层；形成覆盖上部牺牲层和沟道层的端表面的牺牲间隔物；在牺牲间隔物掩蔽上部牺牲层和沟道层的端表面的同时，进一步蚀刻器件层堆叠以去除底部牺牲层，并从而在器件层堆叠中形成腔；在腔中形成介电层，其中形成介电层包括沉积介电底部材料并随后将其回蚀到低于所述沟道层中的最底部沟道层的水平；去除牺牲间隔物；形成槽并在槽中形成内部间隔物；以及通过在沟道层的端表面上外延地生长半导体材料来形成源极和漏极区。

Description

用于形成半导体器件的方法
技术领域
本公开涉及一种用于形成半导体器件的方法。
背景技术
现代半导体集成电路技术包括水平沟道晶体管，例如水平或横向纳米线FET(NWFET)和纳米片FET(NSHFET)。这些晶体管结构通常包括源极、漏极、包括一个或多个纳米线或纳米片形状的水平延伸的沟道层的沟道、和栅极堆叠。在环绕栅极(GAA)设计中，栅极堆叠环绕沟道层。
水平NWFET或NSHFET器件的制造方法可以基于例如纳米线或纳米片形状的交替牺牲层和沟道层的半导体层堆叠的加工。该加工可包括形成跨层堆叠的牺牲栅极，在牺牲栅极的诸相对侧处的沟道层上进行源极/漏极外延，以及在去除牺牲栅极之后进行栅极堆叠沉积。该加工可(例如，在去除牺牲栅极之后且在栅极堆叠沉积之前)包括蚀除沟道层上方和下方的牺牲层材料以形成“经释放的”沟道层的步骤，使得栅极堆叠随后可被形成以包围沟道层。在沟道释放之前，通过从牺牲栅极的两侧在横向上将牺牲层开槽并用介电材料填充槽，可以在牺牲层的端表面上形成所谓的“内部间隔物”。因此，在随后的沟道释放步骤中，内部间隔物可以掩蔽源极区/漏极区不被蚀刻。内部间隔物还可以提供最终器件中的源极区/漏极区和栅极金属之间的物理和电隔离。
“叉片”器件是一种较新类型的水平NSHFET器件设计，允许pFET和nFET以相对接近的方式彼此相邻设置，每一者由叉形栅极结构控制并由绝缘壁分隔开。绝缘壁可以在栅极图案化之前被形成在p型和n型器件区之间。因此，该壁可以将p栅极沟槽与n栅极沟槽分隔开，从而允许更紧密的n-p间隔。
叉片器件制造方法可以包括加工交替的牺牲层和沟道层的一对层堆叠。为了促进紧密的n-p间隔，层堆叠可以由填充有绝缘材料以形成绝缘壁的沟槽分隔开。然后，可以通过将上述制造办法应用于堆叠中的每一者来进行器件制造。
在水平沟道晶体管器件(例如NWFET、NSHFET和叉片)中，可能需要电绝缘，例如“底部绝缘”，以减轻电荷载流子从器件泄漏到下面的半导体基板中。
发明内容
鉴于上述，目的是提供一种用于形成半导体器件的经改进方法，允许在器件下方提供电绝缘。可从下文中理解其他目的或另外一些目的。
根据一方面，提供了一种用于形成半导体器件的方法，该方法包括：
在基板上形成器件层堆叠，该器件层堆叠包括底部牺牲层和在底部牺牲层上方的上部牺牲层和沟道层的交替序列，其中底部牺牲层和上部牺牲层由第一半导体材料形成，而沟道层由第二半导体材料形成；
形成跨器件层堆叠延伸的牺牲栅极结构，该牺牲栅极结构包括牺牲栅极主体和在牺牲栅极主体的相对侧上的栅极间隔物；
在使用牺牲栅极结构作为蚀刻掩模的同时蚀刻穿过器件层堆叠的至少上部牺牲层和沟道层，使得上部牺牲层和沟道层的各部分被保留在牺牲栅极结构的下方，其中上部牺牲层和沟道层的端表面被暴露在牺牲栅极结构的诸相对侧上；
(在所述蚀刻之后)形成覆盖上部牺牲层和沟道层的端表面的牺牲间隔物；
在牺牲间隔物掩蔽上部牺牲层和沟道层的端表面的同时，进一步蚀刻器件层堆叠以去除底部牺牲层，并从而在器件层堆叠中形成腔；
在腔中形成介电层，其中形成介电层包括沉积介电底部材料并随后将其回蚀到低于所述沟道层中的最底部沟道层的水平；
去除牺牲间隔物以暴露上部牺牲层和沟道层的端表面；
在去除牺牲间隔物之后，通过从牺牲栅极结构的相对侧在横向上回蚀上部牺牲层的端表面，在器件层堆叠中形成槽；
在槽中形成内部间隔物；以及
在形成介电层和内部间隔物之后，通过在沟道层的端表面上外延地生长半导体材料来形成源极区和漏极区。
根据该方法，可以用介电层(即“底部介电层”)“替换”上部牺牲层和沟道层下方的底部牺牲层。
由于底部牺牲层由与上部牺牲层相同的第一半导体材料形成，所以器件层堆叠可以用相对简单的组成来形成，例如两种不同的半导体材料。这可以便于器件层堆叠的制造，并且使得能够形成具有更高材料质量的沟道层。
对底部牺牲层和上部牺牲层使用相同的材料排除了通过使用材料选择性蚀刻相对于上部牺牲层选择性地蚀刻底部牺牲层来选择性地去除底部牺牲层。相反，通过在去除底部牺牲层之前形成牺牲间隔物，有助于选择性地去除底部牺牲层。因此，上部牺牲层的端表面可以被掩蔽以免于被用来去除底部牺牲层的蚀刻工艺。
此外，由于在去除底部牺牲层之前形成牺牲间隔物，并且在形成槽和内部间隔物之前去除底部牺牲层，沟道层的端表面也可以被掩蔽以免于被用来去除底部牺牲层的蚀刻工艺。相应地，可以更自由地选择用于去除底部牺牲层的蚀刻工艺，而较少考虑对上部牺牲层和沟道层的选择性。在去除底部牺牲层期间，上部牺牲层和沟道层可以被牺牲间隔物和牺牲栅极结构两者掩蔽。换言之，可以通过在使用牺牲栅极结构和牺牲间隔物作为蚀刻掩模的同时蚀刻底部牺牲层来去除底部牺牲层。
底部牺牲层的去除可包括使用各向同性蚀刻工艺来蚀刻底部牺牲层。因此，底部牺牲层可以从牺牲栅极结构的相对侧在横向上回蚀，直到在上部牺牲层和沟道层下方被去除。
可以在去除底部牺牲层之后，诸如在沉积介电底部材料之前，去除牺牲间隔物。
通过将介电底部材料(例如自顶向下)回蚀至低于沟道层中的最底部沟道层的水平，沟道层的每一者可被暴露以用于后续的源极和漏极外延。该水平尤其可以使得上部牺牲层中的最底部上部牺牲层的端表面被暴露在牺牲栅极结构的诸相对侧上。因此，也可以在最底部上部牺牲层处形成内部间隔物。
形成槽可包括使用相对于第一半导体材料的选择性的各向同性蚀刻工艺在横向上回蚀上部牺牲层的端表面。因此，上部牺牲层的端表面可以相关于沟道层的端表面被开槽。
通过内部间隔物，上部牺牲层的(经横向回蚀的)端表面可以被掩蔽以免于源极区/漏极区外延。根据下面描述的一些实施例，内部间隔物可进一步便于用于形成完整器件的后续工艺步骤。
术语“器件层堆叠”在此意指在彼此顶部上顺序地形成的层结构。器件层堆叠尤其可以是鳍形的。
由于在一些实施例中器件层堆叠可以包括比上述那些额外的沟道层，如果需要进行区分，上述牺牲层也可以被称为“有源沟道层”。相对空间术语，诸如“顶部”、“底部”、“上部”、“下部”、“垂直”、“上方”、“之上”，在本文中应理解为表示基板参考系内的位置或方向。具体而言，这些术语可以相关于在其上形成层堆叠的基板的法线方向来理解，或者等价地相关于层堆叠的自底向上方向来理解。相应地，“横向”和“水平”等术语应理解为与基板平行的位置或方向。
如本文所使用的，术语“第一半导体材料”和“第二半导体材料”是指不同的半导体材料，使得(底部和上部)牺牲层和沟道层可以相对于沟道层被选择性地去除和蚀刻。
在一些实施例中，底部牺牲层和上部牺牲层的第一半导体材料可以是Si1-yGey，且沟道层的第二半导体材料可以是Si1-xGex，其中0≤x<y。这使得能够形成基于Si的晶体管器件，不同的Ge含量便于牺牲层和沟道层的选择性加工(例如蚀刻)。
在一些实施例中，该方法可包括在使用牺牲栅极结构作为蚀刻掩模的同时蚀刻穿过器件层堆叠的上部牺牲层和沟道层以及底部牺牲层中的每一者，使得底部牺牲层、上部牺牲层以及沟道层的各部分被保留在牺牲栅极结构之下，其中底部牺牲层、上部牺牲层和沟道层中的每一者的端表面被暴露在牺牲栅极结构的诸相对侧上。
该方法还可包括：
在蚀刻穿过器件层堆叠之后，(例如至少部分地或完全地)形成覆盖底部牺牲层的端表面的掩模块。
随后，在掩模块覆盖底部牺牲层的端表面的同时，形成牺牲间隔物，并且该方法还可包括：
在形成牺牲间隔物之后，去除掩模块以暴露底部牺牲层部分的端表面，并且随后去除底部牺牲层。
这便于形成牺牲间隔物以覆盖上部牺牲层和沟道层的端表面，使得底部牺牲层的端表面可以(至少部分地)暴露以用于随后的蚀刻以去除底部牺牲层。
可以理解，蚀刻穿过器件层堆叠可导致在牺牲栅极结构的相对侧上形成延伸穿过器件层堆叠(例如自顶向下)的切口。掩模块可以相应地形成在切口的底部。
还将蚀刻延伸穿过底部牺牲层可以通过减少在形成牺牲间隔物之后剩余待去除的底部牺牲层的第一半导体材料的量来便于后续(完全)去除底部牺牲层。具体而言，在掩模块被形成为完全覆盖底部牺牲层的端表面的情况下(其中牺牲间隔物可以被形成为暴露底部牺牲层的整个端表面)，暴露于后续进一步蚀刻的底部牺牲层表面面积可以被最大化。
形成牺牲间隔物可包括共形地沉积牺牲间隔物材料并各向异性地(例如，自顶向下)蚀刻牺牲间隔物材料，使得牺牲间隔物从掩模块的上表面被去除而保留以形成覆盖上部牺牲层和沟道层的端表面的牺牲间隔物。
因此，可以“选择性地”形成牺牲间隔物以覆盖上部牺牲层和沟道层的端表面。
术语“共形地沉积”或“共形沉积”在此是指导致共形地生长的层或膜的沉积工艺。共形沉积可以使用原子层沉积(ALD)工艺实现。
形成掩模块可包括沉积掩模材料并随后将其(例如，自顶向下)回蚀到低于上部牺牲层好沟道层的水平。
掩模材料可以被回蚀到足以(例如，至少部分地或完全地)覆盖底部牺牲层的端表面的厚度。掩模材料可以被回蚀到低于上部牺牲层和沟道层中的最底部一个层的水平。因此，可以形成覆盖间隔物以还覆盖最底部的上部牺牲层和沟道层。
在一些实施例中，该方法可包括在底部牺牲层的至少一厚度部分被保留在牺牲栅极结构的任一侧上的同时，停止蚀刻穿过器件层堆叠，并且随后形成牺牲间隔物，其中器件层堆叠的进一步蚀刻可去除牺牲栅极结构的任一侧上保留的底部牺牲层的至少一厚度部分以及底部牺牲层的在上部牺牲层和沟道层下方的中间部分。
这便于形成牺牲间隔物以覆盖上部牺牲层和沟道层的端表面，使得随后被蚀刻的底部牺牲层的端表面可被(至少部分地)暴露以用于随后的蚀刻以去除底部牺牲层。
形成牺牲间隔物可包括共形地沉积牺牲间隔物材料并各向异性地(例如，自顶向下)蚀刻牺牲间隔物材料，使得牺牲间隔物材料从底部牺牲层的保留厚度部分的上表面被去除而保留以形成覆盖上部牺牲层和沟道层的端表面的牺牲间隔物。
因此，可以“选择性地”形成牺牲间隔物以覆盖上部牺牲层和沟道层的端表面。
在一些实施例中，介电底部材料可以被回蚀，使得介电层包括在上部牺牲层和沟道层下方的第一部分，并且还包括在牺牲栅极结构的相对侧上的第二部分和第三部分。
因此，底部介电材料的各部分可保留以在随后形成的源极区和漏极区下方提供绝缘。底部介电层可以在源极区/漏极区和沟道层下方不间断地延伸。换言之，底部介电层可以包括沟道层和基板之间(例如，当沿垂直方向查看时)的第一部分，以及相应源极区/漏极区和基板之间(例如，当沿垂直方向查看时)的第二部分和第三部分。
在一些实施例中，形成内部间隔物可包括：
共形地沉积至少一种间隔物材料，使得槽被该至少一种间隔物材料填充；以及
随后，蚀刻该至少一种间隔物材料，使得沟道层的端表面被暴露，并且该至少一种间隔物材料的各部分保留在槽中以限定内部间隔物。
形成内部间隔物的该至少一种间隔物材料可被称为至少一种“内部间隔物材料”，以区别于牺牲间隔物材料。
(内部)间隔物材料的共形沉积允许在槽内沉积，即填充槽。具体而言，间隔物材料可以沉积成一定厚度，使得槽被间隔物材料夹断(即封闭)。
如本文所使用的，术语“厚度”应被理解成沿形成结构的表面(例如，在其上沉积该层或材料)的法线查看的、该结构的尺寸(例如，所沉积材料的层或厚度)。
间隔物材料的共形沉积可以在形成腔之后进行，其中间隔物材料还可被沉积在腔中以部分地填充腔，并且其中介电底部材料随后可被沉积以填充腔中的剩余空间。
因此，通过去除底部牺牲层而形成的腔可以被复合底部介电层填充，该复合底部介电层包括介电质底部材料和间隔物材料。这样的层可以向后续蚀刻步骤提供经增加的抗蚀性，这些蚀刻步骤在栅极堆叠形成工艺之前。
间隔物材料的蚀刻可以在沉积并回蚀底部介电材料之后进行。因此，可以保留在回蚀之后被底部介电材料覆盖的内部间隔物材料的各部分。
在一些实施例中，形成内部间隔物可包括，该方法还可包括共形地沉积部分地填充槽的第一(内部)间隔物材料以及随后共形地沉积填充槽中的剩余空间的第二(内部)间隔物材料，以及随后蚀刻第二间隔物材料以暴露沟道层的端表面上的第一间隔物材料的各部分，以及随后蚀刻第一间隔物材料以暴露沟道层的端表面，其中第一和第二间隔物材料的各部分保留在槽中以限定内部间隔物。
第一和第二(内部)间隔物材料在此指不同的间隔物材料，例如不同的介电材料。第一间隔物材料可以在第二间隔物材料的蚀刻期间充当蚀刻停止材料，从而在内部间隔物形成期间向沟道层的端表面提供进一步的保护。换言之，第二间隔物材料可以相对于第一间隔物材料被选择性地蚀刻。
在一些替换实施例中，蚀刻停止层的形成可被消除，其中内部间隔物材料可以相应地被沉积在沟道层的端表面上并且随后被蚀刻以暴露沟道层的端表面。
在一些实施例中，底部牺牲层可以比每一上部牺牲层更厚。由于在底部牺牲层处不需要内部间隔物，因此可以选择底部牺牲层的厚度，而无需考虑促进内部间隔物的形成。因此，可以使用较厚的底部牺牲层来形成相应较厚的底部介电层。
在一些实施例中，器件层堆叠还可包括底部牺牲层上的第二半导体材料的虚设沟道层，其中可以在虚设沟道层上形成最底部的上部牺牲层，并且其中进一步蚀刻器件层堆叠以去除底部牺牲层可包括选择性地蚀刻第一半导体材料。
因此，虚设沟道层可以在去除底部牺牲层时用作蚀刻掩模，从而从下方抵消对上部牺牲层和(有源)沟道层的蚀刻。通过形成与有源沟道层相同的第二半导体材料的虚设沟道层，器件层堆叠仍然可以用相对简单的组成(例如两种不同的半导体材料)来被形成，从而便于器件层堆叠的制造并使得能够形成更高材料质量的有源沟道层。
在一些实施例中，该方法还可包括：
通过去除牺牲栅极主体来在诸栅极间隔物之间形成栅极沟槽；
通过从栅极沟槽选择性地蚀刻第一半导体材料来去除上部牺牲层；以及在沟道层上在栅极沟槽中形成栅极堆叠。
去除上部牺牲层使得能够形成沿沟道层的上表面和下表面并因此在诸沟道层之间形成的栅极堆叠。
在一些实施例中，上述器件层堆叠可以是第一器件层堆叠，并且该方法还可包括：
在基板上形成第二器件层堆叠，第二器件层堆叠具有与第一器件层相同的组成，并且第一和第二器件层堆叠由垂直取向的绝缘壁分隔开，其中第一和第二器件层堆叠的底部牺牲层、上部牺牲层和沟道层邻接绝缘壁的相对侧表面，
其中该方法可包括形成牺牲栅极结构以跨第一和第二器件层堆叠和绝缘壁延伸，以及
随后对第一和第二器件层堆叠中的每一者应用上述动作(即，方法和加工步骤)中的每一者。因此，可以形成包括两个沟道层堆叠的半导体器件，该两个沟道层堆叠在下方具有相应底部介电层并由绝缘壁分隔开。此类结构因此适用于叉片器件。
尽管该方法可被用于形成叉片器件，但可以设想，该方法也可被用于形成其他水平沟道FET器件(例如，NWFET或NSHFET)，其可受益于底部介电层和内部间隔物。
附图说明
通过参考附图的说明性和非限制性的以下详细描述，可更好地理解以上以及其他目的、特征和优点。在附图中，除非另有说明，否则相似的附图标记将用于相似的元件。
图1a-b、2-12和13a-b示出了用于形成半导体器件的方法的实施例。
图14至15示出了用于形成半导体器件的方法的另一实施例。图16a-b至17a-b示出了用于形成半导体器件的方法的又一实施例。
具体实施方式
现在将参考图1a-b给出形成半导体器件(特别是水平沟道晶体管器件，诸如NSHFET器件)的方法的详细描述。应注意，在附图中，所示元件的相对尺寸(特别是层的相对厚度)仅仅是示意性的，并且可以与物理结构不同以便于理解该方法的不同方面。将结合描绘纳米片形状的牺牲层和沟道层(例如，宽度与厚度之比大于1的层)的附图来描述该方法。然而，应当注意，该方法具有更广泛的适用性，并且还可被用于形成其他类型的水平沟道晶体管器件，诸如NWFET器件。图1a-b描绘了在该方法的初始阶段的半导体器件结构100。
轴X、Y和Z分别表示第一方向、横向于第一方向的第二方向以及垂直或自底向上的方向。具体而言，X和Y方向可以称为横向或水平方向，因为它们平行于结构100的基板102的主平面。Z方向平行于基板102的法线方向。
图1a-b描绘了沿垂直平面B-B’(平行于XZ平面)和A-A’(平行于YZ平面)截取的结构100的相应截面图。除非另有说明，后续附图的截面图对应于图1a-b中的截面图。
结构100包括基板102和形成在基板102上的器件层堆叠110。基板102可以是适用于互补FET的常规半导体基板。基板102可以是单层半导体基板，例如由诸如Si基板、锗(Ge)基板或硅锗(SiGe)基板之类的块状基板(bulk substrate)形成。然而，多层/复合基板也是可能的，诸如块状基板上的外延地生长的半导体层或绝缘体上半导体(SOI)基板(诸如绝缘体上硅基板、绝缘体上锗基板或绝缘体上硅锗基板)。
在图1中，层堆叠110以鳍结构的形式形成在基板102上，即鳍形层堆叠。层堆叠110的纵向尺寸沿X方向取向。层堆叠110的宽度尺寸沿Y方向取向。层堆叠110的垂直尺寸(即高度)沿z方向取向。
层堆叠110包括底部牺牲层112以及在底部牺牲层112上方的上部牺牲层114和沟道层116的交替序列。上部牺牲层114和沟道层116的交替序列限定连贯的层序列。如下面将进一步描述的，底部牺牲层112的存在可便于在器件下方形成底部绝缘层。
底部牺牲层112和上部牺牲层114各自由第一半导体材料形成。沟道层116各自由第二半导体材料形成。
例如，第一和第二半导体材料可以是分别是Si1-yGey和Si1-xGex，其中0≤x<y。例如，y可以等于或大于x+d，其中d≥0.25。在更具体的示例中，第一半导体材料可以是SiGe0.25，而第二半导体材料可以是Si。Ge含量的这些相对差异可以便于牺牲层112、114和沟道层116的后续选择性加工(例如，选择性蚀刻)。例如，可以使用基于HCl的干法蚀刻来选择性地(即，以更大的速率)蚀刻具有比另一Si或SiGe层更大的Ge浓度的SiGe层。另一示例是氨过氧化物混合物(APM)。然而，允许相对于较低Ge含量的SiGe层(或Si层)来选择性蚀刻较高Ge含量的SiGe材料的其他适当的蚀刻工艺(干法或湿法)本身是本领域已知的，并且也可以被用于此目的。
器件层堆叠110的各层可以各自是外延层，例如使用本身已知的沉积技术(诸如化学气相沉积CVD或物理气相淀积PVD)外延地生长。这使得高质量的材料层具有有利的成分和尺寸控制度。
所沉积的层可被顺序形成并随后被图案化以限定在X方向延伸的细长鳍形器件层堆叠110。虽然各附图仅描绘了单个鳍形器件层堆叠，但将理解，可以形成多个平行的鳍形器件层堆叠。可以使用常规鳍图案化技术，例如诸如光刻和蚀刻(“光刻-蚀刻”)之类的单图案化技术或者诸如(光刻蚀刻)x、自对准双重或四重图案化(SADP或SAQP)之类的多重图案化技术。
层堆叠110的各层可以各自形成为纳米片，例如宽度(沿Y)与厚度(沿Z)之比大于1，例如宽度在10nm至30nm的范围内，厚度在3nm至10nm的范围内。还可以图案化器件层堆叠110，使得各层形成纳米线形状的层。举例而言，纳米线可以具有类似于示例纳米片的厚度，但是具有更小的宽度，例如3nm至10nm。
如图1a-b所示，在鳍图案化之后，器件层堆叠110的下部可以被例如SiO2之类的浅沟槽隔离(STI)104包围。
上部牺牲层114可以是均匀的厚度。相应地，沟道层116可以是均匀的厚度。上部牺牲层114可以例如具有5-15nm的厚度，诸如7nm。沟道层116可以例如具有5-15nm的厚度，诸如10nm。如图所示，底部牺牲层112可以形成为具有超过每一上部牺牲层114的厚度。如从下文中可以理解的，较厚的底部牺牲层114使得能够形成较厚的底部介电层。然而，形成具有较小厚度的底部牺牲层112也是可能的，例如与上部牺牲层114相同的厚度。
如图所示，层堆叠110还可任选地包括第二半导体材料的虚设沟道层113。虚设沟道层113可被形成在底部牺牲层112上，其中上部牺牲层114和沟道层116的序列可被形成在虚设沟道层113上。虚设沟道层113可以通过充当蚀刻掩模从而抵消从下方对上部牺牲层114和沟道层116的蚀刻，来便于去除底部牺牲层112的后续工艺。如图所示，虚设沟道层113可被形成为具有比沟道层116中的每一者更小的厚度。更一般而言，虚设沟道层113可以被形成为具有如下厚度：使得虚设沟道层113可以在底部牺牲层去除工艺期间提供足够的掩模预算。
在包括虚设沟道层113的实施例中，如图1a-b所示，上部牺牲层114中的最底部一层114a可被形成在虚设沟道层113上，且沟道层116中的最底部一层116a可被形成在最底部的上部牺牲层114a上。在不包括虚设沟道层113的实施例中，沟道层116中的最底部层可被形成在底部牺牲层112上，而上部牺牲层中的最底部层可被形成在最底部沟道层上。如本文所使用的，除非另外指明，关于器件层堆叠的任一层的措辞“第二层上的第一层”是指第一层直接设置在第二层之上(即邻接第二层)。
如图1a-b进一步所示，牺牲栅极结构120可以被成为跨器件层堆叠110沿Y方向延伸。牺牲栅极结构120包括牺牲栅极主体122。牺牲栅极主体122可以通过在器件层堆叠110上方沉积牺牲栅极主体材料(例如非晶硅)并随后在其中对牺牲栅极主体122进行图案化来被形成。如图所示，可跨器件层堆叠110形成多个平行且均匀间隔的牺牲栅极结构120、120’、120”。可以使用常规图案化技术，例如单图案化技术(诸如光刻和蚀刻(“光刻-蚀刻)”)或多重图案化技术(诸如(光刻-蚀刻)x、SADP或SAQP)。
牺牲栅极结构120还包括在牺牲栅极主体122的相对侧上的栅极间隔物或栅极间隔物层124。第一间隔物124也可以被称为栅极间隔物124。栅极间隔物124可以通过共形地沉积栅极间隔物材料并随后各向异性地蚀刻栅极间隔物材料(例如，自顶向下)以从结构100的水平取向的表面去除部分栅极间隔物材料来被形成，并且使得部分栅极间隔物材料保留在牺牲栅极主体122的侧表面上以形成栅极间隔物124。栅极间隔物124可以由介电材料形成，例如由ALD沉积的氧化物、氮化物或碳化物，诸如SiN、SiC、SiCO、SiCN或SiBCN。如图所示，牺牲栅极结构120可进一步包括封盖层156，例如由牺牲栅极主体图案化剩余的一层或多层硬掩模材料形成。如图所示，每一其他牺牲栅极结构(诸如牺牲栅极结构120’和120”)可以具有与牺牲栅极结构120相同的组成。
在图2中，在使用牺牲栅极结构120作为蚀刻掩模的同时，器件层堆叠110已经在自顶向下的方向(例如负Z方向)上被蚀穿。因此，器件层堆叠110已在牺牲栅极结构120的相对侧上被“开槽”。该蚀刻延伸穿过上部牺牲层114、有源沟道层116、虚设沟道层113(如果存在)中的每一者，并穿过底部牺牲层112。如图所示，蚀刻可以延伸到基板102的一厚度部分，但也可以停止在基板102的上表面上。可以使用任何合适的蚀刻工艺，例如干法自顶向下各向异性蚀刻。器件层堆叠110的每一层的各部分被保留在牺牲栅极结构120之下，即上部牺牲层114、有源沟道层116、虚设沟道层113和底部牺牲层112的各部分。上部牺牲层114、有源沟道层和虚设沟道层113(如果存在)以及底部牺牲层112被暴露在牺牲栅极结构120的诸相对侧上。
附图标记111表示器件层堆叠的包括保留在牺牲栅极结构120下方的层部分的那一部分。如图所示，对应的器件层堆叠部分111’和111”可被保留在相应牺牲栅极结构120’和120”下方。
为简洁起见，当提及在器件层堆叠110的开槽之后保留在牺牲栅极结构120下方的层的各部分时，可以省略术语“部分”。因此，对上部牺牲层114、有源沟道层116、虚设沟道层113和底部牺牲层112的引用可在下文中被理解为引用这些层的相应部分。
以下将主要参考牺牲栅极结构120和器件层堆叠110，然而，该描述同样适用于其他牺牲栅极结构120’、120”和相应器件层堆叠部分111’、111”。
在图3中，在蚀刻穿过器件层堆叠110之后，形成覆盖底部牺牲层112的端表面的掩模块130。可以通过沉积掩模材料并随后将其回蚀到低于上部牺牲层114和沟道层116的水平来形成掩模块，从而限定掩模块的厚度(例如，沿Z方向)。掩模材料可以例如是旋涂碳或另一有机旋涂材料，或者另一非共形/自底向上沉积的掩模材料。在图3中，掩模块130形成有如下厚度：使得其仅部分地覆盖底部牺牲层112的端表面，并且使得底部牺牲层112的相应端表面的上部暴露。然而，在其他实施例中，掩模块130可以被形成为完全覆盖底部牺牲层112的端表面。如可从以下描述理解的，在掩模块130被形成以完全覆盖底部牺牲层112的端表面的情形中，暴露于后续蚀刻以去除底部牺牲层112的、底部牺牲层的端表面的表面积可被最大化。然而，底部牺牲层112的端表面的部分覆盖(根据所示示例)仍然可为后续蚀刻工艺提供用于去除底部牺牲层的入口。在任一情形中，掩模材料可以被回蚀到低于上部牺牲层和沟道层中的最底部一个层114a、116a的水平。
在图4中，牺牲间隔物140已被形成，覆盖掩模块130上方的器件层堆叠部分111的各层的端表面，尤其是上部牺牲层114和沟道层116的端表面。如图所示，牺牲间隔物140还可被形成在栅极间隔物124上。在掩模块130覆盖(如图所示部分地覆盖，或完全覆盖)底部牺牲层112的端表面的同时，形成牺牲间隔物140。因此，掩模块140的存在可以防止牺牲间隔物140沿被掩模块120覆盖的底部牺牲层112的端表面(的各部分)的形成。形成牺牲间隔物140可包括共形地沉积牺牲间隔物材料(例如，通过ALD)，并自顶向下(例如，沿负Z方向)各向异性地蚀刻牺牲间隔物，使得牺牲间隔物材料从掩模块的上表面被去除而保留以在掩模块130上方所暴露的端表面上形成牺牲间隔物140。牺牲间隔物140可以例如由使用ALD沉积的SiO2形成。然而，牺牲间隔物140也可以由结合栅极间隔物124列出的任何示例材料形成。牺牲间隔物130可以由与栅极间隔物120不同的材料形成，以便于选择性蚀刻和去除牺牲间隔物140。
在图5中，在形成牺牲间隔物140之后去除了掩模块130。因此，被掩模块120覆盖的底部牺牲层部分112的端表面(的各部分)已被暴露。掩模块130可以例如通过任何合适的各向同性(湿法或干法)蚀刻工艺来被去除。图6描绘了在使用牺牲间隔物140和牺牲栅极结构120作为蚀刻掩模的同时，通过进一步蚀刻器件层堆叠110(即，器件层堆叠部分111)来去除底部牺牲层112(例如，底部牺牲层部分112)之后的阶段的器件结构100。因此，在器件层堆叠110中形成了腔142。如图所示，相应的腔142、142’、142”可被形成在器件层堆栈111、111’、111”的每一部分中。
可以使用各向同性蚀刻工艺(湿法或干法)来蚀刻第一半导体材料，以从牺牲栅极结构120的相对侧在横向上回蚀底部牺牲层112的端表面，来去除底部牺牲层112。通过采用相对于第一半导体材料具有选择性的蚀刻工艺，虚设沟道层113可以充当蚀刻掩模，从下方抵消对上部牺牲层114和(有源)沟道层116的蚀刻。例如，基于HCl的干法蚀刻可被用于去除锗含量大于Si或SiGe虚设沟道材料的SiGe材料。另一示例是氨过氧化物混合物(APM)。然而，其他合适的蚀刻工艺(例如湿法蚀刻工艺)在本领域中也是已知的，并且也可以用于此目的。
在图7中，牺牲间隔物140已被去除，以暴露先前被牺牲间隔物140覆盖的器件层堆叠部分111的各层的端表面，例如上部牺牲层114和沟道层116的端表面。例如，可以使用各向同性蚀刻工艺(湿法或干法)，例如相对于栅极间隔物材料选择性地蚀刻牺牲间隔物材料(例如选择性SiO2蚀刻)，来去除牺牲间隔物140。
在图8中，通过从牺牲栅极结构120的相对侧在横向上回蚀(例如，沿X和负X方向)每一上部牺牲层116的端表面，在器件层堆叠110(例如，在每一器件层堆叠部分111、111’、111”)中形成了槽144。横向回蚀可以通过各向同性蚀刻工艺来实现。可以使用允许选择性蚀刻第一半导体材料的任何合适的干法蚀刻工艺或湿法蚀刻工艺(例如HCl或APM)。如图8所示，横向回蚀的程度可以对应于栅极间隔物124的厚度。换言之，槽144的深度(例如，沿X方向)可以对应于栅极间隔物124的厚度(沿X方向)。
在形成槽144之后，内部间隔物材料145已被共形地沉积在器件结构100上，使得槽144填充有间隔物材料145。间隔物材料145可以沉积成一定厚度，使得槽144被间隔物材料145夹断(即封闭)。内部间隔物材料的示例包括共形沉积的介电材料，例如氧化物、氮化物或碳化物，例如与栅极间隔物124相同的材料。
归因于共形沉积，间隔物材料145可以进一步如图所示被沉积在腔112中，例如沉积在腔112的内部边界表面上，以部分地填充腔112。
如图8的放大插图所示，间隔物材料145可以限定第二间隔物材料145，并且其沉积可以可选地在第一间隔物材料143的共形沉积之前进行，第一间隔物143覆盖上部牺牲层114和沟道层116的端表面并部分填充槽144。第一间隔物材料143可以例如是SiCO，且第二间隔物材料145是SiN。假设上部牺牲层114的厚度在3nm至10nm的范围内，第一间隔物材料143可以沉积为具有例如1-3nm的厚度，且第二间隔物材料145可以沉积为具有例如3-5nm的厚度。
在图9中，通过沉积介电底部材料151并随后将其回蚀到低于沟道层中的最底部一个层116a的水平，在腔142中形成了介电层150。介电底部材料151可以被沉积以填充腔142中的剩余空间。介电底部材料151可以相应地与间隔物材料145(以及间隔物材料143，如果存在的话)一起在腔142中限定复合介电层150。
如图9所示，介电底部材料151可以被回蚀，使得介电层150包括腔112中的位于上部牺牲层114和沟道层116下方的材料151的第一部分，以及位于牺牲栅极结构120的相对侧上的材料151的第二和第三部分。因此，材料151的第二和第三厚度部分可在待形成的源极区和漏极区下方提供绝缘。介电底部材料151的相应部分可以保留在相应的腔142’、142”中，且因此介电底部材料151(以及因此底部介电层150)可以在腔142、142’和142”之间并穿过腔142、142’和142”在下方不间断地延伸。然而，完全回蚀介电底部材料151以去除腔112外部的介电底部材料151并依赖于随后沉积的绝缘材料来填充基板102与源极区和漏极区之间的剩余空间也是可能的。
在图10中，对(第二)间隔物材料145(和第一间隔物材料143，如果存在的话)进行了蚀刻，使得沟道层116的端表面暴露，并且(第二)间隔物材料145(和第一间隔物材料143，如果存在)的诸离散部分保留在每一槽144中，以在其中限定内部间隔物146。在仅包括间隔物材料145的实施例中，可以执行间隔物材料145各向同性蚀刻的单个步骤，直到暴露出沟道层116的端表面。在包括第一间隔物材料143和第二间隔物材料145的实施例中，可以执行两个连贯的各向同性蚀刻步骤，第一各向同性蚀刻蚀刻第二间隔物材料145，然后第二各向同性蚀刻蚀刻第一间隔物材料143。具体而言，第一蚀刻可以是相对于第二间隔物材料145具备选择性，使得第一间隔物材料143可以用作第一蚀刻的蚀刻停止层。
在所示实施例中，在沉积和回蚀底部介电材料151之后，蚀刻间隔物材料(例如145或143和145)以形成内部间隔物146。因此，内部间隔物的形成与底部介电层150的形成相交织。然而，在其他实施例中，可以在沉积和回蚀底部介电材料151之前蚀刻间隔物材料。结果，在腔142中可以保留很少或没有间隔物材料，使得底部介电层150可以仅由底部介电材料151形成。
在图11中，在沟道层116上形成了源极区152和漏极区154。源极区152和漏极区154已经通过在沟道层的在牺牲栅极结构120的相对侧处暴露的端表面上外延地生长半导体材料而被形成。可以对材料进行掺杂，以形成具有所需导电类型的源极区152和漏极区154。掺杂可以例如通过原位掺杂来实现。
如图所示，源极区152和漏极区154可以随后被绝缘层156覆盖。绝缘层156可包括绝缘材料(诸如氧化物，例如SiO2)或另一层间电介质，例如通过化学机械抛光(CMP)和/或回蚀进行沉积、平坦化和开槽。CMP和/或回蚀还可以继续去除牺牲栅极结构120的任何封盖126。然而，在封盖126上停止CMP和/或回蚀并随后使用单独的蚀刻步骤打开封盖126也是可能的。在沉积绝缘层156之前，可以在源极区152和漏极区154上进一步共形地沉积接触蚀刻停止层，例如氮化物(诸如SiN)。
在图12中，已经通过去除相对的栅极间隔物124之间的牺牲栅极体122形成了栅极沟槽160。可以使用允许选择性去除牺牲栅极主体122(例如，非晶硅)的任何常规合适的蚀刻工艺(各向同性或各向异性、湿法或干法)。
随后，通过从栅极沟槽160选择性地蚀刻第一半导体材料来去除了上部牺牲层114。与形成槽160期间相同类型的蚀刻工艺可被用于该步骤。通过去除上部牺牲层114，沟道层116可以在其上表面和下表面可以暴露在栅极沟槽160内的意义上被释放。
如图所示，可以在器件层堆叠部分111’、111”上方形成相应的栅极沟槽160’、160”，其中可以执行相应的沟道层释放。
图13a-b示出了在栅极沟槽160中形成包围经释放的沟道层116的栅极堆叠162之后得到的半导体器件100。虽然示出为单片主体，但是栅极堆叠160可包括多层不同的栅极材料，例如栅极介电层和功函数金属(WFM)层。栅极介电层可以由常规高k电介质形成，例如通过ALD来沉积的HfO2、HfSiO、LaO、AlO或ZrO。WFM层可以由通过ALD沉积的一个或多个有效WFM(例如，诸如TiAl或TiAlC之类的n型WFM和/或诸如TiN或TaN之类的p型WFM)来被形成。栅极堆叠162还可包括被沉积以填充栅极沟槽160的剩余空的栅极填充金属(诸如通过CVD或PVD沉积的W、Al、Co或Ru)。如图13b所示，栅极堆叠162因此可被形成为完全包围沟道层116，并从而限定GAA。如图所示，可以在栅极沟槽160’、160”中形成相应的栅极堆叠162’、162”。
图14-15描绘了图2-6所示方法步骤的替换方案，其中在图14中，器件层堆叠110的槽/蚀穿停止在底部牺牲层112上或内部。因此，底部牺牲层112的剩余厚度部分可提供与图3-4中的掩模块130的防止形成牺牲间隔物140的功能相对应的功能。该方法随后可如图15所示，通过进一步蚀刻器件层堆叠110以去除底部牺牲层112，例如使用各向同性蚀刻工艺，以形成腔142、142’、142”。此后，该方法可按照图7及以上所示和所述进行。
在上文中，已经参考附图描述了用于形成GAA水平沟道FET器件(诸如GAA NSHFET器件)的方法。将参考图16a-b和17a-b描述用于形成叉片类型的FET器件的实施例。图16a-b和17a-b各自描绘了沿垂直平面B-B’(平行于XZ平面)和A-A’(平行于YZ平面)截取的结构200的相应截面图。
该方法通常根据上述方法进行，然而不同之处在于，初始在基板102上形成包括第一器件层堆叠210和第二器件层堆叠310的半导体器件结构200，每一器件层堆叠具有与器件层堆叠110相似的组成且包括相应底部牺牲层212、312(对应于层112)，相应上部牺牲层214、314(对应于层114)和沟道层216、316(对应于层116)。器件层堆叠210、310还可以各自包括虚设沟道层213、313(对应于层113)。
第一器件层堆叠210和第二器件层堆叠310由垂直取向的绝缘壁202分隔开，使得第一器件层堆叠210和第二器件层堆叠230的底部牺牲层212、312、上部牺牲层214、314和沟道层216、316邻接绝缘壁202的相对侧表面。
该方法随后可继续形成一个或多个牺牲栅极结构120、120’、120”，以跨第一器件层堆叠210和第二器件层堆叠310以及绝缘壁202中的每一者延伸。
此后，该方法可通过应用结合图2-10描述的方法步骤中的每一者以在每一器件层堆叠210、310中形成底部介电层250、360和内部间隔物146。随后可以如参考图11所述地形成源极区和漏极区，不同之处在于，通过在外延期间在绝缘壁202的相对侧处掩蔽器件层堆叠(例如210或310)，可随后在绝缘壁202的相对侧上形成p型源极区/漏极区和n型源极区/漏极区。牺牲栅极结构120、120’、120”随后可被去除以限定栅极沟槽，并且沟道层216、316可通过去除牺牲层214、314来被释放。归因于绝缘壁202的存在，在它们的上表面和下表面以及外侧壁表面可以裸露，而它们的内侧壁表面邻接绝缘壁202的意义上，沟道层216、316将仅“部分地释放”。绝缘壁202可以将每一栅极沟槽(例如，沿Y方向)进一步分区成第一器件层堆叠210处的第一沟槽部和第二器件层堆叠310处的第二沟槽部。相应栅极堆叠262、362可以随后被沉积在相应栅极沟槽部中。
为了提高器件性能，栅极堆叠262、362可包括相反导电类型的WFM，诸如第一栅极沟槽部中的pWFM 262a和第二栅极沟槽部中的nWFM 362a。每一栅极沟槽部中的剩余空间可以用例如可以是相同材料的栅极填充材料262b、362b填充。
假设在第一栅极沟槽部中提供nWFM且在第二沟槽部分中提供pWM，则栅极堆叠262、362的形成可包括：在第一和第二栅极沟槽部进行pWFM沉积；从第一栅极沟槽部选择性地去除pWFM；在第一栅极沟槽部中以及可选地也在第二栅极沟槽部中在pWFM上的进行nWFM沉积；以及随后在每一栅极沟槽部中进行栅极填充沉积。pWFM去除可包括在掩蔽第二沟槽栅极部中的pWFM的同时蚀刻第一沟槽栅极部中的pWFM。绝缘壁202可以抵消第二栅极沟槽部中的pWFM的横向蚀刻。nWFM和pWFM可以在共形沉积工艺(例如ALD)中被沉积。栅极填充材料可以例如通过CVD或PVD来沉积。在子步骤S212a-d的该序列中，对“pWFM”的引用可以被“nWFM”替代，反之亦然。nWFM的示例可包括TiAl和TiAlC。pWFM的示例包括TiN和TaN。栅极堆叠262、363随后可通过CMP和/或金属回蚀而被开槽。通过如图17b所示将栅极堆叠262、362开槽到绝缘壁202的水平，可以限定电分离的栅极堆叠262、362。然而，开槽可以停止在绝缘壁202上方的水平处，使得栅极堆叠262、362可以跨绝缘壁202连接。
在上文中，主要参考有限数量的示例描述了本发明构思。然而，如本领域技术人员容易理解的，在由所附权利要求书限定的本发明构思的范围内，除了上面公开的示例以外的其他示例同样是可能的。

Claims (15)

1.一种用于形成半导体器件的方法，所述方法包括：
在基板(102)上形成器件层堆叠(110)，所述器件层堆叠(110)包括底部牺牲层(112)以及在所述底部牺牲层上方的上部牺牲层(114)和沟道层(116)的交替序列，其中所述底部牺牲层(112)比每一上部牺牲层(114)更厚，并且其中所述底部牺牲层(112)和所述上部牺牲层(114)由第一半导体材料形成，而所述沟道层由第二半导体材料形成；
形成跨所述器件层堆叠(110)延伸的牺牲栅极结构(120)，所述牺牲栅极结构(120)包括牺牲栅极主体(122)和在所述牺牲栅极主体(122)的相对侧上的栅极间隔物(124)；
在使用所述牺牲栅极结构(120)作为蚀刻掩模的同时蚀刻穿过所述器件层堆叠(110)的至少所述上部牺牲层(114)和沟道层(116)，使得所述层的部分被保留在所述牺牲栅极结构(120)的下方，其中所述上部牺牲层(114)和沟道层(116)的端表面暴露在所述牺牲栅极结构(120)的相对侧上；
形成覆盖所述上部牺牲层(114)和沟道层(116)的端表面的牺牲间隔物(140)；
在所述牺牲间隔物(140)掩蔽所述上部牺牲层(114)和沟道层(116)的端面的同时，进一步蚀刻所述器件层堆叠(110)以去除所述底部牺牲层(112)，并从而在所述器件层堆叠(110)中形成腔(142)；
在所述腔(142)中形成介电层(150)，包括沉积介电底部材料(151)并随后将其回蚀到低于所述沟道层(114)中的最底部沟道层的水平；
去除所述牺牲间隔物(140)以暴露所述上部牺牲层(114)和沟道层(116)的端表面；
在去除所述牺牲间隔物(140)之后，通过从所述牺牲栅极结构(120)的相对侧在横向上回蚀所述上部牺牲层(114)的端表面，在所述器件层堆叠(110)中形成槽(144)；
在所述槽(144)中形成内部间隔物(146)；以及
在形成所述介电层(150)和所述内部间隔物(146)之后，通过在所述沟道层(116)的端表面上外延地生长半导体材料来形成源极和漏极区(152，154)。
2.根据权利要求1所述的方法，其特征在于，所述方法包括在使用所述牺牲栅极结构(120)作为蚀刻掩模的同时，蚀刻穿过所述上部牺牲层(114)和沟道层(116)以及所述器件层堆叠(110)的底部牺牲层(112)，使得所述底部牺牲层(112)、上部牺牲层(114)和沟道层(116)的部分被保留在所述牺牲栅极结构(120)的下方，其中所述底部牺牲层(112)、上部牺牲层(114)以及沟道层(116)中的每一者的端表面被暴露在所述牺牲栅极结构(120)的相对侧上；并且所述方法包括：
在蚀刻穿过所述器件层堆叠(110)之后，形成至少部分地覆盖所述底部牺牲层(112)的端表面的掩模块(130)；
其中在所述掩模块(130)覆盖所述底部牺牲层(112)的端表面的同时，形成所述牺牲间隔物(140)，并且所述方法还包括：
在形成所述牺牲间隔物(140)之后，去除所述掩模块(130)以暴露所述底部牺牲层部分(112)的端表面，并且随后去除所述底部牺牲层(112)。
3.根据权利要求2所述的方法，其特征在于，形成所述牺牲间隔物(140)包括共形地沉积牺牲间隔物材料并各向异性地蚀刻所述牺牲间隔物材料，使得所述牺牲间隔物材料从所述掩模块(130)的上表面被去除而保留以形成覆盖所述上部牺牲层(114)和沟道层(116)的端表面的牺牲间隔物(140)。
4.根据权利要求2-3中的任一项所述的方法，其特征在于，形成所述掩模块(130)包括沉积掩模材料并随后将所述掩模材料回蚀成低于所述上部牺牲层(114)和沟道层(116)的水平。
5.根据权利要求1所述的方法，其特征在于，所述方法包括在所述底部牺牲层的至少一厚度部分保留在所述牺牲栅极结构(120)的任一侧上的同时，停止所述蚀刻穿过所述器件层堆叠(110)，并且随后形成所述牺牲间隔物(140)，其中所述器件层堆叠(110)的所述进一步蚀刻去除所述牺牲栅极结构(120)的任一侧上的所述底部牺牲层(112)的至少一厚度部分以及所述底部牺牲层(112)的在所述上部牺牲层(114)和沟道层(116)下方的中间部分。
6.根据权利要求5所述的方法，其特征在于，形成所述牺牲间隔物(140)包括共形地沉积牺牲间隔物材料并各向异性地蚀刻所述牺牲间隔物材料，使得所述牺牲间隔物材料从所述底部牺牲层(112)的剩余厚度部分的上表面被去除而保留以形成覆盖所述上部牺牲层(114)和沟道层(116)的端表面的牺牲间隔物(140)。
7.根据前述权利要求中的任一项所述的方法，其特征在于，所述介电底部材料被回蚀，使得所述介电层(150)包括在所述上部牺牲层(114)和沟道层(116)下方的第一部分、以及在所述牺牲栅极结构(120)的相对侧上的第二部分和第三部分。
8.根据前述权利要求中的任一项所述的方法，其特征在于，形成所述内部间隔物(146)包括：
共形地沉积至少一种间隔物材料(143、145)，使得所述槽(144)被填充有所述至少一种间隔物材料；以及
随后，蚀刻所述至少一种间隔物材料，使得所述沟道层(116)的端表面被暴露，并且所述至少一种间隔物材料的各部分保留在所述槽(144)中以限定所述内部间隔物(144)。
9.根据权利要求8所述的方法，其特征在于，在形成所述腔(142)之后执行所述至少一种间隔物材料(143、145)的共形沉积，其中所述至少一种间隔物材料还被沉积在所述腔(142)中以部分地填充所述腔(142)，并且其中随后沉积所述介电底部材料(151)以填充所述腔(142)中的剩余空间。
10.根据权利要求9所述的方法，其特征在于，在沉积并回蚀所述底部介电材料之后执行所述至少一种间隔物材料(143、145)的蚀刻。
11.根据权利要求8-10中的任一项所述的方法，其特征在于，形成所述内部间隔物(146)包括共形地沉积部分地填充所述槽(144)的第一间隔物材料(143)以及随后填充所述槽(144)中的其余空间的第二间隔物材料(145)，以及蚀刻所述第二间隔物材料(145)以暴露所述沟道层(116)的端表面上的所述第一间隔物材料的各部分(143)，并且随后蚀刻所述第一间隔物材料(143)以暴露出所述沟道层(116)的端表面，其中所述第一间隔物材料和第二间隔物材料(143、145)的各部分保留在所述槽中以限定所述内部间隔物(144)。
12.根据前述权利要求中的任一项所述的方法，其特征在于，还包括：
通过去除所述牺牲栅极主体(122)来在所述栅极间隔物(124)之间形成栅极沟槽(160)；
通过从所述栅极沟槽(160)选择性地蚀刻所述第一半导体材料来去除所述上部牺牲层(114)；以及
在所述沟道层(114)上在所述栅极沟槽(162)中形成栅极堆叠(164)。
13.根据前述权利要求中的任一项所述的方法，其特征在于，所述器件层堆叠还包括在所述底部牺牲层(112)上的所述第二半导体材料的虚设沟道层(113)，其中最底部上部牺牲层(114)被形成在所述虚设沟道层(113)上，并且其中所述进一步蚀刻所述器件层堆叠(110)以去除所述底部牺牲层(112)包括选择性地蚀刻所述第一半导体材料。
14.根据前述权利要求中的任一项所述的方法，其特征在于，所述第一半导体材料是Si1-yGey，而所述第二半导体材料是Si1-xGex，其中0≤x<y。
15.根据前述权利要求中的任一项所述的方法，其特征在于，所述器件层堆叠是第一器件层堆叠(210)，并且所述方法还包括：
在所述基板(102)上形成第二器件层堆叠(310)，所述第二器件层堆叠(310)具有与所述第一器件层(210)相同的组成，并且所述第一器件层堆叠和第二器件层堆叠由垂直取向的绝缘壁(202)分隔开，其中第一器件层堆叠和第二器件层堆叠(210、310)的底部牺牲层(212、312)、上部牺牲层(214、314)和沟道层(216、316)邻接所述绝缘壁(202)的相对侧表面，
其中所述方法包括形成所述牺牲栅极结构(120)以跨所述第一器件层堆叠和第二器件层堆叠(210、320)和所述绝缘壁(202)延伸，以及
随后将前述权利要求中的任一项的所述动作中的每一者应用于所述第一器件层堆叠和第二器件层堆叠(210、310)中的每一者。
CN202211597392.5A 2021-12-17 2022-12-12 用于形成半导体器件的方法 Pending CN116266537A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP21215638.4A EP4199099A1 (en) 2021-12-17 2021-12-17 A method for forming a semiconductor device
EP21215638.4 2021-12-17

Publications (1)

Publication Number Publication Date
CN116266537A true CN116266537A (zh) 2023-06-20

Family

ID=78957154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211597392.5A Pending CN116266537A (zh) 2021-12-17 2022-12-12 用于形成半导体器件的方法

Country Status (3)

Country Link
US (1) US20230197831A1 (zh)
EP (1) EP4199099A1 (zh)
CN (1) CN116266537A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6856651B2 (ja) * 2016-01-05 2021-04-07 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 半導体アプリケーション用の水平ゲートオールアラウンドデバイスのためのナノワイヤ製造方法
US10340340B2 (en) * 2016-10-20 2019-07-02 International Business Machines Corporation Multiple-threshold nanosheet transistors
US11062937B2 (en) * 2019-01-11 2021-07-13 International Business Machines Corporation Dielectric isolation for nanosheet devices
US10833191B2 (en) * 2019-03-05 2020-11-10 International Business Machines Corporation Integrating nanosheet transistors, on-chip embedded memory, and extended-gate transistors on the same substrate
US11289484B2 (en) * 2020-01-03 2022-03-29 International Business Machines Corporation Forming source and drain regions for sheet transistors

Also Published As

Publication number Publication date
EP4199099A1 (en) 2023-06-21
US20230197831A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
US11024709B2 (en) Vertical fin field effect transistor with air gap spacers
US10727316B2 (en) Vertical transistor fabrication and devices
US11367662B2 (en) Semiconductor devices and methods of forming the same
US11164942B1 (en) Method for forming nanosheet transistor structures
US11682591B2 (en) Method for forming transistor structures
US20210125986A1 (en) Complementary metal-oxide-semiconductor device and method of manufacturing the same
US20230197522A1 (en) Method for Forming a Semiconductor Device
US20220093734A1 (en) Method for forming a semiconductor device
US20220122895A1 (en) Method for forming a semiconductor device and a semiconductor device
US11056574B2 (en) Stacked semiconductor device and method of forming same
CN116266537A (zh) 用于形成半导体器件的方法
US20230197525A1 (en) Method for Forming a Semiconductor Device Structure
US20240204082A1 (en) Method for Forming a Semiconductor Device
US20230187528A1 (en) Method for Forming a Precursor Semiconductor Device Structure
US20240204080A1 (en) Method for forming a semiconductor device
US20240154006A1 (en) Method for forming a semiconductor device
US20230420544A1 (en) Method of forming a semiconductor device
CN116266560A (zh) 用于形成堆叠式fet器件的方法
CN115799335A (zh) 一种堆叠纳米片gaa-fet器件及其制作方法
CN117116856A (zh) 用于形成堆叠式晶体管器件的方法
CN115910794A (zh) 一种堆叠纳米片gaa-fet器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication