CN116259647A - 一种半导体功率器件及其制备方法 - Google Patents

一种半导体功率器件及其制备方法 Download PDF

Info

Publication number
CN116259647A
CN116259647A CN202211095497.0A CN202211095497A CN116259647A CN 116259647 A CN116259647 A CN 116259647A CN 202211095497 A CN202211095497 A CN 202211095497A CN 116259647 A CN116259647 A CN 116259647A
Authority
CN
China
Prior art keywords
drift layer
region
layer
doped region
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211095497.0A
Other languages
English (en)
Inventor
杜泽晨
杨霏
张文婷
刘瑞
安运来
牛喜平
桑玲
吴裔
田英杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Smart Energy Research Institute
State Grid Shanghai Electric Power Co Ltd
Original Assignee
Beijing Smart Energy Research Institute
State Grid Shanghai Electric Power Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Smart Energy Research Institute, State Grid Shanghai Electric Power Co Ltd filed Critical Beijing Smart Energy Research Institute
Priority to CN202211095497.0A priority Critical patent/CN116259647A/zh
Publication of CN116259647A publication Critical patent/CN116259647A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种半导体功率器件及其制备方法，其中，半导体功率器件包括：半导体衬底层；第一漂移层，位于半导体衬底层上；第二漂移层，位于第一漂移层背离半导体衬底层的一侧表面，第二漂移层的导电类型和第一漂移层的导电类型相同，第二漂移层的掺杂浓度大于第一漂移层的掺杂浓度；位于第二漂移层中的阱区；位于阱区中的源区。本发明的半导体功率器件能够改善大功率半导体功率器件的导通性能。

Description

一种半导体功率器件及其制备方法
技术领域
本发明涉及半导体器件的制造领域，涉及一种半导体功率器件及其制备方法。
背景技术
碳化硅(SiC)材料具有禁带宽度宽、临界击穿场强大、热导率高、导通电阻小、电子饱和速度高、功率密度大等特性。SiC材料的优良特性使得基于SiC器件的大功率电力电子设备拥有更轻的重量、更小的体积、更快的开关频率、更高的电压、更高的温度承受能力等，进而使得整个系统的功率密度与性能得到极大提升，因而，SiC材料在功率半导体器件领域应用广泛。SiC MOSFET器件为SiC功率器件的代表之一，与占据市场主导的传统Si IGBT器件相比，SiC MOSFET器件除具有更低的导通损耗和更快的开关频率外，其内部的体二极管还可以直接作为续流二极管，因此在多芯片并联封装模块的过程中可避免外接二极管，从而降低模块内部的寄生参数、降低模块整体电路的设计复杂度，最终降低整个电力电子装备的成本。SiC MOSFET器件现已逐渐在电动汽车、充电桩、新能源发电、工业控制、柔性直流输电等应用场景中得到推广和使用。
基于大电网的运行方式，电力电子装备追求高效率和高功率密度，同时，在故障发生时，电力电子装备往往需要能够承受超出稳定值浪涌电流和浪涌电压。常用的SiCMOSFET器件具有平面双扩散型场效应晶体管结构，参见图1，N+衬底层为常用的半导体衬底层，N型掺杂浓度相对较高，N-外延层为漂移层，N型掺杂浓度相对较低。在大功率SiCMOSFET器件中，为了提高SiC MOSFET器件的电流容量，即，增大器件导通时N-外延层中的载流子数量，需要提高N-外延层的掺杂浓度或者增大N-外延层的厚度。提高N-外延层的掺杂浓度会影响器件的阻断性能，因此，在实践中，会采用增大N-外延层的厚度的方式来提高SiC MOSFET器件的电流容量。然而，N-外延层的厚度增大又会导致，器件的通态电阻变大。
因而，目前亟需一种能够改善大功率半导体功率器件的导通性能的方法。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中半导体功率器件的导通性能差的缺陷，从而提供一种半导体功率器件及其制备方法。
本发明的第一方面提供了一种半导体功率器件，包括：半导体衬底层；第一漂移层，位于半导体衬底层上；第二漂移层，位于第一漂移层背离半导体衬底层的一侧表面，第二漂移层的导电类型和第一漂移层的导电类型相同，第二漂移层的掺杂浓度大于第一漂移层的掺杂浓度；位于第二漂移层中的阱区；位于阱区中的源区。
可选的，阱区的下表面与第二漂移层的下表面之间的距离为2μm～5μm。
可选的，第二漂移层的厚度与第一漂移层的厚度的比值为1：1～1：8。
可选的，阱区的掺杂浓度为1*1018atom/cm3～2*1018atom/cm3，源区的掺杂浓度为1*1020atom/cm3～2*1020atom/cm3。
可选的，根据权利要求1的半导体功率器件，第二漂移层的掺杂浓度与第一漂移层的掺杂浓度的比值为2：1～8：1。
可选的，第一漂移层的掺杂浓度为0.9*1015atom/cm3～1.4*1015atom/cm3；第二漂移层的掺杂浓度为1.8*1015atom/cm3～1*1016atom/cm3。
可选的，半导体功率器件还包括：位于第二漂移层中的掺杂区，掺杂区的导电类型与阱区的导电类型相同且与第二漂移层的导电类型相同相反，所述掺杂区和掺杂区底部的第二漂移层以及第一漂移层构成二极管；栅极结构，栅极结构位于第二漂移层上方且覆盖源区的部分区域和阱区的部分区域，栅极结构与掺杂区间隔。
可选的，阱区中的部分顶部区域作为沟道区，沟道区位于源区的一侧且与源区邻接；掺杂区包括：第一掺杂区，第一掺杂区位于阱区中且与源区邻接，第一掺杂区和沟道区分别位于源区的两侧；和/或，第二掺杂区，第二掺杂区位于第二漂移层中且与阱区间隔设置；第一掺杂区和第二掺杂区位于栅极结构在沟道方向上的两侧。
可选的，第一掺杂区的掺杂浓度大于阱区的掺杂浓度。
可选的，第一掺杂区的掺杂浓度与阱区的掺杂浓度的比值为8：1～10：1。
可选的，半导体功率器件还包括：缓冲层，位于半导体衬底层与第一漂移层之间，缓冲层的导电类型与第一漂移层的导电类型相同，缓冲层的掺杂浓度小于第一漂移层的掺杂浓度。
可选的，缓冲层的厚度小于或等于1μm。
可选的，缓冲层的掺杂浓度为2*1015atom/cm3～4*1015atom/cm3。
本发明的第二方面提供了一种半导体功率器件的制备方法，包括：提供半导体衬底层；在半导体衬底层上形成第一漂移层；在第一漂移层背离半导体衬底层的一侧表面上形成第二漂移层；第二漂移层的导电类型和第一漂移层的导电类型相同，第二漂移层的掺杂浓度大于第一漂移层的掺杂浓度；在第二漂移层中形成阱区；在阱区中形成源区。
可选的，半导体功率器件的制备方法还包括：在第二漂移层中形成掺杂区，掺杂区的导电类型与阱区的导电类型相同且与第二漂移层的导电类型相同相反，所述掺杂区和掺杂区底部的第二漂移层以及第一漂移层构成二极管；在第二漂移层上方形成栅极结构，栅极结构覆盖源区的部分区域和阱区的部分区域，栅极结构与掺杂区间隔。
可选的，阱区中的部分顶部区域作为沟道区，沟道区位于源区的一侧且与源区邻接；掺杂区的形成方法包括：在阱区中形成第一掺杂区；第一掺杂区与源区邻接，第一掺杂区和沟道区分别位于源区的两侧；和/或，在第二漂移层中形成第二掺杂区，第二掺杂区与阱区间隔设置；第一掺杂区和第二掺杂区位于栅极结构在沟道方向上的两侧。
可选的，第一掺杂区的掺杂浓度大于阱区的掺杂浓度。
可选的，半导体功率器件的制备方法还包括：在形成第一漂移层之前，在半导体衬底层的一侧形成缓冲层；缓冲层的导电类型与第一漂移层的导电类型相同，缓冲层的掺杂浓度小于第一漂移层的掺杂浓度；形成第一漂移层之后，缓冲层位于第一漂移层和半导体衬底层之间。
本发明的技术方案可以取得以下有益效果：
1.本发明的半导体功率器件具有不同掺杂浓度的第一漂移层和第二漂移层，第二漂移层的掺杂浓度大于第一漂移层的掺杂浓度。由于半导体功率器件的源区和阱区均位于第二漂移层中，因此，在半导体功率器件导通时，第二漂移层的电阻对半导体功率器件的通态电阻影响较大。一方面，提高第二漂移层的掺杂浓度能够有效降低第二漂移层的电阻，从而降低半导体功率器件的通态电阻；另一方面，提高第二漂移层的掺杂浓度，使得半导体功率器件导通时，在第二漂移层中产生的载流子的浓度增大，半导体功率器件的导通电流增大。
2.本发明的半导体功率器件还包括第一掺杂区和第二掺杂区，第一掺杂区和第二掺杂区位于栅极结构在沟道方向上的两侧。第一掺杂区位于第二漂移层中且与阱区和源区邻接，第一掺杂区的导电类型与阱区的导电类型相同，第一掺杂区的掺杂浓度大于阱区的掺杂浓度，使得在半导体功率器件反向导通时，第一掺杂区中的载流子的浓度增大，反向导通性能提高；第二掺杂区位于第二漂移层中且与阱区间隔设置，第二掺杂区与第一漂移层和第二漂移层可以形成二极管结构，增强半导体功率器件的反向导通性能，第二掺杂区不位于阱区中，第二掺杂区的面积不受阱区面积的限制，通过改变第二掺杂区的面积能够调控半导体功率器件的反向导通性能。
3.本申请的半导体功率器件还具有位于半导体衬底层与第一漂移层之间的缓冲层。缓冲层的导电类型与第一漂移层的导电类型相同，缓冲层的掺杂浓度小于第一漂移层的掺杂浓度。一方面，缓冲层能够钝化半导体衬底层中的例如位错的缺陷，防止半导体衬底层中的缺陷进一步延伸至第一漂移层和第二漂移层中，防止在器件导通时影响载流子传输。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为平面双扩散型场效应晶体管的结构示意图；
图2为横向双扩散型场效应晶体管的结构示意图；
图3为沟槽双扩散型场效应晶体管的结构示意图；
图4为本发明实施例1的半导体功率器件的结构示意图；
图5为本发明实施例的半导体功率器件组合的一个结构示意图；
图6为本发明实施例的半导体功率器件组合的另一个结构示意图。
附图标记说明：
1-漏电极；2-半导体衬底层；3-缓冲层；4-第一漂移层；5-第二漂移层；6-第二掺杂区；7-阱区；8-源区；9-第一掺杂区；10-源电极；11-栅介质层；12-栅电极；13-介质层。
具体实施方式
常用的MOSFET器件的结构主要包括平面双扩散型场效应晶体管(参见图1)、横向双扩散型场效应晶体管(参见图2)和沟槽双扩散型场效应晶体管(参见图3)。参见图2，横向双扩散型场效应晶体管的栅极、漏极和源极都在晶圆的上表面，下部为衬底，当电流从漏极流向源极时，电流在晶圆内部横向流动，而且主要从晶圆的上表层流过，因此没有充分应用晶圆的尺寸，电流和电压的额定值受到限制，但这种结构具有低的电容，因此开关速度快，主要适合低压应用，如微处理器、运放、数字电路及射频电路等。参见图1，平面双扩散型场效应晶体管的栅极和源极在晶圆的上表面而漏极连接到衬底的下表面；源极和漏极在晶圆的相对的平面，当电流从漏极流向源极时，电流在晶圆内部垂直流动，因此可以充分的应用晶圆的面积，来提高通过电流的能力，合适于功率MOSFET的应用。参见图3，在平面双扩散型场效应晶体管结构的基础上，减小栅极的所占用的面积，用深度来换面积，将栅极埋入基体中，形成垂直的沟道，从而保持沟道的宽度，形成沟槽双扩散型场效应晶体管；栅极和源极间加正向电压时，在P+区和栅极相邻的区域，形成垂直的沟道，电流从漏极流向源极时，同样的，电流垂直流过硅片内部，并且栅极的宽度远小于垂直导电的平面结构，因此具有更小的单元的尺寸，导通电阻更小；这种结构由于要开沟槽，工艺复杂，单元的一致性、跨导的特性和雪崩能量比垂直导电的平面结构稍差，但对于同样面积的硅片，它的导通电阻更高，寄生电容小，适合于低压的功率MOSFET。
基于我国大电网的运行方式，电力电子装备追求高效率和高功率密度，同时，在故障发生时，电力电子装备往往需要能够承受超出稳定值浪涌电流和浪涌电压。常用的SiCMOSFET器件具有平面双扩散型场效应晶体管结构，参见图1，N+衬底层为常用的半导体衬底层，N型掺杂浓度相对较高，N-外延层为漂移层，N型掺杂浓度相对较低。在大功率SiCMOSFET器件中，为了提高SiC MOSFET器件的电流容量，即，增大器件导通时N-外延层中的载流子数量，需要提高N-外延层的掺杂浓度或者增大N-外延层的厚度。提高N-外延层的掺杂浓度会影响器件的阻断性能，因此，在实践中，会采用增大N-外延层的厚度的方式来提高SiC MOSFET器件的电流容量。然而，N-外延层的厚度增大又会导致，器件的通态电阻变大。因而，目前亟需一种能够改善大功率半导体功率器件的导通性能的方法。
为了解决上述技术问题，本发明提供了一种半导体功率器件及其制备方法。
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参见图4，本发明的一实施例提供了一种半导体功率器件，包括：半导体衬底层2；第一漂移层4，位于半导体衬底层2上；第二漂移层5，位于第一漂移层4背离半导体衬底层2的一侧表面，第二漂移层5的导电类型和第一漂移层4的导电类型相同，第二漂移层5的掺杂浓度大于第一漂移层4的掺杂浓度；位于第二漂移层5中的阱区7；位于阱区7中的源区8。
由于半导体功率器件的源区8和阱区7均位于第二漂移层5中，因此，在半导体功率器件导通时，第二漂移层5的电阻对半导体功率器件的通态电阻影响较大。一方面，提高第二漂移层5的掺杂浓度能够有效降低第二漂移层5的电阻，从而降低半导体功率器件的通态电阻；另一方面，提高第二漂移层5的掺杂浓度，使得半导体功率器件导通时，在第二漂移层5中产生的载流子的浓度增大，半导体功率器件的导通电流增大。
具体的，半导体衬底层2为硅基材料或碳化硅材料，本发明的实施例对此不作具体限制。第一漂移层4和第二漂移层5的导电类型相同。在一个实施例中，第一漂移层4和第二漂移层5均为N型掺杂的硅基材料或碳化硅材料。阱区7的导电类型与第二漂移层5的导电类型不同，阱区7为P型掺杂区。参见图4，阱区7的下表面与第二漂移层5的下表面间隔设置，在一个实施例中，阱区7的下表面与第二漂移层5的下表面之间的距离为2μm～5μm，示例性的，阱区7的下表面与第二漂移层5的下表面之间的距离为2μm、2.5μm、3μm、3.5μm、4μm、4.5μm或5μm。源区8的导电类型与第二漂移层5的导电类型相同，且源区8的导电类型与阱区7的导电类型相反。
在一实施例中，第二漂移层5的厚度与第一漂移层4的厚度的比值为1：1～1：8，示例性的，第二漂移层5的厚度与第一漂移层4的厚度的比值为1：1、1：2、1：3、1：4、1：5、1：6、1：7或1：8。在第二漂移层5的厚度与第一漂移层4的厚度的总和一定的情况下，若第二漂移层5的厚度与第一漂移层4的厚度的比值过大，则在工艺上实现的难度较大，且第二漂移层5的一致性较差，进而导致缺陷增多，降低半导体功率器件的可靠性。若第二漂移层5的厚度与第一漂移层4的厚度的比值过小，则通过增大第二漂移层5的掺杂浓度来实现使得半导体功率器件的通态电阻降低、通态电流提高的作用不明显。
具体的，第一漂移层4和第二漂移层5的总厚度与半导体功率器件的电压相关，一般而言，第一漂移层4和第二漂移层5的总厚度越大，则半导体功率器件能承受的电压越大。示例性的，第一漂移层4和第二漂移层5为N型掺杂的碳化硅材料，第一漂移层4和第二漂移层5的总厚度每增加1μm，则半导体功率器件能承受的电压增大约100V。例如，在电动汽车充电桩领域，半导体功率器件能承受的电压需要达到1200V～1700V，第一漂移层4和第二漂移层5的总厚度为12μm～15μm；在轨道交通领域，半导体功率器件能承受的电压需要达到3300V，第一漂移层4和第二漂移层5的总厚度为30μm～35μm；在电网领域中，半导体功率器件能承受的电压需要达到6500V时，第一漂移层4和第二漂移层5的总厚度为60μm～70μm，半导体功率器件能承受的电压需要达到10000V时，第一漂移层4和第二漂移层5的总厚度为90μm～100μm，半导体功率器件能承受的电压需要达到18000V时，第一漂移层4和第二漂移层5的总厚度为170μm～175μm。
在一实施例中，第二漂移层5的掺杂浓度与第一漂移层4的掺杂浓度的比值为2：1～8：1，示例性的，第二漂移层5的掺杂浓度与第一漂移层4的掺杂浓度的比值为2：1、3：1、4：1、5：1、6：1、7：1或8：1。若第二漂移层5的掺杂浓度与第一漂移层4的掺杂浓度的比值过小，则通过提高第二漂移层5的掺杂浓度来降低第二漂移层的电阻、进而降低半导体功率器件的通态电阻的效果不明显。若第二漂移层5的掺杂浓度与第一漂移层4的掺杂浓度的比值过大，则容易在第二漂移层5与第一漂移层4的界面处产生较多的缺陷，影响载流子的传输。
在一实施例中，第一漂移层4的掺杂浓度为0.9*1015atom/cm3～1.4*1015atom/cm3，示例性的，第一漂移层4的掺杂浓度为0.9*1015atom/cm3、1.0*1015atom/cm3、1.1*1015atom/cm3、1.2*1015atom/cm3、1.3*1015atom/cm3或1.4*1015atom/cm3；第二漂移层5的掺杂浓度为1.8*1015atom/cm3～1.12*1016atom/cm3，示例性的，第二漂移层5的掺杂浓度为1.8*1015atom/cm3、2*1015atom/cm3、4*1015atom/cm3、6*1015atom/cm3、8*1015atom/cm3或1*1016atom/cm3。在本实施例中，第一漂移层4为单层。在其他实施例中，第一漂移层4可以为在远离半导体衬底层2的方向上掺杂浓度逐渐增大的多层。
在一实施例中，源区8的掺杂浓度大于第二漂移层5的掺杂浓度。源区8的掺杂浓度为1*1020atom/cm3～2*1020atom/cm3，示例性的，源区8的掺杂浓度为1*1020atom/cm3、1.2*1020atom/cm3、1.4*1020atom/cm3、1.6*1020atom/cm3、1.8*1020atom/cm3或2*1020atom/cm3。
在一实施例中，阱区7的掺杂浓度为1*1018atom/cm3～2*1018atom/cm3，示例性的，阱区7的掺杂浓度为1*1018atom/cm3、1.2*1018atom/cm3、1.4*1018atom/cm3、1.6*1018atom/cm3、1.8*1018atom/cm3或2*1018atom/cm3。
半导体功率器件的源区8和阱区7均采用了高掺杂设计，两区域间形成的耗尽层可承受更高的电场强度，从而增强了器件的阻断能力。因此，本申请的半导体功率器件可以兼顾导通性能和阻断性能。
在一实施例中，半导体功率器件还包括：位于第二漂移层5中的掺杂区，掺杂区的导电类型与阱区7的导电类型相同且与第二漂移层5的导电类型相同相反，所述掺杂区和掺杂区底部的第二漂移层以及第一漂移层构成二极管；栅极结构，栅极结构位于第二漂移层5上方且覆盖源区8的部分区域和阱区7的部分区域，栅极结构与掺杂区间隔设置。参见图4，在一实施例中，栅极结构包括栅介质层11和栅电极12，栅介质层11包括二氧化硅，栅电极12的材料包括多晶硅。栅介质层11位于第二漂移层5与栅电极12之间，用于将第二漂移层5与栅电极12隔开，防止半导体功率器件短路。
所述掺杂区与掺杂区底部的第一漂移层4和第二漂移层5可以形成二极管结构，增强半导体功率器件的反向导通性能，通过改变掺杂区的面积和/或掺杂区的掺杂浓度，能够调控半导体功率器件的反向导通性能。
参见图4，在一实施例中，阱区7中的部分顶部区域作为沟道区，沟道区位于源区8的一侧且与源区8邻接；掺杂区包括：第一掺杂区9，第一掺杂区9位于阱区7中且和源区8邻接，第一掺杂区9和沟道区分别位于源区8的两侧；第二掺杂区6，第二掺杂区6位于第二漂移层中且与阱区7间隔设置；第一掺杂区9和第二掺杂区6位于栅极结构在沟道方向上的两侧。
在其他实施例中，掺杂区包括第一掺杂区9或第二掺杂区6。
在一实施例中，第一掺杂区9的掺杂浓度大于阱区7的掺杂浓度。通过增大第一掺杂区9的掺杂浓度，可以使得半导体功率器件反向导通时，第一掺杂区中的载流子的浓度增大，反向导通性能提高。
第二掺杂区6不位于阱区7中，第二掺杂区6的面积不受阱区7的面积的限制，通过改变第二掺杂区6的面积也能够调控半导体功率器件的反向导通性能。
参见图4，在一实施例中，第一掺杂区9的深度与阱区7的深度相同；在其他实施例中，第一掺杂区9的深度与阱区7的深度不同；本发明的实施例对第一掺杂区9的深度的不做具体限定，只要第一掺杂区9的深度小于第二漂移层5的厚度即可。
参见图4，在一实施例中，第二掺杂区6的深度与第一掺杂区9的深度相同；在其他实施例中，第二掺杂区6的深度与第一掺杂区9的深度不同；本发明的实施例对第二掺杂区6的深度的不做具体限定，只要第二掺杂区6的深度小于第二漂移层5的厚度即可。
在一实施例中，第一掺杂区9的掺杂浓度与阱区7的掺杂浓度的比值为8：1～10：1，示例性的，第一掺杂区9的掺杂浓度与阱区7的掺杂浓度的比值为8：1、8.5：1、9：1、9.5：1或10：1。
本发明通过设置高掺杂浓度的第一掺杂区9使得在半导体功率器件反向导通时，第一掺杂区9中的载流子的浓度增大，反向导通性能提高。
在其他实施例中，第一掺杂区9的掺杂浓度等于阱区7的掺杂浓度。
在一实施例中，第二掺杂区6的掺杂浓度与阱区7的掺杂浓度相同；在另一实施例中，第二掺杂区6的掺杂浓度与第一掺杂区9的掺杂浓度相同；在其他实施例中，第二掺杂区6的掺杂浓度与阱区7的掺杂浓度或第一掺杂区9的掺杂浓度无关，本发明的实施例对第二掺杂区6的掺杂浓度不做具体限制。
在一实施例中，半导体功率器件还包括：缓冲层3，位于半导体衬底层2与第一漂移层4之间，缓冲层3的导电类型与第一漂移层4、第二漂移层5和源区8的导电类型相同，缓冲层3的掺杂浓度小于第一漂移层4的掺杂浓度。
在一个实施例中，缓冲层3的厚度小于或等于1μm。示例性的，缓冲层3的厚度为0.3μm、0.5μm、0.8μm或1μm。
在一实施例中，缓冲层3的导电类型与第一漂移层4的导电类型和第二漂移层5的导电类型相同，缓冲层3的掺杂浓度为2*1015atom/cm3～4*1015atom/cm3，示例性的，缓冲层的掺杂浓度为2*1015atom/cm3、2.5*1015atom/cm3、3*1015atom/cm3、3.5*1015atom/cm3或4*1015atom/cm3。
缓冲层3能够钝化半导体衬底层2中的例如位错的缺陷，防止半导体衬底层2中的缺陷进一步延伸至第一漂移层4和第二漂移层5中，防止在器件导通时影响载流子传输。
需要说明的是，图4中所示的半导体功率器件具有不对称结构，栅极结构的一侧为阱区7、源区8和第一掺杂区9，栅极结构的另一侧为第二掺杂区6。在其他实施例中，半导体功率器件具有对称结构，栅极结构的一侧为阱区7、源区8和第一掺杂区9，栅极结构的另一侧也为阱区7、源区8和第一掺杂区9。
参见图4，在一实施例中，半导体功率器件还包括：源电极10，源电极10与第一掺杂区9、源区8的部分区域以及第二掺杂区6欧姆接触；介质层13，位于源电极10与栅电极12之间，覆盖栅电极12的上表面与侧表面，防止源电极10与栅电极12相互接触，避免半导体功率器件短路；漏电极1，位于半导体衬底层2背离第一漂移层4的一侧，漏电极1与半导体衬底层2欧姆接触。介质层13为有机物或其他绝缘材料。在一实施例中，介质层13与栅介质层11的外边缘对准，在其他实施例中，介质层13与可以包围栅介质层11的外边缘，且未覆盖第一掺杂区9和第二掺杂区6。
参见图5，本发明的实施例提供的半导体功率器件能够组合使用，进一步增强正向电流导通能力。参见图6，本发明的实施例提供的半导体功率器件能够进行镜像组合使用，在工艺实现上较为简单。在一个实施例，本申请提供的半导体功率器件也可以具有对称结构，并且彼此组合使用。在一个实施例中，本申请的具有不对称结构的半导体功率器件与具有对称结构的半导体功率器件也可以组合使用。也就是说，本发明的实施例提供的半导体功率器件可以根据芯片得到电流设计需求进行组合，适用性强。
本发明的一实施例还提供了一种半导体功率器件的制备方法，包括：提供半导体衬底层；在半导体衬底层上形成第一漂移层；在第一漂移层背离半导体衬底层的一侧表面上形成第二漂移层；第二漂移层的导电类型和第一漂移层的导电类型相同，第二漂移层的掺杂浓度大于第一漂移层的掺杂浓度；在第二漂移层中形成阱区；在阱区中形成源区。
具体的，通过气相沉积法在半导体衬底层上形成第一初始漂移膜，对第一初始漂移膜进行N型掺杂离子注入，形成第一漂移层；或者，利用原位生长法，在半导体衬底层上沉积第一漂移层的同时原位掺杂N型掺杂离子。
具体的，通过气相沉积法在第一漂移层上形成第二初始漂移膜，对第二初始漂移膜进行N型掺杂离子注入，形成第二漂移层；或者，利用原位生长法，在半导体衬底层上沉积第二漂移层膜的同时原位掺杂N型掺杂离子。
可以理解的是，在一个实施例中，在形成第一漂移层和第二漂移层之后，对第一漂移层和第二漂移层进行一并的退火扩散处理。在其他实施例中，在形成第一漂移层后形成第二漂移层之前对第一漂移层进行退火扩散处理，在形成第二漂移层后对第二漂移层进行退火扩散处理。
在一实施例中，半导体功率器件的制备方法还包括：在第二漂移层中形成掺杂区，掺杂区的导电类型与阱区的导电类型相同且与第二漂移层的导电类型相同相反，所述掺杂区和掺杂区底部的第二漂移层以及第一漂移层构成二极管；在第二漂移层上方形成栅极结构，栅极结构覆盖源区的部分区域和阱区的部分区域，栅极结构与掺杂区间隔。
具体的，形成栅极结构的步骤包括：在第二漂移层上形成栅介质层，栅介质层覆盖源区的部分区域以及阱区的部分区域；在栅介质层上形成栅电极，栅电极覆盖栅介质层的部分区域，且不超过栅介质层的边缘。
在一实施例中，阱区中的部分顶部区域作为沟道区，沟道区位于源区的一侧且与源区邻接，所述掺杂区的制备方法包括：在阱区中形成第一掺杂区；第一掺杂区与源区邻接，第一掺杂区和沟道区分别位于源区的两侧；和/或，在第二漂移层中形成第二掺杂区，第二掺杂区与阱区间隔设置。
在一实施例中，半导体功率器件的制备方法还包括：在形成第一漂移层之前，在所述半导体衬底层的一侧形成缓冲层；缓冲层的导电类型与第一漂移层、第二漂移层和源区的导电类型相同，缓冲层的掺杂浓度小于第一漂移层的掺杂浓度。形成所述第一漂移层之后，所述缓冲层位于所述第一漂移层和所述半导体衬底层之间。
具体的，在形成第一漂移层之前，通过气相沉积法在半导体衬底层上形成初始缓冲膜，对初始缓冲膜进行N型掺杂离子注入，形成缓冲层；或者，利用原位生长法，在半导体衬底层上沉积缓冲层的同时原位掺杂N型掺杂离子。
还包括：对缓冲层进行退火扩散处理；对缓冲层进行退火扩散处理和对第一漂移层的退火扩散处理可以同时进行，也就是说，第一漂移层、缓冲层能共用同一道退火扩散处理。进一步，第一漂移层、第二漂移层和缓冲层能共用同一道退火扩散处理。
在一实施例中，半导体功率器件的制备方法还包括：在栅极结构上形成介质层，介质层覆盖栅电极的上表面和侧表面；在介质层中形成源电极，源电极与第一掺杂区、源区的部分区域、阱区的部分区域以及第二掺杂区欧姆接触；在半导体衬底层的背离第一漂移层的一侧形成漏电极，漏电极与半导体衬底层欧姆接触。
在本说明书的描述中，参考术语“本实施例”、“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明实质内容上所作的任何修改、等同替换和简单改进等，均应包含在本发明的保护范围之内。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (17)

1.一种半导体功率器件，其特征在于，包括：
半导体衬底层；
第一漂移层，位于所述半导体衬底层上；
第二漂移层，位于所述第一漂移层背离所述半导体衬底层的一侧表面，所述第二漂移层的导电类型和所述第一漂移层的导电类型相同，所述第二漂移层的掺杂浓度大于所述第一漂移层的掺杂浓度；
位于所述第二漂移层中的阱区；
位于所述阱区中的源区。
2.根据权利要求1所述的半导体功率器件，其特征在于，所述阱区的下表面与所述第二漂移层的下表面之间的距离为2μm～5μm。
3.根据权利要求1所述的半导体功率器件，其特征在于，所述第二漂移层的厚度与所述第一漂移层的厚度的比值为1：1～1：8。
4.根据权利要求1所述的半导体功率器件，其特征在于，
所述第二漂移层的掺杂浓度与所述第一漂移层的掺杂浓度的比值为2：1～8：1。
5.根据权利要求4所述的半导体功率器件，其特征在于，所述第一漂移层的掺杂浓度为0.9*1015atom/cm3～1.4*1015atom/cm3；所述第二漂移层的掺杂浓度为1.8*1015atom/cm3～1.12*1016atom/cm3。
6.根据权利要求1所述的半导体功率器件，其特征在于，还包括：位于所述第二漂移层中的掺杂区，所述掺杂区的导电类型与所述阱区的导电类型相同且与所述第二漂移层的导电类型相同相反，所述掺杂区和掺杂区底部的第二漂移层以及第一漂移层构成二极管；
栅极结构，所述栅极结构位于所述第二漂移层上方且覆盖所述源区的部分区域和所述阱区的部分区域，所述栅极结构与所述掺杂区间隔。
7.根据权利要求6所述的半导体功率器件，其特征在于，所述阱区中的部分顶部区域作为沟道区，所述沟道区位于所述源区的一侧且与所述源区邻接；
所述掺杂区包括：第一掺杂区，所述第一掺杂区位于所述阱区中且与所述源区邻接，所述第一掺杂区和所述沟道区分别位于所述源区的两侧；和/或，第二掺杂区，所述第二掺杂区位于所述第二漂移层中且与所述阱区间隔设置；所述第一掺杂区和所述第二掺杂区位于所述栅极结构在沟道方向上的两侧。
8.根据权利要求7所述的半导体功率器件，其特征在于，所述第一掺杂区的掺杂浓度大于所述阱区的掺杂浓度。
9.根据权利要求8所述的半导体功率器件，其特征在于，所述第一掺杂区的掺杂浓度与所述阱区的掺杂浓度的比值为8：1～10：1。
10.根据权利要求1-9中任一项所述的半导体功率器件，其特征在于，还包括：缓冲层，位于所述半导体衬底层与所述第一漂移层之间，所述缓冲层的导电类型与所述第一漂移层的导电类型相同，所述缓冲层的掺杂浓度小于所述第一漂移层的掺杂浓度。
11.根据权利要求10所述的半导体功率器件，其特征在于，所述缓冲层的厚度小于或等于1μm。
12.根据权利要求10所述的半导体功率器件，其特征在于，所述缓冲层的掺杂浓度为2*1015atom/cm3～4*1015atom/cm3。
13.一种半导体功率器件的制备方法，其特征在于，包括：
提供半导体衬底层；
在所述半导体衬底层上形成第一漂移层；
在所述第一漂移层背离所述半导体衬底层的一侧表面上形成第二漂移层；所述第二漂移层的导电类型和所述第一漂移层的导电类型相同，所述第二漂移层的掺杂浓度大于所述第一漂移层的掺杂浓度；
在所述第二漂移层中形成阱区；
在所述阱区中形成源区。
14.根据权利要求13所述的半导体功率器件的制备方法，其特征在于，还包括：在所述第二漂移层中形成掺杂区，所述掺杂区的导电类型与所述阱区的导电类型相同且与所述第二漂移层的导电类型相同相反，所述掺杂区和掺杂区底部的第二漂移层以及第一漂移层构成二极管；在所述第二漂移层上方形成栅极结构，所述栅极结构覆盖所述源区的部分区域和所述阱区的部分区域，所述栅极结构与所述掺杂区间隔。
15.根据权利要求14所述的半导体功率器件的制备方法，其特征在于，所述阱区中的部分顶部区域作为沟道区，所述沟道区位于所述源区的一侧且与所述源区邻接；
所述掺杂区的形成方法包括：在所述阱区中形成第一掺杂区；所述第一掺杂区与所述源区邻接，所述第一掺杂区和所述沟道区分别位于所述源区的两侧；和/或，在所述第二漂移层中形成第二掺杂区，所述第二掺杂区与所述阱区间隔设置；所述第一掺杂区和所述第二掺杂区位于所述栅极结构在沟道方向上的两侧。
16.根据权利要求15所述的半导体功率器件的制备方法，其特征在于，所述第一掺杂区的掺杂浓度大于所述阱区的掺杂浓度。
17.根据权利要求13所述的半导体功率器件的制备方法，其特征在于，还包括：在形成第一漂移层之前，在所述半导体衬底层的一侧形成缓冲层；所述缓冲层的导电类型与所述第一漂移层的导电类型相同，所述缓冲层的掺杂浓度小于所述第一漂移层的掺杂浓度；形成所述第一漂移层之后，所述缓冲层位于所述第一漂移层和所述半导体衬底层之间。
CN202211095497.0A 2022-09-06 2022-09-06 一种半导体功率器件及其制备方法 Pending CN116259647A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211095497.0A CN116259647A (zh) 2022-09-06 2022-09-06 一种半导体功率器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211095497.0A CN116259647A (zh) 2022-09-06 2022-09-06 一种半导体功率器件及其制备方法

Publications (1)

Publication Number Publication Date
CN116259647A true CN116259647A (zh) 2023-06-13

Family

ID=86681473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211095497.0A Pending CN116259647A (zh) 2022-09-06 2022-09-06 一种半导体功率器件及其制备方法

Country Status (1)

Country Link
CN (1) CN116259647A (zh)

Similar Documents

Publication Publication Date Title
JP7241848B2 (ja) 絶縁ゲート型炭化珪素半導体装置
US10679983B2 (en) Method of producing a semiconductor device
TWI520337B (zh) 階梯溝渠式金氧半場效電晶體及其製造方法
JP5613995B2 (ja) 炭化珪素半導体装置およびその製造方法
CN103858236A (zh) 利用再生长栅极的GaN垂直JFET的方法和系统
CN103875075A (zh) 利用再生长沟道的GaN垂直JFET的方法和系统
US11411084B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
CN112201690A (zh) Mosfet晶体管
JP5463725B2 (ja) 炭化珪素半導体装置およびその製造方法
US8835935B2 (en) Trench MOS transistor having a trench doped region formed deeper than the trench gate
US20210296447A1 (en) Semiconductor device, method of manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
US20230369486A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
US11495665B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP2014033223A (ja) 炭化珪素半導体装置およびその製造方法
JP7278902B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2006100779A (ja) 半導体装置およびその製造方法
US11398556B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
US20210305240A1 (en) Semiconductor device
JP7297654B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
CN116259647A (zh) 一种半导体功率器件及其制备方法
CN114388606A (zh) 碳化硅金属氧化物半导体场效应晶体管及其制造方法
CN213459746U (zh) Mosfet晶体管
JP7330396B2 (ja) 半導体装置及び電力変換装置
CN116705604A (zh) 双沟槽mosfet器件及其提高耐压能力的制备方法
JP2023043336A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination