CN116250224A - 包长度字段的大小减小的编码 - Google Patents

Abstract

本公开的实施方案涉及用于减小包头的大小而不减小所支持包长度的范围的系统和方法。包头包含固定宽度长度字段。通过使用线性编码，最大包大小与所述固定宽度长度字段呈线性关系。因此，为了扩大可用大小范围，必须减小所述字段的粒度(例如，通过将所述字段的度量从微片变为双微片)或必须增大所述字段的大小(例如，通过将所述字段的所述大小从4位变为5位)。然而，通过使用非线性编码，可在不减小第一范围的字段值内的所述粒度且不增大所述长度字段的所述大小的情况下增加最小大小与最大大小之差。

Description

包长度字段的大小减小的编码

优先权申请

本申请要求2020年8月31日申请的序列号为17/007,376的美国申请的优先权，所述美国申请以全文引用的方式并入本文中。

关于政府支持的声明

本发明是在美国政府的支持下根据DARPA授予的第HR001111890003号协议完成的。美国政府对这项发明拥有某些权利。

技术领域

本公开的实施例大体上涉及网络协议，且更具体来说涉及使用包长度字段的大小减小的编码的联网。

背景技术

包头包含包长度字段。包长度字段被解释为指示以字节或字计的包的大小的整数。

小芯片是用于集成各种处理功能的新兴技术。通常，小芯片系统由集成在中介层上且封装在一起的离散芯片(例如，不同衬底或裸片上的集成电路(IC))构成。这种布置不同于单芯片(例如，IC)，所述单芯片在一个衬底(例如，单个裸片)上含有不同装置块(例如，知识产权块)，例如芯片上系统(SoC)，或集成在板上的离散封装装置。一般来说，小芯片提供比离散封装装置更好的性能(例如，更低的功耗、缩短的时延等)，且小芯片提供比单裸片芯片更大的生产效益。这些生产效益可包含更高的良率或减少的开发成本和时间。

小芯片系统大体上由一或多个应用小芯片和支持小芯片构成。此处，应用程序小芯片与支持小芯片之间的区别只是对小芯片系统可能的设计场景的参考。因此，举例来说，合成视觉小芯片系统可包含用于产生合成视觉输出的应用程序小芯片以及支持小芯片，如存储器控制器小芯片、传感器接口小芯片或通信小芯片。在典型的用例中，合成视觉设计者可设计应用程序小芯片并且从其它方找出支持小芯片的来源。因此，通过避免设计和生产支持小芯片中所包含的功能，减少了设计支出(例如，在时间或复杂性方面)。小芯片还支持知识产权块的紧密集成，否则可能很难实现，例如使用不同特征大小的那些知识产权块。因此，举例来说，在具有较大特征大小的前一代制造期间设计的装置，或其中针对功率、速度或发热(对于传感器可发生)优化特征大小的那些装置与具有不同特征大小的装置集成可以比尝试在单个裸片上这样做更容易。此外，通过减小裸片的整体大小，小芯片的良率往往高于更复杂的单裸片装置的良率。

附图说明

根据下文给出的实施方案且根据本公开的各种实施例的附图将更加充分地理解本公开。然而，图式不应被视为将本公开限于特定实施例，而是仅用于阐释和理解。

图1A和1B示出根据实施例的小芯片系统的实例。

图2示出根据实施例的存储器控制器小芯片的实例的组件。

图3示出根据实施例的使用小芯片协议接口(CPI)网络在小芯片之间路由的实例。

图4为根据本公开的一些实施例的包括多个微片的数据包的框图。

图5为展示根据本公开的一些实施例的在使用包长度字段的大小减小的编码时由电路执行的方法的操作的流程图。

图6为展示根据本公开的一些实施例的在使用包长度字段的大小减小的编码时由电路执行的方法的操作的流程图。

图7为展示根据本公开的一些实施例的在使用包长度字段的大小减小的编码时由电路执行的方法的操作的流程图。

图8为本公开的实施例可在其中操作的示例计算机系统的框图。

具体实施方式

本公开的实施方案涉及用于减小包头的大小而不减小所支持包长度的范围的系统和方法。包头包含固定宽度长度字段(例如，4位字段、5位字段或6位字段)。通过使用线性编码，最大包大小与固定宽度长度字段呈线性关系。因此，为了扩大可用大小范围，必须减小字段的粒度(例如，通过将字段的度量从微片变为双微片)或必须增大字段的大小(例如，通过将字段的大小从4位变为5位)。然而，通过使用非线性编码，可在不减小第一范围的字段值内的粒度且不增大长度字段的大小的情况下增加最小大小与最大大小之差。

在总线上传输数据包的源装置确定每一数据包的长度(例如，用微片度量)，且在传输之前使用非线性编码将数据包的长度存储在数据包的标头中。编码可能不考虑数据包的精确大小。源装置可选择下一更高大小值且将额外微片追加到数据包以确保大小值正确。

本公开的实施方案的益处在于，与使用较大长度字段的现有技术系统相比，节省了网络带宽，从而减少了传输时间。在传送、接收和处理数据包中消耗的处理循环减少。另外，在执行处理中消耗的功率减少。包括通信装置的系统的性能也由于联网开销减少而改进。其它益处对获得本公开的益处的相关领域的技术人员来说将显而易见。

图1A和1B示出根据实施例的小芯片系统110的实例。图1A为安装在外围板105上的小芯片系统110的表示，所述外围板可例如通过外围组件互连高速(PCIe)连接到更广泛的计算机系统。小芯片系统110包含封装衬底115、中介层120和四个小芯片：应用程序小芯片125、主机接口小芯片135、存储器控制器小芯片140和存储器装置小芯片150。其它系统可包含许多额外小芯片以提供额外功能，如将从以下论述中显而易见。小芯片系统110的封装以封盖或盖板165示出，但可使用用于小芯片系统的其它封装技术和结构。图1B为出于清楚起见而标记小芯片系统中的组件的框图。

应用小芯片125示出为包含芯片上网络(NOC)130以支持用于小芯片间通信的小芯片网络155。在示例实施例中，NOC 130可包含在应用程序小芯片125上。在实例中，可响应于所选择的支持小芯片(例如，小芯片135、140和150)来限定NOC 130，从而使设计者能够为NOC 130选择适当数目的小芯片网络连接或开关。在实例中，NOC 130可位于单独小芯片上，或甚至位于中介层120内。在如本文所论述的实例中，NOC 130实施CPI网络。

CPI为基于包的网络，其支持虚拟信道，以实现小芯片之间灵活的高速交互。CPI实现了从小芯片内网络到小芯片网络155的桥接。举例来说，先进可扩展接口(AXI)为设计芯片内通信的广泛使用的规范。然而，AXI规范涵盖大量的物理设计选项，例如物理信道的数目、信号时序、功率等。在单芯片内，大体上选择这些选项以满足设计目的地，例如功率消耗、速度等。然而，为了实现小芯片系统的灵活性，使用如CPI等适配器在可实施于各种小芯片中的各种AXI设计选项之间介接。通过实现物理信道到虚拟信道的映射且利用包化协议包封基于时间的信令，CPI跨越小芯片网络155桥接小芯片内网络。

CPI可使用多种不同的物理层来传输包。物理层可包含简单的导电连接或驱动器以增加电压，或以其它方式促进在较长距离内传输信号。一个此类物理层的实例可包含高级接口总线(AIB)，其在各种实例中可在中介层120中实施。AIB使用具有转发时钟的源同步数据传送来传输和接收数据。以单数据速率(SDR)或双数据速率(DDR)相对于所发射时钟跨AIB传送包。AIB支持各种信道宽度。当在SDR模式下操作时，AIB信道宽度为20位的倍数(20、40、60……)，并且对于DDR模式，AIB信道宽度为40位的倍数：(40、80、120……)。AIB信道宽度包含传输(TX)和接收(RX)信号两者。信道可配置成具有对称数目个TX和RX输入/输出(I/O)，或具有非对称数目个传输器和接收器(例如，全部为传输器或全部为接收器)。提供主时钟的小芯片是主小芯片；其它小芯片是次小芯片。在此类情境中，主小芯片可具有独立于其它小芯片的独立性，且其可具有超过一或多个次小芯片的管理权限。AIB I/O单元支持三个时钟模式：异步(即，非时控)、SDR和DDR。其它物理层可支持任何和所有这些计时模式，或额外计时模式。在各种实例中，非时控模式用于时钟和一些控制信号。SDR模式可使用专用的仅SDR I/O单元，或双用途SDR/DDR I/O单元。

在实例中，CPI包协议(例如，点到点或可路由)可在AIB信道内使用对称的接收和传输I/O单元。CPI串流协议允许更灵活地使用AIB I/O单元。在实例中，串流模式的AIB信道可将I/O单元配置为全部为TX、全部为RX或者一半为TX和一半为RX。CPI包协议可在SDR或DDR操作模式下使用AIB信道。在实例中，AIB信道针对SDR模式以80个I/O单元(即，40个TX和40个RX)的增量配置，并且针对DDR模式以40个I/O单元的增量配置。CPI串流协议可在SDR或DDR操作模式下使用AIB信道。此处，在实例中，AIB信道针对SDR和DDR模式两者以40个I/O单元为增量。在实例中，向每一AIB信道指派唯一的接口标识符。所述标识符在CPI复位和初始化期间用于确定跨越邻近小芯片的成对AIB信道。在实例中，接口标识符为包括七位小芯片标识符、七位列标识符和六位链路标识符的20位值。AIB物理层使用AIB带外移位寄存器来传输接口标识符。使用移位寄存器的位32-51跨越AIB接口在两个方向上传送20位接口标识符。

AIB将堆叠的一组AIB信道限定为AIB信道列。AIB信道列具有一定数目的AIB信道，外加辅助(AUX)信道。AUX信道含有用于AIB初始化的信号。列内的所有AIB信道(AUX信道除外)具有相同配置(例如，所有TX、所有RX或一半TX和一半RX，以及具有相同数目的数据I/O信号)。在实例中，从与AUX信道相邻的AIB信道开始，以连续递增次序对AIB信道进行编号。邻近于AUX的AIB信道被定义为AIB信道零。

通常，个别小芯片的CPI接口可包含串行化-反串行化(SERDES)硬件。SERDES互连非常适用于需要高速信令以及低信号计数的情境。然而，对于多路复用和解复用、错误检测或校正(例如，使用块级循环冗余校验(CRC))、链路级重试或前向错误校正，SERDE可能会引起额外的功耗和更长的时延。然而，在低时延或能量消耗为超短距离小芯片到小芯片互连的主要关注点时，可利用具有允许以最小时延进行数据传送的时钟速率的并行接口。CPI包含用于使这些超短距离小芯片互连的等待时间和能耗两者最小化的元件。

对于流控制，CPI采用基于信用的技术。例如应用程序小芯片125的接收方向例如存储器控制器小芯片140的发送方提供表示可用缓冲器的信用。在实例中，CPI接收方包含用于给定传输时间单位的每一虚拟信道的缓冲器。因此，如果CPI接收方在时间上支持五个消息且支持单个虚拟信道，则接收方具有布置成五行的五个缓冲器(例如，每一单位时间一行)。如果支持四个虚拟信道，那么接收方具有布置成五列的二十个缓冲器。每一缓冲器保持一个CPI包的有效负载。

当发送方向接收方传输时，发送方基于传输而使可用信用递减。一旦接收方的所有信用消耗完，发送方就停止向接收方发送包。这确保接收方始终具有可用缓冲器以存储传输。

当接收方处理接收到的包并释放缓冲器时，接收方将可用缓冲空间传送回发送方。随后，发送方可使用此信用返回以允许传输额外信息。

还说明了小芯片网状网络160，其使用直接小芯片到小芯片技术，而不需要NOC130。小芯片网状网络160可在CPI或另一小芯片到小芯片协议中实施。小芯片网格网络160通常启用小芯片管线，其中一个小芯片充当到管线的接口，而管线接口中的其它小芯片仅与自身介接。

另外，还可使用专用装置接口来互连小芯片，所述专用装置接口例如一或多个工业标准存储器接口145(例如，同步存储器接口，例如DDR5、DDR 6)。小芯片系统或个别小芯片到外部装置(例如，较大系统)的连接可通过所要接口(例如，PCIE接口)。在实例中，例如，可通过主机接口小芯片135实施此外部接口，在所描绘的实例中，所述主机接口小芯片提供小芯片系统110外部的PCIE接口。在行业中的惯例或标准已汇聚在此类专用接口145上时，通常采用此类接口。将存储器控制器小芯片140连接到动态随机存取存储器(DRAM)存储器装置小芯片150的DDR接口145的所示实例就是此行业惯例。

在多种可能的支持小芯片中，存储器控制器小芯片140很可能存在于小芯片系统110中，这是因为几乎随处使用存储来进行计算机处理以及存储器装置的先进技术水平。因此，使用由其它设计者产生的存储器装置小芯片150和存储器控制器小芯片140使小芯片系统设计者能够获得由成熟生产商生产的稳健的产品。通常，存储器控制器小芯片140提供存储器装置特定接口来读取、写入或擦除数据。存储器控制器小芯片140经常可提供额外特征，例如错误检测、错误校正、维护操作或原子操作执行。对于一些类型的存储器，维护操作往往是对存储器装置小芯片150特定的，例如与非(NAND)快闪或存储类存储器中的垃圾收集和NAND快闪存储器中的温度调整(例如，交叉温度管理)。在一实例中，维护操作可包含逻辑到物理(L2P)映射或管理，以在数据的物理与逻辑表示之间提供间接层级。在例如DRAM的其它类型的存储器中，例如刷新的一些存储器操作可在某些时间由主机处理器或存储器控制器控制，并且在其它时间由DRAM存储器装置或与一或多个DRAM装置相关联的逻辑控制，所述逻辑例如为接口芯片(在实例中为缓冲器)。

原子操作是例如可由存储器控制器小芯片140执行的数据操纵。在其它小芯片系统中，原子操作可由其它小芯片执行。举例来说，可由应用程序小芯片125在命令中指定“增量”的原子操作，其中命令包含存储器地址并且可能包含增量值。在接收到命令后，存储器控制器小芯片140从指定的存储器地址检索数字，使所述数字递增命令中所指定的量，并存储结果。在成功完成后，存储器控制器小芯片140向应用小芯片125提供命令成功的指示。原子操作避免了跨越小芯片网状网络160传输数据，从而减少执行此类命令的时延。

原子操作可分为内置原子或可编程(例如，自定义)原子。内置原子是在硬件中不变地实施的一组有限的操作。可编程原子是可在存储器控制器小芯片140的可编程原子单元(PAU)(例如，自定义原子单元(CAU))上运行的小程序。图1示出包括PAU的存储器控制器小芯片的实例。

存储器装置小芯片150可以是或包含易失性存储器装置或非易失性存储器的任何组合。易失性存储器装置的实例包含但不限于随机存取存储器(RAM)，例如DRAM、同步DRAM(SDRAM)、图形双数据速率类型6SDRAM(GDDR6 SDRAM)等。非易失性存储器装置的实例包含但不限于NAND型快闪存储器、存储类存储器(例如，相变存储器或基于忆阻器的技术)和铁电RAM(FeRAM)等。所示实例包含作为存储器装置小芯片150的存储器装置；然而，存储器装置可驻存在别处，例如在板105上的不同封装中。对于许多应用，可提供多个存储器装置小芯片。在实例中，这些存储器装置小芯片可各自实施一种或多种存储技术。在实例中，存储器小芯片可包含不同技术的多个堆叠式存储器裸片(例如，堆叠或以其它方式与一或多个DRAM装置通信的一或多个SRAM装置)。存储器控制器小芯片140还可用于协调小芯片系统110中的多个存储器小芯片之间的操作(例如，在一或多个层级的高速缓存存储装置中利用一或多个存储器小芯片，并使用一或多个额外存储器小芯片作为主存储器)。小芯片系统110还可包含多个存储器控制器小芯片140，其可用以提供用于单独处理器、传感器、网络等存储器控制功能。例如小芯片系统110的小芯片架构提供了允许通过更新的小芯片配置适配于不同存储器存储技术和不同存储器接口而不需要重新设计系统结构的其余部分的益处。

图2示出根据实施例的存储器控制器小芯片205的实例的组件。存储器控制器小芯片205包含高速缓存器210、高速缓存控制器215、裸片外存储器控制器220(例如，用于与裸片外存储器175通信)、网络通信接口225(例如，用于与小芯片网络180介接且与其它小芯片通信)，以及一组原子及合并操作单元250。此组的部件可包含例如写入合并单元255、危险清除单元260、内置原子单元265或PAU 270。各种组件是按逻辑说明的，并且它们未必会被实施。举例来说，内置原子单元265有可能包括沿着到裸片外存储器的路径的不同装置。举例来说，内置原子单元可处于存储器小芯片上的接口装置/缓冲器中，如上文所论述。相比之下，PAU 270很可能在存储器控制器小芯片205上的单独处理器中实施(但在各种实例中，可在其它位置中实施，例如在存储器小芯片上实施)。

裸片外存储器控制器220直接耦合到裸片外存储器275(例如，经由总线或其它通信连接)以提供进出所述一或多个裸片外存储器的写入操作和读取操作，所述一或多个裸片外存储器例如为裸片外存储器275和裸片外存储器280。在所描绘的实例中，裸片外存储器控制器220还经耦合以用于输出到原子及合并操作单元250且用于输入到高速缓存控制器215(例如，存储器侧高速缓存控制器)。

在实例配置中，高速缓存控制器215直接耦合到高速缓存器210，并且可耦合到网络通信接口225以进行输入(例如传入读取或写入请求)，并经耦合以输出到裸片外存储器控制器220。

网络通信接口225包含包解码器230、网络输入队列235、包编码器240和网络输出队列245以支持基于包的小芯片网络285，例如CPI。小芯片网络285可提供处理器、存储器控制器、混合线程处理器、可配置处理电路或通信接口之间的包路由。在此类基于包的通信系统中，每个包通常包含目的地和源寻址，以及任何数据有效负载或指令。在实例中，取决于配置，小芯片网络285可实施为具有折叠Clos配置的交叉开关的集合，或提供额外连接的网状网络。

在各种实例中，小芯片网络285可为异步开关结构的部分。此处，数据包可沿着各种路径中的任一个路由，使得任何所选择的数据包可取决于路由在多个不同时间中的任何时间到达寻址的目的地。此外，小芯片网络285可至少部分地实施为同步通信网络，例如同步网状通信网络。预期通信网络的两种配置均用于根据本公开的实例。

存储器控制器小芯片205可接收具有例如源地址、读取请求和物理地址的包。作为响应，裸片外存储器控制器220或高速缓存控制器215将从指定的物理地址(其可在裸片外存储器275中或高速缓存器210中)读取数据，且针对源地址汇编含有请求数据的响应包。类似地，存储器控制器小芯片205可接收具有源地址、写入请求和物理地址的包。作为响应，存储器控制器小芯片205将数据写入到指定的物理地址(其可在高速缓存器210中或在裸片外存储器275或280中)，且针对源地址汇编含有数据存储到存储器的确认的响应包。

因此，在可能的情况下，存储器控制器小芯片205可经由小芯片网络285接收读取和写入请求，且使用与高速缓存器210介接的高速缓存控制器215来处理所述请求。如果高速缓存控制器215无法处理所述请求，则裸片外存储器控制器220通过与裸片外存储器275或280、原子及合并操作单元250或这两者通信来处理所述请求。如上所述，一或多个层级的高速缓存器还可在裸片外存储器275或280中实施，且在一些此类实例中可由高速缓存控制器215直接存取。由裸片外存储器控制器220读取的数据可由高速缓存控制器215高速缓存在高速缓存器210中以供后续使用。

原子及合并操作单元250经耦合以接收裸片外存储器控制器220的输出(作为输入)，且将输出提供到高速缓存器210、网络通信接口225，或直接提供到小芯片网络285。存储器危险清除(复位)单元260、写入合并单元255和内置(例如，预定)原子操作单元265可各自被实施为具有其它组合逻辑电路系统(如加法器、移位器、比较器、与门、或门、异或门或其任何合适的组合)或其它逻辑电路系统的状态机。这些组件还可包含一或多个寄存器或缓冲器以存储操作数或其它数据。PAU 270可实施为一或多个处理器核心或控制电路系统，以及具有其它组合逻辑电路系统或其它逻辑电路系统的各种状态机，且还可包含一或多个寄存器、缓冲器或存储器以存储地址、可执行指令、操作数和其它数据，或可实施为处理器。

写入合并单元255接收读取数据和请求数据，并且合并请求数据和读取数据以产生具有读取数据和将在响应或返回数据包中使用的源地址的单个单元。写入合并单元255将合并后的数据提供到高速缓存器210的写入端口(或等效地，提供到高速缓存控制器215以写入到高速缓存器210)。任选地，写入合并单元255将合并后的数据提供到网络通信接口225以编码且准备响应或返回数据包以供在小芯片网络285上传输。

当请求数据用于内置原子操作时，内置原子操作单元265从写入合并单元255或直接从裸片外存储器控制器220接收请求和读取数据。执行原子操作，且使用写入合并单元255，将所得数据写入到高速缓存器210，或提供到网络通信接口225以编码且准备响应或返回数据包以供在小芯片网络285上传输。

内置原子操作单元265处置预定义原子操作，如提取并递增或比较并交换。在实例中，这些操作对大小为32字节或更小的单个存储器位置执行简单的读取-修改-写入操作。从通过小芯片网络285传输的请求包发起原子存储器操作。所述请求包具有物理地址、原子操作符类型、操作数大小，和任选地具有至多32字节的数据。原子操作对高速缓存器210的高速缓存存储器行执行读取-修改-写入，从而在必要时填充所述高速缓存存储器。原子操作符响应可为简单的完成响应，或具有至多32字节的数据的响应。实例原子存储器操作符包含提取并与、提取并或、提取并异或、提取并加、提取并减、提取并递增、提取并递减、提取并最小、提取并最大、提取并交换和比较并交换。在各种示例实施例中，支持32位和64位操作以及对16或32字节的数据的操作。本文中所公开的方法还与支持较大或较小操作和较多或较少数据的硬件兼容。

内置原子操作还可涉及对关于请求数据的“标准”原子操作的请求，例如相对简单的单循环整数原子，例如提取并递增或比较并交换，其吞吐量将与不涉及原子操作的常规存储器读取或写入操作相同。对于这些操作，高速缓存控制器215通常可通过(在硬件中)设定危险位来预留高速缓存器210中的高速缓存行，使得高速缓存行在过渡时无法被另一进程读取。从裸片外存储器275或高速缓存存储器210获得数据，并将所述数据提供到内置原子操作单元265以执行所请求的原子操作。在原子操作之后，除了将所得数据提供到数据包编码器240以对传出数据包进行编码以供在小芯片网络285上传输之外，内置原子操作单元265还将所得数据提供到写入合并单元255，所述写入合并单元还将所得数据写入到高速缓存器210。在将所得数据写入到高速缓存器210后，存储器危险清除单元260将清除所设定的任何对应危险位。

PAU 270实现了可编程原子操作(也称为“自定义原子操作”)的高性能(高吞吐量和低时延)，其与内置原子操作的性能相当。代替执行多个存储器存取，响应于原子操作请求指定可编程原子操作和存储器地址，存储器控制器小芯片205中的电路系统将原子操作请求传送到PAU 270，并设定存储在存储器危险寄存器中对应于原子操作中所使用的存储器行的存储器地址的危险位，以确保不对所述存储器行执行其它操作(读取、写入或原子)，然后在原子操作完成后清除所述危险位。为执行可编程原子操作的PAU 270提供的额外的直接数据路径允许额外的写入操作，而不会受到由通信网络的带宽施加的任何限制，并且不会增加通信网络的任何拥塞。

PAU 270包含多线程处理器，例如基于RISC-V ISA的多线程处理器，其具有一或多个处理器核心，并且进一步具有用于执行可编程原子操作的扩展指令集。当具备用于执行可编程原子操作的扩展指令集时，PAU 270可体现为一或多个混合线程处理器。在一些示例实施例中，PAU 270提供桶式轮循瞬时线程切换以维持较高的每时钟指令速率。

可编程原子操作可由PAU 270执行，其涉及对关于请求数据的可编程原子操作的请求。用户可准备编程代码以提供此类可编程原子操作。例如，可编程原子操作可以是相对简单的多循环操作，例如浮点加法，或可以是相对复杂的多指令操作，例如布隆过滤器插入(Bloom filter insert)。可编程原子操作可与预定原子操作相同或不同，只要它们是由用户而不是系统供应商限定的。对于这些操作，高速缓存控制器215可通过(在硬件中)设定危险位来保留高速缓存器210中的高速缓存行，使得高速缓存行在过渡时无法被另一进程读取。从高速缓存器210或者裸片外存储器275或280获得数据，且将所述数据提供到PAU 270以执行请求的可编程原子操作。在原子操作之后，PAU 270将所得数据提供到网络通信接口225以直接编码具有所得数据的传出数据包以供在小芯片网络285上传输。此外，PAU 270将所得数据提供到高速缓存控制器215，所述高速缓存控制器还将所得数据写入到高速缓存器210。在将所得数据写入到高速缓存器210后，高速缓存控制器215将清除所设定的任何对应危险位。

在选定的实例中，针对可编程原子操作所采用的方法是提供多个自定义原子请求类型，其可通过小芯片网络285从例如处理器或其它系统组件等起始源发送到存储器控制器小芯片205。高速缓存控制器215或裸片外存储器控制器220将请求识别为自定义原子且将所述请求转发到PAU 270。在代表性实施例中，PAU 270：(1)为能够有效地执行用户定义的原子操作的可编程处理元件；(2)可对存储器、算术和逻辑操作以及控制流决策执行加载和存储；以及(3)利用具有一组新的专用指令的RISC-V ISA来促进与此类控制器215、220的交互，从而以原子方式执行用户定义的操作。在合乎需要的实例中，RISC-V ISA含有支持高级语言操作符和数据类型的完整指令集。PAU 270可利用RISC-VISA，但通常会支持更有限的指令集和有限的寄存器文件大小，以在包含在存储器控制器小芯片205内时减小单元的裸片大小。

如上文所提及，在将读取数据写入到高速缓存器210之前，存储器危险清除单元260将清除预留高速缓存行的设定危险位。因此，当写入合并单元255接收到请求和读取数据时，存储器危险清除单元260可将复位或清除信号传输到高速缓存器210以复位所预留的高速缓存行的设定存储器危险位。此外，复位此危险位将释放涉及所指定(或所预留)的高速缓存行的未决读取或写入请求，从而将未决读取或写入请求提供到入站请求多路复用器以供选择和处理。

图3示出根据实施例的使用CPI网络在小芯片布局300的小芯片之间路由的实例。小芯片布局300包含小芯片310A、310B、310C、310D、310E、310F、310G和310H。小芯片310A-310H由包括节点330A、330B、330C、330D、330E、330F、330G和330H的网络互连。小芯片310A-310H中的每一个包含标记为320A-320H的硬件收发器。

使用网络的包协议(例如，CPI协议)的包可使用物理层(例如，AIB)在小芯片310之间传送。物理层传输和接收数据。举例来说，AIB使用具有转发时钟的源同步数据传送来传输和接收数据。相对于所传输时钟在SDR或DDR下跨越AIB传送包。AIB支持各种信道宽度。当在SDR模式下操作时，AIB信道宽度为20位的倍数(20、40、60……)，并且对于DDR模式，AIB信道宽度为40位的倍数(40、80、120……)。AIB信道宽度包含TX和RX信号两者。信道可配置成具有对称数目个TX和RX I/O，或具有非对称数目个传输器和接收器(例如，全部为传输器或全部为接收器)。信道可取决于哪一小芯片提供主时钟而充当AIB主装置或次装置。

AIB适配器提供到AIB链路层的接口和到AIB物理层(PHY)的接口。AIB适配器提供数据分级寄存器、上电复位定序器和控制信号移位寄存器。

AIB物理层由AIB I/O单元组成。AIB I/O单元(在一些示例实施例中由硬件收发器320实施)可为仅输入、仅输出或双向的。AIB信道包括一组AIB I/O单元，且单元的数目取决于AIB信道的配置。一个小芯片上的接收信号连接到配对小芯片上的传输信号。在一些示例实施例中，每一列包括AUX信道和编号为0到N的数据信道。

AIB信道通常配置成一半TX数据加上一半RX数据、全部为TX数据，或全部为RX数据外加相关联时钟和混杂控制。在一些示例实施例中，TX数据信号相比于RX数据信号的数目在设计时确定且无法作为系统初始化的一部分来配置。

CPI包协议(点到点和可路由)在AIB信道内使用对称的接收和传输I/O单元。CPI串流协议允许更灵活地使用AIB I/O单元。在一些示例实施例中，用于串流模式的AIB信道可将I/O单元配置为全部TX、全部RX，或一半TX和一半RX。

数据包通过网络节点330在小芯片310之间路由。节点330可基于数据包的一或多个数据字段确定要将所接收数据包转发到的下一节点330。举例来说，源或目的地地址、源或目的地端口、虚拟信道或其任何合适的组合可经散列以选择连续网络节点或可用网络路径。以此方式选择路径可用以平衡网络业务量。

因此，在图3中，展示从小芯片310A到小芯片310D的数据路径。数据包由硬件收发器320A发送到网络节点330A；由网络节点330A转发到网络节点330C；由网络节点330C转发到网络节点330D；且由网络节点330D递送到小芯片310D的硬件收发器320D。

图3中还展示从小芯片310A到小芯片310G的第二数据路径。数据包由硬件收发器320A发送到网络节点330A；由网络节点330A转发到网络节点330B；由网络节点330B转发到网络节点330D；由网络节点330D转发到网络节点330C；由网络节点330C转发到网络节点330E；由网络节点330E转发到网络节点330F；由网络节点330F转发到网络节点330H；由网络节点330H转发到网络节点330G；且由网络节点330G递送到小芯片310G的硬件收发器320G。如图3中清楚可见，穿过网络的多个路径可用于任何对小芯片之间的数据传输。

I/O单元支持三个时钟模式：异步(即，非时控)、SDR和DDR。非时控模式用于时钟和一些控制信号。SDR模式可使用专用的仅SDR I/O单元，或双用途SDR/DDR I/O单元。

CPI包协议(点到点和可路由)可在SDR或DDR操作模式下使用AIB信道。在一些示例实施例中，AIB信道针对SDR模式以80个I/O单元(即，40个TX和40个RX)为增量，并且针对DDR模式以40个I/O单元为增量。

CPI串流协议可在SDR或DDR操作模式下使用AIB信道。在一些示例实施例中，对于两个模式(SDR和DDR)，AIB信道以40个I/O单元为增量。

向每一AIB信道指派唯一接口标识符。所述标识符在CPI复位和初始化期间用于确定跨越邻近小芯片的成对AIB信道。在一些示例实施例中，接口标识符为包括七位小芯片标识符、七位列标识符和六位链路标识符的20位值。AIB物理层使用AIB带外移位寄存器来传输接口标识符。使用移位寄存器的位32-51跨越AIB接口在两个方向上传送20位接口标识符。

在一些示例实施例中，从与AUX信道相邻的AIB信道开始，以连续递增次序对AIB信道进行编号。邻近于AUX的AIB信道被定义为AIB信道零。

图3借助于实例示出由包括八个节点330的网络连接的八个小芯片310。更多或更少的小芯片310以及更多或更少的节点330可包含在小芯片网络中，从而允许创建任意大小的小芯片的网络。

每一网络节点330包括配置成发送和接收包(例如，使用微片)的硬件收发器。硬件收发器可耦合到存储指令的存储器和执行指令以通过小芯片布局300路由包的一或多个处理器。在一些示例实施例中，网络节点300中的一或多个为小芯片。因此，虽然小芯片310示出为发送包作为源小芯片或接收包作为目的地小芯片，但小芯片310还可接收寻址到其它小芯片的包，且将包路由到其最终目的地。

图4为根据本公开的一些实施例的包括多个微片的数据包400的框图。数据包400经划分成流量控制单元(微片)，其中的每一个包括36个位。数据包400的第一微片包含控制路径字段405、路径字段410、目的地标识符(DID)字段415、序列继续(SC)字段420、长度字段425和命令字段430。第二微片435和最后微片440含有包相关数据。数据包400包含由长度字段425指示的全部数目的微片，且因此可不包含第二微片435和最后微片440中的一个或两个(例如，如果包中包含仅一个或两个微片)或可包含第二微片435与最后微片440之间的一或多个额外微片。

控制路径字段405为两位字段，其指示包中的稍后微片的CR/RSV字段含有CR数据、RSV数据还是应被忽略，以及是否应使用路径字段410来控制包的排序。在一些示例实施例中，控制路径字段405中的值0或1指示CR/RSV字段455、465含有信用返回数据；控制路径字段405中的值2或3指示CR/RSV字段455、465含有RSV数据；值0指示忽略路径字段410；值1或3指示路径字段410用于确定数据包400的路径；以及值2指示将使用单个路径排序。在一些示例实施例中，使用1位字段。替代地，控制路径字段405的高位可被视为控制CR/RSV字段455、465是否含有信用返回数据或RSV数据的1位字段。

路径字段410为八位字段。当控制路径字段405指示使用路径字段410确定用于数据包400的路径时，保证用于路径字段410的具有相同值的所有数据包采取穿过网络的同一路径。因此，在发送方与接收方之间，数据包的次序将不变。如果控制路径字段405指示将使用单个路径排序，则确定用于每一包的路径，如同路径字段410设定为零一般。因此，所有包采取同一路径且次序将不变，而不管每一数据包的路径字段410的实际值。如果控制路径字段405指示将忽略路径字段410，则路由数据包而不考虑路径字段410的值，且数据包可由接收方以与其由发送方发送的次序不同的次序接收。然而，这可避免网络中的拥塞且允许装置中较大的吞吐量。

DID字段415存储十二位DID。DID唯一地识别网络中的目的地(例如，目的地小芯片)。确保全部具有SC字段420集合的一连串数据包按次序传送。长度字段425为指示包括数据包400的微片的数目的五位字段。长度字段425的解译可为非线性的。举例来说，值0-22可解译为数据包400中的0-22个微片，且值23-27可解译为数据包400中的33-37个微片(即，比所指示值多10)。因此，在此实例中，由长度字段425表示的微片的最小数目为0，且所表示的微片的最大数目为37。相比之下，使用每递增值一个微片对长度字段425进行的线性编码将具有0到31微片的范围。

长度字段425的其它值可由供应商限定，而非协议限定。因此，在第一供应商的实施方案中，值0-27可如上文所定义使用，且值28-31解译为第一组四个供应商定义的微片数目(例如，24、48、64和96个微片)，且在第二供应商的实施方案中，值0-27也如上文所定义使用，但值28-31解译为不同组供应商定义的微片数目(例如，40、42、44和46个微片)。两组供应商定义的微片数目可具有一或多个共同值或完全不同。

数据包400的命令存储于命令字段430，即七位字段中。命令可以是写入命令、读取命令、预定义原子操作命令、自定义原子操作命令、读取响应、确认响应或供应商特定命令。另外，命令可指示数据包400的虚拟信道。举例来说，不同命令可用于不同虚拟信道，或七位命令字段430的1、2、3或4位可用于指示虚拟信道且剩余位可用于指示命令。下表示出根据一些示例实施例的基于协议和命令的虚拟信道。

虚拟信道	CPI协议	AXI协议
			0	读取/写入请求	写入请求
1	读取/写入响应	写入响应
			2	未使用	读取请求
3	未使用	读取响应
			4	优先级读取/写入请求	优先级写入请求
5	优先级读取/写入响应	优先级写入响应
			6	未使用	优先级读取请求
7	未使用	优先级读取响应

用于命令的地址可在路径字段410中指示。存储器存取命令可识别待写入或存取的字节的数目、待存取的存储器空间(例如，裸片外存储器275或用于自定义原子操作的指令存储器)，或其任何合适的组合。在一些示例实施例中，命令可指示稍后微片的额外位识别所述命令。举例来说，可以通过使用七位命令字段430中的供应商特定命令来发送多字节命令且使用第二微片435的一部分或全部存储多字节命令。因此，对于命令字段430的某些值，数据包400包含仅一个头微片(例如，图4中示出的第一头微片，其含有字段405-430)。对于命令字段430的其它值，数据包400包含预定额外数目的头微片或预定总数目的头微片。

如果启用CR，则CR/RSV字段455、465的两个位识别信用返回是针对虚拟信道0、1、2还是3，且CR/RSV字段455、465的其它两个位指示待返回的信用数目为0、1、2还是3。

图5为展示根据本公开的一些实施例的在使用包长度字段的大小减小的编码时由电路执行的方法的操作的流程图。方法500包含操作510、520和530。借助于实例而非限制，方法500被描述为使用图4的数据包由图1-3的装置执行。

在操作510中，路由装置(例如，图3的网络节点330A)存取包的头微片的字段的值。举例来说，实施图2的存储器控制器小芯片205的图3的小芯片310A可经由小芯片布局300产生包并将包传输到小芯片310D。通过使用图4的示例数据包400，仅包的第一微片指示包中的所有微片的目的地。因此，沿着路径的每一节点基于路径字段410、DID字段415或这两者确定将包的所有微片转发到哪个节点。转发确定适用于基于长度字段425确定的微片的数目。因此，在此实例中，包的头微片的字段的值为长度字段425的值。

在操作520中，路由装置通过将非线性函数应用到字段的值来确定构成包的微片的数目。线性函数为呈y＝ax+b形式的函数，其中a和b为常数，x为输入值(在此情况下为在操作510中存取的字段的值)，且y为输出(在此情况下为以微片度量的包的大小)。无法以此形式表达的任何函数为非线性函数。示例非线性函数包含高次多项式函数、阶跃函数、指数函数、三角函数和许多其它函数。

一个示例非线性函数为阶跃函数，其中在字段的值的两个不同范围中应用两个不同线性函数。举例来说，对于低于预定阈值的值x，可应用线性函数y＝x，其中字段的值仅为包中的微片的数目；对于等于或高于预定阈值的值x，可应用线性函数y＝x+10，其中包中的微片的数目比字段的值大10。作为其它实例，值b可在两个不同范围之间改变，可使用多于两个不同范围，或可使用其任何合适的组合(包含修改值a)。

在操作530中，路由装置将确定数目的微片路由到包的目的地。由于路由装置和传输装置使用相同方法来确定包的长度，因此路由装置正确地确定由传输装置针对包发送的微片的数目，且将确定数目的微片路由到目的地。参考图3，网络节点330A可将微片传输到网络节点330C，所述网络节点330C还根据方法500处理第一头微片且将微片传输到网络节点330D，所述网络节点330D再次重复过程且将微片传输到目的地小芯片310D。

在具有固定大小标头的包格式中，偏移值b可为标头的大小。因此，当包仅由标头组成且大小字段指示包中额外微片的数目时，大小字段的值设定为0。大小字段的范围可通过增加字段自身的大小而增加。举例来说，2位大小字段可存储值0-3，而4位大小字段可存储值0-15。增加大小字段的范围的另一方式为改变因数a。举例来说，如果第一大小字段的每一增量指示单个微片，则可通过将每一增量改为指示两个微片来使可指示的最大大小加倍。然而，这些方法中的每一个具有缺点。增加大小字段的位的数目会增加标头的大小，且因此增加包的大小。因此增加了网络业务和时延。增大大小字段的粒度会增加特定包将不具有恰好匹配可用大小的大小的概率。因此，将选择下一较大大小且将传输空微片，从而也增加网络业务和时延。

通过在路由装置中使用方法500，在不减小粒度(至少在第一范围内)或增加包的标头的大小的情况下增加大小字段支持的大小的范围。因此，与具有较小大小范围、增大的粒度或大小字段中具有更多位的系统相比，吞吐量得到增强且时延减少。

图6为展示根据本公开的一些实施例的在使用包长度字段的大小减小的编码时由电路执行的方法600的操作的流程图。方法600包含操作610、620和630。借助于实例而非限制，方法600被描述为使用图4的数据包由图1-3的装置执行。

在操作610中，传输装置(例如，实施图2的存储器控制器小芯片205或与其通信的图3的小芯片310D)确定待使用的微片的数目以通过网络发送包。举例来说，包的大小可除以每一微片的大小以确定包中的微片的数目。

在操作620中，传输装置通过使用非线性函数对包的头微片的字段中的微片的数目进行编码。非线性函数可为阶跃函数。在一些示例实施例中，如果微片的数目低于预定阈值，那么字段的值等于微片的数目，但如果微片的数目等于或高于预定阈值，那么字段的值为小于微片的数目的预定量。作为特定实例，如果微片的数目在范围0-22内，则将字段的值设定为微片的数目；如果微片的数目在范围33-37内，则将字段的值设定为比微片的数目小十个；如果微片的数目在范围23-32内，则将字段的值设定为23(表示33微片)，且向包追加空微片，使得所发送的微片的数目与字段的值指示的数目匹配。

在一些示例实施例中，基于用于包构造的已知标准选择阈值(例如，23)和偏移(例如，10)。举例来说，如果包恰好含有32或128字节的数据加0到64字节的额外信息，则将永不对0-31字节和97-127字节的大小进行编码。因此，可限定第一范围，其中使用第一线性函数对32-96字节的值进行编码，且使用第二线性函数对128-192字节的值进行编码，使得用以对所述值进行编码的逐步函数自身不为线性函数。应注意，如果每一微片含有4个字节，那么此处所论述的值是第一范围中的8-24微片和第二范围中的32-48微片。

在操作630中，传输装置发送包的微片，包含头微片的字段。举例来说，图4的长度字段425可连同包的剩余微片一起在头微片中发送。

通过在传输装置中使用方法600，在不减小粒度(至少在第一范围内)或增加包的标头的大小的情况下增加大小字段支持的大小的范围。因此，与具有较小大小范围、增大的粒度或大小字段中具有更多位的系统相比，吞吐量得到增强且时延减少。

图7为展示根据本公开的一些实施例的在使用包长度字段的大小减小的编码时由电路执行的方法的操作的流程图。方法700包含操作710、720和730。借助于实例而非限制，方法700被描述为使用图4的数据包由图1-3的装置执行。

在操作710中，接收装置(例如，图3的小芯片310D)存取包的头微片的字段的值。举例来说，实施图2的存储器控制器小芯片205的图3的小芯片310A可经由小芯片布局300产生包并将包传输到小芯片310D。通过使用图4的示例数据包400，仅包的第一微片指示包中的所有微片的目的地。因此，在此实例中，包的头微片的字段的值为长度字段425的值。

在操作720中，接收装置通过将非线性函数应用到字段的值来确定构成包的微片的数目。确定包的微片的数目可包括基于字段的值和预定阈值将预定正数数目的微片添加到字段的值以确定包的大小。举例来说，如果字段的值为23或更大，则字段的值可增加10以确定包中的微片的数目，其中23和10分别为预定阈值和预定正数数目。替代地，基于字段的值和预定阈值，构成包的微片的数目可由接收装置确定为字段的值。举例来说，如果字段的值小于阈值23，则字段的值可在不修改的情况下被视为包中的微片的数目。

在操作730中，接收装置重构确定数目的微片以形成包。举例来说，可基于从源接收到的微片的数目等于操作720中确定的微片的数目而确定包的接收的完成。作为另一实例，可从数据缓冲器读取在操作720中确定的微片的数目以形成包。所形成的包可由接收装置处理(例如，由存储器控制器小芯片205和所执行的对应操作解译为存储器存取命令)。

通过在接收装置中使用方法700，在不减小粒度(至少在第一范围内)或增加包的标头的大小的情况下增加大小字段支持的大小的范围。因此，与具有较小大小范围、增大的粒度或大小字段中具有更多位的系统相比，吞吐量得到增强且时延减少。

虽然方法500、600和700在本文中描述为对识别以微片度量的包的大小的字段进行操作，但可使用包大小的其它度量单位，例如字节、字、双字、传送循环(例如，微片的数目除以每循环传送的微片的数目)，或其任何合适的组合。

图8示出示例机器800的框图，可利用所述机器、在所述机器中或通过所述机器实施本文所论述的任一或多种技术(例如，方法)。如本文中所描述，实例可包含机器800中的逻辑或数个组件或机构，或可由其操作。电路系统(例如，处理电路系统)是在包含硬件的机器800的有形实体中实施的电路集合(例如，简单电路、门、逻辑等)。电路系统成员资格可随时间推移为灵活的。电路系统包含可在操作时单独或以组合方式执行指定操作的部件。在实例中，可将电路系统的硬件不变地设计成执行特定操作(例如，硬连线)。在实例中，电路的硬件可包含可变地连接的物理组件(例如，执行单元、晶体管、简单电路等)，所述物理组件包含以物理方式修改(例如，不变集中式粒子的磁性、电气可移动放置等)以编码特定操作的指令的机器可读媒体。在连接物理组件时，硬件构成的基础电特性例如从绝缘体变成导体，或反之亦然。这些指令使嵌入式硬件(例如，执行单元或加载机制)能够经由可变连接在硬件中创建电路系统的部件，以便在操作时执行特定操作的部分。因此，在实例中，机器可读媒体元件是电路系统的一部分或在装置操作时以通信方式耦合到电路系统的其它组件。在实例中，物理组件中的任何一个可用于多于一个电路系统中的多于一个部件中。举例来说，在操作下，执行单元可在一个时间点在第一电路系统的第一电路中使用，且在不同时间由第一电路系统中的第二电路重新使用，或由第二电路系统中的第三电路重新使用。下面是关于机器800的这些组件的额外实例。

在替代实施例中，机器800可用作独立装置或可连接(例如，联网)到其它机器。在联网部署中，机器800可在服务器-客户端网络环境中在服务器机器、客户端机器或这两者的容量中操作。在实例中，机器800可充当对等(P2P)(或其它分布式)网络环境中的对等机器。机器800可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络器具、网络路由器、交换机或桥接器，或能够执行(循序或以其它方式)指定待由所述机器采取的动作的指令的任何机器。此外，虽然仅说明单个机器，但术语“机器”也应被视为包含个别地或共同地执行一组(或多组)指令以执行本文中所论述的方法中的任何一或多种，例如云计算、软件即服务(SaaS)、其它计算机集群配置的任何机器集合。

机器(例如，计算机系统)800可包含硬件处理器802(例如，中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心或其任何组合)、主存储器804、静态存储器806(例如，用于固件、微码、基本输入输出(BIOS)、统一可扩展固件接口(UEFI)等的存储器或存储装置)，以及大容量存储装置808(例如，硬盘驱动器、磁带机、快闪存储装置或其它块装置)，其中的一些或全部可经由互联件(例如，总线)830彼此通信。机器800可进一步包含显示单元810、文数字输入装置812(例如，键盘)和用户接口(UI)导航装置814(例如，鼠标)。在实例中，显示单元810、输入装置812和UI导航装置814可为触摸屏显示器。机器800可另外包含信号产生装置818(例如，扬声器)、网络接口装置820和一或多个传感器816，例如全球定位系统(GPS)传感器、罗盘、加速度计或其它传感器。机器800可包含输出控制器828，例如串行(例如，通用串行总线(USB)、并行或其它有线或无线(例如，红外(IR)、近场通信(NFC)等)连接以与一或多个外围装置(例如，打印机、读卡器等)通信或控制所述一或多个外围装置。

处理器802、主存储器804、静态存储器806或大容量存储装置808的寄存器可为或包含机器可读媒体822，在其上存储体现本文中所描述的技术或功能中的任何一或多个或被其利用的数据结构或指令824(例如，软件)的一或多个集合。指令824还可在其由机器800执行期间完全或至少部分驻存在处理器802、主存储器804、静态存储器806或大容量存储装置808的寄存器中的任一个内。在实例中，硬件处理器802、主存储器804、静态存储器806或大容量存储装置808中的一个或任何组合可构成机器可读媒体822。虽然机器可读媒体822示出为单个媒体，但术语“机器可读媒体”可包含配置成存储一或多个指令824的单个媒体或多个媒体(例如，集中式或分布式数据库，或相关联高速缓存器和服务器)。

术语“机器可读媒体”可包含能够存储、编码或携载供机器800执行的指令且使机器800执行本公开的技术中的任何一或多种或能够存储、编码或携载由此类指令使用或与此些指令相关联的数据结构的任何媒体。非限制性机器可读媒体实例可包含固态存储器、光学媒体、磁性媒体和信号(例如，射频信号、其它基于光子的信号、声音信号等)。在实例中，非暂时性机器可读媒体包括具有多个粒子的机器可读媒体，所述粒子具有不变(例如，静止)质量，且因此为物质组成。因此，非暂时性机器可读媒体是不包含暂时性传播信号的机器可读媒体。非暂时性机器可读媒体的具体实例可包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))和快闪存储器装置；磁盘，例如内部硬盘和可装卸式磁盘；磁光盘；以及压缩光盘只读存储器(CD-ROM)和数字多功能光盘只读存储器(DVD-ROM)盘。

在实例中，存储或以其它方式提供在机器可读媒体822上的信息可表示指令824，例如指令824本身或可从其导出指令824的格式。可从其导出指令824的此格式可包含源代码、已编码指令(例如，呈压缩或加密形式)、已封装指令(例如，拆分成多个封装)等。表示机器可读媒体822中的指令824的信息可由处理电路系统处理到指令中以实施本文中所论述的操作中的任一个。举例来说，从信息(例如，由处理电路系统处理)导出指令824可包含：编译(例如，从源代码、目标代码等)、解译、加载、组织(例如，动态地或静态地链接)、编码、解码、加密、解密、封包、解封包或以其它方式将信息操纵到指令824中。

在实例中，指令824的导出可包含对信息的汇编、编译或解译(例如，由处理电路系统)以从由机器可读媒体822提供的一些中间或预处理格式创建指令824。当以多个部分提供信息时，可组合、解封和修改所述信息以创建指令824。举例来说，信息可在一个或数个远程服务器上的多个压缩源码封装(或目标码，或二进制可执行码等)中。源代码封装可在经由网络传输时被加密，且在必要时被解密、解压、汇编(例如，链接)，且在本地机器处被编译或解译(例如，到可独立执行的库中等)，且由本地机器执行。

指令824可进一步利用数个传送协议中的任一个(例如，帧中继、因特网协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)经由网络接口装置820使用传输媒体在通信网络826上传输或接收。示例通信网络可包含局域网(LAN)、广域网(WAN)、包数据网络(例如，因特网)、移动电话网络(例如，蜂窝网络)、普通老式电话(POTS)网络和无线数据网络(例如，被称为

的电气电子工程师学会(IEEE)802.11标准系列、被称为/>

的IEEE 802.16标准系列)、IEEE 802.15.4标准系列、对等(P2P)网络等。在实例中，网络接口装置820可以包含一或多个物理插口(例如，以太网、同轴或电话插口)或者一或多个天线以连接到通信网络826。在实例中，网络接口装置820可包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一个无线通信。术语“传输媒体”应被视为包含能够存储、编码或载送用于由机器800执行的指令的任何无形媒体，且包含数字或模拟通信信号或用于促进此软件的通信的其它无形媒体。传输媒体为机器可读媒体。

在前述说明书中，已描述本公开的一些示例实施方案。将显而易见的是，可以在不脱离如所附权利要求书中阐述的本公开的更广范围的情况下对本公开进行各种修改。因此，应在说明性意义上而不是限制性意义上看待说明书和图式。下文为本公开的实施方案的实例的非穷尽性列表。

实例1为一种系统，其包括：源小芯片，其包括：存储器接口，其配置成与存储器装置传送命令/地址或数据信令或这两者；网络接口，其配置成跨越基于包的网络与目的地小芯片通信，所述网络接口包含包编码器；以及处理电路系统，其包括控制存储器装置和一或多个处理器的逻辑，所述处理电路系统进一步配置成控制通过网络接口的基于包的通信，其中处理电路系统配置成执行包括以下各项的操作：确定包括包的流量控制单元(微片)的数目；通过将非线性函数应用于微片的数目来确定包的头微片的字段的值；将字段的值存储在包的头微片中；以及将包的微片传输到目的地小芯片。

在实例2中，根据实例1所述的标的物包含，其中字段为5位字段，由字段表示的微片的最小数目为0，且由字段表示的微片的最大数目大于31。

在实例3中，根据实例1-2所述的标的物包含，其中确定字段的值包括：基于微片的数目和预定阈值，从微片的数目减去预定正数数目的微片以确定字段的值。

在实例4中，根据实例3所述的标的物包含，其中预定阈值为23。

在实例5中，根据实例3-4所述的标的物包含，其中预定正数数目的微片为10微片。

在实例6中，根据实例1-5所述的标的物包含，其中确定字段的值包括：基于微片的数目和预定阈值，确定字段的值为构成包的微片的数目。

在实例7中，根据实例1-6所述的标的物包含目的地小芯片，其中目的地小芯片配置成执行包括以下各项的操作：存取包的头微片的字段的值；以及基于字段的值和非线性函数确定构成包的微片的数目。

实例8为一种方法，其包括：通过源小芯片的处理电路系统确定包括包的流量控制单元(微片)的数目；通过将非线性函数应用于微片的数目来确定包的头微片的字段的值；将字段的值存储在包的头微片中；以及通过源小芯片将包的微片传输到目的地小芯片。

在实例9中，根据实例8所述的标的物包含，其中字段为5位字段，由字段表示的微片的最小数目为0，且由字段表示的微片的最大数目大于31。

在实例10中，根据实例8-9所述的标的物包含，其中确定字段的值包括：基于微片的数目和预定阈值，从微片的数目减去预定正数数目的微片以确定字段的值。

在实例11中，根据实例10所述的标的物包含，其中预定阈值为23。

在实例12中，根据实例10-11所述的标的物包含，其中预定正数数目的微片为10微片。

在实例13中，根据实例8-12所述的标的物包含，其中确定字段的值包括：基于微片的数目和预定阈值，确定字段的值为构成包的微片的数目。

在实例14中，根据实例8-13所述的标的物包含：通过目的地小芯片存取包的头微片的字段的值；以及通过目的地小芯片基于字段的值和非线性函数确定构成包的微片的数目。

实例15为一种存储指令的非暂时性机器可读媒体，所述指令在由系统的处理器执行时使系统执行包括以下各项的操作：确定包括包的流量控制单元(微片)的数目；通过将非线性函数应用于微片的数目来确定包的头微片的字段的值；将字段的值存储在包的头微片中；以及将包的微片传输到目的地小芯片。

在实例16中，根据实例15所述的标的物包含，其中字段为5位字段，由字段表示的微片的最小数目为0，且由字段表示的微片的最大数目大于31。

在实例17中，根据实例16所述的标的物包含，其中确定字段的值包括：基于微片的数目和预定阈值，从微片的数目减去预定正数数目的微片以确定字段的值。

在实例18中，根据实例17所述的标的物包含，其中预定阈值为23。

在实例19中，根据实例17-18所述的标的物包含，其中预定正数数目的微片为10微片。

在实例20中，根据实例15-19所述的标的物包含，其中确定字段的值包括：基于微片的数目和预定阈值，确定字段的值为构成包的微片的数目。

实例21为包含指令的至少一个机器可读媒体，所述指令在由处理电路系统执行时使处理电路系统执行操作以实施实例1-20中任一项。

实例22为一种包括用以实施实例1-20中任一项的构件的设备。

实例23为一种用以实施实例1-20中任一项的系统。

实例24为一种用以实施实例1-20中任一项的方法。

Claims (20)

1.一种系统，其包括：

源小芯片，其包括：

存储器接口，其配置成与存储器装置传送命令/地址或数据信令或这两者；

网络接口，其配置成跨越基于包的网络与目的地小芯片通信，所述网络接口包含包编码器；以及

处理电路系统，其包括控制所述存储器装置和一或多个处理器的逻辑，所述处理电路系统进一步配置成控制通过所述网络接口的基于包的通信，其中所述处理电路系统配置成执行包括以下各项的操作：

确定包括包的流量控制单元(微片)的数目；

通过将非线性函数应用于所述微片的数目来确定所述包的头微片的字段的值；

将所述字段的所述值存储在所述包的所述头微片中；以及

将所述包的所述微片传输到所述目的地小芯片。

2.根据权利要求1所述的系统，其中所述字段为5位字段，由所述字段表示的微片的最小数目为0，且由所述字段表示的微片的最大数目大于31。

3.根据权利要求1所述的系统，其中所述确定所述字段的所述值包括：

基于所述微片的所述数目和预定阈值，从所述微片的数目减去预定正数数目的微片以确定所述字段的所述值。

4.根据权利要求3所述的系统，其中所述预定阈值为23。

5.根据权利要求3所述的系统，其中所述预定正数数目的微片为10微片。

6.根据权利要求1所述的系统，其中所述确定所述字段的所述值包括：

基于所述微片的数目和预定阈值，确定所述字段的所述值为构成所述包的微片的数目。

7.根据权利要求1所述的系统，其进一步包括：

所述目的地小芯片，其中所述目的地小芯片配置成执行包括以下各项的操作：

存取所述包的所述头微片的所述字段的所述值；以及

基于所述字段的所述值和所述非线性函数确定构成所述包的微片的数目。

8.一种方法，其包括：

通过源小芯片的处理电路系统确定包括包的流量控制单元(微片)的数目；

通过将非线性函数应用于所述微片的数目来确定所述包的头微片的字段的值；

将所述字段的所述值存储在所述包的所述头微片中；以及

通过所述源小芯片将所述包的所述微片传输到目的地小芯片。

9.根据权利要求8所述的方法，其中所述字段为5位字段，由所述字段表示的微片的最小数目为0，且由所述字段表示的微片的最大数目大于31。

10.根据权利要求8所述的方法，其中所述确定所述字段的所述值包括：

基于所述微片的所述数目和预定阈值，从所述微片的数目减去预定正数数目的微片以确定所述字段的所述值。

11.根据权利要求10所述的方法，其中所述预定阈值为23。

12.根据权利要求10所述的方法，其中所述预定正数数目的微片为10微片。

13.根据权利要求8所述的方法，其中所述确定所述字段的所述值包括：

基于所述微片的数目和预定阈值，确定所述字段的所述值为构成所述包的微片的数目。

14.根据权利要求8所述的方法，其进一步包括：

通过所述目的地小芯片存取所述包的所述头微片的所述字段的所述值；以及

通过所述目的地小芯片基于所述字段的所述值和所述非线性函数确定构成所述包的微片的数目。

15.一种存储指令的非暂时性机器可读媒体，所述指令在由系统的处理器执行时使所述系统执行包括以下各项的操作：

确定包括包的流量控制单元(微片)的数目；

通过将非线性函数应用于所述微片的数目来确定所述包的头微片的字段的值；

将所述字段的所述值存储在所述包的所述头微片中；以及

将所述包的所述微片传输到目的地小芯片。

16.根据权利要求15所述的非暂时性机器可读媒体，其中所述字段为5位字段，由所述字段表示的微片的最小数目为0，且由所述字段表示的微片的最大数目大于31。

17.根据权利要求16所述的非暂时性机器可读媒体，其中所述确定所述字段的所述值包括：

基于所述微片的所述数目和预定阈值，从所述微片的数目减去预定正数数目的微片以确定所述字段的所述值。

18.根据权利要求17所述的非暂时性机器可读媒体，其中所述预定阈值为23。

19.根据权利要求17所述的非暂时性机器可读媒体，其中所述预定正数数目的微片为10微片。

20.根据权利要求15所述的非暂时性机器可读媒体，其中所述确定所述字段的所述值包括：

基于所述微片的数目和预定阈值，确定所述字段的所述值为构成所述包的微片的数目。

Images