CN116237821A - 研磨方法 - Google Patents

研磨方法 Download PDF

Info

Publication number
CN116237821A
CN116237821A CN202310067167.9A CN202310067167A CN116237821A CN 116237821 A CN116237821 A CN 116237821A CN 202310067167 A CN202310067167 A CN 202310067167A CN 116237821 A CN116237821 A CN 116237821A
Authority
CN
China
Prior art keywords
grinding
polishing
substrate
dielectric layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310067167.9A
Other languages
English (en)
Inventor
李松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202310067167.9A priority Critical patent/CN116237821A/zh
Publication of CN116237821A publication Critical patent/CN116237821A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/34Accessories

Abstract

本发明提供一种研磨方法,包括:利用研磨头吸附衬底的背面,进行提速准备;对介质层进行主研磨处理,同时利用钻石研磨盘打磨研磨垫;对剩余厚度的介质层进行过研磨处理,在过研磨处理的过程中,不利用钻石研磨盘打磨研磨垫;对研磨去除介质层之后的半导体结构执行清洗操作。本申请通过在过研磨处理的过程中,不利用钻石研磨盘打磨研磨垫,可以避免研磨垫被打磨过度,从而可以避免研磨垫表面因打磨过度产生大量多余的研磨垫碎屑的情况,从而避免了带负电的研磨垫碎屑和带正电的研磨颗粒发生团聚现象的情况,避免了团聚的晶圆刮伤源的形成,保护了衬垫氧化层、衬底以及浅沟槽隔离结构不被刮伤,保证了晶圆的良率,提高了研磨的有效性和可靠性。

Description

研磨方法
技术领域
本申请涉及化学机械研磨(CMP)技术领域,具体涉及一种研磨方法。
背景技术
STI CMP主流工艺方式是选择高选择比的方式,STI CMP主要是研磨去除硬掩模层上的介质层,其中,当研磨去除了大部分介质层时,在研磨垫接触到硬掩模层时,研磨头施加的机械压力保持不变,由于研磨液的特性,对硬掩模层的研磨率已经下降到
Figure BDA0004078230990000011
此时,如果研磨垫上有研磨液团聚或其它异物(例如研磨碎屑)就可能会磨穿硬掩模层,从而对硬掩模层底部的衬垫氧化层、衬底以及衬底中的浅沟槽隔离结构造成刮伤,而严重的宏观大刮伤最终也会造成良率损失和废片。
发明内容
本申请提供了一种研磨方法,可以解决在研磨过程中,当研磨垫接触到硬掩模层时,研磨垫上的研磨液团聚等团聚异物刮伤晶圆的问题。
一方面,本申请实施例提供了一种研磨方法,所述研磨方法应用于形成有浅沟槽隔离结构的半导体结构,所述半导体结构包括:衬底、位于所述衬底中的间隔设置的浅沟槽隔离结构、覆盖所述衬底正面的衬垫氧化层、覆盖所述衬垫氧化层的硬掩模层和覆盖所述浅沟槽隔离结构以及所述硬掩模层的介质层;所述研磨方法包括:
利用研磨装置的研磨头吸附所述衬底的背面,进行提速准备,此时,所述半导体结构倒置以使所述介质层与研磨装置的研磨垫相对;
对所述介质层进行主研磨处理以去除一定厚度的所述介质层,同时利用研磨装置的钻石研磨盘打磨所述研磨垫;
对剩余厚度的所述介质层进行过研磨处理,在所述过研磨处理的过程中,不利用所述钻石研磨盘打磨所述研磨垫;
对研磨去除所述介质层之后的半导体结构执行清洗操作。
可选的,在所述的研磨方法中,所述主研磨处理的时长为50s~150s。
可选的,在所述的研磨方法中,所述过研磨处理的时长为5s~50s。
可选的,在所述的研磨方法中,所述钻石研磨盘的运动范围大于所述衬底的直径且不超过所述研磨垫的半径。
可选的,在所述的研磨方法中,对剩余厚度的所述介质层进行过研磨处理的同时,研磨去除
Figure BDA0004078230990000021
厚度的所述硬掩模层。
可选的,在所述的研磨方法中,所述研磨装置的研磨头内设置有多个空腔,通过所述空腔,所述研磨头给所述衬底与所述研磨头之间的空间提供真空环境以吸附住所述衬底。
可选的,在所述的研磨方法中,所述利用研磨装置的研磨头吸附所述衬底的背面,进行提速准备的步骤包括:
利用所述研磨头对所述衬底从中间区域向边缘区域逐渐加压,进行提速准备。
可选的,在所述的研磨方法中,所述利用研磨装置的研磨头吸附所述衬底的背面,进行提速准备的步骤包括:
利用所述研磨头对整个所述衬底分多个阶段地逐渐加压,进行提速准备。
可选的,在所述的研磨方法中,所述清洗操作的工艺参数包括:清洗溶液包括:氨水和氢氟酸;清洗时间不少于1min。
可选的,在所述的研磨方法中,所述介质层为氧化硅层;所述硬掩模层为氮化硅层。
本申请技术方案,至少包括如下优点:
本申请通过首先利用研磨头吸附衬底的背面,进行提速准备;然后对介质层进行主研磨处理,同时利用钻石研磨盘打磨研磨垫;接着对剩余厚度的介质层进行过研磨处理,并且在过研磨处理的过程中,不利用钻石研磨盘打磨研磨垫,可以避免研磨垫被打磨过度,从而可以避免研磨垫表面因打磨过度产生大量多余的研磨垫碎屑的情况,从而避免了带负电的研磨垫碎屑和带正电的研磨颗粒发生团聚现象的情况,避免了团聚的晶圆刮伤源的形成,保护了衬垫氧化层、衬底以及浅沟槽隔离结构不被团聚的研磨碎屑刮伤,保证了晶圆的良率,提高了CMP研磨的有效性和可靠性。
进一步的,本申请在过研磨处理之后,对半导体结构执行清洗操作,可以去除半导体结构表面残留的杂质碎屑,进一步保护了衬垫氧化层、衬底以及浅沟槽隔离结构不被残留的碎屑刮伤。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例的研磨方法的流程图;
图2是本发明实施例的半导体结构的剖面示意图;
图3是本发明实施例的研磨去除介质层之后的半导体结构的剖面示意图;
其中,附图标记说明如下:
11-衬底,12-浅沟槽隔离结构,13-衬垫氧化层,14-硬掩模层,15-介质层。
具体实施方式
下面将结合附图,对本申请中的技术方案进行清楚、完整的描述,显然,所描述的实施例是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例,都属于本申请保护的范围。
在本申请的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电气连接;可以是直接相连,也可以通过中间媒介间接相连,还可以是两个元件内部的连通,可以是无线连接,也可以是有线连接。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
此外,下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
发明人研究发现,研磨过程中研磨液研磨颗粒带正电荷,研磨垫表面带负电荷,由于电性相反就会相互吸引,研磨颗粒会广泛地被吸附在研磨垫表面。当研磨(CMP,化学机械研磨)去除了大部分介质层时,在研磨垫接触到硬掩模层时,此时如果继续用钻石研磨盘打磨研磨垫,就会过度打磨研磨垫,从而产生很多研磨碎屑(研磨垫碎屑材料),而碎屑带负电,带负电的研磨碎屑很容易和带正电的研磨颗粒发生团聚现象,形成了团聚的刮伤源,进而对晶圆造成刮伤。
基于上述发现,本申请实施例提供了一种研磨方法,参考图1和图2,图1是本发明实施例的研磨方法的流程图,图2是本发明实施例的半导体结构的剖面示意图。
所述研磨方法应用于形成有浅沟槽隔离结构的半导体结构,如图2所示,所述半导体结构包括:衬底11、位于所述衬底11中的间隔设置的浅沟槽隔离结构12、覆盖所述衬底11正面的衬垫氧化层13、覆盖所述衬垫氧化层13的硬掩模层14和覆盖所述浅沟槽隔离结构12以及所述硬掩模层14的介质层15。
在本实施例中,所述浅沟槽隔离结构12的材质为氧化硅,所述介质层15为氧化硅层,可见,所述浅沟槽隔离结构12的材质和所述介质层15的材质相同。进一步的,所述硬掩模层14为氮化硅层。
所述研磨方法包括:
步骤S10:利用研磨装置的研磨头吸附所述衬底的背面,进行提速准备,此时,所述半导体结构倒置以使所述介质层15与研磨装置的研磨垫相对。
在本实施例中,研磨装置主要包括:研磨头、研磨垫和钻石研磨盘,所述研磨头和所述砖石研磨盘分别设置于所述研磨垫的上方两侧,其中,所述研磨头吸附固定晶圆使得晶圆倒置;在研磨垫旋转的过程中,所述研磨垫与介质层接触并研磨所述介质层;所述研磨头在研磨垫旋转的过程中刮洗形成于所述研磨垫表面上的研磨副产物。
进一步的,所述研磨装置的研磨头内设置有多个空腔,通过所述空腔,所述研磨头能够给所述衬底与所述研磨头之间的空间提供一真空环境以吸附住所述衬底。
在本实施例中,所述砖石研磨盘的表面上设置有钻石,用于刮洗形成于所述研磨垫表面上的研磨副产物,使得所述研磨垫的表面始终保持粗糙。
优选的,所述钻石研磨盘的运动范围大于所述衬底的直径且不超过所述研磨垫的半径,这样可以保证在研磨垫旋转过程中,所述钻石研磨盘可以刮洗到研磨垫的所有表面。
在本实施例中,所述利用研磨装置的研磨头吸附所述衬底的背面,进行提速准备的步骤S10包括:利用所述研磨头对所述衬底从中间区域向边缘区域逐渐加压,进行提速准备。具体的,利用所述研磨头对所述衬底从内向外逐次加压,最终加压到整面晶圆,逐渐缓慢地从内向外对衬底加压以吸附衬底可以保证衬底上所有区域的所受应力均匀,避免了晶圆的翘曲和碎裂。
在另一个实施例中,所述利用研磨装置的研磨头吸附所述衬底的背面,进行提速准备的步骤S10也可以包括:利用所述研磨头对整个所述衬底(整面wafer)分多个阶段地逐渐加压,进行提速准备。具体的,可以一次性给一个低压力到整面晶圆,此处的低压力的意思就是提速准备步骤(S10)给的压力相对于主研磨处理步骤(S20)给的压力较低。可以利用所述研磨头对所述衬底上的所有区域分多个阶段从0pa逐渐加压到100pa甚至更高,例如,可以在各阶段对整面晶圆加压20pa,第一阶段,从0pa加压到20pa;第二阶段,从20pa加压到40pa…,第五阶段,从80pa加压到100pa…,这样可以使得给到整面晶圆(wafer)的压力有个梯度变化,不会让晶圆突然受到一较大的压力导致破片,同时对机台硬件响应比较友好。
步骤S20:对所述介质层15进行主研磨处理以去除一定厚度的所述介质层,同时利用研磨装置的钻石研磨盘打磨所述研磨垫。
优选的,所述主研磨处理的时长可以为50s~150s,例如50s,80s。
较佳的,在所述主研磨处理的过程中,研磨所述介质层15的研磨率为不低于
Figure BDA0004078230990000061
例如/>
Figure BDA0004078230990000062
进一步的,在所述主研磨处理的过程中,对介质层(晶圆/衬底)中间区域施加的压力小于对介质层(晶圆/衬底)边缘区域施加的压力。具体的,对衬底边缘区域施加的压力可以为6.48psi至7.92psi,对衬底中间区域施加的压力可以为2.25psi至2.75psi。
在本实施例中,所述介质层15的总厚度可以为
Figure BDA0004078230990000063
主研磨处理以去除一定厚度的所述介质层之后,所述硬掩模层14表面的剩余厚度的介质层的剩余厚度不超过/>
Figure BDA0004078230990000064
步骤S20中,对所述介质层15进行主研磨处理的同时,利用钻石研磨盘打磨(刮洗)所述研磨垫,可以即使清除所述研磨垫表面因主研磨产生的研磨副产物,使得所述研磨垫的表面始终保持粗糙,避免了研磨垫表面的研磨副产物团聚刮伤晶圆表面的情况。
步骤S30:对剩余厚度的所述介质层进行过研磨处理,在所述过研磨处理的过程中,不利用所述钻石研磨盘打磨所述研磨垫。
较佳的,所述过研磨处理的时长可以为5s~50s,例如10s,15s。
在本实施例中,对剩余厚度的所述介质层进行过研磨处理的同时,研磨去除
Figure BDA0004078230990000065
厚度的所述硬掩模层14,以确保所述硬掩模层14上的介质层别完全研磨去除。
进一步的,在所述过研磨处理的过程中,对介质层(晶圆/衬底)中间区域施加的压力小于对介质层(晶圆/衬底)边缘区域施加的压力。具体的,对衬底边缘区域的压力为10psi至11psi,对衬底中间区域的压力为3.2psi至4.1psi。
在本实施例中,过研磨处理中研磨剩余厚度的介质层的研磨率可以大于或者等于主研磨处理中研磨部分厚度的介质层的研磨率;过研磨处理中研磨剩余厚度的介质层的研磨率也可以小于主研磨处理中研磨部分厚度的介质层的研磨率,本申请对过研磨处理的研磨率不做任何限定。
在本申请中,在过研磨处理的过程中,不利用钻石研磨盘打磨研磨垫,可以避免研磨垫被打磨过度,从而可以避免研磨垫表面因打磨过度产生大量多余的研磨碎屑的情况,从而避免了带负电的研磨碎屑和带正电的研磨颗粒发生团聚现象的情况,避免了团聚的晶圆刮伤源的形成,保护了衬垫氧化层、衬底以及浅沟槽隔离结构不被团聚的研磨碎屑刮伤,提高了研磨的有效性和可靠性。
步骤S40:参考图3,图3是本发明实施例的研磨去除介质层之后的半导体结构的剖面示意图,对研磨去除所述介质层15之后的半导体结构(图3所示的半导体结构)执行清洗操作。
其中,所述清洗操作的工艺参数可以包括:清洗溶液包括:氨水和氢氟酸;清洗时间不少于1min,清洗温度可以设置为常温。
在本申请中,在过研磨处理之后,对半导体结构执行清洗操作,可以去除半导体结构表面残留的研磨副产物以及研磨垫碎屑,进一步保护了衬垫氧化层、衬底以及浅沟槽隔离结构不被残留的研磨碎屑刮伤。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (10)

1.一种研磨方法,其特征在于,所述研磨方法应用于形成有浅沟槽隔离结构的半导体结构,所述半导体结构包括:衬底、位于所述衬底中的间隔设置的浅沟槽隔离结构、覆盖所述衬底正面的衬垫氧化层、覆盖所述衬垫氧化层的硬掩模层和覆盖所述浅沟槽隔离结构以及所述硬掩模层的介质层;所述研磨方法包括:
利用研磨装置的研磨头吸附所述衬底的背面,进行提速准备,此时,所述半导体结构倒置以使所述介质层与研磨装置的研磨垫相对;
对所述介质层进行主研磨处理以去除一定厚度的所述介质层,同时利用研磨装置的钻石研磨盘打磨所述研磨垫;
对剩余厚度的所述介质层进行过研磨处理,在所述过研磨处理的过程中,不利用所述钻石研磨盘打磨所述研磨垫;
对研磨去除所述介质层之后的半导体结构执行清洗操作。
2.根据权利要求1所述的研磨方法,其特征在于,所述主研磨处理的时长为50s~150s。
3.根据权利要求1所述的研磨方法,其特征在于,所述过研磨处理的时长为5s~50s。
4.根据权利要求1所述的研磨方法,其特征在于,所述钻石研磨盘的运动范围大于所述衬底的直径且不超过所述研磨垫的半径。
5.根据权利要求1所述的研磨方法,其特征在于,对剩余厚度的所述介质层进行过研磨处理的同时,研磨去除
Figure FDA0004078230980000011
厚度的所述硬掩模层。
6.根据权利要求1所述的研磨方法,其特征在于,所述研磨装置的研磨头内设置有多个空腔,通过所述空腔,所述研磨头给所述衬底与所述研磨头之间的空间提供真空环境以吸附住所述衬底。
7.根据权利要求6所述的研磨方法,其特征在于,所述利用研磨装置的研磨头吸附所述衬底的背面,进行提速准备的步骤包括:
利用所述研磨头对所述衬底从中间区域向边缘区域逐渐加压,进行提速准备。
8.根据权利要求6所述的研磨方法,其特征在于,所述利用研磨装置的研磨头吸附所述衬底的背面,进行提速准备的步骤包括:
利用所述研磨头对整个所述衬底分多个阶段地逐渐加压,进行提速准备。
9.根据权利要求1所述的研磨方法,其特征在于,所述清洗操作的工艺参数包括:清洗溶液包括:氨水和氢氟酸;清洗时间不少于1min。
10.根据权利要求1所述的研磨方法,其特征在于,所述介质层为氧化硅层;所述硬掩模层为氮化硅层。
CN202310067167.9A 2023-01-30 2023-01-30 研磨方法 Pending CN116237821A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310067167.9A CN116237821A (zh) 2023-01-30 2023-01-30 研磨方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310067167.9A CN116237821A (zh) 2023-01-30 2023-01-30 研磨方法

Publications (1)

Publication Number Publication Date
CN116237821A true CN116237821A (zh) 2023-06-09

Family

ID=86634319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310067167.9A Pending CN116237821A (zh) 2023-01-30 2023-01-30 研磨方法

Country Status (1)

Country Link
CN (1) CN116237821A (zh)

Similar Documents

Publication Publication Date Title
US9293318B2 (en) Semiconductor wafer manufacturing method
US7951718B2 (en) Edge removal of silicon-on-insulator transfer wafer
KR101862139B1 (ko) 반도체 웨이퍼의 제조 방법
CN108247528B (zh) 一种研磨垫的处理方法
JP4853042B2 (ja) ウェーハおよびその製造方法
JP2013244537A (ja) 板状物の加工方法
JP4860192B2 (ja) ウェハの製造方法
JP6027346B2 (ja) 半導体ウェーハの製造方法
JP2002124490A (ja) 半導体ウェーハの製造方法
WO2005070619A1 (ja) ウエーハの研削方法及びウエーハ
JP4961183B2 (ja) 半導体ウェーハの加工方法
CN101961852B (zh) 层间介质层的化学机械研磨方法
WO2012073317A1 (ja) 再生半導体ウエハの製造方法
TW201240769A (en) Chemical mechanical polishing method
JP4688456B2 (ja) 化学的機械的研磨装置
CN116237821A (zh) 研磨方法
KR101767059B1 (ko) 화학 기계적 기판 연마장치
JP6717706B2 (ja) ウェハの表面処理装置
KR101162759B1 (ko) Cvd 패드 컨디셔너 전처리방법 및 상기 방법으로 전 처리된 cvd 패드 컨디셔너
JP6843553B2 (ja) ウェハの表面処理方法
KR100584043B1 (ko) 화학적 기계적 연마장치를 위한 컨디셔닝 장치
JPH10286757A (ja) Cmp用研磨布の再生仕上治具
KR100851505B1 (ko) 화학적 기계적 연마 장비의 패드 컨디셔너
CN1699016A (zh) 化学机械研磨抛光系统中的抛光垫的调理方法
JPH10308368A (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination