CN116235205A - 用于三维晶片结构的分级增强缺陷检测方法 - Google Patents

用于三维晶片结构的分级增强缺陷检测方法 Download PDF

Info

Publication number
CN116235205A
CN116235205A CN202180053902.XA CN202180053902A CN116235205A CN 116235205 A CN116235205 A CN 116235205A CN 202180053902 A CN202180053902 A CN 202180053902A CN 116235205 A CN116235205 A CN 116235205A
Authority
CN
China
Prior art keywords
image
processor
center
mask
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180053902.XA
Other languages
English (en)
Inventor
刘壮
W·A·周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of CN116235205A publication Critical patent/CN116235205A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/70—Determining position or orientation of objects or cameras
    • G06T7/73—Determining position or orientation of objects or cameras using feature-based methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20068—Projection on vertical or horizontal image axis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Analysis (AREA)

Abstract

基于位置的分级可将3D NAND结构中的不同行的通道孔上的缺陷分离到对应分级。产生图像的一维投影且形成一维曲线。从所述一维曲线产生掩模。使用所述掩模检测所述图像中的缺陷且执行基于位置的分级。

Description

用于三维晶片结构的分级增强缺陷检测方法
相关申请案的交叉参考
本申请案主张2020年9月4日申请的临时专利申请案及被转让的第63/074,487号美国申请案的优先权，所述申请案的公开内容特此以引用的方式并入。
技术领域
本公开涉及半导体晶片上的缺陷检测。
背景技术
半导体制造行业的演进正对良率管理且特定来说对计量及检验系统提出更高要求。关键尺寸继续缩小，但所述行业需要减少实现高良率、高价值生产的时间。最小化从检测到良率问题到解决所述问题的总时间最大化半导体制造商的投资回报率。
制造半导体装置(例如逻辑及存储器装置)通常包含使用大量制造工艺处理半导体晶片以形成所述半导体装置的不同特征及多个层级。例如，光刻是半导体制造工艺，其涉及将图案从光罩转印到布置在半导体晶片上的光致抗蚀剂。半导体制造工艺的额外实例包含(但不限于)化学机械抛光(CMP)、蚀刻、沉积及离子植入。可将在单个半导体晶片上制造的多个半导体装置的布置分离成个别半导体装置。
在半导体制造期间的各个步骤使用检验过程以检测晶片上的缺陷以在制造过程中促进更高良率且因此促进更高利润。检验始终是制造例如集成电路(IC)的半导体装置的重要部分。然而，随着半导体装置的尺寸减小，检验对于可接受半导体装置的成功制造变得甚至更加重要，这是因为较小缺陷可引起装置故障。例如，随着半导体装置的尺寸减小，检测减小尺寸的缺陷已变得必要，这是因为甚至相对较小缺陷也可在半导体装置中引起非所要的像差。
随着对较小半导体装置的需求持续增加，归因于与光刻相关联的快速增加成本及与间距分割技术相关联的多个工艺步骤，缩小半导体装置(例如存储器)已变得更加困难。垂直存储器(例如3D NAND存储器)似乎是增加存储器密度的有前景的方向。3D NAND的实施方案包含垂直构建晶体管(位)，而非以平面方式定向存储器结构。与平面方法相比，可用较少工艺步骤、宽松光刻大小及较低制造成本，实现增加位数。
3D NAND具有带孔的层。半导体制造商通常关注这些通道孔的哪行包含缺陷。较靠近通道的孔处的缺陷可更成问题。许多检验系统缺乏用以确定所述缺陷定位于何处的分辨率。需要用垂直半导体装置(例如3D NAND存储器或其它垂直堆叠)实施的经改进半导体晶片检验系统。先前方法(例如基于图像的超级单元(IBS))用于在3D NAND结构上查找缺陷。但是，IBS通常无法处置局部及全局灰度(GL)变化，这会引入分离误差。噪声可影响结果。
因此，需要用于缺陷检测的经改进方法及系统。
发明内容
在第一实施例中提供一种方法。所述方法包含在处理器处接收图像。所述图像是半导体晶片的三维结构，且可通过宽带等离子体检验系统产生。使用所述处理器产生所述图像的一维投影，借此形成一维曲线。使用所述处理器从所述图像的所述一维曲线产生掩模。使用所述处理器用所述掩模在所述图像上检测缺陷。使用所述处理器执行所述缺陷的基于位置的分级。
所述三维结构可为三维NAND结构。
产生所述掩模可包含使用所述处理器执行所述一维曲线的自相关，借此确定周期；且使用所述处理器执行所述周期的自卷积及仲裁，借此确定沟槽中心。所述沟槽中心可被用作参考。使用所述处理器在所述掩模图像中可确定沟槽、边缘孔、过渡孔及中心孔区域。
可在所述掩模的区域中的像素当中检测所述缺陷。检测所述缺陷进一步可包含提取所述缺陷的一者的位置周围的片块(patch)。所述方法可进一步包含使用所述处理器确定到相邻沟槽中心的距离。所述基于位置的分级可为到沟槽中心的距离。
所述基于位置的分级可将不同行的通道孔上的所述缺陷分离到对应的分级。
一种非暂时性计算机可读媒体可存储程序，所述程序经配置以指示处理器执行第一实施例的方法。
在第二实施例中提供一种系统。所述系统包含：载物台，其经配置以固持半导体晶片；光源，其经配置以将光束引导到所述载物台上的所述半导体晶片处；检测器，其经配置以接收来自所述载物台上的所述半导体晶片的反射光；及处理器，其与所述检测器电子通信。所述光源可为宽带等离子体源。所述检测器经配置以接收所述半导体晶片的图像；产生所述图像的一维投影，借此形成一维曲线；从所述图像的所述一维曲线产生掩模；用所述掩模检测所述图像上的缺陷；且执行所述缺陷的基于位置的分级。
产生所述掩模可包含执行所述一维曲线的自相关，借此确定周期；且执行所述周期的自卷积及仲裁，借此确定沟槽中心。
所述沟槽中心可被用作参考。可在所述掩模图像中确定沟槽、边缘孔、过渡孔及中心孔区域。
可在所述掩模的区域中的像素当中检测所述缺陷。检测所述缺陷可进一步包含提取所述缺陷的一者的位置周围的片块。所述方法可进一步包含确定到相邻沟槽中心的距离。所述基于位置的分级可为到沟槽中心的距离。
所述基于位置的分级可将不同行的通道孔上的所述缺陷分离到对应的分级。
附图说明
为更全面地了解本公开的性质及目标，应参考结合附图进行的以下详细描述，其中：
图1是3D NAND结构的示范性图；
图2A说明帧图像；
图2B说明与图2A相对应的水平投影；
图2C说明与图2A相对应的掩模图像；
图3是根据本公开的方法实施例的流程图；
图4说明经编程缺失缺陷的实例；
图5说明比较本公开的方法实施例与IBS的直方图；及
图6是根据本公开的系统的框图。
具体实施方式
尽管将依据特定实施例描述所主张的标的物，但其它实施例(包含未提供本文中阐述的所有益处及特征的实施例)也在本公开的范围内。可在不偏离本公开的范围的情况下进行各种结构、逻辑、工艺步骤、及电子变化。因此，本公开的范围仅参考随附权利要求书而界定。
宽带等离子体(BBP)检验系统、激光检验系统或其它光学检验系统可用于3D NAND缺陷检测。为改进灵敏度，半导体制造商可需要区分定位于沟槽及不同行的通道孔上的缺陷，而非仅仅报告同一区域中的所有缺陷。缺失沟槽附近的孔通常比沟槽上的粒子具有更大的影响，而中心孔是虚设孔(dummy hole)，且与其它孔相比通常较不关键。
本文中公开的实施例使用先验信息(例如，周期性、对称性等)以克服GL变化及自动聚焦问题的影响。仲裁方法可经实施以校正沟槽位置识别。跨帧借用逻辑可用于容忍全局GL变化。图像像素可基于其到沟槽中心的距离分段。个别灵敏度可应用到每一分段用于缺陷检测。从缺陷位置到沟槽中心的距离可经计算用于所述配方中的检测分级。相较于IBS，本文中公开的实施例对晶片工艺变化及噪声是稳健的，且也可容忍些自动聚焦问题。分离纯度也可优于IBS。IBS基于相邻像素分离图像且局部灰度变化将影响分级性能。本文中公开的实施例使用来自所述整个关照区域的像素，这更稳健以容忍局部变化。
在图1中展示具有各种特征的示范性3D NAND结构图像。说明分级，其中Bin 0代表背景。每行孔的高度可为100nm到200nm。如图2A中的帧图像中所展示，3D NAND图像通常接近于水平均匀，同时为垂直周期性且对称的。可通过BBP检验系统或其它检验系统提供图2A中的图像。图2A中的图像的水平投影可用于产生如图2B中所展示的周期性及对称曲线，此产生图2C的掩模图像。此结构可增加缺陷检测的复杂度。使用本文中公开的实施例，交叉相关可有助于识别间距及沟槽中心。图像像素可基于其到沟槽中心的距离分段。个别灵敏度可应用到每一分段用于缺陷检测。从缺陷位置到沟槽中心的距离可经计算用于定量缺陷分级。
图3是方法100的流程图。所述方法100的部分或全部步骤可使用处理器。
在方法100中使用图像101。所述图像101是半导体晶片的三维结构，例如3D NAND结构。示范性图像(例如图1中所展示)可来自电子束检验系统或另一类型的检验系统。
在102，产生所述图像的一维投影，例如图2A中所展示，借此形成一维曲线，例如图2B中所展示。所述一维投影沿一个维度累积所有像素以确定灰度分布。所述一维曲线表示所述一维投影的灰度。
在例子中，所述算法可取图像中与沟槽平行的所有像素的灰度的平均值以产生所述一维投影。可通过使用平均值输出，将所述一维投影转换为所述一维曲线。每一行具有一个平均值输出。来自所有行的值可形成所述一维曲线。
在103，执行所述一维曲线的自相关，借此确定周期。所述自相关函数的实例在方程式6中。一维曲线的自相关可确定唯一沟槽-孔间距的周期长度。一维曲线的自相关也可提供沟槽中心候选者。
在例子中，自相关确定从原始轮廓到偏移轮廓的间距。所述原始轮廓可为一维投影轮廓。所述偏移轮廓可为轮廓Rx[k]。可检查峰值且确定峰间值。此可包含正规化交叉相关(NCC)。
在104，执行周期的自卷积及仲裁，借此确定沟槽中心。仲裁方法可用于确定候选者是否是沟槽中心或中心孔行。例如，在自卷积期间，轮廓可经翻转以找到沟槽中心。仲裁可使用暗峰或亮峰作为中心，此可为基于来自半导体制造商的信息。例如，用户可在用户接口中选择暗峰或亮峰。
提供自相关103及自卷积104的实例。如果存在正整数T，那么实值离散信号x[n]是T周期性的，使得对于每个n∈Z，x[n]＝x[n+T]。如果存在整数M，那么信号x[n]是M对称的，使得对于每个n∈Z，x[n]＝x[M-n]，在此情况下，M/2是对称中心的一者，且不一定是唯一的。
如果信号是同时T周期性及M对称的，那么其也是(M+jT)对称的，其中j是任意整数。对于固定整数j，针对所有n∈Z，x[n]＝x[M-n]＝x[M+jT-n]。因此，x[n]也是(M+jT)对称的。此意味周期性及对称信号含有具有半循环间隔的一系列对称中心。
针对离散信号x[n]的滞后k下的自相关函数可定义为Rx[k]＝∑n∈z(x[n])(x[n+k])。针对离散信号x[n]的滞后k下的自卷积函数可定义为Vx[k]＝∑n∈z(x[n])(x[k-n])，其可被视为x[n]与其反转x[-n]的交叉相关。因此，以下方程式适用。
Rx[k+T]＝∑n∈Z(x[n])(x[n+k+T])＝∑n∈Z(x[n])(x[n+k])＝Rx[k] (方程式1)
Vx[k+T]＝∑n∈Z(x[n])(x[k+T-n])＝Vx[k] (方程式2)
如果x[n]是M对称的，那么Vx[k]在k＝M达到全局最大值。使用方程式3
Figure BDA0004102872320000051
那么对于任何k，Vx[k]无法超过Vx[M]。此在方程式4中展示。
Figure BDA0004102872320000052
因此，信号的对称中心可从其自卷积函数的峰值确定。
如果x[n]是同时T-周期性及M对称的，那么对于每个j∈Z，自卷积函数Vx[k]在k＝M+jT达到全局最大值。此可用于三维结构的间距检测。
在识别周期及沟槽中心的情况下，在106从图像的一维曲线产生掩模图像，例如图2C中。所述掩模图像可为基于沟槽区域及每一孔区域的预定义宽度。因此，所述沟槽中心可用作参考。如图1中所展示，可在所述掩模图像中确定沟槽、边缘孔、过渡孔及中心孔区域。过渡孔及中心孔在图1中用虚线勾勒。边缘孔是最靠近所述沟槽的群组的孔的外侧行，中心孔位于群组的孔的中心，且过渡孔位于边缘孔与中心孔之间。在例子中，在确定沟槽中心后，在一周期内，基于灵敏度阈值将所述沟槽中心分段为子区域以产生所述掩模图像。
在例子中，所述半导体制造商可基于半导体结构或其它设计来指定掩模的不同区域中的灵敏度。因此，所述掩模可指示具有特定灵敏度的像素区域。半导体制造商可针对每一子区域在BBP检验系统上设置灵敏度，使得每一子区域可使用独立阈值。
可基于来自106的掩模将来自101的图像的像素分段，以用于检测个别分段。
在107用掩模检测图像上的缺陷。例如，可在具有所要灵敏度的掩模区域中的像素当中检测缺陷。检测缺陷可包含提取所述缺陷的一者的位置周围的片块。在实例中，针对BBP检验系统，片块大小为32x32像素。可确定缺陷到相邻沟槽中心之间的距离。在计算出沟槽中心后，且对于每一缺陷，也可找到缺陷峰值位置。所述距离是此两个值之间的差。此距离可用于缺陷分级。在例子中，片块差异图像中的局部最大值可代表缺陷。
在108可计算缺陷位置。可在109基于分布执行基于位置的分级。基于位置的分级的结果可转化为直方图，例如图3中所展示。在实例中，关于到沟槽中心的距离的缺陷分布是最终分级结果。此可用于确定受关注缺陷的位置。
操作在以下实例中进一步描述。设x[n]为实值离散信号。如果针对每个
Figure BDA0004102872320000062
存在正整数Ts.t.x[n]＝x[n+T]，那么此为T周期性的且如果针对每个/>
Figure BDA0004102872320000063
存在整数Ms.t.x[n]＝x[M-n]，那么此为M对称的。在此情况下，M/2是对称中心的一者(不一定是唯一的)。如果信号同时是T周期性且M对称的，那么其可被验证。对于每个/>
Figure BDA0004102872320000064
其也为(M+jT)对称的。因此，周期性且对称信号含有具有半周期间隔的一系列对称中心。
对于自相关及自卷积，可使用交叉相关函数来检测周期性及对称性。应注意，周期性及对称信号将按每多个周期与其自身重叠。因此，信号与其自身的交叉相关函数将在具有一个周期间隔的一系列点处达到最大值。此类型的交叉相关函数被称为自相关函数。此外，所述信号也将按每多个周期与其反转重叠。因此，信号与其反转的交叉相关函数将含有一系列峰值，所述峰值中的每一者对应所述原始信号的对称中心。此类型的交叉相关函数被定义为自卷积函数。总之，周期性及对称性可分别从自相关及自卷积函数确定。
假设通过x[0],x[1],...,x[N-1]给出投影数据。平均值及方差可在方程式5中定义如下。
Figure BDA0004102872320000061
可使用方程式6获得正滞后k下的自相关及自卷积的估计。
Figure BDA0004102872320000071
Figure BDA0004102872320000072
负滞后k的表达也可同样地定义。使用方程式7正规化自相关Rx[k]及自卷积Vx[k]函数可能是方便的。
Figure BDA0004102872320000073
术语自相关及自卷积可表示正规化版本。
周期性及对称性可从自相关及自卷积函数推断。可首先找到高于给定阈值的所有峰值。随后，可将间距识别为所述峰值的平均间隔。
在获得间距T的情況下，可进一步确定沟槽中心。假设自卷积函数的峰值出现在m0<m1<…<mL-1。归因于晶片噪声的存在，一些预期峰值可能缺失。可找到M，使得针对一些未知
Figure BDA0004102872320000077
M+jlT+ml,l＝0,1,...,L-1。因此，关于M,j0,…,jL-1的以下优化问题。/>
Figure BDA0004102872320000074
在不失一般性的情况下，M可被限制在范围[-T/2,T/2)内。问题方程式8的最优解M*可属于下列候选集
Figure BDA0004102872320000075
其中/>
Figure BDA0004102872320000076
及ql∈[0,T)是ml关于T的余数。因此，可比较候选集上目标函数的值，且可找到极小值M*。
如3D NAND图像中所展示，半间距高模糊度可存在于沟槽中心上，在亮中心或暗中心。可需要仲裁来确定正确沟槽中心。单从投影数据可能难以确定沟槽极性。存在至少三种仲裁方式。第一种是使用来自观察的亮度。第二种是使用水平方差，这是因为孔区域通常具有较多晶片噪声。第三种是预定义模板以匹配晶片图案。由于可存在层间、晶片间及裸片间变化，所以仲裁方法的经验选择可应用到每一特定层。
所获得沟槽中心可用作参考。沟槽、边缘孔、过渡孔及中心孔区域可在所述掩模图像中重复地用对应的百分比逐个填充。使用掩模图像，执行分段多裸片自动阈值化(MDAT)检测以针对每一分段检测缺陷。
当存在全局GL变化时，一些帧可能遭受错误间距及沟槽中心。可实施借用逻辑以从其它帧获得间距及沟槽中心值。因此，可从相邻帧借用周期及沟槽中心值。在借用期间可考虑帧间偏移。
在实验中，使用BBP检验系统在晶片上测试方法100。将性能与IBS比较。如图4中所展示，晶片上存在编程孔缺失缺陷。图4中的每一点是通道孔。行1到行5中存在缺失缺陷，其在图4中用空心圆展示。目的是区分来自相异行的缺陷。
缺陷到沟槽中心的距离经计算为用于在原型开发中分级的缺陷属性。图5中的直方图展示本文中公开的实施例(“新分级算法”)可找到清晰切割线来分离两种不同类型的缺陷，同时通过使用IBS的两种类型的缺陷的分布之间存在大重叠。归因于直方图上的清晰切割线，使用本文中公开的实施例来改进整体分级精度。
使用晶片布局的先验信息(例如周期性、对称性等)可克服GL变化及自动聚焦问题的影响。本文中公开的实施例可将不同行的通道孔上的缺陷正确地分离到对应分级，且帮助半导体制造商实现增强的灵敏度调谐及精确的缺陷监测，以便更好地控制晶片良率。
在图6中展示系统200的一个实施例。所述系统200包含基于光学的子系统201。一般来说，所述基于光学的子系统201经配置用于通过将光引导到(或使光扫描遍及)样品202及检测来自样品202的光来针对样品202产生基于光学的输出。在一个实施例中，样品202包含晶片。所述晶片可包含此项技术中已知的任何晶片。在另一实施例中，样品202包含光罩。所述光罩可包含此项技术中已知的任何光罩。
在图6中所展示的系统200的实施例中，基于光学的子系统201包含经配置将光引导到样品202的照明子系统。所述照明子系统包含至少一个光源。例如，如图6中所展示，所述照明子系统包含光源203。在一个实施例中，所述照明子系统经配置以按一或多个入射角(其可包含一或多个倾斜角及/或一或多个法线角)将光引导到样品202。例如，如图6中所展示，以倾斜入射角引导来自光源203的光通过光学元件204且接着通过透镜205而到样品202。所述倾斜入射角可包含任何合适的倾斜入射角，其可取决于例如样品202的特性而改变。
基于光学的子系统201可经配置以在不同时间按不同入射角将光引导到样品202。例如，基于光学的子系统201可经配置以更改所述照明子系统的一或多个元件的一或多个特性，使得光可按与图6中所展示的入射角不同的入射角被引导到样品202。在一个此实例中，所述基于光学的子系统201可经配置以移动光源203、光学元件204及透镜205，使得光按不同倾斜入射角或法线(或近法线)入射角被引导到样品202。
在一些例子中，所述基于光学的子系统201可经配置以同时按一个以上入射角将光引导到样品202。例如，所述照明子系统可包含一个以上照明通道，所述照明通道的一者可包含如图6中所展示的光源203、光学元件204及透镜205且所述照明通道的另一者(未显示)可包含可不同地或相同地配置的类似元件，或可包含至少光源及可能例如本文中进一步描述的一或多个其它组件。如果此光与另一光同时被引导到样品，那么按不同入射角被引导到样品202的光的一或多个特性(例如，波长、偏光等)可不同，使由按不同入射角照明样品202产生的光可在(若干)检测器处彼此区分。
在另一例子中，所述照明子系统可包含仅一个光源(例如，图6中所展示的光源203)且来自光源的光可通过所述照明子系统的一或多个光学元件(未展示)而分离到不同光学路径中(例如，基于波长、偏光等)。不同光学路径中的每一者中的光接着可被引导到样品202。多个照明通道可经配置以在相同时间或不同时间将光引导到样品202(例如，当使用不同照明通道以循序照明样品时)。在另一例子中，相同照明通道可经配置以在不同时间使用不同特性将光引导到样品202。例如，在一些例子中，光学元件204可经配置为光谱滤波器且所述光谱滤波器的性质可以多种不同方式(例如，通过置换出所述光谱滤波器)改变，使得不同波长的光可在不同时间被引导到样品202。所述照明子系统可具有此项技术中已知的用于将具有不同或相同特性的光按不同或相同入射角循序或同时引导到样品202的任何其它合适配置。
在一个实施例中，光源203可包含BBP源。以此方式，由光源203产生且被引导到样品202的光可包含宽带光。然而，光源可包含任何其它合适光源，例如激光。激光可包含此项技术中已知的任何合适激光且可经配置以产生任何合适波长或此项技术中已知的波长的光。此外，激光经配置以产生单色或近单色的光。以此方式，激光可为窄带激光。光源203也可包含多色光源，所述多色光源产生多个离散波长或波段的光。
来自光学元件204的光可通过透镜205聚焦到样品202上。尽管透镜205在图6中被展示为单折射光学元件，但应了解，实际上，透镜205可包含若干折射及/或反射光学元件，其组合地将来自所述光学元件的光聚焦到所述样品。图6中所展示及本文中描述的照明子系统可包含任何其它合适的光学元件(未展示)。此类光学元件的实例包含(但不限于)(若干)偏光组件、(若干)光谱滤波器、(若干)空间滤波器、(若干)反射光学元件、(若干)变迹器、(若干)光束分离器(例如光束分离器213)、(若干)孔隙及类似物，其可包含此项技术中已知的任何此类合适光学元件。此外，所述基于光学的子系统201可经配置以基于照明的类型而更改所述照明子系统的一或多个元件以用于产生基于光学的输出。
基于光学的子系统201也可包含扫描子系统，所述扫描子系统经配置以使光扫描遍及样品202。例如，基于光学的子系统201可包含载物台206，在基于光学的输出产生期间样品202被放置在所述载物台206上。所述扫描子系统可包含任何合适机械及/或机器人组合件(其包含载物台206)，所述组合件可经配置以移动样品202，使得光可扫描遍及样品202。此外或替代地，基于光学的子系统201可经配置使得所述基于光学的子系统201的一或多个光学元件执行光遍及样品202的某一扫描。光可以任何合适方式(例如以蛇形路径或以螺旋形路径)扫描遍及样品202。
基于光学的子系统201进一步包含一或多个检测通道。所述一或多个检测通道的至少一者包含检测器，所述检测器经配置以检测归因于由子系统照明样品202而来自所述样品202的光且回应于经检测光而产生输出。例如，图6中所展示的基于光学的子系统201包含两个检测通道，一个检测通道通过集光器207、元件208及检测器209形成，且另一检测通道通过集光器210、元件211及检测器212形成。如图6中所展示，所述两个检测通道经配置以按不同集光角度收集且检测光。在一些例子中，两个检测通道经配置以检测经散射光，且所述检测通道经配置以检测以不同角度从样品202散射的光。然而，一或多个检测通道经配置以检测来自样品202的另一类型的光(例如，经反射光)。
如图6中进一步展示，两个检测通道经展示为定位于纸平面中且所述照明子系统也经展示定位于所述纸平面中。因此，在此实施例中，两个检测通道经定位(例如，居中)于入射平面中。然而，一或多个检测通道可经定位于入射平面外。例如，通过集光器210、元件211及检测器212形成的检测通道可经配置以收集且检测从入射平面散射的光。因此，此检测通道可被统称为“侧”通道，且此侧通道可在大体上垂直于入射平面的平面中居中。
尽管图6展示包含两个检测通道的基于光学的子系统201的实施例，但基于光学的子系统201可包含不同数目个检测通道(例如，仅一个检测通道或两个或更多个检测通道)。在一个此例子中，通过集光器210、元件211及检测器212形成的检测通道可形成如上文描述的一个侧通道，且基于光学的子系统201可包含形成为定位在入射平面的相对侧上的另一侧通道的额外检测通道(未展示)。因此，基于光学的子系统201可包含检测通道，所述检测通道包含集光器207、元件208及检测器209且在入射平面中居中且经配置以按法向于或接近法向于样品202表面的(若干)散射角收集并检测光。因此，此检测通道可被统称为“顶部”通道，且基于光学的子系统201也可包含如上文描述那样配置的两个或更多个侧通道。因而，基于光学的子系统201可包含至少三个通道(即，一个顶部通道及两个侧通道)，且所述至少三个通道中的每一者具有其自身的集光器，其中的每一者经配置以按不同于其它集光器中的每一者的散射角收集光。
如上文进一步描述，包含于基于光学的子系统201中的检测通道中的每一者可经配置以检测散射光。因此，图6中所展示的基于光学的子系统201可经配置用于针对样品202的暗场(DF)输出产生。然而，基于光学的子系统201也可或替代性地包含经配置用于针对样品202的明场(BF)输出产生的(若干)检测通道。换句话说，基于光学的子系统201可包含至少一个检测通道，所述至少一个检测通道经配置以检测从样品202镜面反射的光。因此，本文中描述的基于光学的子系统201可经配置用于仅DF、仅BF或DF及BF两者的成像。尽管所述集光器中的每一者在图6中被展示为单折射光学元件，但应了解，所述集光器中的每一者可包含一或多个折射光学裸片及/或一或多个折射光学元件。
所述一或多个检测通道可包含此项技术中已知的任何合适检测器。例如，所述检测器可包含光电倍增管(PMT)、电荷耦合装置(CCD)、延时积分(TDI)摄像机及此项技术中已知的任何其它合适检测器。所述检测器也可包含非成像检测器或成像检测器。以此方式，如果所述检测器是非成像检测器，那么所述检测器中的每一者可经配置以检测散射光的某些特性(例如强度)，但可不经配置以检测依据成像平面内的位置而变化的此类特性。因而，通过包含在所述基于光学的子系统的所述检测通道中的每一者中的所述检测器中的每一者产生的输出可为信号或数据，而非图像信号或图像数据。在此类例子中，处理器(例如处理器214)可经配置以产生来自检测器的非成像输出的样品202的图像。然而，在其它例子中，所述检测器可经配置为成像检测器，其经配置以产生图像信号或图像数据。因此，基于光学的子系统可经配置以按若干方式产生本文中描述的光学图像或其它基于光学的输出。
应注意，本文中提供图6以大体上说明基于光学的子系统201的配置，其可被包含于本文中描述的系统实施例中或其可产生由本文中描述的系统实施例所使用的基于光学的输出。本文中描述的基于光学的子系统201配置可经变更以优化基于光学的子系统201的性能，如在设计商业输出获取系统时通常所执行那样。此外，本文中描述的系统可使用现有系统来实施(例如，通过将本文中描述的功能性添加到现有系统)。对于一些此类系统，本文中描述的方法可经提供作为系统的任选功能性(例如，除所述系统的其它功能性外)。替代性地，本文中描述的系统可被设计为全新系统。
处理器214可以任何合适方式耦合到系统200的组件(例如，经由一或多个传输媒体，其可包含有线及无线传输媒体)，使得处理器214可接收输出。处理器214可经配置以使用所述输出执行若干功能。系统200可从处理器214接收指令或其它信息。处理器214及/或电子数据存储单元215视情况可与晶片检测工具、晶片计量工具或晶片重检工具(未说明)电子通信以接收额外信息或发送指令。例如，处理器214及/或电子数据存储单元215可与扫描电子显微镜电子通信。
本文中描述的处理器214、(若干)其它系统或(若干)其它子系统可为各种系统的部分，包含个人计算机系统、图像计算机、大型计算机系统、工作站、网络设备、因特网设备或其它装置。(若干)子系统或(若干)系统也可包含此项技术中已知的任何合适处理器，例如平行处理器。此外，(若干)子系统或(若干)系统可包含具有高速处理的平台及软件(作为独立或网络工具)。
处理器214及电子数据存储单元215可经放置于系统200或另一装置中或可为系统200或另一装置的部分。在实例中，处理器214及电子数据存储单元215可为独立控制单元的部分或可在集中式质量控制单元中。可使用多个处理器214或电子数据存储单元215。
处理器214实际上可由硬件、软件及固件的任何组合实施。又，如本文中描述的其功能可通过一个单元执行，或在不同组件当中划分，其中的每一者又可通过硬件、软件及固件的任何组合来实施。供处理器214实施多种方法及功能的程序代码或指令可存储于可读存储媒体中，例如电子数据存储单元215中的存储器或其它存储器。
如果系统200包含一个以上处理器214，那么不同子系统可彼此耦合，使得图像、数据、信息、指令等可在所述子系统之间发送。例如，一个子系统可通过任何合适传输媒体耦合到(若干)额外子系统，所述传输媒体可包含此项技术中已知的任何合适有线及/或无线传输媒体。此类子系统的两者或更多者也可通过共享计算机可读存储媒体(未展示)而有效地耦合。
处理器214可经配置以使用系统200的输出或其它输出执行若干功能。例如，处理器214可经配置以将所述输出发送到电子数据存储单元215或另一存储媒体。处理器214可根据本文中描述的任何实施例配置。所述处理器214也可经配置以使用所述系统200的输出或使用来自其它源的图像或数据执行其它功能或额外步骤。
系统200及本文中描述的方法的各种步骤、功能及/或操作通过以下一或多者执行：电子电路、逻辑门、多路复用器、可编程逻辑装置、ASIC、模拟或数字控制件/开关、微控制器或计算系统。实施例如本文中描述的方法的程序指令可经由载体媒体传输或存储于载体媒体上。所述载体媒体可包含例如只读存储器、随机存取存储器、磁盘或光盘、非易失性存储器、固态存储器、磁带及类似物的存储媒体。载体媒体可包含例如电线、电缆或无线传输链路的传输媒体。例如，可通过单个处理器214或替代地多个处理器214执行贯穿本公开描述的各种步骤。此外，系统200的不同子系统可包含一或多个计算或逻辑系统。因此，上述描述不应被解释为对本公开的限制，而仅是说明。
在例子中，处理器214与系统200通信。使用处理器214的基于位置的分级可将不同行的通道孔上的缺陷分离到对应分级。所述处理器214经配置以接收所述半导体晶片的图像；产生所述图像的一维投影，借此形成一维曲线；从所述图像的所述一维曲线产生掩模；用所述掩模检测所述图像上的缺陷；且执行所述缺陷的基于位置的分级。
产生所述掩模可包含执行所述一维曲线的自相关，借此确定周期且执行所述周期的自卷积及仲裁，借此确定沟槽中心。所述沟槽中心可作为参考。可在所述掩模图像中确定沟槽、边缘孔、过渡孔及中心孔区域。
可在掩模区域的像素当中检测所述缺陷。检测所述缺陷可进一步包含提取所述缺陷的一者的位置周围的片块。可针对每一缺陷确定到相邻沟槽中心的距离。例如，此可为从缺陷、片块的边缘或片块中心到相邻沟槽的距离。基于位置的分级可为到沟槽中心的距离。
额外实施例是关于一种非暂时性计算机可读媒体，其存储可在控制器上执行以用于执行用于缺陷检测的计算机实施方法的程序指令，如本文中所公开。特定来说，如图6中所展示，电子数据存储单元215或其它存储媒体可含有非暂时性计算机可读媒体，其包含可在处理器214上执行的程序指令。计算机实施方法可包含本文中描述的(若干)任何方法(包含方法100)的(若干)任何步骤。
所述程序指令可以多种方式的任一者实施，包含基于过程的技术、基于组件的技术及/或面向对象的技术等。例如，所述程序指令可使用ActiveX控件、C++对象、JavaBeans、微软基础类别(MFC)、流式传输SIMD扩展(SSE)或其它技术或方法论来实施。
所述方法的每一步骤可如本文描述那样执行。所述方法也可包含可通过本文描述的处理器及/或(若干)计算机子系统或(若干)系统执行的(若干)任何其它步骤。所述步骤可通过一或多个计算机系统来执行，所述一或多个计算机系统可根据本文描述的任何实施例来配置。此外，上述方法可通过本文描述的任何系统实施例来执行。
尽管本公开已关于一或多个特定实施例来描述，但将了解，本公开的其它实施例可在不偏离本公开的范围的情况下进行。因此，本公开被视为仅受限于所附权利要求书及其合理解释。

Claims (20)

1.一种方法，其包括：
在处理器处接收图像，其中所述图像是半导体晶片的三维结构；
使用所述处理器产生所述图像的一维投影，借此形成一维曲线；
使用所述处理器从所述图像的所述一维曲线产生掩模；
使用所述处理器用所述掩模检测所述图像上的缺陷；及
使用所述处理器执行所述缺陷的基于位置的分级。
2.根据权利要求1所述的方法，其中所述图像通过宽带等离子体检验系统产生。
3.根据权利要求1所述的方法，其中所述三维结构是三维NAND结构。
4.根据权利要求1所述的方法，其中产生所述掩模包含：
使用所述处理器执行所述一维曲线的自相关，借此确定周期；及
使用所述处理器执行所述周期的自卷积及仲裁，借此确定沟槽中心。
5.根据权利要求4所述的方法，其中所述沟槽中心被用作参考，且其中使用所述处理器在所述掩模图像中确定沟槽、边缘孔、过渡孔及中心孔区域。
6.根据权利要求1所述的方法，其中在所述掩模的区域中的像素当中检测所述缺陷。
7.根据权利要求1所述的方法，其中检测所述缺陷进一步包含提取所述缺陷的一者的位置周围的片块。
8.根据权利要求7所述的方法，其中所述方法进一步包含使用所述处理器确定到相邻沟槽中心的距离。
9.根据权利要求8所述的方法，其中所述基于位置的分级是到沟槽中心的距离。
10.根据权利要求1所述的方法，其中所述基于位置的分级将不同行的通道孔上的所述缺陷分离到对应的分级。
11.一种非暂时性计算机可读媒体，其存储程序，所述程序经配置以指示处理器执行根据权利要求1所述的方法。
12.一种系统，其包括：
载物台，其经配置以固持半导体晶片；
光源，其经配置将光束引导于所述载物台上的所述半导体晶片处；
检测器，其经配置成接收来自所述载物台上的所述半导体晶片的反射光；及
处理器，其与所述检测器电子通信，其中所述检测器经配置以：
接收所述半导体晶片的图像；
产生所述图像的一维投影，借此形成一维曲线；
从所述图像的所述一维曲线产生掩模；
用所述掩模检测所述图像上的缺陷；及
执行所述缺陷的基于位置的分级。
13.根据权利要求12所述的系统，其中所述光源是宽带等离子体源。
14.根据权利要求12所述的系统，其中产生所述掩模包含：
执行所述一维曲线的自相关，借此确定周期；及
执行所述周期的自卷积及仲裁，借此确定沟槽中心。
15.根据权利要求14所述的系统，其中所述沟槽中心被用作参考，且其中在所述掩模图像中确定沟槽、边缘孔、过渡孔及中心孔区域。
16.根据权利要求12所述的系统，其中在所述掩模的区域中的像素当中检测所述缺陷。
17.根据权利要求12所述的系统，其中检测所述缺陷进一步包含提取所述缺陷的一者的位置周围的片块。
18.根据权利要求17所述的系统，其中所述方法进一步包括确定到相邻沟槽中心的距离。
19.根据权利要求18所述的系统，其中所述基于位置的分级是到沟槽中心的距离。
20.根据权利要求12所述的系统，其中所述基于位置的分级将不同行的通道孔上的所述缺陷分离到对应的分级。
CN202180053902.XA 2020-09-04 2021-08-27 用于三维晶片结构的分级增强缺陷检测方法 Pending CN116235205A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063074487P 2020-09-04 2020-09-04
US63/074,487 2020-09-04
US17/356,473 2021-06-23
US17/356,473 US11798828B2 (en) 2020-09-04 2021-06-23 Binning-enhanced defect detection method for three-dimensional wafer structures
PCT/US2021/047831 WO2022051171A1 (en) 2020-09-04 2021-08-27 Binning-enhanced defect detection method for three-dimensional wafer structures

Publications (1)

Publication Number Publication Date
CN116235205A true CN116235205A (zh) 2023-06-06

Family

ID=80469339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180053902.XA Pending CN116235205A (zh) 2020-09-04 2021-08-27 用于三维晶片结构的分级增强缺陷检测方法

Country Status (7)

Country Link
US (1) US11798828B2 (zh)
JP (1) JP2023540747A (zh)
KR (1) KR20230061424A (zh)
CN (1) CN116235205A (zh)
IL (1) IL300705A (zh)
TW (1) TW202211340A (zh)
WO (1) WO2022051171A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117116799A (zh) * 2023-10-17 2023-11-24 无锡京运通科技有限公司 硅片目视化检测方法及系统

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970072024A (ko) * 1996-04-09 1997-11-07 오노 시게오 투영노광장치
JP3566470B2 (ja) * 1996-09-17 2004-09-15 株式会社日立製作所 パターン検査方法及びその装置
US6456951B1 (en) * 1999-01-06 2002-09-24 Hitachi, Ltd. Method and apparatus for processing inspection data
US6898305B2 (en) * 2001-02-22 2005-05-24 Hitachi, Ltd. Circuit pattern inspection method and apparatus
US7009704B1 (en) * 2000-10-26 2006-03-07 Kla-Tencor Technologies Corporation Overlay error detection
US6975754B2 (en) * 2000-10-26 2005-12-13 Hitachi, Ltd. Circuit pattern inspection method and apparatus
US7366344B2 (en) * 2003-07-14 2008-04-29 Rudolph Technologies, Inc. Edge normal process
US6947588B2 (en) * 2003-07-14 2005-09-20 August Technology Corp. Edge normal process
WO2005069082A1 (en) * 2003-12-19 2005-07-28 International Business Machines Corporation Differential critical dimension and overlay metrology apparatus and measurement method
JP4528014B2 (ja) * 2004-04-05 2010-08-18 株式会社日立ハイテクノロジーズ 試料検査方法
US7599063B2 (en) * 2007-03-29 2009-10-06 Macronix International Co., Ltd. Method for checking alignment accuracy using overlay mark
US8775101B2 (en) * 2009-02-13 2014-07-08 Kla-Tencor Corp. Detecting defects on a wafer
US9053527B2 (en) * 2013-01-02 2015-06-09 Kla-Tencor Corp. Detecting defects on a wafer
US9310320B2 (en) 2013-04-15 2016-04-12 Kla-Tencor Corp. Based sampling and binning for yield critical defects
US9367103B2 (en) 2013-08-22 2016-06-14 Asia Vital Components Co., Ltd. Heat dissipation device
KR20160107006A (ko) 2015-03-03 2016-09-13 삼성전자주식회사 3차원 영상을 이용한 웨이퍼 검사장치
CN106157329B (zh) * 2015-04-20 2021-08-17 中兴通讯股份有限公司 一种自适应目标跟踪方法及装置
US10352695B2 (en) 2015-12-11 2019-07-16 Kla-Tencor Corporation X-ray scatterometry metrology for high aspect ratio structures
US10887580B2 (en) * 2016-10-07 2021-01-05 Kla-Tencor Corporation Three-dimensional imaging for semiconductor wafer inspection
US10964013B2 (en) * 2017-01-10 2021-03-30 Kla-Tencor Corporation System, method for training and applying defect classifiers in wafers having deeply stacked layers
US11270430B2 (en) * 2017-05-23 2022-03-08 Kla-Tencor Corporation Wafer inspection using difference images
CN111837226B (zh) 2018-03-05 2024-03-08 科磊股份有限公司 三维半导体结构的可视化
US10615067B2 (en) * 2018-05-18 2020-04-07 Kla-Tencor Corporation Phase filter for enhanced defect detection in multilayer structure
EP4001831A4 (en) * 2019-07-18 2022-09-28 Mitsubishi Electric Corporation INSPECTION DEVICE, INSPECTION PROCEDURE AND PROGRAM
US11356594B1 (en) * 2019-08-29 2022-06-07 Kla Corporation Tilted slit confocal system configured for automated focus detection and tracking
WO2021068219A1 (en) * 2019-10-12 2021-04-15 Yangtze Memory Technologies Co., Ltd. Method for detecting defects in deep features with laser enhanced electron tunneling effect

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117116799A (zh) * 2023-10-17 2023-11-24 无锡京运通科技有限公司 硅片目视化检测方法及系统
CN117116799B (zh) * 2023-10-17 2024-02-13 无锡京运通科技有限公司 硅片目视化检测方法及系统

Also Published As

Publication number Publication date
KR20230061424A (ko) 2023-05-08
US20220076973A1 (en) 2022-03-10
TW202211340A (zh) 2022-03-16
IL300705A (en) 2023-04-01
US11798828B2 (en) 2023-10-24
WO2022051171A1 (en) 2022-03-10
JP2023540747A (ja) 2023-09-26

Similar Documents

Publication Publication Date Title
CN113302728B (zh) 利用自动产生缺陷特征检验半导体结构的方法及系统
KR102235581B1 (ko) 이미지 합성을 위한 컨볼루션 신경망 기반의 모드 선택 및 결함 분류
US10698325B2 (en) Performance monitoring of design-based alignment
TWI778258B (zh) 缺陷偵測之方法、系統及非暫時性電腦可讀媒體
US11783470B2 (en) Design-assisted inspection for DRAM and 3D NAND devices
JP2023536564A (ja) 深層学習を用いた三次元構造の検査または計測
TWI829980B (zh) 半導體晶圓檢測之方法及系統，以及非暫時性電腦可讀媒體
KR20230048253A (ko) 광학 타겟 검색을 위한 광학 이미지 콘트라스트 메트릭
CN116235205A (zh) 用于三维晶片结构的分级增强缺陷检测方法
KR20220070490A (ko) 웨이퍼 결함 검출을 위한 변형 기반 분할
CN117015850B (zh) 以经呈现设计图像进行的设计注意区域的分段
US20230075297A1 (en) Wafer alignment improvement through image projection-based patch-to-design alignment
TW202301191A (zh) 用於導出及改善成像條件之影像對比度量
KR20220125324A (ko) 웨이퍼 결함 검출을 위한 투영 및 거리 분할 알고리즘
JP2024525262A (ja) 結像条件を推定し改善するための画像コントラストメトリック

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination