CN116206649A - 动态存储器及其读写方法、存储装置 - Google Patents

动态存储器及其读写方法、存储装置 Download PDF

Info

Publication number
CN116206649A
CN116206649A CN202210055157.9A CN202210055157A CN116206649A CN 116206649 A CN116206649 A CN 116206649A CN 202210055157 A CN202210055157 A CN 202210055157A CN 116206649 A CN116206649 A CN 116206649A
Authority
CN
China
Prior art keywords
write
write register
data
external input
input data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210055157.9A
Other languages
English (en)
Other versions
CN116206649B (zh
Inventor
戴瑾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Superstring Academy of Memory Technology
Original Assignee
Beijing Superstring Academy of Memory Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Superstring Academy of Memory Technology filed Critical Beijing Superstring Academy of Memory Technology
Priority to CN202210055157.9A priority Critical patent/CN116206649B/zh
Publication of CN116206649A publication Critical patent/CN116206649A/zh
Application granted granted Critical
Publication of CN116206649B publication Critical patent/CN116206649B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

本申请提供了一种动态存储器及其读写方法、存储装置，动态存储器包括存储阵列、读写电路以及写寄存模块，写寄存模块包括至少一个写寄存器。当外部输入数据未写满写寄存器时，读写电路读取存储阵列中当前行的数据，将与写寄存器中未写入外部输入数据的位置对应位置处的当前行的数据一一对应写入写寄存器中，以进行数据合并；读写电路将写寄存器中合并后的数据写入存储阵列的当前行中。因此，即使外部输入数据不能直接整行的写入至存储阵列中，也可以通过先将外部输入数据写入写寄存器，然后再将数据由写寄存器写入存储阵列中的方式，将外部输入数据写入存储阵列中。由此，动态存储器可以实现随机写入，提高了数据写入的灵活性。

Description

动态存储器及其读写方法、存储装置
技术领域
本申请涉及半导体器件技术领域，具体而言，本申请涉及一种动态存储器及其读写方法、存储装置。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是一种半导体存储器，和静态存储器相比，DRAM存储器具有结构较为简单、制造成本较低、容量密度较高的优点，随着技术的发展，DRAM存储器的应用日益广泛。
然而，现有的DRAM存储器在写入数据时必须整行写入，数据写入的灵活性较差，这对于DRAM存储器的应用造成限制。
发明内容
本申请针对现有方式的缺点，提出一种动态存储器及其读写方法、存储装置，用以解决现有技术中DRAM存储器存在的在写入数据时必须整行写入造成的数据写入灵活性较差的问题。
第一个方面，本申请实施例提供了一种动态存储器，包括：
存储阵列，包括多个阵列排布的存储单元，所述存储单元包括第一MOS管和第二MOS管，所述第一MOS管的栅极与所述第二MOS管的源极电连接；
读写电路，与所述存储阵列电连接，用于读取所述存储阵列中的数据，或者将数据写入所述存储阵列中；
写寄存模块，与所述读写电路电连接，用于接收外部输入数据，包括至少一个与一行所述存储单元的比特相等比特的写寄存器；
当所述外部输入数据未写满所述写寄存器，而需要转入到其他行的读写时，所述读写电路读取所述存储阵列中当前行的数据，将与所述写寄存器中未写入外部输入数据的位置对应位置处的所述当前行的数据一一对应写入所述写寄存器中，以进行数据合并；
所述读写电路还用于将所述写寄存器中合并后的数据写入所述存储阵列的当前行中。
可选的，当所述外部输入数据写满所述写寄存器时，所述读写电路用于将所述写寄存器中的数据写入所述存储阵列的当前行中。
可选的，所述写寄存模块包括比特相等的第一写寄存器和第二写寄存器；
当所述读写电路将所述第一写寄存器中的数据写入所述存储阵列时，所述第二写寄存器接收外部输入数据；或者，当所述读写电路将所述第二写寄存器中的数据写入所述存储阵列时，所述第一写寄存器接收外部输入数据。
可选的，所述第一MOS管为硅管，所述第二MOS管为金属氧化物薄膜MOS管；或者，所述第一MOS管和所述第二MOS管均为金属氧化物薄膜MOS管；
所述金属氧化物的材料包括ITO、IWO或IGZO。
可选的，还包括读字线、读位线、写字线和写位线；
所述读字线以及读位线与所述第一MOS管电连接，所述写字线以及写位线与所述第二MOS管电连接。
第二个方面，本申请实施例提供了一种存储装置，包括本申请实施例中的动态存储器。
第三个方面，本申请实施例提供了一种动态存储器的读写方法，包括：
在一个信号写入周期内，向所述写寄存器发送外部输入数据，并将外部输入数据写入所述写寄存器中；
根据写入所述写寄存器中的外部输入数据，判断是否写满所述写寄存器；
若所述外部输入数据未写满所述写寄存器而需要转入到其他行的读写时，读取存储阵列中当前行的数据，将与所述写寄存器中未写入外部输入数据的位置对应位置处的所述当前行的数据一一对应写入所述写寄存器中；
将所述写寄存器中合并后的数据写入所述存储阵列的当前行中。
可选的，若所述外部输入数据写满所述写寄存器，将所述写寄存器中的数据写入所述存储阵列的当前行中。
可选的，所述写寄存模块包括第一写寄存器和第二写寄存器，在一个信号写入周期内，将外部输入数据写入所述第一写寄存器或所述第二写寄存器；
若将所述外部输入数据写入所述第一写寄存器，且所述外部输入数据未写满所述第一写寄存器而需要转入到其他行的读写时，所述读写方法包括：
读取存储阵列中当前行的数据，将与所述第一写寄存器中未写入外部输入数据的位置对应位置处的所述当前行的数据一一对应写入所述第一写寄存器中；
将所述第一写寄存器中合并后的数据写入所述存储阵列的当前行中，并同步将所述外部输入数据写入所述第二写寄存器；
若将所述外部输入数据写入所述第二写寄存器，且所述外部输入数据未写满所述第二写寄存器时，所述读写方法包括：
读取存储阵列中当前行的数据，将与所述第二写寄存器中未写入外部输入数据的位置对应位置处的所述当前行的数据一一对应写入所述第二写寄存器中；
将所述第二写寄存器中合并后的数据写入所述存储阵列的当前行中，并同步将所述外部输入数据写入所述第一写寄存器。
可选的，所述根据写入所述写寄存器中的外部输入数据，判断是否写满所述写寄存器，包括：
判断写进所述写寄存器的数据所对应的地址是否属于同一地址域；
若写进所述写寄存器中的数据所对应的地址不属于同一地址域，判断未写满所述写寄存器。
本申请实施例提供的技术方案带来的有益技术效果包括：
本申请实施例中的动态存储器包括存储阵列、读写电路以及写寄存模块，读写电路分别与存储阵列以及写寄存模块电连接。读写电路用于读取存储阵列中的数据，或者将数据写入存储阵列中，写寄存模块包括至少一个与一行存储单元的比特相等比特的写寄存器，用于接收外部输入数据。当外部输入数据未写满写寄存器时，读写电路读取存储阵列中当前行的数据，将与写寄存器中未写入外部输入数据的位置对应位置处的当前行的数据一一对应写入写寄存器中，以进行数据合并；数据合并后读写电路将写寄存器中合并后的数据写入存储阵列的当前行中。因此，即使外部输入数据不能直接整行地写入至存储阵列中，也可以通过先将外部输入数据写入写寄存器，然后再将数据由写寄存器写入存储阵列中的方式，将外部输入数据写入存储阵列中。由此，动态存储器可以实现随机写入，提高了数据写入的灵活性，动态存储器可以应用于更多的场景。
本申请实施例的优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请实施例提供的动态存储器的结构示意图；
图2为本申请实施例提供的动态存储器中存储单元的电路结构示意图；
图3为本申请实施例提供的动态存储器的一种写入数据的过程示意图；
图4为本申请实施例提供的动态存储器的另一种写入数据的过程示意图；
图5为本申请实施例提供的动态存储器的读写方法的流程示意图。
图中：
10-动态存储器；11-存储阵列；21-读写电路；30-写寄存模块；31-写寄存器；311-第一写寄存器；312-第二写寄存器；
100-存储单元；12-第一MOS管；13-第二MOS管；141-读字线；142-读位线；151-写字线；152-写位线；
41-公共读字线；42-公共读位线；43-公共写字线；44-公共写位线。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
本领域的发明人考虑到，DRAM存储器中通常包括阵列排布的多个存储单元，存储单元通常包括MOS管(金属-氧化物半导体场效应晶体管，Metal-Oxide-SemiconductorField-Effect Transistor,MOSFET)以及电容，其结构较为简单，因此存储单元能够以较大密度进行集成，使得DRAM存储器的单位体积的容量较高。DRAM存储器的主要工作原理是利用电容存储电荷，通过电容内所存储电荷的多少来判断一个二进制比特是1还是0。DRAM存储器在进行读操作步骤时，对外部输入的地址进行解码后打开需要选中的第n行读字线并对其施加一个特定电压，其余读字线接低电压，把需要读出的列的读位线接通到读出电路，读出输出结果；在进行写操作步骤时，对外部输入的地址进行解码后打开需要选中的第n行写字线并对其施加一个高电压，其余写字线接低电压，把需要写入的列的写位线接通到写电路，写电路根据需要写入的数据对该写位线施加不同的电压。
对于包括了MOS管和电容的DRAM存储器，在进行读操作以及写操作时电容会放电，对整行数据造成了破坏，因此在进行读操作以及写操作时都必须是整行读取或者整行写入。另外，由于MOS管在关闭时仍然会存在漏电流，电容上存储的电荷会有流失，由此导致电容上所存储的电荷数量减少，对于数据的判断造成了影响，即DRAM存储器发生数据毁损，为了避免发生数据毁损，需要对DRAM存储器作周期性的充电和刷新。
DRAM存储器也可以采用无电容的设计，即在存储单元中设置读取MOS管和写入MOS管两个MOS管，读取MOS管的栅极与写入MOS管的源漏极电连接，读取MOS管的栅极电容即可作为存储单元的存储电容，因此无需再另外设置电容器件，进一步简化了存储器的结构。在进行读取操作时，电容不会放电，不会破坏整行数据，但是在进行写操作时仍然会破坏整行数据，因此只有当外部输入数据与整行的比特数相等时，外部数据才能写入(整行地写入)，否则外部输入数据不能写入DRAM存储器中。由此造成了数据写入的灵活性较差，即无法进行随机写入，这对于DRAM存储器的应用造成了限制。
本申请提供的动态存储器及其读写方法、存储装置，旨在解决现有技术的如上技术问题。
下面结合附图详细介绍一下本申请实施例提供的动态存储器及其读写方法、存储装置。
本申请实施例提供了一种动态存储器10，如图1所示，包括：
存储阵列11，包括多个阵列排布的存储单元100，存储单元100包括第一MOS管12和第二MOS管13，第一MOS管12的栅极与第二MOS管13的源极电连接；
读写电路21，与存储阵列11电连接，用于读取存储阵列11中的数据，或者将数据写入存储阵列11中；
写寄存模块30，与读写电路21电连接，用于接收外部输入数据，包括至少一个与一行存储单元100的比特相等比特的写寄存器31；
当外部输入数据未写满写寄存器31时，而需要转入到其他行的读写时，读写电路21读取存储阵列11中当前行的数据，将与写寄存器31中未写入外部输入数据的位置对应位置处的当前行的数据一一对应写入写寄存器31中，以进行数据合并；
读写电路21还用于将写寄存器31中合并后的数据写入存储阵列11的当前行中。
具体的，动态存储器10包括存储阵列11、控制电路、读写电路21以及写寄存模块30，写寄存模块30通过读写电路21将数据写入存储阵列11中，或者将数据从存储阵列11之中读出。存储阵列11中包括多个阵列排布的存储单元100，其中，包括沿图1中第一方向分布的多行存储单元100，以及沿图1中第二方向分布的多列存储单元100。请参阅图1，需要说明的是，每一行的延伸方向为第二方向(第二方向为行方向)，多行存储单元100沿第一方向分布排列；每一列的延伸方向为第一方向(第一方向为列方向)，多列存储单元100沿第二方向排列。
如图2所示，每个存储单元100中包括第一MOS管12、第二MOS管13、读字线141、写字线151、读位线142以及写位线152，第一MOS管12作为读MOS管，第二MOS管13作为写MOS管。第一MOS管12包括第一栅极和第一源漏极，第二MOS管13包括第二栅极和第二源漏极，第一栅极和第二源漏极电连接，读位线142以及读字线141与第一源漏极电连接，写字线151与第二栅极电连接，写位线152与第二源漏极电连接。
参阅图1和图2所示，同一行存储单元100的读字线141连接到公共读字线41，同一行存储单元100的写字线151连接到公共写字线43。同一列存储单元100的读位线142连接到公共读位线42，同一列存储单元100的写位线152连接到公共写位线44。需要说明的是，存储阵列11中存储单元100的行数和列数可以根据实际情况进行调整，相应地公共读字线41、公共读位线42、公共写字线43以及公共写位线44的数量也可以根据实际情况进行调整，此处不作限定。
请继续参阅图1和图2，在进行写操作步骤时，行地址解码器(图中未示出)对外部输入数据进行解码后，选中一条公共写字线43并对与该公共写字线43位于同一行的存储单元100的第二栅极施加高电压，以将同一行的存储单元100中的第二MOS管13开启，同时列地址解码器(图中未示出)对外部输入数据进行解码后，读写电路21根据外部输入数据、通过一条公共写位线44对与该公共写位线44处于同一列的存储单元100(该存储单元100中的第二MOS管13处于打开状态)施加电压，以完成数据的写入。在进行读操作步骤时，行地址解码器对外部输入数据进行解码后，选中一条公共读字线41并对其施加一个特定电压(与该公共读字线41位于同一行的存储单元100中，第一MOS管12的源漏极上均为该特定电压)，同时读写电路21接通公共读位线42(需要读出的列的公共读位线42)，以完成数据的读出。
在本申请的实施例中，动态存储器10中设置有写寄存模块30，写寄存模块30中包括至少一个写寄存器31。写寄存器31与一行存储单元100的比特相等比特，即写寄存器31的数据容量与存储阵列11中一行的数据容量相同，例如，存储阵列11具有16乘以16位数据的容量(存储阵列11包括16行和16列)，则写寄存器31的数据容量至少为16位。存储阵列11的数据容量和写寄存器31的数据容量可以根据实际情况进行确定，此处不做限定。需要将外部输入数据写入存储阵列11中时，写寄存模块30接受外部输入数据，并将外部输入数据写入写寄存器31中。
结合图1和图3所示，当外部输入数据未写满写寄存器31时，读写电路21读取存储阵列11中当前行(外部输入数据准备写入存储阵列11中的一行，即存储阵列11中需要写入数据的一行，当前行可以是存储阵列11中的任意一行)的数据，并将存储阵列11中与写寄存器31中未写入外部输入数据的位置对应位置处的数据(与写寄存器31中未写入输入数据的位置对应位置处的当前行的数据)一一对应写入写寄存器31中。写寄存器31将存储阵列11中的当前行数据与之前写入写寄存器31之中的外部输入数据进行合并，合并之后的数据大小和存储阵列11中一行的容量大小相同(例如，存储阵列11中一行的容量大小为16位，合并之后的数据也为16位)；之后，读写电路21再将写寄存器31中的合并之后的数据整行地写入存储阵列11中，以实现外部输入数据的写入。因此，即使外部输入数据不能满足直接写入至存储阵列11中的条件，也可以通过先将外部输入数据写入写寄存器31，然后再将数据由写寄存器31写入存储阵列11中的方式，将外部输入数据写入存储阵列11中。由此，动态存储器10可以实现随机写入，提高了数据写入的灵活性，动态存储器10可以应用于更多的场景。
需要说明的是，当外部输入数据写满写寄存器31时，此时直接触发写操作，结合图1和图4所示，即读写电路21将存储在写寄存器31中的外部数据整行地写入存储阵列11中。
可选的，在本申请的实施例中，如图1所示，写寄存模块30包括比特相等的第一写寄存器311和第二写寄存器312；
当读写电路21将第一写寄存器311中的数据写入存储阵列11时，第二写寄存器312接收外部输入数据；或者，当读写电路21将第二写寄存器312中的数据写入存储阵列11时，第一写寄存器311接收外部输入数据。
具体的，第一写寄存器311的数据容量和第二写寄存器312的数据容量相同。动态存储器10接收外部输入数据时，可以将外部输入数据写入第一写寄存器311或者第二写寄存器312的任意一者中。在将外部输入数据写入第一写寄存器311中时，若第一写寄存器311写满，则触发写操作，读写电路21将存储在第一写寄存器311中的外部输入数据写入存储阵列11中，与此同时第二写寄存器312用来接收外部输入数据。在将外部输入数据写入第一写寄存器311中时，若第一写寄存器311中未写满，但是后续输入地址跳出了这一行的范围(已写入写寄存器31中的部分外部输入数据所对应的地址范围)，即已写入写寄存器31中的外部输入数据和未写入写寄存器31中的外部数据不属于同一个地址域，则读写电路21读取存储阵列11中当前行的数据，将该数据写入写寄存器31中以进行数据合并。数据合并后读写电路21将第一写寄存器311中合并之后的数据写入存储阵列11的当前行中。在读写电路21将第一写寄存器311中的数据写入存储阵列11中的同时，第二写寄存器312用来接收和缓存外部输入数据。
根据第二写寄存器312中的数据写入情况，执行不同的操作，若第二写寄存器312中的数据写满整行，触发写操作，读写电路21将第二写寄存器312中的数据写入存储阵列11中。同时，第一写寄存器311接收和缓存外部输入数据。若第二写寄存器312中的数据未写满整行，但后续输入地址跳出了这一行的范围，读写电路21读取存储阵列11中当前行的数据，并将该数据写入第二写寄存中进行数据合并，之后读写电路21将第二写寄存器312中合并之后的数据写入存储阵列11中，同时第一写寄存器311接收和缓存外部输入数据。通过在写寄存模块30中设置两个写寄存器31，当一个写寄存器31用来向存储阵列11写入数据时，另一个写寄存器31可以用来接受外部输入数据，两个写寄存器31交替循环，由此提高了动态存储器10的数据写入效率。
需要说明的是，写寄存模块30中写寄存器31的数量可以根据实际情况进行调整，例如可以设置三个、四个或者更多的写寄存器31，写寄存器31的数量此处不作限定。
可选的，如图2所示，在本申请的实施例中存储单元100包括互相电连接的第一MOS管12和第二MOS管13；第一MOS管12为硅管，第二MOS管13为金属氧化物薄膜MOS管；或者，第一MOS管12和第二MOS管13均为金属氧化物薄膜MOS管。
具体的，第一MOS管12和第二MOS管13的具体类型可以根据实际情况进行确定。当第一MOS管12为硅管(即第一MOS管12制作在硅衬底上，硅衬底上掺杂形成的有源区作为第一MOS管12的有源层)，第二MOS管13为金属氧化物薄膜MOS管(即第二MOS管13的有源层材料采用金属氧化物)时，通过将第二MOS管13制作在第一MOS管12之上，存储单元100可以制作在硅芯片的上层，便于和标准的CMOS工艺集成，适用于嵌入式存储。当第一MOS管12和第二MOS管13均为金属氧化物薄膜晶体管时，由于金属氧化物MOS管具有漏电流较低的特点，因此可以提高存储器保存数据的时间，降低存储器的刷新频率和功耗，延长存储单元100的数据保存时间。需要说明的是，图2中的M1以及M2为连接第一MOS管以及第二MOS管的金属块，金属块可以增大DRAM存储器的存储电容，以延长存储单元100的数据保存时间，降低其刷新频率和功耗。
基于同一发明构思，本申请实施例还提供一种存储装置，该存储装置包括本申请实施例提供的上述动态存储器10。由于存储装置包括本申请实施例提供的上述动态存储器10，因此该存储装置具有与动态存储器10相同的有益效果，这里不再赘述。
具体地，本申请实施例中的存储装置可以为固态硬盘、或者U盘等，具体可根据实际情况进行确定。
基于同一种发明构思，本申请实施例还提供了一种动态存储器10的读写方法，如图5所示，包括：
S101、在一个信号写入周期内，向写寄存器发送外部输入数据，并将外部输入数据写入写寄存器中；
S102、根据写入写寄存器中的外部输入数据，判断是否写满写寄存器；
S103、若外部输入数据未写满写寄存器而需要转入到其他行的读写时，读取存储阵列中当前行的数据，将与写寄存器中未写入外部输入数据的位置对应位置处的当前行的数据一一对应写入写寄存器中；
S104、将写寄存器中合并后的数据写入存储阵列的当前行中。
具体的，信号写入周期指的是从动态存储器10接收外部输入数据开始、直到外部输入数据整行地写入存储阵列11中的时间。首先将外部输入数据写入写寄存器31中，然后判断写入写寄存器31中的数据是否写满。若写寄存器31未写满，读写电路21读取存储阵列11中当前行(外部输入数据准备写入存储阵列11中的一行，即存储阵列11中需要写入数据的一行)的数据，并将存储阵列11中与写寄存器31中未写入外部输入数据的位置对应位置处的数据(与写寄存器31中未写入输入数据的位置对应位置处的当前行的数据)一一对应写入写寄存器31中。写寄存器31接将存储阵列11中的当前行数据与之前写入写寄存器31之中的外部输入数据进行合并，合并之后的数据大小和存储阵列11中一行的容量大小相同。之后，读写电路21再将写寄存器31中的合并之后的数据整行地写入存储阵列11中，以实现外部输入数据的写入。
因此，即使外部输入数据不能直接整行地写入至存储阵列11中时(例如外部输入数据小于存储阵列11中一行的比特)，也可以通过先将外部输入数据写入写寄存器31，然后再将数据由写寄存器31写入存储阵列11中的方式，将外部输入数据写入存储阵列11中。由此，动态存储器10可以实现随机写入，提高了数据写入的灵活性，动态存储器10可以应用于更多的场景。
当外部输入数据写满写寄存器31时(例如外部输入数据等于存储阵列11中一行的比特)，则直接触发写操作，即读写电路21将存储在写寄存器31中的外部输入数据写入存储阵列11中。
需要说明的是，根据写入写寄存器31中的外部输入数据判断是否写满写寄存器31的方式可根据实际情况进行确定。若外部输入数据小于存储阵列11中一行的比特(例如存储阵列11中1行有16位，而外部输入数据只有8位)，则可以判断外部输入数据不能写满写寄存器31。可选的，根据写入写寄存器31中的外部输入数据，判断是否写满写寄存器31，包括：
判断写进写寄存器的数据所对应的地址是否属于同一地址域；
若写进写寄存器中的数据所对应的地址不属于同一地址域，判断未写满写寄存器。
具体的，在将外部输入数据写入写寄存器31的过程之中，若部分外部输入数据写入写寄存器31后未写满整行(写入写寄存器31的数据容量小于存储阵列11中一行的容量)，但是另一部分外部输入数据的地址跳出了写入写寄存器31中部分外部输入数据的地址范围(已写入写寄存器31中的部分外部输入数据所对应的地址范围)，即已写入写寄存器31中的外部输入数据和未写入写寄存器31中的外部数据不属于同一个地址域，则读写电路21读取存储阵列11中当前行的数据，并将该数据写入写寄存器31中以进行数据合并。数据合并后读写电路21将写寄存器31中合并之后的数据写入存储阵列11的当前行中。因此，当外部输入数据中有部分数据所对应的地址跳出了另一部分数据所对应的地址时，也可以先将部分外部输入数据写入存储阵列11之中。
可选的，如图1所示，写寄存模块30中包括第一写寄存器311和第二写寄存器312，在一个信号写入周期内，将外部输入数据写入第一写寄存器311或第二写寄存器312；
若将外部输入数据写入第一写寄存器311而需要转入到其他行的读写时，且外部输入数据未写满第一写寄存器311时，读写方法包括：
读取存储阵列中当前行的数据，将与第一写寄存器中未写入外部输入数据的位置对应位置处的当前行的数据一一对应写入第一写寄存器中；
将第一写寄存器中合并后的数据写入存储阵列的当前行中，并同步将外部输入数据写入第二写寄存器；
若将外部输入数据写入第二写寄存器，且外部输入数据未写满第二写寄存器时，读写方法包括：
读取存储阵列中当前行的数据，将与第二写寄存器中未写入外部输入数据的位置对应位置处的当前行的数据一一对应写入第二写寄存器中；
将第二写寄存器中合并后的数据写入存储阵列的当前行中，并同步将外部输入数据写入第一写寄存器。
具体的，第一写寄存器311的数据容量和第二写寄存器312的数据容量相同。动态存储器10接收外部输入数据时，可以将外部输入数据写入第一写寄存器311或者第二写寄存器312的任意一者中。在将外部输入数据写入第一写寄存器311中时，若第一写寄存器311写满，则触发写操作，读写电路21将存储在第一写寄存器311中的外部输入数据写入存储阵列11中；若第一写寄存器311中未写满，但是后续输入地址跳出了这一行的范围(已写入写寄存器31中的部分外部输入数据所对应的地址范围)，则读取电路读取存储阵列11中当前行的数据，并将数据写入第一写寄存器311中进行数据合并，然后将第一写寄存器311中合并之后的数据写入存储阵列11中。在读写电路21将第一写寄存器311中的数据写入存储阵列11时，第二写寄存器312继续接收并缓存外部输入数据。
在将外部输入数据写入第二写寄存器312中时，若第二写寄存器312写满，则触发写操作，读写电路21将存储在第二写寄存器312中的外部输入数据写入存储阵列11中；若第二写寄存器312中未写满，但是后续输入地址跳出了这一行的范围(已写入写寄存器31中的部分外部输入数据所对应的地址范围)，则读取电路读取存储阵列11中当前行的数据，并将数据写入第二写寄存器312中进行数据合并，然后将第二写寄存器312中合并之后的数据写入存储阵列11中。在读写电路21将第二写寄存器312中的数据写入存储阵列11时，第一写寄存器311继续接收并缓存外部输入数据。通过在写寄存模块30中设置两个写寄存器31，当一个写寄存器31用来向存储阵列11写入数据时，另一个写寄存器31可以用来接受外部输入数据，两个写寄存器31交替循环，由此提高了动态存储器10的数据写入效率。
应用本申请实施例，至少能够实现如下有益效果：
1.本申请实施例中的动态存储器10包括存储阵列11、读写电路21以及写寄存模块30，读写电路21分别与存储阵列11以及写寄存模块30电连接。读写电路21用于读取存储阵列11中的数据，或者将数据写入存储阵列11中，写寄存模块30包括至少一个与一行存储单元100的比特相等比特的写寄存器31，用于接收外部输入数据。当外部输入数据未写满写寄存器31时，读写电路21读取存储阵列11中当前行的数据，将与写寄存器31中未写入外部输入数据的位置对应位置处的当前行的数据一一对应写入写寄存器31中，以进行数据合并；数据合并后读写电路21将写寄存器31中合并后的数据写入存储阵列11的当前行中。因此，即使外部输入数据不能直接整行地写入至存储阵列11中，也可以通过先将外部输入数据写入写寄存器31，然后再将数据由写寄存器31写入存储阵列11中的方式，将外部输入数据写入存储阵列11中。由此，动态存储器10可以实现随机写入，提高了数据写入的灵活性，动态存储器10可以应用于更多的场景。
2.在本申请的实施例中，通过在写寄存模块30中设置两个写寄存器31，当其中一个写寄存器31用来向存储阵列11写入数据时，另一个写寄存器31可以用来接受外部输入数据，两个写寄存器31交替循环工作，由此提高了动态存储器10的数据写入效率。
3.当存储单元100中的第一MOS管12为硅管，第二MOS管13为金属氧化物薄膜MOS管时，通过将第二MOS管13制作在第一MOS管12之上，存储单元100可以制作在硅芯片的上层，便于和标准的CMOS工艺集成，适用于嵌入式存储。
4.当存储单元100中的第一MOS管12和第二MOS管13均为金属氧化物薄膜MOS管时，由于金属氧化物MOS管具有漏电流较低的特点，因此可以提高存储器保存数据的时间，降低存储器的刷新频率和功耗，延长存储单元100的数据保存时间。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (10)

1.一种动态存储器，其特征在于，包括：
存储阵列，包括多个阵列排布的存储单元，所述存储单元包括第一MOS管和第二MOS管，所述第一MOS管的栅极与所述第二MOS管的源极电连接；
读写电路，与所述存储阵列电连接，用于读取所述存储阵列中的数据，或者将数据写入所述存储阵列中；
写寄存模块，与所述读写电路电连接，用于接收外部输入数据，包括至少一个与一行所述存储单元的比特相等比特的写寄存器；
当所述外部输入数据未写满所述写寄存器，而需要转入到其他行的读写时，所述读写电路读取所述存储阵列中当前行的数据，将与所述写寄存器中未写入外部输入数据的位置对应位置处的所述当前行的数据一一对应写入所述写寄存器中，以进行数据合并；
所述读写电路还用于将所述写寄存器中合并后的数据写入所述存储阵列的当前行中。
2.根据权利要求1所述的动态存储器，其特征在于，当所述外部输入数据写满所述写寄存器时，所述读写电路用于将所述写寄存器中的数据写入所述存储阵列的当前行中。
3.根据权利要求1所述的动态存储器，其特征在于，所述写寄存模块包括比特相等的第一写寄存器和第二写寄存器；
当所述读写电路将所述第一写寄存器中的数据写入所述存储阵列时，所述第二写寄存器接收外部输入数据；或者，当所述读写电路将所述第二写寄存器中的数据写入所述存储阵列时，所述第一写寄存器接收外部输入数据。
4.根据权利要求1所述的动态存储器，其特征在于，所述第一MOS管为硅管，所述第二MOS管为金属氧化物薄膜MOS管；或者，所述第一MOS管和所述第二MOS管均为金属氧化物薄膜MOS管；
所述金属氧化物的材料包括ITO、IWO或IGZO。
5.根据权利要求4所述的动态存储器，其特征在于，还包括读字线、读位线、写字线和写位线；
所述读字线以及读位线与所述第一MOS管电连接，所述写字线以及写位线与所述第二MOS管电连接。
6.一种存储装置，其特征在于，包括权利要求1至5中任意一项所述的动态存储器。
7.一种如权利要求1-5任一项所述的动态存储器的读写方法，其特征在于，所述读写方法包括：
在一个信号写入周期内，向所述写寄存器发送外部输入数据，并将外部输入数据写入所述写寄存器中；
根据写入所述写寄存器中的外部输入数据，判断是否写满所述写寄存器；
若所述外部输入数据未写满所述写寄存器而需要转入到其他行的读写时，读取存储阵列中当前行的数据，将与所述写寄存器中未写入外部输入数据的位置对应位置处的所述当前行的数据一一对应写入所述写寄存器中；
将所述写寄存器中合并后的数据写入所述存储阵列的当前行中。
8.根据权利要求7所述的读写方法，其特征在于，若所述外部输入数据写满所述写寄存器，将所述写寄存器中的数据写入所述存储阵列的当前行中。
9.根据权利要求7所述的读写方法，其特征在于，所述写寄存模块包括第一写寄存器和第二写寄存器，在一个信号写入周期内，将外部输入数据写入所述第一写寄存器或所述第二写寄存器；
若将所述外部输入数据写入所述第一写寄存器，且所述外部输入数据未写满所述第一写寄存器而需要转入到其他行的读写时，所述读写方法包括：
读取存储阵列中当前行的数据，将与所述第一写寄存器中未写入外部输入数据的位置对应位置处的所述当前行的数据一一对应写入所述第一写寄存器中；
将所述第一写寄存器中合并后的数据写入所述存储阵列的当前行中，并同步将所述外部输入数据写入所述第二写寄存器；
若将所述外部输入数据写入所述第二写寄存器，且所述外部输入数据未写满所述第二写寄存器时，所述读写方法包括：
读取存储阵列中当前行的数据，将与所述第二写寄存器中未写入外部输入数据的位置对应位置处的所述当前行的数据一一对应写入所述第二写寄存器中；
将所述第二写寄存器中合并后的数据写入所述存储阵列的当前行中，并同步将所述外部输入数据写入所述第一写寄存器。
10.根据权利要求7所述的读写方法，其特征在于，所述根据写入所述写寄存器中的外部输入数据，判断是否写满所述写寄存器，包括：
判断写进所述写寄存器的数据所对应的地址是否属于同一地址域；
若写进所述写寄存器中的数据所对应的地址不属于同一地址域，判断未写满所述写寄存器。
CN202210055157.9A 2022-01-18 2022-01-18 动态存储器及其读写方法、存储装置 Active CN116206649B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210055157.9A CN116206649B (zh) 2022-01-18 2022-01-18 动态存储器及其读写方法、存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210055157.9A CN116206649B (zh) 2022-01-18 2022-01-18 动态存储器及其读写方法、存储装置

Publications (2)

Publication Number Publication Date
CN116206649A true CN116206649A (zh) 2023-06-02
CN116206649B CN116206649B (zh) 2024-03-15

Family

ID=86506578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210055157.9A Active CN116206649B (zh) 2022-01-18 2022-01-18 动态存储器及其读写方法、存储装置

Country Status (1)

Country Link
CN (1) CN116206649B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN87103852A (zh) * 1986-05-28 1987-12-09 株式会社日立制作所 部分写控制装置
CN1331472A (zh) * 2000-06-30 2002-01-16 三星电子株式会社 具有零写入恢复时间和无最大周期时间的刷新型存储器
US20040190363A1 (en) * 2003-01-14 2004-09-30 Kenichi Shigenami Semiconductor memory device
US20050185492A1 (en) * 2003-12-23 2005-08-25 Stmicroelectronics Sa Dynamic random access memory having at least two buffer registers and method for controlling such a memory
CN101189682A (zh) * 2005-05-30 2008-05-28 精工爱普生株式会社 半导体存储装置
CN102024492A (zh) * 2009-09-23 2011-04-20 北京芯技佳易微电子科技有限公司 伪静态存储器及其写操作与刷新操作的控制方法
US20160231962A1 (en) * 2013-09-24 2016-08-11 Rambus Inc. Memory component having internal read modify-write operation
CN111755041A (zh) * 2019-03-28 2020-10-09 拉碧斯半导体株式会社 半导体存储装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN87103852A (zh) * 1986-05-28 1987-12-09 株式会社日立制作所 部分写控制装置
CN1331472A (zh) * 2000-06-30 2002-01-16 三星电子株式会社 具有零写入恢复时间和无最大周期时间的刷新型存储器
US20040190363A1 (en) * 2003-01-14 2004-09-30 Kenichi Shigenami Semiconductor memory device
US20050185492A1 (en) * 2003-12-23 2005-08-25 Stmicroelectronics Sa Dynamic random access memory having at least two buffer registers and method for controlling such a memory
CN101189682A (zh) * 2005-05-30 2008-05-28 精工爱普生株式会社 半导体存储装置
CN102024492A (zh) * 2009-09-23 2011-04-20 北京芯技佳易微电子科技有限公司 伪静态存储器及其写操作与刷新操作的控制方法
US20160231962A1 (en) * 2013-09-24 2016-08-11 Rambus Inc. Memory component having internal read modify-write operation
CN111755041A (zh) * 2019-03-28 2020-10-09 拉碧斯半导体株式会社 半导体存储装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
WON JUN LEE等: "Design of Processing-"Inside"-Memory Optimized for DRAM Behaviors", 《IEEE ACCESS》, vol. 7, pages 82633 - 82648, XP011733460, DOI: 10.1109/ACCESS.2019.2924240 *
胡蓉: "面向非易失存储写优化的选择性重计算方法", 《中国优秀硕士学位论文全文数据库信息科技辑》, pages 137 - 119 *

Also Published As

Publication number Publication date
CN116206649B (zh) 2024-03-15

Similar Documents

Publication Publication Date Title
US5640350A (en) Multi-bit dynamic random access memory cell storage
US9412432B2 (en) Semiconductor storage device and system provided with same
KR100646972B1 (ko) 게이트 다이오드를 사용하는 3ｔ1ｄ 메모리 셀 및 그 사용방법
US6992928B2 (en) Semiconductor memory device with an improved memory cell structure and method of operating the same
US6584019B1 (en) Leakage detection in flash memory cell
US8094512B2 (en) Semiconductor memory device with individual and selective refresh of data storage banks
US6781915B2 (en) Semiconductor memory device
US7274593B2 (en) Nonvolatile ferroelectric memory device
US8035146B2 (en) Nonvolatile ferroelectric memory device
US20090010037A1 (en) Semiconductor memory device with ferroelectric device
US7313037B2 (en) RFID system including a memory for correcting a fail cell and method for correcting a fail cell using the same
US7675767B2 (en) Semiconductor memory device for achieving high reliability without increasing process complexity and cost
US7215593B2 (en) Semiconductor storage device
CN117612584A (zh) 一种动态随机存储阵列的控制方法
US20180268890A1 (en) Refresh-free tfet memory latch
CN116206649B (zh) 动态存储器及其读写方法、存储装置
US20060109731A1 (en) Twin-cell bit line sensing configuration
CN114303195A (zh) 擦除存储器
CN101887748A (zh) 一种带影子非挥发存储器的cam/tcam
US6072713A (en) Data storage circuit using shared bit line and method therefor
CN110428857B (zh) 一种基于滞回特性器件的存储器
US6021064A (en) Layout for data storage circuit using shared bit line and method therefor
US20240177755A1 (en) Volatile data storage in nand memory
US20050152172A1 (en) FeRAM having differential data
US20230377636A1 (en) Semiconductor element memory cell and semiconductor element memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant