CN116204055A - 在系统上电期间动态禁用以太网端口的方法和装置 - Google Patents

在系统上电期间动态禁用以太网端口的方法和装置 Download PDF

Info

Publication number
CN116204055A
CN116204055A CN202211353577.1A CN202211353577A CN116204055A CN 116204055 A CN116204055 A CN 116204055A CN 202211353577 A CN202211353577 A CN 202211353577A CN 116204055 A CN116204055 A CN 116204055A
Authority
CN
China
Prior art keywords
delay time
phys
network interface
interface controller
ethernet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211353577.1A
Other languages
English (en)
Inventor
简嘉奕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN116204055A publication Critical patent/CN116204055A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/10—Current supply arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Sources (AREA)

Abstract

本发明的主题是“在系统上电期间动态禁用以太网端口的方法和装置”。在系统上电期间，通过上电复位（POR）机制来初始化并且配置服务器中的以太网控制器。可以选择用户定义的时间段以延迟以太网链路的配置从而允许足够的时间用于完成以太网控制器的初始化以用于引导后的操作。在以太网控制器中的以太网PHY的配置完成之后，根据以太网协议通过与链路伙伴交换消息来建立以太网链路。

Description

在系统上电期间动态禁用以太网端口的方法和装置
背景技术
局域网（LAN）和城域网（MAN）可以将电气和电子工程师协会（IEEE）802.3（以太网）协议和帧格式用于数据通信。以太网协议使用开放系统互连模型（OSI模型）中的数据链路层的公共媒体访问控制（MAC）子层。OSI模型是将通信系统划分成抽象层的概念模型。MAC子层负责将数据传送到物理层和从物理层传送数据并且将从上层接收到的帧（例如从OSI参考模型中的网络层接收到的帧）封装成适于传输介质的帧。速度特定的媒体无关接口（MII）向物理层提供接口，所述接口对帧进行编码以用于传输并且利用针对操作的速度、传输介质和支持的链路长度指定的调制对接收的帧进行解码。
数据中心可以包括多个服务器，其中每个服务器包括一个或多个网络接口控制器（NIC）。在系统上电期间，通过上电复位（POR）机制来初始化并且配置服务器中的NIC。在NIC中的以太网PHY的配置完成之后，根据以太网协议通过与链路伙伴交换消息来建立以太网链路。
附图说明
随着下列详细的描述进行并且在参考附图时，请求保护的主题的实施例的特征将会变得显而易见，其中相同的附图标记描绘相同的部分，并且其中：
图1是包括网络接口控制器的系统100的框图，所述网络接口控制器用来在上电复位之后延迟启用以太网链路以允许足够的时间用于完成网络接口控制器的配置以用于引导后的操作；
图2是用来在上电复位之后延迟配置以太网端口达延迟时间的动态端口启用寄存器的实施例；
图3是说明在系统中执行的以在上电复位之后延迟配置NIC中的以太网端口从而允许足够的时间用于完成NIC的配置以用于引导后的操作的方法的流程图；以及
图4是云计算系统中的服务器的实施例的框图，所述服务器包括网络接口控制器以在上电复位之后延迟配置以太网链路从而允许足够的时间用于完成NIC的配置以用于引导后的操作。
虽然下列具体实施方式将会参考请求保护的主题的说明性实施例进行，但是其许多的备选方案、修改和变化对于本领域技术人员来说将会是显而易见的。因此，意图是广义地看待请求保护的主题，并且如在随附的权利要求中阐述的那样来限定请求保护的主题。
具体实施方式
在初始化基本输入/输出系统（BIOS）、统一可扩展固件接口（UEFI）或引导加载程序并且加载操作系统设备驱动程序以初始化以太网控制器以用于引导后的操作之前，建立以太网链路。建立以太网链路和完成以太网控制器的初始化以用于引导后的操作之间的时间段允许以太网链路被使用来在系统中插入恶意程序或者访问存储在系统中的数据。
可以选择用户定义的时间段以在上电复位之后延迟配置以太网链路从而允许足够的时间用于完成以太网控制器的初始化以用于引导后的操作。
将会参考下面讨论的细节来描述发明的各种实施例和方面，并且附图将会说明各种实施例。下列描述和附图是对发明的说明并且不要被解释为限制发明。描述了许多具体细节以提供对本发明的各种实施例的透彻理解。然而，在某些情况下，未描述众所周知的或常规的细节以便提供本发明的实施例的简明扼要的讨论。
在说明书中提及“一个实施例”或“实施例”意味着和实施例一起描述的特定特征、结构或特性可以被包括在发明的至少一个实施例中。在说明书中的各个地方出现的短语“在一个实施例中”不一定全都指相同的实施例。
图1是包括网络接口控制器102的系统100的框图，所述网络接口控制器102用来在上电复位之后延迟启用以太网链路以允许足够的时间用于完成网络接口控制器102的配置以用于引导后的操作。网络接口控制器102包括主机接口电路106、处理器108、非易失性存储器控制器110、媒体访问控制（MAC）层电路112、物理（PHY）层电路114、存储器126和时钟控制器116。
以太网端口包括媒体访问控制层电路112和物理（PHY）层电路114。处理器108响应于上电复位而执行任务，所述任务包括用来初始化以太网端口的媒体访问控制层电路112和物理（PHY）层电路114的任务。
非易失性存储器104包括串行外设接口（SPI）以与网络接口控制器102中的非易失性存储器控制器110通信。非易失性存储器104存储固件122、设备配置参数120和例如媒体访问控制（MAC）层地址的标识符。
存储器126是用来存储固件122、设备配置参数120和标识符的易失性存储器，所述固件122、设备配置参数120和标识符还被存储在非易失性存储器104中。
媒体访问控制层电路112包括多个全双工以太网层端口。在实施例中，可以有四个全双工以太网层端口。媒体访问控制层电路112使用以太网协议。
物理（PHY）层电路114（PHY电路）给多个以太网端口提供集成的PHY接口以直接连接到介质或者到外部PHY。在具有四个全双工以太网MAC端口的实施例中，物理PHY电路114支持八个物理高速串行解串器通道，每以太网层端口两个物理高速串行解串器通道。
外部时钟源118输出具有恒定频率的电信号（CLK_SRC）。外部时钟源118可以是晶体振荡器。
时钟控制器116从外部时钟源118接收CLK_SRC并且使用CLK_SRC来生成具有不同频率的其他时钟以用于由网络接口控制器102中的处理器108、MAC层电路112（MAC电路）和PHY层电路114使用。
主机接口电路106通过总线124被通信耦合到主机接口。在实施例中，主机接口电路106可以包括使用外围组件互连快速（PCIe）协议通过总线124被通信耦合到主机的外围组件互连快速（PCIe）适配器。PCIe标准在www.pcisig.com处可以得到。
电源142给系统100的组件供电。更具体地，电源142通常与系统100中的一个或多个供电电源144通过接口连接以给系统100的组件供电。在一个示例中，供电电源144包括AC到DC（交流到直流）适配器以插入墙壁插座。这样的AC电源可以是可再生能源（例如太阳能）电源142。在一个示例中，电源142包括诸如外部AC到DC转换器的DC电源。在一个示例中，电源142或供电电源144包括无线充电硬件以通过靠近充电场进行充电。在一个示例中，供电电源144可以包括内部电池或者燃料电池源。
系统100被保持在复位状态，同时上电复位信号的状态指示电源142低于正常的操作电压。
图2是用来在上电复位之后延迟配置以太网端口达延迟时间的动态端口启用寄存器200的实施例。
在示出的实施例中，动态端口启用寄存器200具有16位，其中16位中的一位被保留（未使用）。一位（图2中示出的实施例中的位0）被使用来选择启用以太网端口的启用的延迟。当将位0设置为逻辑“0”时默认是不启用以太网端口的启用的延迟。如果将位0设置为逻辑“1”，则选择以太网端口的启用的延迟。
动态端口启用寄存器200的四个位（图2中示出的实施例中的位4:1）被使用来选择用来启用相应的以太网端口的启用的延迟的端口。将相应的四个位中的每个位指派给四个通信端口（端口0、端口1、端口2、端口3）中的一个。例如，如果位4:1是“0001b”，则选择端口中的例如端口0的一个端口，并且如果位4:1是“0101b”，则选择端口中的例如端口0和端口2的两个端口。
动态端口启用寄存器200的十个位（图2中示出的实施例中的位5:14）被使用来选择用来延迟（一个或多个）选择的通信端口的配置的时间（延迟时间）。在一个实施例中，当位5:14是“1111111111b”时，最大延迟时间是1023秒，并且当位5:14是“0000000001b”时，最小延迟时间是1秒。可以选择用来延迟的时间以适应具有可变配置的不同系统。在其他实施例中，最小延迟时间可以是另一个时间单位，例如1微秒、1毫秒或分组传输时间。
一个动态端口启用寄存器200被用在其中端口中的一个或多个端口具有相同的延迟时间的实施例中。在其中端口具有不同的延迟时间的实施例中，每端口指派动态端口启用寄存器200以存储用于端口的延迟时间。
被选择用来延迟以太网链路的配置以允许足够的时间用于完成以太网控制器的初始化以用于引导后的操作的用户定义的时间段可以是安全套件的一部分，所述安全套件可以包括加密、密码操作、认证和资源划分。
被选择用来延迟以太网链路的配置的用户定义的时间段可应用于其他类型的MAC和PHY。
图3是说明在系统100中执行的以在上电复位之后延迟配置NIC 102中的以太网端口从而允许足够的时间用于完成NIC 102的配置以用于引导后的操作的方法的流程图。
在框300处，当检测到电力已经被施加到系统100时，选择链路启用延迟定时器以延迟以太网链路的启用。在上电复位期间在内部锁相环（PLL）锁定之后，链路启用延迟定时器使用由时钟控制器116生成的内部时钟。链路启用延迟定时器可以是时钟控制器116中的硬件定时器或者固件122中的软件定时器。
在框302处，当由上电复位信号的状态检测到电源142不再低于正常的操作范围时，通过非易失性存储器控制器110逐段地将设备配置参数120和固件122从非易失性存储器104加载进存储器126以用于由处理器108使用。
由处理器108读取存储器126中的动态端口启用寄存器200。如果用来选择启用以太网端口的配置的延迟的动态端口启用寄存器200中的位的状态是“启用”（例如，图2中示出的实施例中的位0被设置为逻辑“1”），则处理继续框304。如果不是，则处理继续框310。
在框304处，从动态端口启用寄存器200读取端口号。在具有四个以太网端口的实施例中，可以通过使用四个位来选择一个到四个端口，其中相应的位中的每个位被指派给四个以太网端口中的一个以太网端口。在达到所需的延迟时间之前将不会建立用于（一个或多个）选择的端口的以太网链路。处理继续框306。
在框306处，从动态端口启用寄存器200读取要被用于（一个或多个）选择的端口的延迟时间。
在框308处，利用延迟时间来预先设置链路启用延迟定时器，并且启用（启动）链路启用延迟定时器。处理继续框310。
在框310处，处理器108和主机接口电路106被初始化。处理继续到框312。
在框312处，读取链路启用延迟定时器。如果延迟时间已经期满（完成），则处理继续框314。如果不是，则周期性检查链路启用延迟定时器直到延迟时间已经期满为止并且不启用以太网端口的媒体访问控制层电路112和PHY层电路114两者。PHY层电路114在其被禁用时不通告以太网链路上的PHY能力。媒体访问控制层电路112在其被禁用时不发送或者接收分组。
在框314处，媒体访问控制层电路112和PHY层电路114被初始化并且被配置成配置以太网端口以及建立以太网链路。
图4是云计算系统中的服务器400的实施例的框图，所述服务器400包括网络接口控制器102以在上电复位之后延迟配置以太网链路从而允许足够的时间用于完成NIC 102的配置以用于引导后的操作。
服务器400包括片上系统（SOC或SoC）404，所述片上系统（SOC或SoC）404将处理器、图形、存储器和输入/输出（I/O）控制逻辑组合进一个SoC封装中。I/O适配器416可以包括通过总线444被通信耦合到NIC 102的外围组件互连快速（PCIe）适配器。
SoC 404包括至少一个中央处理单元（CPU）模块408、存储器控制器414和图形处理器单元（GPU）模块410。在其他实施例中，存储器控制器414可以在SoC 404的外部。CPU模块408包括至少一个处理器核402以及2级（L2）高速缓冲存储器406。
尽管未示出，但是处理器核402可在内部包括一个或多个指令/数据高速缓冲存储器（L1高速缓冲存储器）、执行单元、预取缓冲器、指令队列、分支地址计算单元、指令解码器、浮点单元、引退单元等。根据一个实施例，CPU模块408可以对应于诸如由Intel®公司提供的那些的单核或多核通用处理器。在实施例中，SoC 404可以是诸如Intel® Xeon®可扩展处理器（SP）、Intel® Xeon®数据中心（D）SoC或者智能NIC加速器卡格式的独立CPU。
存储器控制器414可以经由存储器总线430被耦合到具有至少一个持久性存储器集成电路的持久性存储器模块428和具有至少一个易失性存储器集成电路的易失性存储器模块426。
非易失性存储器（NVM）设备是即使给设备的电力被中断其状态也是确定的存储器。在一个实施例中，NVM设备可以包括诸如NAND技术的块可寻址存储器设备，或者更具体地，可以包括多阈值级NAND闪速存储器（例如单级单元（“SLC”）、多级单元（“MLC”）、三级单元（“TLC”）、四级单元（“QLC”）、五级单元（PLC）或者别的NAND）。NVM设备还可以包括字节可寻址写入到位三维交叉点存储器设备或者其他字节可寻址写入到位NVM设备（也被称为持久性存储器），诸如单级或多级相变存储器（PCM）或者具有开关的相变存储器（PCMS）、使用硫族化物相变材料（例如硫族化物玻璃）的NVM设备、包括金属氧化物基、氧空位基和导电桥随机存取存储器（CB-RAM）的电阻存储器、纳米线存储器、铁电随机存取存储器（FeRAM、FRAM）、结合忆阻器技术的磁阻随机存取存储器（MRAM）、自旋转移转矩（STT）-MRAM、基于自旋电子磁结存储器的设备、基于磁隧道结（MTJ）的设备、基于DW（畴壁）和SOT（自旋轨道转移）的设备、基于晶闸管的存储器设备、或者以上当中的任何的组合、或者其他存储器。
易失性存储器是如果给设备的电力被中断则其状态（以及因此存储在其中的数据）是不确定的存储器。动态易失性存储器需要刷新存储在设备中的数据以维持状态。动态易失性存储器的一个示例包括DRAM（动态随机存取存储器）或者诸如同步DRAM（SDRAM）的某个变体。如本文中描述的存储器子系统可与许多存储器技术兼容，诸如DDR3（双倍数据速率版本3，由JEDEC（联合电子设备工程委员会）在2007年6月27日最初发布）、DDR4（DDR版本4，由JEDEC在2012年9月最初出版）、DDR5（DDR版本5，在2020年7月最初出版）、LPDDR3（低功率DDR版本3，JESD209-3B，由JEDEC在2013年8月）、LPDDR4（LPDDR版本4，JESD209-4，由JEDEC在2014年8月最初出版）、LPDDR5（LPDDR版本5，JESD209-5A，由JEDEC在2020年1月最初出版）、WIO2（宽输入/输出版本2，JESD229-2，由JEDEC在2014年8月最初出版）、HBM（高带宽存储器，JESD235，由JEDEC在2013年10月最初出版）、HBM2（HBM版本2，JESD235C，由JEDEC在2020年1月最初出版）或HBM3（HBM版本3，当前由JEDEC在讨论中）、或者其他东西或者存储器技术的组合、以及基于这样的规范的派生物或扩展的技术。JEDEC标准在www.jedec.org处可以得到。
图形处理器单元（GPU）模块410可以包括一个或多个GPU核以及可以存储用于GPU核的图形相关数据的GPU高速缓冲存储器。GPU核可以在内部包括一个或多个执行单元以及一个或多个指令和数据高速缓冲存储器。另外，图形处理器单元（GPU）模块410可以包含未在图1中示出的其他图形逻辑单元，诸如一个或多个顶点处理单元、光栅化单元、媒体处理单元和编解码器。
在I/O子系统412内，存在一个或多个I/O适配器416以将在（一个或多个）处理器核402内使用的主机通信协议转换为与特定I/O设备兼容的协议。（一个或多个）I/O适配器416可以被用于转换的协议中的一些协议包括外围组件互连（PCI）-快速（PCIe）；通用串行总线（USB）；串行高级技术附件（SATA）以及电气和电子工程师协会（IEEE）1594“火线”。
（一个或多个）I/O适配器416可以与外部I/O设备424通信，所述外部I/O设备424可以包括例如包括显示器和/或触摸屏显示器440、打印机、小键盘、键盘的（一个或多个）用户接口设备；通信逻辑、有线的和/或无线的；包括硬盘驱动器（“HDD”）、固态驱动器（“SDD”）、可移动存储介质、数字视频光盘（DVD）驱动器、光盘（CD）驱动器、独立磁盘冗余阵列（RAID）、磁带驱动器或其他存储设备的（一个或多个）存储设备。可以使用多种协议中的一种或多种通过一个或多个总线将存储设备通信和/或物理耦合在一起，所述多种协议包括但不限于SAS（串行连接SCSI（小型计算机系统接口））、PCIe（外围组件互连快速）、PCIe（外围组件互连快速）上的NVMe（NVM快速）以及SATA（串行ATA（高级技术附件））。
另外，可以存在有一个或多个无线协议I/O适配器。无线协议的示例尤其还被用在个域网，诸如IEEE 802.15和蓝牙4.0；无线局域网络，诸如基于IEEE 802.11的无线协议；以及蜂窝协议。
如本文中说明的流程图提供了各种过程动作的序列的示例。流程图可以指示要由软件或固件例程执行的操作以及物理操作。在一个实施例中，流程图可以说明可以用硬件和/或软件实现的有限状态机（FSM）的状态。尽管以特定序列或顺序示出，除非另有说明，否则可以修改动作的顺序。因此，说明的实施例应当被理解为只是示例，并且可以以不同顺序来执行过程，以及可以并行执行一些动作。另外，在各种实施例中可以省略一个或多个动作；因此，在每个实施例中并非需要所有的动作。其他过程流程是可能的。
就本文中描述各种操作或功能而言，可以将它们描述或定义为软件代码、指令、配置和/或数据。内容可以是可直接执行的（“对象”或“可执行的”形式）、源代码、或差异代码（“增量”或“补丁”代码）。可以通过具有存储在其上的内容的制品或者通过操作通信接口以经由通信接口发送数据的方法来提供本文中描述的实施例的软件内容。非暂时性机器可读存储介质可以促使机器执行所描述的功能或操作并且包括以可由机器（例如计算设备、电子系统等）访问的形式存储信息的任何机制，诸如可记录/不可记录的介质（例如只读存储器（ROM）、随机存取存储器（RAM）、磁盘存储介质、光存储介质、闪速存储器设备等）。通信接口包括与硬连线的、无线的、光学的等介质中的任何介质通过接口连接以传递到另一个设备的任何机制，诸如存储器总线接口、处理器总线接口、因特网连接、磁盘控制器等。可以通过提供配置参数和/或发送信号来配置通信接口以准备通信接口来提供描述软件内容的数据信号。可以通过发送给通信接口的一个或多个命令或信号来访问通信接口。
本文中描述的各种组件可以是用于执行所描述的操作或功能的部件。本文中描述的每个组件包括软件、硬件或者这些的组合。可以将组件实现为软件模块、硬件模块、专用硬件（例如，诸如Intel® QuickAssist技术的专用硬件、专用集成电路（ASIC）、数字信号处理器（DSP）、诸如现场可编程门阵列（FPGA）的可编程加速等）、嵌入式控制器、硬连线电路等。
除了本文中所描述的之外，还可以对公开的实施例和发明的实现进行各种修改而不会背离它们的范围。
因此，应当在说明性的且非限制性的意义上解释本文中的说明和示例。应当仅参考随后的权利要求来判断发明的范围。
本公开的一些示例实施例如下所述：
实施例1：一种网络接口控制器，包括：
一个或多个PHY；
一个或多个媒体访问控制器，所述媒体访问控制器中的每个媒体访问控制器与所述PHY中的一个PHY相关联；以及
一个或多个非暂时性机器可读存储介质，所述一个或多个非暂时性机器可读存储介质包括存储在其上的多个指令，所述多个指令响应于被执行而促使所述网络接口控制器：
响应于上电复位而初始化具有延迟时间的定时器，所述延迟时间用于所述PHY中的至少一个PHY以在所述上电复位之后延迟所述PHY中的所述至少一个PHY的配置达所述延迟时间；以及
在所述延迟时间已经期满之后，配置所述一个或多个PHY和所述一个或多个媒体访问控制器。
实施例2：如实施例1所述的网络接口控制器，其中在所述延迟时间期间禁用所述一个或多个PHY。
实施例3：如实施例1所述的网络接口控制器，其中所述延迟时间从1秒到1023秒。
实施例4：如实施例1所述的网络接口控制器，其中所述PHY中的每个PHY具有相同的延迟时间。
实施例5：如实施例1所述的网络接口控制器，其中第一延迟时间用于第一PHY并且第二延迟时间用于第二PHY。
实施例6：如实施例1所述的网络接口控制器，其中所述媒体访问控制器使用以太网协议并且媒体访问控制器的数量和PHY的数量是4。
实施例7：如实施例1所述的网络接口控制器，其中所述非暂时性机器可读存储介质是所述网络接口控制器中的存储器并且由所述网络接口控制器中的处理器来执行所述多个指令。
实施例8：一种或多种非暂时性机器可读存储介质，包括存储在其上的多个指令，所述多个指令响应于被执行而促使网络接口控制器：
响应于上电复位而初始化具有延迟时间的定时器，所述延迟时间用于至少一个或多个PHY以在所述上电复位之后延迟所述PHY中的所述至少一个PHY的配置达所述延迟时间；以及
在所述延迟时间已经期满之后，配置所述一个或多个PHY和一个或多个媒体访问控制器。
实施例9：如实施例8所述的一种或多种非暂时性机器可读存储介质，其中在所述延迟时间期间禁用所述一个或多个PHY。
实施例10：如实施例8所述的一种或多种非暂时性机器可读存储介质，其中所述延迟时间从1秒到1023秒。
实施例11：如实施例8所述的一种或多种非暂时性机器可读存储介质，其中所述PHY中的每个PHY具有相同的延迟时间。
实施例12：如实施例8所述的一种或多种非暂时性机器可读存储介质，其中第一延迟时间用于第一PHY并且第二延迟时间用于第二PHY。
实施例13.：如实施例8所述的一种或多种非暂时性机器可读存储介质，其中所述媒体访问控制器使用以太网协议并且媒体访问控制器的数量和PHY的数量是4。
实施例14：如实施例8所述的一种或多种非暂时性机器可读存储介质，其中所述一种或多种非暂时性机器可读存储介质是所述网络接口控制器中的存储器并且由所述网络接口控制器中的处理器来执行所述多个指令。
实施例15：一种系统，包括：
中央处理单元（CPU）模块；以及
网络接口控制器，所述网络接口控制器包括：
一个或多个PHY；
一个或多个媒体访问控制器，每个媒体访问控制器与所述PHY中的一个PHY相关联；以及
一个或多个非暂时性机器可读存储介质，所述一个或多个非暂时性机器可读存储介质包括存储在其上的多个指令，所述多个指令响应于被执行而促使所述网络接口控制器：
响应于上电复位而初始化具有延迟时间的定时器，所述延迟时间用于所述PHY中的至少一个PHY以在所述上电复位之后延迟所述PHY中的所述至少一个PHY的配置达所述延迟时间；以及
在所述延迟时间已经期满之后，配置所述一个或多个PHY和所述一个或多个媒体访问控制器。
实施例16：如实施例15所述的系统，其中在所述延迟时间期间禁用所述一个或多个PHY。
实施例17：如实施例15所述的系统，其中所述延迟时间从1秒到1023秒。
实施例18：如实施例15所述的系统，其中所述PHY中的每个PHY具有相同的延迟时间。
实施例19：如实施例15所述的系统，其中第一延迟时间用于第一PHY并且第二延迟时间用于第二PHY。
实施例20：如实施例15所述的系统，进一步包括：
用来给所述系统供电的供电电源。

Claims (20)

1.一种网络接口控制器，包括：
一个或多个PHY；
一个或多个媒体访问控制器，所述媒体访问控制器中的每个媒体访问控制器与所述PHY中的一个PHY相关联；以及
一个或多个非暂时性机器可读存储介质，所述一个或多个非暂时性机器可读存储介质包括存储在其上的多个指令，所述多个指令响应于被执行而促使所述网络接口控制器：
响应于上电复位而初始化具有延迟时间的定时器，所述延迟时间用于所述PHY中的至少一个PHY以在所述上电复位之后延迟所述PHY中的所述至少一个PHY的配置达所述延迟时间；以及
在所述延迟时间已经期满之后，配置所述一个或多个PHY和所述一个或多个媒体访问控制器。
2.如权利要求1所述的网络接口控制器，其中，在所述延迟时间期间禁用所述一个或多个PHY。
3.如权利要求1所述的网络接口控制器，其中，所述延迟时间从1秒到1023秒。
4.如权利要求1所述的网络接口控制器，其中，所述PHY中的每个PHY具有相同的延迟时间。
5.如权利要求1所述的网络接口控制器，其中，第一延迟时间用于第一PHY并且第二延迟时间用于第二PHY。
6.如权利要求1所述的网络接口控制器，其中，所述媒体访问控制器使用以太网协议并且媒体访问控制器的数量和PHY的数量是4。
7.如权利要求1所述的网络接口控制器，其中，所述非暂时性机器可读存储介质是所述网络接口控制器中的存储器并且由所述网络接口控制器中的处理器来执行所述多个指令。
8.一种或多种非暂时性机器可读存储介质，包括存储在其上的多个指令，所述多个指令响应于被执行而促使网络接口控制器：
响应于上电复位而初始化具有延迟时间的定时器，所述延迟时间用于至少一个或多个PHY以在所述上电复位之后延迟所述PHY中的所述至少一个PHY的配置达所述延迟时间；以及
在所述延迟时间已经期满之后，配置所述一个或多个PHY和一个或多个媒体访问控制器。
9.如权利要求8所述的一种或多种非暂时性机器可读存储介质，其中，在所述延迟时间期间禁用所述一个或多个PHY。
10.如权利要求8所述的一种或多种非暂时性机器可读存储介质，其中，所述延迟时间从1秒到1023秒。
11.如权利要求8所述的一种或多种非暂时性机器可读存储介质，其中，所述PHY中的每个PHY具有相同的延迟时间。
12.如权利要求8所述的一种或多种非暂时性机器可读存储介质，其中，第一延迟时间用于第一PHY并且第二延迟时间用于第二PHY。
13.如权利要求8所述的一种或多种非暂时性机器可读存储介质，其中，所述媒体访问控制器使用以太网协议并且媒体访问控制器的数量和PHY的数量是4。
14.如权利要求8所述的一种或多种非暂时性机器可读存储介质，其中，所述一种或多种非暂时性机器可读存储介质是所述网络接口控制器中的存储器并且由所述网络接口控制器中的处理器来执行所述多个指令。
15.一种系统，包括：
中央处理单元（CPU）模块；以及
网络接口控制器，所述网络接口控制器包括：
一个或多个PHY；
一个或多个媒体访问控制器，每个媒体访问控制器与所述PHY中的一个PHY相关联；以及
一个或多个非暂时性机器可读存储介质，所述一个或多个非暂时性机器可读存储介质包括存储在其上的多个指令，所述多个指令响应于被执行而促使所述网络接口控制器：
响应于上电复位而初始化具有延迟时间的定时器，所述延迟时间用于所述PHY中的至少一个PHY以在所述上电复位之后延迟所述PHY中的所述至少一个PHY的配置达所述延迟时间；以及
在所述延迟时间已经期满之后，配置所述一个或多个PHY和所述一个或多个媒体访问控制器。
16.如权利要求15所述的系统，其中，在所述延迟时间期间禁用所述一个或多个PHY。
17.如权利要求15所述的系统，其中，所述延迟时间从1秒到1023秒。
18.如权利要求15所述的系统，其中，所述PHY中的每个PHY具有相同的延迟时间。
19.如权利要求15所述的系统，其中，第一延迟时间用于第一PHY并且第二延迟时间用于第二PHY。
20.如权利要求15所述的系统，进一步包括：
用来给所述系统供电的供电电源。
CN202211353577.1A 2021-12-01 2022-11-01 在系统上电期间动态禁用以太网端口的方法和装置 Pending CN116204055A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/539437 2021-12-01
US17/539,437 US20220092014A1 (en) 2021-12-01 2021-12-01 Method and apparatus to dynamically disable ethernet ports during system power on

Publications (1)

Publication Number Publication Date
CN116204055A true CN116204055A (zh) 2023-06-02

Family

ID=80740464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211353577.1A Pending CN116204055A (zh) 2021-12-01 2022-11-01 在系统上电期间动态禁用以太网端口的方法和装置

Country Status (3)

Country Link
US (1) US20220092014A1 (zh)
EP (1) EP4191406A1 (zh)
CN (1) CN116204055A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3191910B2 (ja) * 1996-01-23 2001-07-23 キヤノン株式会社 機器制御装置及び方法

Also Published As

Publication number Publication date
US20220092014A1 (en) 2022-03-24
EP4191406A1 (en) 2023-06-07

Similar Documents

Publication Publication Date Title
TWI518686B (zh) 基於追蹤使用統計之產生遠記憶體存取信號的技術
US9076499B2 (en) Refresh rate performance based on in-system weak bit detection
US10163508B2 (en) Supporting multiple memory types in a memory slot
US20190034114A1 (en) Background data refresh using a system timestamp in storage devices
TWI718213B (zh) 彈性dll(延遲鎖定迴路)校準技術
US20160139807A1 (en) Write flow control for memory modules that include or interface with non-compliant memory technologies
TWI637270B (zh) 混合式記憶體驅動器，電腦系統，及用於操作多重模式混合式驅動器之相關方法
EP3314446A1 (en) Internal consecutive row access for long burst length
US9202548B2 (en) Efficient PCMS refresh mechanism
US20190042501A1 (en) Technologies for computational storage via offload kernel extensions
TW201939509A (zh) 記憶體定址方法及相關聯的控制器
JP2022172443A (ja) メモリチップロウハンマー脅威バックプレッシャー信号およびホスト側応答に関する方法および装置
US11341248B2 (en) Method and apparatus to prevent unauthorized operation of an integrated circuit in a computer system
US20220092014A1 (en) Method and apparatus to dynamically disable ethernet ports during system power on
CN116010331A (zh) 到多个定时域的访问
JP2022529873A (ja) マルチモード保護メモリ
EP4020220A1 (en) Utilizing nand buffer for dram-less multilevel cell programming
KR102106588B1 (ko) 반도체 메모리 장치 및 그것을 포함하는 데이터 저장 장치
US11594268B2 (en) Memory device deserializer circuit with a reduced form factor
CN113296688B (zh) 非易失性存储器裸片接口的数据传送速度的动态调整
KR20180000206A (ko) 액티브 제어 회로, 이를 이용하는 내부 전압 생성 회로, 메모리 장치 및 시스템
Mohamed et al. Analyzing the Trade-off Between Different Memory Cores and Controllers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication