CN116195235A - 双向单端发射系统 - Google Patents

双向单端发射系统 Download PDF

Info

Publication number
CN116195235A
CN116195235A CN202180057794.3A CN202180057794A CN116195235A CN 116195235 A CN116195235 A CN 116195235A CN 202180057794 A CN202180057794 A CN 202180057794A CN 116195235 A CN116195235 A CN 116195235A
Authority
CN
China
Prior art keywords
node
coupled
inductor
input terminal
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180057794.3A
Other languages
English (en)
Inventor
H·金
A·拉加歌帕
S·布阿杰尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of CN116195235A publication Critical patent/CN116195235A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0138—Electrical filters or coupling circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Abstract

描述了用于双向单端发射的系统。例如，一种系统可包括：接收器，该接收器具有第一差分输入端子和第二差分输入端子，其中该第一差分输入端子耦接到第一节点并且该第二差分输入端子耦接到第二节点；发射器，该发射器具有耦接到第三节点的输出端子；第一电感器，该第一电感器连接在该第一节点和该第三节点之间；第二电感器，该第二电感器连接在该第二节点和该第三节点之间；以及分流电阻器，该分流电阻器连接在该第三节点和接地节点之间。

Description

双向单端发射系统
技术领域
本公开涉及双向单端发射系统。
背景技术
常规的CoaXPress(CXP)接口可包括在收发器前端处的昂贵的外部现成的PHY。例如，一些同轴供电系统使用具有外部电缆驱动器/均衡器的专用集成电路(ASIC)来实现CXP接口。如本文所用，CXP是指用于通过同轴电缆进行通信的CoaXPress标准。
发明内容
本文所公开的是双向单端发射系统的具体实施。
在第一方面，本说明书中所描述的主题可体现在系统中，这些系统包括：接收器，该接收器具有第一差分输入端子和第二差分输入端子，其中该第一差分输入端子耦接到第一节点并且该第二差分输入端子耦接到第二节点；发射器，该发射器具有耦接到第三节点的输出端子；第一电感器，该第一电感器连接在该第一节点和该第三节点之间；第二电感器，该第二电感器连接在该第二节点和该第三节点之间；以及分流电阻器，该分流电阻器连接在该第三节点和接地节点之间。
在第二方面，本说明书中所描述的主题可体现在系统中，这些系统包括：发射器，该发射器具有第一差分输出端子和第二差分输出端子，其中该第一差分输出端子耦接到第一节点并且该第二差分输出端子耦接到第二节点；接收器，该接收器具有耦接到第三节点的输入端子；以及电感器和电阻器，该电感器和该电阻器串联连接在该第一节点和该第三节点之间。
在第三方面，本说明书中所描述的主题可体现在系统中，这些系统包括：同轴电缆，该同轴电缆包括内导体和外导体；第一接收器，该第一接收器具有第一差分输入端子和第二差分输入端子，其中该第一差分输入端子耦接到第一节点，该第一节点耦接到该内导体，并且该第二差分输入端子耦接到第二节点；第一发射器，该第一发射器具有第一差分输出端子和第二差分输出端子，其中该第一差分输出端子耦接到第三节点，该第三节点耦接到该内导体，并且该第二差分输出端子耦接到第四节点；第二发射器，该第二发射器具有耦接到第五节点的输出端子；第一电感器，该第一电感器连接在该第一节点和该第五节点之间；第二电感器，该第二电感器连接在该第二节点和该第五节点之间；第一电阻器，该第一电阻器连接在该第五节点和接地节点之间；第二接收器，该第二接收器具有耦接到第六节点的输入端子；以及第三电感器和第二电阻器，该第三电感器和该第二电阻器串联连接在该第三节点和该第六节点之间。
在第四方面，本说明书中所描述的主题可体现在系统中，这些系统包括：第一电感器，该第一电感器具有在1微亨的百分之二十内的电感和小于十分之一皮法拉的电容；第二电感器，该第二电感器具有在2.2微亨的百分之二十内的电感和小于一半皮法拉的电容，其中该第二电感器与该第一电感器串联连接；以及第三电感器，该第三电感器具有在4.7微亨的百分之二十内的电感和小于2皮法拉的电容，其中该第三电感器与该第二电感器串联连接。
在第五方面，本说明书中所描述的主题可体现在系统中，这些系统包括：发射线；第一电感器，该第一电感器具有在1微亨的百分之二十内的电感和小于十分之一皮法拉的电容，其中该第一电感器连接到该发射线；第二电感器，其中该第二电感器与该第一电感器串联连接；第三电感器，其中该第三电感器与该第二电感器串联连接；以及功率源，该功率源连接到该第三电感器。
在第六方面，本说明书中所描述的主题可体现在系统中，这些系统包括：同轴电缆，该同轴电缆包括内导体和外导体；第一接收器，该第一接收器具有第一差分输入端子和第二差分输入端子，其中该第一差分输入端子耦接到第一节点，该第一节点耦接到该内导体，并且该第二差分输入端子耦接到第二节点；第一发射器，该第一发射器具有第一差分输出端子和第二差分输出端子，其中该第一差分输出端子耦接到第三节点，该第三节点耦接到该内导体，并且该第二差分输出端子耦接到第四节点；第二发射器，该第二发射器具有耦接到第五节点的输出端子；第一电感器，该第一电感器连接在该第一节点和该第五节点之间；第二电感器，该第二电感器连接在该第二节点和该第五节点之间；第一电阻器，该第一电阻器连接在该第五节点和接地节点之间；第二接收器，该第二接收器具有耦接到第六节点的输入端子；第三电感器和第二电阻器，该第三电感器和该第二电阻器串联连接在该第三节点和该第六节点之间；以及三个电感器，该三个电感器串联连接在该内导体和同轴供电直流注入器之间。
在第七方面本说明书中所描述的主题可体现在系统中，这些系统包括：同轴供电直流注入器；同轴连接器；第一电感器，该第一电感器具有在1微亨的百分之二十内的电感和小于十分之一皮法拉的电容；第二电感器，该第二电感器具有在2.2微亨的百分之二十内的电感和小于一半皮法拉的电容；以及第三电感器，该第三电感器具有在4.7微亨的百分之二十内的电感和小于2皮法拉的电容，其中该第一电感器、该第二电感器和该第三电感器串联连接在该同轴供电直流注入器和该同轴连接器的导体之间，该同轴连接器的该导体连接到该第一电感器并且该同轴供电直流注入器连接到该第三电感器。
附图说明
本文所描述的是用于双向单端发射的系统和方法。
在阅读本公开时通过结合附图对以下具体实施方式得以最佳理解。应当强调的是，根据惯例，附图的各种特征部不是成比例的。相反，为了清楚起见，各种特征部的尺寸被任意扩大或缩小。
图1是用于双向单端发射的系统的示例的框图。
图2是包括低速注入电路的系统的示例的电路图。
图3是包括低速提取电路的系统的示例的电路图。
图4是用于双向单端发射的系统的示例的电路图。
图5是在不同水平的基线漂移失真下的低速电压信号的示例的曲线图。
图6是包括用于将同轴供电功率源连接到同轴电缆的无源件的系统的示例的电路图以及示例性部件的图式。
图7是包括用于将功率源连接到发射线的无源件的系统的示例的电路图。
图8是包括用于将功率源连接到发射线的无源件的系统的示例的阻抗的曲线图。
图9是包括用于将功率源连接到发射线的无源件的系统的示例的图示。
具体实施方式
本文所描述的是用于双向单端发射的系统和方法。这些系统可提供双向单端同轴供电链路(BSPL)。例如，这些系统和方法可用于提供CoaXPress(CXP)接口。这些系统可使用实现标准CXP协议以用于通过同轴电缆在设备之间进行通信的软件。在一些具体实施中，BSPL计算侧接口可与现成的CXP传感器兼容。一些系统的硬件具体实施可在低速注入电路、低速提取电路、高通滤波器和放大器中使用相对不太昂贵的外部无源部件，而不是昂贵的现成的PHY解决方案。
专用滤波电感器可用于同轴供电应用以支持2安培的电流。例如，电感器特征可被选择成使得组合阻抗(Ztotal)在目标频率范围(例如，从Fmin到Fmax)中高于目标阻抗。高组合电感器阻抗(Ztotal)可帮助保持发射线上的高速信号完整性。组合阻抗可由单个电感器阻抗(例如，包括电感和寄生电容)和印刷电路板(PCB)寄生电容确定。在一些具体实施中，具有在1微亨的百分之二十内的电感和小于十分之一皮法拉的电容的第一电感器包括在将功率源耦接到发射线的滤波器中。第一电感器可连接到系统的发射线。
本文所描述的系统和方法的一些具体实施可提供优点，诸如利用基线漂移校正实现更好的低速上行链路信号完整性，利用上行链路接收器处降低的最坏情况耦接噪声实现更好的低速上行链路信号完整性和/或利用通过在下行链路接收器处使用高通滤波器实现的噪声耦接降低实现更好的高速下行链路信号完整性。
图1是用于双向单端发射的系统100的示例的框图。系统100包括经由同轴电缆110连接的传感器设备102和计算设备104。同轴电缆110附接到传感器设备102的同轴连接器112和计算设备104的同轴连接器114。系统100包括计算设备104中的同轴供电直流注入器120和传感器设备102中的同轴供电直流提取器122。同轴供电直流提取器122和同轴供电直流注入器120经由无源件124和126耦接到同轴电缆110的导体。系统100包括传感器设备102中的传感器130以及计算设备104中的片上系统(SOC)132，该SOC被配置为控制并处理来自传感器130的传感器数据。系统100包括传感器设备102中的高速发射器140，该高速发射器被配置为经由同轴电缆110将数据发射到计算设备104中的高速接收器142。系统100包括计算设备104中的低速发射器144，该低速发射器被配置为经由同轴电缆110将数据发射到传感器设备102中的低速接收器146。在计算设备104中，低速发射器144经由低速注入电路150耦接到通信信道，而高速接收器142经由高通滤波器160耦接到通信信道。在传感器设备102中，低速接收器146经由低速提取电路170和放大器180耦接到通信信道。
系统100包括具有内导体和外导体的同轴电缆110。同轴电缆110连接在传感器设备102和计算设备104之间。例如，同轴电缆110可具有50欧姆的特性阻抗。同轴电缆110在这些设备的相应同轴连接器112和114处连接到这些设备。例如，同轴连接器112和同轴连接器114可以是HFM连接器或与同轴电缆110阻抗匹配的任何同轴电缆连接器。同轴电缆110的内导体可耦接到计算设备104中的第一节点152以及传感器设备102中的第三节点172。
系统100包括耦接到第一节点152的同轴供电直流注入器120。同轴供电直流注入器120可将可流动通过同轴电缆110的电流(例如，0.9安培或2安培直流)供应到由该供应电流供电的传感器设备102。同轴供电直流注入器120经由无源件126和DC阻断器127耦接到第一节点152。例如，无源件126可以是8微亨电感器。
系统100包括耦接到第三节点172的同轴供电直流提取器122。同轴供电直流提取器122可从向传感器设备102供应功率的计算设备104汲取可流动通过同轴电缆110的电流(例如，0.9安培、1.5安培或2安培直流)。同轴供电直流提取器122经由无源件124和DC阻断器125耦接到第三节点172。例如，无源件124可以是8微亨电感器。
系统100包括具有第一差分输出端子和第二差分输出端子的高速发射器140。第一差分输出端子耦接到第三节点172，并且第二差分输出端子耦接到第四节点174。例如，高速发射器140可被配置为跨第一差分输出端子和第二差分输出端子发射差分信号，诸如低电压差分信令(LVDS)。在一些具体实施中，高速发射器140被配置为发射具有约1伏的电压摆动电平的差分信号。在一些具体实施中，高速发射器140被配置为发射可支持高达10吉比特/秒或12.5吉比特/秒的数据速率的CoaXPress高速下行链路信号。例如，高速发射器140可读取用于经由本地接口(例如，LVDS/移动工业处理器接口(MIPI)/显示端口(DP)接口)从传感器130(例如，图像传感器、雷达传感器、激光雷达传感器或另一类型的传感器)发射的数据(例如，图像数据或其他传感器数据)。
系统100包括具有第一差分输入端子162和第二差分输入端子164的高速接收器142。第一差分输入端子162耦接到第一节点152并且第二差分输入端子164耦接到第二节点154。例如，高速接收器142可被配置为接收出现在第一差分输入端子162和第二差分输入端子164之间的差分信号，诸如低电压差分信令(LVDS)。在一些具体实施中，高速接收器142被配置为接收具有约1伏的电压摆动电平的差分信号。在一些具体实施中，高速接收器142被配置为接收可支持高达10吉比特/秒或12.5吉比特/秒的数据速率的CoaXPress高速下行链路信号。例如，高速接收器142可继而经由串行总线接口(例如，外围部件快速互连(PCIe)第4代总线)将所接收的数据(例如，图像数据或其他传感器数据)传递到片上系统132。
系统100包括具有耦接到第五节点的输出端子166的低速发射器144。例如，低速发射器144可使用低电压互补金属氧化物半导体(LVCMOS)在输出端子166处生成信号。例如，高速接收器142可被配置为与低速发射器144相比在更高载波频率下操作。在一些具体实施中，低速发射器144被配置为发射可支持42兆比特/秒的数据速率的CoaXPress低速上行链路信号。例如，上行链路可用于经由同轴电缆110连接的传感器设备102的传感器(例如，相机)控制、触发和固件更新。例如，低速发射器144可读取用于经由串行总线接口(例如，外围部件快速互连(PCIe)第4代总线)从片上系统132发射的数据(例如，控制数据、固件、或触发数据)。在一些具体实施中，低速发射器144和高速接收器142在计算设备104中的单一专用集成电路(ASIC)中实现。
系统100包括具有耦接到第六节点176的输入端子182的低速接收器146。系统包括将第六节点176耦接到输入端子182的放大器180。例如，低速接收器146可使用短截线串行端接逻辑(SSTL)在输入端子182处接收信号。在一些具体实施中，低速接收器146被配置为接收可支持42兆比特/秒的数据速率的CoaXPress低速上行链路信号。例如，上行链路可用于传感器设备102的传感器(例如，相机)控制、触发和固件更新。例如，低速接收器146可继而经由本地接口(例如，LVDS/移动工业处理器接口(MIPI)/显示端口(DP)接口)将所接收的数据(例如，控制数据、固件或触发数据)传递到传感器130。在一些具体实施中，低速接收器146和高速发射器140在传感器设备102中的单一专用集成电路(ASIC)中实现。
例如，高速发射器140和高速接收器142可被配置为与低速发射器144和低速接收器146相比在更高载波频率下操作。在一些具体实施中，高速发射器140和高速接收器142被配置为传送CoaXPress高速下行链路信号，并且低速发射器144和低速接收器146被配置为发射CoaXPress低速上行链路信号
系统100包括低速注入电路150，该低速注入电路将低速发射器144的输出端子166耦接到第一节点152和第二节点154，以使得通过同轴电缆110发射低速信号能够与由高速接收器142接收高速信号和由同轴供电直流注入器120供应功率同时进行。在一些具体实施中，低速注入电路150的电气参数可被选取成校正或减轻主要由同轴供电直流注入器120和/或其无源件126造成的基线漂移。例如，低速注入电路150可以是图2的低速注入电路240。低速注入电路150的电气参数可导致足够长的RL时间常数(例如，1200纳秒)以减轻因基线漂移造成的低速信号的信号完整性退化。
系统100包括高通滤波器160，该高通滤波器将第一差分输入端子162耦接到第一节点152并且将第二差分输入端子164耦接到第二节点154。差分对之间的不对称性可在高速接收器142处生成低速噪声，该低速噪声可从低速发射器144传播到高速接收器142。例如，不对称性可由“电缆对50欧姆”阻抗失配、无源件126和/或计算设备104的电路中的部件容差造成。高通滤波器160可滤除该低速噪声耦接，从而导致更好的高速信号完整性。例如，高通滤波器160可以是图2的高通滤波器230。
系统100包括将信号从第三节点172耦接到第六节点176的低速提取电路170。在一些具体实施中，第四节点174与第六节点176隔离。低速提取电路170可具有不平衡结构，该不平衡结构与平衡拓扑相比可提供更好的低速信号完整性。例如，低速提取电路170可以是图3的低速提取电路340。
图2是包括低速注入电路240的系统200的示例的电路图。系统200包括电缆连接器，该电缆连接器具有耦接到第一节点204和第二节点206的第一导体202，该第二节点经由终端电阻器208耦接到接地节点。系统200包括：同轴供电直流注入器210，该同轴供电直流注入器耦接到第一节点204；接收器的第一差分输入端子220和第二差分输入端子222；发射器的输出端子224；第一电容器232，该第一电容器连接在第一差分输入端子220和第一节点204之间；第二电容器234，该第二电容器连接在第二差分输入端子222和第二节点206之间；以及低速注入电路240，该低速注入电路将输出端子224耦接到第一节点204和第二节点206。低速注入电路240包括第三节点250，该第三节点耦接到输出端子224；第一电感器260，该第一电感器连接在第一节点204和第三节点250之间；第二电感器262，该第二电感器连接在第二节点206和第三节点250之间；分流电阻器270，该分流电阻器连接在第三节点250和接地节点之间；以及输出电容器280，该输出电容器连接在第三节点250和接地节点之间。例如，低速注入电路240可用于将来自发射器的低速信号注入到电缆连接器的第一导体202上，而高速信号由接收器接收。
系统200包括具有第一差分输入端子220和第二差分输入端子222的接收器(例如，高速接收器142)。第一差分输入端子220耦接到第一节点204并且第二差分输入端子222耦接到第二节点206。例如，接收器可被配置为接收出现在第一差分输入端子220和第二差分输入端子222之间的差分信号，诸如低电压差分信令(LVDS)。在一些具体实施中，接收器被配置为接收具有约1伏的电压摆动电平的差分信号。在一些具体实施中，接收器被配置为接收可支持高达10吉比特/秒或12.5吉比特/秒的数据速率的CoaXPress高速下行链路信号。
系统200可包括高通滤波器230，该高通滤波器将第一差分输入端子220耦接到第一节点204并且将第二差分输入端子222耦接到第二节点206。在该示例中，高通滤波器230包括：第一电容器232，该第一电容器连接在第一差分输入端子220和第一节点204之间；以及第二电容器234，该第二电容器连接在第二差分输入端子222和第二节点206之间。例如，第一电容器232可以是33皮法拉电容器。例如，第二电容器234可以是33皮法拉电容器。
系统200包括同轴电缆连接器，该同轴电缆连接器具有耦接到第一节点204的第一导体202。在该示例中，第一导体202经由第一DC阻断电容器215耦接到第一节点204。例如，当连接到同轴电缆时，第一导体202可连接到同轴电缆的内导体。同轴电缆连接器还包括连接到接地节点的终端电阻器208(例如，50欧姆)。例如，同轴电缆连接器可以是HFM连接器或与要使用的同轴电缆阻抗匹配的任何同轴电缆连接器。
系统200包括DC阻断器214。该DC阻断器214可用于将高速接收器、低速发射器和LSI电路与来自同轴供电直流注入器210的高DC电流(例如，2安培)隔离。DC阻断器214包括连接在同轴电缆连接器的第一导体202和第一节点204之间的第一DC阻断电容器215(例如，100纳法拉电容器)，以及连接在终端电阻器208和第二节点206之间的第二DC阻断电容器216(例如，100纳法拉电容器)。DC阻断器214的这两个电容器可在节点204和节点206之间平衡。
系统200包括耦接到第一节点204的同轴供电直流注入器210。同轴供电直流注入器210可将可流动通过连接到同轴电缆连接器的同轴电缆的电流(例如，2A直流)供应到由该供应电流供电的传感器设备(例如，传感器设备102)。同轴供电直流注入器210经由功率电感器212和DC阻断电容器215耦接到第一节点204。例如，功率电感器212可以是8微亨电感器。
系统200包括具有耦接到第三节点250的输出端子224的发射器。在该示例中，输出端子224连接到第三节点250。例如，接收器可被配置为与发射器相比在更高载波频率下操作。在一些具体实施中，发射器被配置为发射可支持42兆比特/秒的数据速率的CoaXPress低速上行链路信号。例如，上行链路可用于经由同轴电缆连接的传感器设备的传感器(例如，相机)控制、触发和固件更新。
发射器的输出端子224经由低速注入电路240耦接到第一节点204和第二节点206，以使得通过附接到同轴电缆连接器的同轴电缆发射低速信号能够与由接收器接收高速信号和由同轴供电直流注入器210供应功率同时进行。低速注入电路240包括：第一电感器260，该第一电感器连接在第一节点204和第三节点250之间；第二电感器262，该第二电感器连接在第二节点206和第三节点250之间；分流电阻器270，该分流电阻器连接在第三节点250和接地节点之间；以及输出电容器280，该输出电容器连接在第三节点250和接地节点之间。低速注入电路240的电气参数可被选取成校正或减轻主要由功率电感器212造成的基线漂移。例如，第一电感器260和第二电感器262可以是700纳亨电感器。例如，分流电阻器270可以是4欧姆电阻器。例如，输出电容器280可以是100皮法拉电容器。低速注入电路240的电气参数可导致足够长的RL时间常数(例如，1200纳秒)以减轻因基线漂移造成的低速信号的信号完整性退化。例如，基线漂移可被减轻，如图5所示。基线漂移校正可改善低速上行链路眼裕量。
图3是包括低速提取电路的系统300的示例的电路图。系统300包括同轴供电系统302，该同轴供电系统包括同轴电缆和位于同轴电缆末端处的终端电阻器304和306。系统300包括高速发射器310、高速接收器312、低速发射器314以及低速接收器316，它们被共同配置为经由同轴电缆在两个方向上传送数据。系统300包括：高通滤波器330，该高通滤波器将高速接收器312的差分输入端子耦接到同轴供电系统302；低速提取电路340和放大器350，该低速提取电路和放大器串联连接在同轴供电系统302和低速接收器316之间；以及低速注入电路360，该低速注入电路将低速发射器314耦接到同轴供电系统302。
系统300包括同轴供电系统302，该同轴供电系统包括具有终端电阻器304和终端电阻器306的同轴电缆，这些终端电阻器位于同轴电缆的末端处从而耦接到接地端子。终端电阻器304和终端电阻器306可与同轴供电系统302的同轴电缆阻抗匹配。例如，同轴供电系统302可包括同轴电缆110、同轴连接器112、同轴连接器114、同轴供电注入器120以及同轴供电直流提取器122。
系统300包括具有第一差分输出端子和第二差分输出端子的高速发射器310。第一差分输出端子耦接到第一节点320，并且第二差分输出端子耦接到第二节点322。高速发射器310可被配置为通过同轴供电系统302发射信号。例如，同轴供电系统302可包括具有耦接到第一节点320的第一导体的同轴电缆连接器(例如，同轴电缆连接器112)。在一些具体实施中，同轴供电系统302可包括耦接到第一节点320的同轴供电直流提取器(例如，同轴供电直流提取器122)。例如，高速发射器310可被配置为跨第一差分输出端子和第二差分输出端子发射差分信号，诸如低电压差分信令(LVDS)。在一些具体实施中，高速发射器310被配置为发射具有约1伏的电压摆动电平的差分信号。在一些具体实施中，高速发射器310被配置为发射可支持高达10吉比特/秒或12.5吉比特/秒的数据速率的CoaXPress高速下行链路信号。例如，高速发射器310可以是图1的高速发射器140。
系统300包括具有耦接到第三节点342的输入端子的低速接收器316。例如，高速发射器310可被配置为与低速接收器316相比在更高载波频率下操作。系统包括将第三节点342耦接到低速接收器316的输入端子的放大器350。例如，放大器350可包括运算放大器。例如，低速接收器316可使用短截线串行端接逻辑(SSTL)在输入端子处接收信号。在一些具体实施中，低速接收器316被配置为接收可支持42兆比特/秒的数据速率的CoaXPress低速上行链路信号。例如，低速接收器316可以是图1的低速接收器146。
系统300包括串联连接在第一节点320和第三节点342之间的电感器344和电阻器346。电感器344和电阻器346是被配置为将信号从差分对(320和322)的第一节点320耦接到低速接收器316的低速提取电路340的部件。例如，第二节点322可与第三节点342隔离。低速提取电路340可提供优于常规同轴供电端子拓扑的优点。例如，与具有到高速发射器310所使用的差分对(320和322)的两个节点的平衡连接的另选拓扑相比，具有不平衡结构的低速提取电路340可具有更好的低速信号完整性。平衡拓扑可遭受从高速发射器到低速放大器输入端的由部件容差造成的显著噪声耦接。低速提取电路340的不平衡结构可对高速噪声耦接提供更大抗扰性(例如，最坏情况噪声耦接可从100mV减小到25mV)。包括电感器344可提供低通滤波以进一步减少来自高速发射器310的噪声耦接。例如，电感器344可以是900纳亨电感器。例如，电阻器346可以是280欧姆电阻器。
系统300包括具有第一差分输入端子和第二差分输入端子的高速接收器312。第一差分输入端子耦接到第四节点324并且第二差分输入端子耦接到第五节点326。高速接收器312可被配置为接收由高速发射器310通过同轴供电系统302发射的信号。例如，高速接收器312可被配置为接收出现在第一差分输入端子和第二差分输入端子之间的差分信号，诸如低电压差分信令(LVDS)。在一些具体实施中，高速接收器312被配置为接收具有约1伏的电压摆动电平的差分信号。在一些具体实施中，高速接收器312被配置为接收可支持高达10吉比特/秒或12.5吉比特/秒的数据速率的CoaXPress高速下行链路信号。
系统300包括高通滤波器330，该高通滤波器将第一差分输入端子耦接到第四节点324并且将第二差分输入端子耦接到第五节点326。在该示例中，高通滤波器330包括：第一电容器332，该第一电容器连接在第一差分输入端子和第四节点324之间；以及第二电容器334，该第二电容器连接在第二差分输入端子和第五节点326之间。
系统300包括具有耦接到第六节点370的输出端子的低速发射器314。例如，低速发射器314可使用低压互补金属氧化物半导体(LVCMOS)在输出端子处生成信号。例如，高速接收器312可被配置为与低速发射器314相比在更高载波频率下操作。在一些具体实施中，低速发射器314被配置为发射可支持42兆比特/秒的数据速率的CoaXPress低速上行链路信号。例如，上行链路可用于经由同轴供电系统302连接的传感器设备(例如，传感器设备102)的传感器(例如，相机)控制、触发和固件更新。
低速发射器314的输出端子经由低速注入电路360耦接到第四节点324和第五节点326，以使得通过同轴供电系统302发射低速信号能够与由高速接收器312接收高速信号和由同轴供电302供应功率同时进行。低速注入电路360包括：第二电感器362，该第二电感器与第二电阻器366串联连接在第四节点324和第六节点370之间；以及第三电感器364，该第三电感器与第三电阻器368串联连接在第五节点326和第六节点370之间。低速注入电路360可使用相对于差分对(324和326)的平衡结构。例如，第二电感器362和第三电感器364可以是590纳亨电感器。例如，第二电阻器366和第三电阻器368可以是348欧姆电阻器。低速注入电路360的电气参数可导致相对短的RL时间常数(例如，120纳秒)，该相对短的RL时间常数可使得低速注入电路360与图2的低速注入电路240相比更容易受到基线漂移的影响。
差分对(324和326)之间的不对称性可在高速接收器312处生成低速噪声，该低速噪声可从低速发射器314传播到高速接收器312。例如，不对称性可由同轴供电系统302中的阻抗失配和/或低速注入电路360的电路中的部件容差造成。高通滤波器330可滤除该低速噪声耦接，从而导致更好的高速信号完整性。
图4是用于双向单端发射的系统400的示例的电路图。系统400包括经由同轴电缆410连接的传感器设备402和计算设备404。同轴电缆410附接到传感器设备402的同轴连接器412和计算设备404的同轴连接器414。系统400包括计算设备404中的同轴供电直流注入器420和传感器设备402中的同轴供电直流提取器422。同轴供电直流提取器422和同轴供电直流注入器420经由无源件424和426耦接到同轴电缆410的导体。系统400包括传感器设备402中的传感器430以及计算设备404中的片上系统(SOC)432，该SOC被配置为控制并处理来自传感器430的传感器数据。系统400包括传感器设备402中的高速发射器440，该高速发射器被配置为经由同轴电缆410将数据发射到计算设备404中的高速接收器442。系统400包括计算设备404中的低速发射器444，该低速发射器被配置为经由同轴电缆410将数据发射到传感器设备402中的低速接收器446。在计算设备404中，低速发射器444经由包括第一电感器450、第二电感器451和第一电阻器453的低速注入电路耦接到通信信道，而高速接收器442经由包括第一电容器460和第二电容器461的高通滤波器耦接到通信信道。在传感器设备402中，低速接收器446经由包括第三电感器470和第二电阻器471的低速提取电路和放大器480耦接到通信信道。系统400可提供优于常规同轴供电端子拓扑的优点。例如，由于利用低速注入电路实现的基线漂移校正，系统400可提供更好的低速上行链路信号完整性。例如，由于利用高通滤波器实现的噪声耦接减少，系统400可提供更好的高速下行链路信号完整性。
系统400包括具有内导体和外导体的同轴电缆410。该同轴电缆410连接在传感器设备402和计算设备404之间。例如，同轴电缆410可具有50欧姆的特性阻抗。同轴电缆410在这些设备的相应同轴连接器412和414处连接到这些设备。例如，同轴连接器412和同轴连接器414可以是HFM连接器或与同轴电缆410阻抗匹配的任何同轴电缆连接器。同轴电缆410的内导体可耦接到计算设备404中的第一节点452以及传感器设备402中的第三节点472。
系统400包括耦接到第一节点452的同轴供电直流注入器420。同轴供电直流注入器420可将流动通过同轴电缆410的电流(例如，0.9安培或2安培直流)供应到由该供应电流供电的传感器设备402。同轴供电直流注入器420经由无源件426、DC阻断器421和ESD二极管423耦接到第一节点452。例如，无源件426可以是8微亨电感器。
系统400包括耦接到第三节点472的同轴供电直流提取器422。该同轴供电直流提取器422可从向传感器设备402供应功率的计算设备404汲取可流动通过同轴电缆410的电流(例如0.9安培或2安培直流)。同轴供电直流提取器422经由无源件424、DC阻断器425和ESD二极管427耦接到第三节点472。例如，无源件424可以是8微亨电感器。
系统400包括具有第一差分输出端子和第二差分输出端子的高速发射器440。第一差分输出端子耦接到第三节点472，并且第二差分输出端子耦接到第四节点474。例如，高速发射器440可被配置为跨第一差分输出端子和第二差分输出端子发射差分信号，诸如低电压差分信令(LVDS)。在一些具体实施中，高速发射器440被配置为发射具有约1伏的电压摆动电平的差分信号。在一些具体实施中，高速发射器440被配置为发射可支持高达10吉比特/秒或12.5吉比特/秒的数据速率的CoaXPress高速下行链路信号。例如，高速发射器440可读取经由本地接口(例如，LVDS/移动工业处理器接口(MIPI)/显示端口(DP)接口)从传感器430(例如，图像传感器或另一类型的传感器)发射的数据(例如，图像数据或其他传感器数据)。
系统400包括具有第一差分输入端子462和第二差分输入端子464的高速接收器442。第一差分输入端子462耦接到第一节点452并且第二差分输入端子464耦接到第二节点454。例如，高速接收器442可被配置为接收出现在第一差分输入端子462和第二差分输入端子464之间的差分信号，诸如低电压差分信令(LVDS)。在一些具体实施中，高速接收器442被配置为接收具有约1伏的电压摆动电平的差分信号。在一些具体实施中，高速接收器442被配置为接收可支持高达10吉比特/秒或12.5吉比特/秒的数据速率的CoaXPress高速下行链路信号。例如，高速接收器442可继而经由串行总线接口(例如，外围部件快速互连(PCIe)第4代总线)将所接收的数据(例如，图像数据或其他传感器数据)传递给片上系统432。
系统400包括具有耦接到第五节点456的输出端子466的低速发射器444。例如，低速发射器444可使用低电压互补金属氧化物半导体(LVCMOS)在输出端子466处生成信号。例如，高速接收器442可被配置为与低速发射器444相比在更高载波频率下操作。在一些具体实施中，低速发射器444被配置为发射可支持42兆比特/秒的数据速率的CoaXPress低速上行链路信号。例如，上行链路可用于经由同轴电缆410连接的传感器设备402的传感器(例如，相机)控制、触发和固件更新。例如，低速发射器444可读取经由串行总线接口(例如，外围部件快速互连(PCIe)第4代总线)从片上系统432发射的数据(例如，控制数据、固件或触发数据)。
系统400包括具有耦接到第六节点476的输入端子482的低速接收器446。系统包括将第六节点476耦接到输入端子482的放大器480(例如，包括运算放大器)。例如，低速接收器446可使用短截线串行端接逻辑(SSTL)在输入端子482处接收信号。在一些具体实施中，低速接收器446被配置为接收可支持每秒42兆比特的数据速率的CoaXPress低速上行链路信号。例如，上行链路可用于传感器设备402的传感器(例如，相机)控制、触发和固件更新。例如，低速接收器446可继而经由本地接口(例如，LVDS/移动工业处理器接口(MIPI)/显示端口(DP)接口)将所接收的数据(例如，控制数据、固件或触发数据)传递到传感器430。
例如，高速发射器440和高速接收器442可被配置为与低速发射器444和低速接收器446相比在更高载波频率下操作。在一些具体实施中，高速发射器440和高速接收器442被配置为传送CoaXPress高速下行链路信号，并且低速发射器444和低速接收器446被配置为发射CoaXPress低速上行链路信号。
系统400包括低速注入电路，该低速注入电路将低速发射器444的输出端子466耦接到第一节点452和第二节点454，以使得通过同轴电缆410发射低速信号能够与由高速接收器442接收高速信号和由同轴供电直流注入器420供应功率同时进行。低速注入电路包括第一电感器450，该第一电感器连接在第一节点452和第五节点456之间；第二电感器451，该第二电感器连接在第二节点454和第五节点456之间；以及第一电阻器453，该第一电阻器连接在第五节点456和接地节点之间。低速注入电路还包括第三电容器455，该第三电容器连接在第五节点456和接地节点之间。在一些具体实施中，低速注入电路的电气参数可被选取成校正或减轻主要由同轴供电直流注入器420和/或其无源件426造成的基线漂移。例如，第一电感器450和第二电感器451可以是700纳亨电感器。例如，第一电阻器453可以是4欧姆电阻器。例如，第三电容器455可以是100皮法拉电容器。低速注入电路的电气参数可导致足够长的RL时间常数(例如，1200纳秒)以减轻因基线漂移造成的低速信号的信号完整性退化。
系统400包括高通滤波器，该高通滤波器将第一差分输入端子462耦接到第一节点452并且将第二差分输入端子464耦接到第二节点454。高通滤波器包括：第一电容器460，该第一电容器连接在第一差分输入端子462和第一节点452之间；以及第二电容器461，该第二电容器连接在第二差分输入端子464和第二节点454之间。例如，第一电容器460和第二电容器461可以是33皮法拉电容器。差分对之间的不对称性可在高速接收器442处生成低速噪声，该低速噪声可从低速发射器444传播到高速接收器442。例如，不对称性可由“电缆对50欧姆”阻抗失配、无源件426和/或计算设备404的电路中的部件容差造成。高通滤波器可滤除该低速噪声耦接，从而导致更好的高速信号完整性。
系统400包括将信号从第三节点472耦接到第六节点476的低速提取电路。低速提取电路包括串联连接在第三节点472和第六节点476之间的第三电感器470和第二电阻器471。例如，第三电感器470可以是900纳亨电感器。例如，第二电阻器471可以是280欧姆电阻器。低速提取电路可具有不平衡结构，该不平衡结构与平衡拓扑相比可提供更好的低速信号完整性。在一些具体实施中，第四节点474与第六节点476隔离。
图5是在不同水平的基线漂移失真下的低速电压信号的示例的曲线图500。曲线图500的y轴表示电压并且x轴表示时间。曲线图500叠加了来自不同同轴供电系统的低速电压信号的两个示例的绘图。第一低速电压信号510来自经受显著基线漂移失真的同轴供电系统，该显著基线漂移失真致使电压电平朝向第一低速电压信号510的状态转变之间的平均值指数衰减。该基线漂移失真可造成信号完整性退化。例如，基线漂移失真可造成电压电平随RL时间常数衰减，该RL时间常数可与L_PoCx/Req近似成比例(其中L_PoCx是同轴供电注入器及其相关联的无源件的电感，并且Req是将低速发射器耦接到同轴电缆的电路的等效电阻)。尽管未在曲线图500中描绘，但该基线漂移失真可在第一低速电压信号510中的相同符号的长字符串(例如，长字符串一或长字符串零)期间特别显著。
曲线图500还示出了来自同轴供电系统的第二低速电压信号520的绘图，该同轴供电系统进行基线漂移校正以减轻基线漂移失真。例如，可利用图2的低速注入电路240来实现基线漂移校正并且生成第二低速电压信号520。所得系统可具有更低等效电阻(Req)，该更低等效电阻可增加RL时间常数并且减轻系统中的基线漂移失真。曲线图500中所描绘的第二低速电压信号520和第一低速电压信号510之间的差异530表示生成第二低速电压信号520的该后来的同轴供电系统的信号完整性优点。
图6是包括用于将同轴供电功率源连接到同轴电缆的无源件的系统600的示例的电路图以及示例性部件的图式。系统600包括具有耦接到第一节点604的第一导体602的同轴电缆连接器。在该示例中，第一导体602连接到第一节点604。例如，当连接到同轴电缆时，第一导体602可连接到同轴电缆的内导体。例如，同轴电缆连接器可以是HFM连接器或与要使用的同轴电缆阻抗匹配的任何同轴电缆连接器。系统600包括耦接到第一节点604的同轴供电直流注入器610。同轴供电直流注入器610可将可流动通过连接到同轴电缆连接器的同轴电缆的电流(例如，2A直流)供应到由该供应电流供电的传感器设备(例如，传感器设备102)。同轴供电直流注入器610经由串联连接的三个电感器耦接到第一节点604，该三个电感器包括第一电感器620、第二电感器622和第三电感器624。
例如，第一电感器620、第二电感器622和第三电感器624可被配置为支持经由同轴电缆(例如，2A@125C(64W@35V))递送2安培的直流功率的同轴供电系统。这可帮助支持更高端传感器(例如，雷达或激光雷达传感器)。第一电感器620是1微亨电感器。第一电感器620在尺寸为7.19mm×2.54mm×4.5mm的部件封装件中。第一电感器620与常规1微亨电感器相比可具有更大绕组间间距，这可减小第一电感器620的电容。第一电感器620的这些性质对于保持高速信号完整性可为重要的。例如，第一电感器620可具有在1微亨的百分之二十内的电感以及小于十分之一皮法拉的电容。第二电感器622是2.2微亨电感器。第二电感器622在尺寸为5.87mm×4.98mm×3.81mm的部件封装件中。例如，第二电感器622可具有在2.2微亨的百分之二十内的电感以及小于一半皮法拉的电容。在一些具体实施中，第二电感器622具有在2.2微亨的百分之十内的电感以及0.16皮法拉的电容。例如，第二电感器622可具有270兆赫的自谐振频率。第三电感器624是4.7微亨电感器。第三电感器624在尺寸为5.6mm×5.6mm×2.85mm的部件封装件中。例如，第三电感器624可具有在4.7微亨的百分之二十内的电感以及小于2皮法拉的电容。例如，第三电感器624可具有65兆赫的自谐振频率。在一些具体实施中，第三电感器624具有1.28皮法拉的电容。例如，第一电感器620、第二电感器622和第三电感器624可作为图1的无源件126使用。例如，第一电感器620、第二电感器622和第三电感器624可替换图2的功率电感器212。例如，第一电感器620、第二电感器622和第三电感器624可作为图4的无源件426使用。
图7是包括用于将功率源连接到发射线的无源件的系统700的示例的电路图。图6的串联连接的三个电感器(620、622和624)可使用简化的集总参数建模。电感器可被建模为与该电感器的寄生电容并联的电感。模型还可包括在电感器的端子和电感器安装在其上的电路板(例如，印刷电路板(PCB))的其他节点之间的寄生电容。系统700包括发射线702，该发射线包括电缆的导体704(例如，同轴电缆的内导体)。系统700还包括经由串联连接的三个电感器耦接到发射线702的功率源710(例如，包括同轴供电直流注入器)。
第一电感器(例如，第一电感器620)由与第一电容730并联的第一电感720建模。第一电感器可具有在1微亨的百分之二十内的第一电感720以及小于十分之一皮法拉的第一电容730。第二电感器(例如，第二电感器622)由与第二电容732并联的第二电感722建模。第二电感器可具有在2.2微亨的百分之二十内的第二电感722以及小于一半皮法拉的第二电容732。第二电感器与第一电感器串联连接。第三电感器(例如，第三电感器624)由与第三电容734并联的第三电感724建模。第三电感器可具有在4.7微亨的百分之二十内的第三电感724以及小于2皮法拉的第三电容734。第三电感器与第二电感器串联连接。例如，第一电感器、第二电感器和第三电感器的电气参数可被选取成致使串联的这三个电感器在对应于经由发射线702发射的通信信号(例如，CoaXPress信号)的频率范围内具有高于目标阻抗的阻抗。在一些具体实施中，串联的第一电感器、第二电感器和第三电感器在从二十兆赫到一千兆赫的频率范围中共同具有大于一千欧姆的阻抗。例如，串联的三个电感器可具有图8所示的阻抗。
第一电感器、第二电感器和第三电感器可安装在电路板(例如，PCB)的第一层上。系统700的模型包括位于接地节点和第一电感器以及第二电感器的连接端子之间的第一寄生电路板电容780。系统700的模型包括位于接地节点和第二电感器以及第三电感器的连接端子之间的第二寄生电路板电容782。在一些具体实施中，系统700包括位于电路板的第二层上的接地平面。接地平面可具有位于第一电感器、第二电感器和第三电感器下方的接地空隙，该接地空隙可帮助减小第一寄生电路板电容780和第二寄生电路板电容782。例如，接地空隙可如图9所示使用。
发射线702连接到第一电感器。功率源710连接到第三电感器。例如，发射线702可包括同轴电缆的导体。例如，发射线702可包括以太网电缆的导体。在一些具体实施中，发射线包括电路板上的迹线，第一电感器的端子连接到该迹线。例如，功率源710可包括连接到第三电感器的同轴供电直流注入器。
在一些具体实施中(图7中未示出)，第一电感器、第二电感器和第三电感器可用作无源件以将功率接收器耦接到发射线702。例如，第一电感器、第二电感器和第三电感器可用作图1的无源件124。在这种情况下，同轴供电直流提取器122可连接到第三电感器。
图8是包括用于将功率源连接到发射线的无源件的系统的示例的阻抗的曲线图800。曲线图800绘制了以欧姆为单位的阻抗对以赫兹为单位的频率。曲线图800按对数尺度绘出。阻抗曲线的上升斜率与电感有关(高电感->高阻抗)。阻抗曲线的下降斜率与电容有关(低电容->高阻抗)。
高电感和低电容可用于在目标频率范围(例如，从Fmin到Fmax)中满足目标阻抗。总电感(例如，第一电感720+第二电感722+第三电感724)可足够高以在Fmin下满足目标阻抗，而最靠近发射线的电感器的寄生电容(例如，第一电容730)可足够低以在Fmax下满足目标阻抗。相邻电感器之间的在谐振频率下的阻抗也可高于目标阻抗。
曲线图800包括用于(例如，对CoaXPress信号进行滤波的)应用的目标阻抗810的绘图。在该示例中，目标阻抗810在20兆赫和1千兆赫之间为1千欧姆。曲线图800包括第一电感器(例如，第一电感器620)的阻抗820的绘图。曲线图800包括第二电感器(例如，第二电感器622)的阻抗830的绘图。曲线图800包括第三电感器(例如，第三电感器624)的阻抗840的绘图。曲线图800包括串联连接的第一电感器、第二电感器和第三电感器的组合阻抗850的绘图。组合阻抗850高于目标阻抗810。串联的第一电感器、第二电感器和第三电感器在从二十兆赫到一千兆赫的频率范围内共同具有大于一千欧姆的阻抗。例如，串联的第一电感器、第二电感器和第三电感器可用作滤波器，该滤波器耦接在发射线(例如，包括同轴电缆的导体)和通过发射线递送2安培的电流的同轴供电直流注入器之间。
图9是包括用于将功率源连接到发射线的无源件的系统900的示例的图示。系统900包括电路板902(例如，印刷电路板(PCB))。系统900包括发射线910，该发射线在电路板902上包括传导迹线。例如，虽然在图9中未示出，但发射线910还可包括电缆的导体(例如，同轴电缆的内导体)。系统900包括安装在电路板902的第一层上的第一电感器920(例如，第一电感器620)。第一电感器920连接到发射线910。系统900包括安装在电路板902的第一层上的第二电感器922(例如，第二电感器622)。第二电感器922与第一电感器920串联连接。系统900包括安装在电路板902的第一层上的第三电感器924(例如，第三电感器624)。第三电感器924与第二电感器922串联连接。
虽然在图9中未示出，但第一电感器920、第二电感器922和第三电感器924的端子可通过将端子焊接到电路板的第一层上的相应焊盘来安装到电路板。第一电感器920的第一焊盘可连接到发射线910。第一电感器920的第二焊盘可连接到第二电感器922的第一焊盘。第二电感器922的第二焊盘可连接到第三电感器924的第一焊盘。第三电感器924的第二焊盘可连接到功率源端子(图9中未示出)。
系统900包括位于电路板的第二层上的接地平面。接地平面具有位于第一电感器、第二电感器和第三电感器下方的接地空隙930(例如，位于电路板的第二层上的接地平面中的孔)。接地空隙930可用于减小系统900中的寄生PCB电容，并且使得包括第一电感器920、第二电感器922和第三电感器924的滤波器能够在目标频率范围内保持目标阻抗。
如上所述，本技术的一个方面是采集和使用可从各种源获得的数据，以改善用户体验并提供便利。本公开预期，在一些实例中，这些所采集的数据可包括唯一地识别或可用于联系或定位特定人员的个人信息数据。此类个人信息数据可包括人口统计数据、基于定位的数据、电话号码、电子邮件地址、twitter ID、家庭地址、与用户的健康或健身等级相关的数据或记录(例如，生命信号测量、药物信息、锻炼信息)、出生日期、或任何其他识别信息或个人信息。
本公开认识到在本发明技术中使用此类个人信息数据可用于使用户受益。例如，个人信息数据可用于通过布置包括传感器设备和计算设备的部件以优化较大系统中的性能来更好地设计未来产品。因该，使用一些有限的个人信息可增强用户体验。此外，本公开还预期个人信息数据有益于用户的其他用途。
本公开设想负责采集、分析、公开、传输、存储或其他使用此类个人信息数据的实体将遵守既定的隐私政策和/或隐私实践。具体地，此类实体应当实行并坚持使用被公认为满足或超出对维护个人信息数据的隐私性和安全性的行业或政府要求的隐私政策和实践。此类政策应该能被用户方便地访问，并应随着数据的采集和/或使用变化而被更新。来自用户的个人信息应当被收集用于实体的合法且合理的用途，并且不在这些合法使用之外共享或出售。此外，应在收到用户知情同意后进行此类采集/共享。另外，此类实体应考虑采取任何必要步骤，保卫和保障对此类个人信息数据的访问，并确保有权访问个人信息数据的其他人遵守其隐私政策和流程。另外，这种实体可使其本身经受第三方评估以证明其遵守广泛接受的隐私政策和实践。另外，应当调整政策和实践，以便采集和/或访问的特定类型的个人信息数据，并适用于包括管辖范围的具体考虑的适用法律和标准。例如，在美国，对某些健康数据的收集或获取可能受联邦和/或州法律的管辖，诸如健康保险流通和责任法案(HIPAA)；而其他国家的健康数据可能受到其他法规和政策的约束并应相应处理。因此，在每个国家应为不同的个人数据类型保持不同的隐私实践。
不管前述情况如何，本公开还预期用户选择性地阻止使用或访问个人信息数据的实施方案。即本公开预期可提供硬件元件和/或软件元件，以防止或阻止对此类个人信息数据的访问。例如，在车辆网络的情况下，本技术可被配置为在注册服务期间或之后任何时候允许用户选择“选择加入”或“选择退出”参与对个人信息数据的收集。在另一个示例中，用户可选择不提供传感器吞吐量和/或样本损失数据。除了提供“选择加入”和“选择退出”选项外，本公开还设想提供与访问或使用个人信息相关的通知。例如，可在下载应用时向用户通知其个人信息数据将被访问，然后就在个人信息数据被应用访问之前再次提醒用户。
此外，本公开的目的是应管理和处理个人信息数据以最小化无意或未经授权访问或使用的风险。一旦不再需要数据，通过限制数据收集和删除数据可最小化风险。此外，并且当适用时，包括在某些健康相关应用程序中，数据去标识可用于保护用户的隐私。可在适当时通过移除特定标识符(例如，出生日期等)、控制所存储数据的量或特异性(例如，在城市级别而不是在地址级别收集位置数据)、控制数据如何被存储(例如，在用户之间聚合数据)、和/或其他方法来促进去标识。
因此，虽然本公开广泛地覆盖了使用个人信息数据来实现一个或多个各种所公开的实施方案，但本公开还预期各种实施方案也可在无需访问此类个人信息数据的情况下被实现。即，本发明技术的各种实施方案不会由于缺少此类个人信息数据的全部或一部分而无法正常进行。例如，可基于非个人信息数据或仅最小量的个人信息，诸如过去数据的平均值、车辆计算服务可用的其他非个人信息或公开可用的信息确定传感器数据收集统计值。
虽然已结合某些实施方案描述了本公开，但应当理解，本公开并不限于所公开的实施方案，相反，其旨在涵盖所附权利要求范围内所包括的各种修改形式和等同布置，所述范围将被赋予最广泛的解释，以便涵盖所有此类修改形式和等同结构。

Claims (24)

1.一种系统，包括：
接收器，所述接收器具有第一差分输入端子和第二差分输入端子，其中所述第一差分输入端子耦接到第一节点并且所述第二差分输入端子耦接到第二节点；
发射器，所述发射器具有耦接到第三节点的输出端子；
第一电感器，所述第一电感器连接在所述第一节点和所述第三节点之间；
第二电感器，所述第二电感器连接在所述第二节点和所述第三节点之间；和
分流电阻器，所述分流电阻器连接在所述第三节点和接地节点之间。
2.根据权利要求1所述的系统，包括：
高通滤波器，所述高通滤波器将所述第一差分输入端子耦接到所述第一节点并且将所述第二差分输入端子耦接到所述第二节点。
3.根据权利要求2所述的系统，其中所述高通滤波器包括：
第一电容器，所述第一电容器连接在所述第一差分输入端子和所述第一节点之间；和
第二电容器，所述第二电容器连接在所述第二差分输入端子和所述第二节点之间。
4.根据权利要求1至3中任一项所述的系统，包括：
同轴电缆连接器，所述同轴电缆连接器具有耦接到所述第一节点的第一导体。
5.根据权利要求1至4中任一项所述的系统，所述系统包括：
同轴供电直流注入器，所述同轴供电直流注入器耦接到所述第一节点。
6.根据权利要求1至5中任一项所述的系统，其中所述接收器被配置为与所述发射器相比在更高载波频率下操作。
7.根据权利要求1至6中任一项所述的系统，其中所述接收器被配置为接收CoaXPress高速下行链路信号，并且所述发射器被配置为发射CoaXPress低速上行链路信号。
8.一种系统，包括：
发射器，所述发射器具有第一差分输出端子和第二差分输出端子，其中所述第一差分输出端子耦接到第一节点并且所述第二差分输出端子耦接到第二节点；
接收器，所述接收器具有耦接到第三节点的输入端子；和
电感器和电阻器，所述电感器和所述电阻器串联连接在所述第一节点和所述第三节点之间。
9.根据权利要求8所述的系统，其中所述第二节点与所述第三节点隔离。
10.根据权利要求8至9中任一项所述的系统，包括：
放大器，所述放大器将所述第三节点耦接到所述输入端子。
11.根据权利要求10所述的系统，其中所述放大器包括：
运算放大器。
12.根据权利要求8至11中任一项所述的系统，包括：
同轴电缆连接器，所述同轴电缆连接器具有耦接到所述第一节点的第一导体。
13.根据权利要求8至12中任一项所述的系统，包括：
同轴供电直流提取器，所述同轴供电直流提取器耦接到所述第一节点。
14.根据权利要求8至13中任一项所述的系统，其中所述发射器被配置为与所述接收器相比在更高载波频率下操作。
15.根据权利要求8至14中任一项所述的系统，其中所述发射器被配置为发射CoaXPress高速下行链路信号，并且所述接收器被配置为接收CoaXPress低速上行链路信号。
16.一种系统，包括：
同轴电缆，所述同轴电缆包括内导体和外导体；
第一接收器，所述第一接收器具有第一差分输入端子和第二差分输入端子，其中所述第一差分输入端子耦接到第一节点，所述第一节点耦接到所述内导体，并且所述第二差分输入端子耦接到第二节点；
第一发射器，所述第一发射器具有第一差分输出端子和第二差分输出端子，其中所述第一差分输出端子耦接到第三节点，所述第三节点耦接到所述内导体，并且所述第二差分输出端子耦接到第四节点
第二发射器，所述第二发射器具有耦接到第五节点的输出端子；
第一电感器，所述第一电感器连接在所述第一节点和所述第五节点之间；
第二电感器，所述第二电感器连接在所述第二节点和所述第五节点之间；
第一电阻器，所述第一电阻器连接在所述第五节点和接地节点之间；
第二接收器，所述第二接收器具有耦接到第六节点的输入端子；和
第三电感器和第二电阻器，所述第三电感器和所述第二电阻器串联连接在所述第三节点和所述第六节点之间。
17.根据权利要求16所述的系统，其中所述第四节点与所述第六节点隔离。
18.根据权利要求16至17中任一项所述的系统，包括：
高通滤波器，所述高通滤波器将所述第一差分输入端子耦接到所述第一节点并且将所述第二差分输入端子耦接到所述第二节点。
19.根据权利要求18所述的系统，其中所述高通滤波器包括：
第一电容器，所述第一电容器连接在所述第一差分输入端子和所述第一节点之间；和
第二电容器，所述第二电容器连接在所述第二差分输入端子和所述第二节点之间。
20.根据权利要求16至19中任一项所述的系统，包括：
放大器，所述放大器将所述第六节点耦接到所述输入端子。
21.根据权利要求16至20中任一项所述的系统，包括：
同轴供电直流注入器，所述同轴供电直流注入器耦接到所述第一节点。
22.根据权利要求16至21中任一项所述的系统，包括：
同轴供电直流提取器，所述同轴供电直流提取器耦接到所述第三节点。
23.根据权利要求16至22中任一项所述的系统，其中所述第一发射器和所述第一接收器被配置为与所述第二发射器和所述第二接收器相比在更高载波频率下操作。
24.根据权利要求16至23中任一项所述的系统，其中所述第一发射器和所述第一接收器被配置为传送CoaXPress高速下行链路信号，并且所述第二发射器和所述第二接收器被配置为发射CoaXPress低速上行链路信号。
CN202180057794.3A 2020-08-03 2021-07-30 双向单端发射系统 Pending CN116195235A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/983,619 2020-08-03
US16/983,619 US11405068B2 (en) 2020-08-03 2020-08-03 Bi-directional single-ended transmission systems
PCT/US2021/043923 WO2022031538A1 (en) 2020-08-03 2021-07-30 Bi-directional single-ended transmission systems

Publications (1)

Publication Number Publication Date
CN116195235A true CN116195235A (zh) 2023-05-30

Family

ID=77499923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180057794.3A Pending CN116195235A (zh) 2020-08-03 2021-07-30 双向单端发射系统

Country Status (4)

Country Link
US (2) US11405068B2 (zh)
EP (1) EP4189927A1 (zh)
CN (1) CN116195235A (zh)
WO (1) WO2022031538A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117081620B (zh) * 2023-10-13 2023-12-19 慷智集成电路(上海)有限公司 全双工发射接收电路、串行电路芯片、电子设备及车辆

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396458B1 (en) * 1996-08-09 2002-05-28 Centurion Wireless Technologies, Inc. Integrated matched antenna structures using printed circuit techniques
US20080069191A1 (en) * 2006-09-15 2008-03-20 Dong Yikui Jen Band-pass high-order analog filter backed hybrid receiver equalization
US20100043045A1 (en) * 2007-02-16 2010-02-18 Mohammad Hossein Shakiba Transmit, Receive, and Cross-Talk Cancellation Filters for Back Channelling
US20100218003A1 (en) * 2005-06-16 2010-08-26 Agere Systems Inc. Transformerless power over ethernet system
US20110002368A1 (en) * 2009-07-06 2011-01-06 Via Technologies, Inc. High speed serial link systems
US20110103267A1 (en) * 2009-04-30 2011-05-05 Bram Devuyst Asymmetric full duplex communication including device power communication
US20130193947A1 (en) * 2012-01-30 2013-08-01 Pacesetter, Inc. Power converter
US10122352B1 (en) * 2018-05-07 2018-11-06 Northrop Grumman Systems Corporation Current driver system
US20200177522A1 (en) * 2018-12-03 2020-06-04 Axonne, Inc. Asymmetrical ethernet physical layer device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754961A (en) * 1994-06-20 1998-05-19 Kabushiki Kaisha Toshiba Radio communication system including SDL having transmission rate of relatively high speed
AU2012381055B2 (en) * 2012-05-21 2017-05-25 Schneider Electric It Corporation Systems and methods for biasing a bus
US9270002B2 (en) * 2013-07-22 2016-02-23 Raytheon Company Differential-to-single-ended transmission line interface
WO2015042023A1 (en) 2013-09-17 2015-03-26 Commscope Technologies Llc Methods for enhanced power delivery to tower-mounted and other remotely-mounted remote radio heads and related systems and power cables
US10699970B2 (en) 2015-06-16 2020-06-30 Psemi Corporation Electrically testable integrated circuit packaging
US11211972B2 (en) * 2019-04-01 2021-12-28 SERNAI Networks, Inc. High speed serializer-deserializer systems and methods
US11038702B2 (en) * 2019-04-25 2021-06-15 Lifesafety Power Access control apparatus and method therefor

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396458B1 (en) * 1996-08-09 2002-05-28 Centurion Wireless Technologies, Inc. Integrated matched antenna structures using printed circuit techniques
US20100218003A1 (en) * 2005-06-16 2010-08-26 Agere Systems Inc. Transformerless power over ethernet system
US20080069191A1 (en) * 2006-09-15 2008-03-20 Dong Yikui Jen Band-pass high-order analog filter backed hybrid receiver equalization
US20100043045A1 (en) * 2007-02-16 2010-02-18 Mohammad Hossein Shakiba Transmit, Receive, and Cross-Talk Cancellation Filters for Back Channelling
US20110103267A1 (en) * 2009-04-30 2011-05-05 Bram Devuyst Asymmetric full duplex communication including device power communication
US20140328231A1 (en) * 2009-04-30 2014-11-06 Eqcologic Nv Asymmetric full duplex communication including device power communicaiton
US20110002368A1 (en) * 2009-07-06 2011-01-06 Via Technologies, Inc. High speed serial link systems
US20130193947A1 (en) * 2012-01-30 2013-08-01 Pacesetter, Inc. Power converter
US10122352B1 (en) * 2018-05-07 2018-11-06 Northrop Grumman Systems Corporation Current driver system
US10355677B1 (en) * 2018-05-07 2019-07-16 Northrop Grumman Systems Corporation Current driver system
US20200177522A1 (en) * 2018-12-03 2020-06-04 Axonne, Inc. Asymmetrical ethernet physical layer device

Also Published As

Publication number Publication date
US11652502B2 (en) 2023-05-16
US20220038130A1 (en) 2022-02-03
WO2022031538A1 (en) 2022-02-10
EP4189927A1 (en) 2023-06-07
US20220352920A1 (en) 2022-11-03
US11405068B2 (en) 2022-08-02

Similar Documents

Publication Publication Date Title
US8115566B2 (en) Integrated front-end passive equalizer and method thereof
US8175172B2 (en) High speed digital galvanic isolator with integrated low-voltage differential signal interface
EP3138205B1 (en) Coaxial data communication with reduced emi
US9866270B2 (en) Coaxial data communication with reduced EMI
US20160321210A1 (en) Electrical Isolation in Serial Communication
TW201414217A (zh) 裝置及其輸入終端電路
US11652502B2 (en) Bi-directional single-ended transmission systems
CN101527693A (zh) 差分传输线阻抗匹配及偏置补偿装置和方法
EP3526903B1 (en) Coaxial data communication with reduced emi
US11528155B2 (en) Bi-directional single-ended transmission systems
US20040086052A1 (en) Low-noise feedback cancellation filter for enhanced common-mode rejection and noise immunity
US11711225B2 (en) Reduction of power-over-data-lines (PODL) filter parasitics for multi-gigabit ethernet
CN217404398U (zh) 一种减少占用芯片端口使用的485通讯电路
US10484042B2 (en) Bidirectional data link
CN113596183A (zh) 无网络变压器的以太网口通信电路、电路板及以太网设备
MXPA03004342A (es) Conductor comun de datos.
CN112398540A (zh) 光模块及包括其的信号处理系统
EP3102010A1 (en) Power delivery network for a plurality of transceivers implemented on an integrated circuit
JP2008283411A (ja) 差動伝送回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination