CN116195182A - 补偿数字d类调制器中反馈延迟的系统和方法 - Google Patents

补偿数字d类调制器中反馈延迟的系统和方法 Download PDF

Info

Publication number
CN116195182A
CN116195182A CN202180056017.7A CN202180056017A CN116195182A CN 116195182 A CN116195182 A CN 116195182A CN 202180056017 A CN202180056017 A CN 202180056017A CN 116195182 A CN116195182 A CN 116195182A
Authority
CN
China
Prior art keywords
quantizer
signal
quantized signal
filtered
feedback loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202180056017.7A
Other languages
English (en)
Inventor
A·R·斯拜尔
A·班德约帕得哈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN116195182A publication Critical patent/CN116195182A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H03M3/33—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H03M3/416—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type all these quantisers being multiple bit quantisers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Amplifiers (AREA)

Abstract

用于改善D类调制器的稳定性和性能的系统和方法。特别地，多周期反馈网络位于数字D类放大器的量化器周围。多周期反馈网络允许主D类反馈环路具有多个时钟周期的延迟。

Description

补偿数字D类调制器中反馈延迟的系统和方法
相关申请的交叉引用
本申请涉及并根据35 U.S.C.§119(e)要求于2020年8月10日提交的题为“数字D类调制器反馈延迟补偿系统和方法”的美国临时专利申请No.63/063,560和于2021年8月6日提交的题为“数字D类调制器反馈延迟补偿系统和方法”的美国非临时专利申请No.17/395,952的优先权的权益，其全部内容通过引用并入本文。
技术领域
本发明涉及D类器件，更具体地，涉及D类调制器。
背景技术
AB类驱动器、调制器、转换器和放大器等设备可用于扬声器和耳机驱动器等音频设备。这些应用中的大多数是电池驱动的，因此功耗是一个重要参数。这些设备还需要在信噪比(SNR)和总谐波失真(THD)方面满足高性能。通常，这些应用程序具有不同的操作模式，这样一种模式可以优化性能，并且另一种模式则可以优化功耗。
D类器件，如驱动器、调制器、转换器和放大器，可用于扬声器等音频设备。在传统的晶体管放大器中，输出级包括提供连续输出电流的晶体管。然而，在传统放大器中，输出级功耗很大。D类放大器，功耗低得多。D类放大器使用开关作为放大装置。特别地，D类放大器输出级在正电源和负电源之间切换，以产生一系列电压脉冲。这减少了功耗，因为输出晶体管在不切换时具有零电流，而在导通电流时具有低电压。因此，D类器件具有更低的功耗、更少的热量、节省电路板空间和成本，并且(在便携式系统中)延长电池寿命。
发明内容
提供了用于改善D类调制器的稳定性和性能的系统和方法。特别地，多周期反馈网络位于数字D类放大器的量化器周围。多周期反馈网络允许主D类反馈环路具有多个时钟周期的延迟。
根据一个方面，一种用于D类调制器的架构包括：输入线，用于接收输入信号；加法器，被配置为从所述输入信号中减去反馈信号并生成加法器输出；环路滤波器，被配置为接收所述加法器输出并产生滤波的输出；量化器，被配置为量化所述滤波的输出并输出量化的信号；从所述量化器到所述加法器的主反馈环路，被配置为对所述量化的信号进行滤波以生成所述反馈信号；和围绕所述量化器的量化器反馈环路，被配置为向量化的信号添加延迟，并将加权延迟的量化信号反馈回量化器。
根据各种实现，量化器反馈环路包括放大器，被配置为向延迟量化信号应用权重以生成加权延迟的量化信号。在一些实施方式中，所述量化器反馈环路是第一量化器反馈环路，并且还包括与所述第一量化器反馈环路并行的第二量化器反馈环路，其中所述第二量化器反馈环路被配置为向所述量化的信号添加第二延迟。在一些实施方式中，所述权重是第一权重，并且其中所述第二量化器反馈环路包括被配置为将第二权重应用于所述量化的信号的第二放大器。在一些示例中，第一权重小于第二权重。在一些示例中，权重具有小于1的值，并且其中加权延迟的量化信号小于量化的信号。
根据各种实现，该架构包括围绕量化器的多个量化器反馈环路。例如，该架构可以包括两个、三个、四个、五个或五个以上的并行量化器反馈环路。在一些实施方式中，加法器是第一加法器，并且还包括第二加法器，被配置为将滤波的输出和加权延迟的量化信号相加，以生成用于输入到量化器的求和信号。在一些实施方式中，所述环路滤波器包括多个积分器，其中所述滤波的输出包括多个积分器输出，并且其中所述多个积分器输出中的每一个在所述第二加法器处求和以生成所述滤波的输出。在一些实施方式中，所述量化器是单位量化器和多位量化器之一。在多种示例中，所述量化器反馈环路包括有限脉冲响应滤波器和无限脉冲响应滤波器之一。
附图说明
当与附图一起阅读时，从以下详细描述可以最好地理解本公开。需要强调的是，根据行业标准惯例，各种特征不一定按比例绘制，仅用于说明目的。在显式或隐式显示比例的情况下，它仅提供一个说明性示例。在其他实施例中，为了讨论清楚，可以任意增加或减少各种特征的尺寸。
为了更充分地理解本发明的性质和优点，参考以下优选实施例的详细描述并结合附图，其中：
图1描绘了包括用于数字反馈的模数转换器的系统架构；
图2A-2F描绘了根据本公开的各种实施例的具有反馈延迟补偿的调制器的系统架构的示例；
图3A-3B描绘了根据本公开的各种实施例的没有延迟的根轨迹；
图3C-3D描绘了根据本公开的各种实施例的具有单个反馈延迟的根轨迹；
图4A-4B描绘了根据本公开的各种实施例的具有单个时钟延迟的反馈补偿的根轨迹；
图5A-5B描绘了根据本公开的各种实施例的示出具有和不具有反馈延迟的噪声传递函数图的曲线图；
图6A-6B描绘了根据本公开的各种实施例的具有两个延迟的根轨迹；
图7示出了根据本公开的各种实施例的没有反馈延迟和具有两个延迟的噪声传递函数的曲线图；
图8A-8B描绘了根据本公开的各种实施例的具有三个延迟的根轨迹；和
图9是根据本公开的各个实施例的可以包括一个或多个D类调制器的示例性电子设备的框图。
具体实施方式
在数字D类器件中，反馈模数转换器(ADC)位于调制器的反馈环路中。ADC是一种低延迟和复杂的ADC。低延迟ADC导致更高的功耗，因为调制器以高速运行以实现低延迟。提供了一种调制器架构的系统和方法，其中ADC以较慢的速度运行，使得调制器可以稳定超过1个时钟周期延迟。通过以较慢的速度运行ADC，提高了调制器的功率效率。
提供了用于改善D类调制器的稳定性和性能的系统和方法。特别地，多周期反馈网络位于数字D类放大器的量化器周围。多周期反馈网络允许主D类反馈环路具有多个时钟周期的延迟。
通常，在具有数字实现的环路滤波器的D类放大器中，在反馈路径中使用ADC将模拟输出转换回数字以与输入求和。在一些示例中，ADC具有多个时钟周期的延迟，以便提供放大器规格所规定的噪声性能。然而，ADC中的延迟会给根轨迹增加额外的极点，从而影响闭环极点的放置。这会对稳定性产生负面影响，并导致噪声传递函数(NTF)中的大峰值。提供了用于校正附加极点的系统和方法。特别地，对于ADC中的N个延迟周期，N阶滤波器可以具体地放置在量化器周围的附加数字反馈环路中。附加数字反馈环路影响附加极点，使得附加极点对其他闭环极点的放置影响较小。这导致NTF更接近于系统的NTF，在反馈路径中没有任何延迟。在一些示例中，例如对于较大的N，附加的反馈环路导致否则不稳定的回路变得稳定。
图1示出了具有用于数字反馈的ADC的传统调制器。图1所示的调制器是数字域中的∑-Δ环。调制器100包括数字滤波器、脉宽调制器、D类输出以及用于D类输出的一些滤波。反馈环路包括将输出信号数字化并反馈输出信号的数字表示的模数转换器。输出在调制器的下一个时钟周期内无延迟地反馈。反馈ADC是无延迟且带外噪声低的高分辨率ADC。因此，ADC是耗电的，并且在一些示例中，ADC是具有3MHz带宽的800mWΔ∑ADC。相反，本发明的∑-Δ调制器使用约1.5mW。因此，需要用于∑-Δ调制器的低功率反馈ADC的系统和方法。
图2A示出了根据本公开的各种实施例的具有量化器反馈环路202的模拟D类调制器200。调制器200在第一加法器204处接收模拟输入信号，其中从模拟输入信号中减去主反馈环路信号。来自第一加法器204的输出然后由环路滤波器处理。环路滤波器包括第一208a、210a、第二208b、210b、第三208c、210c和第四208d、210d积分器，以及第二206和第三212加法器。积分器的第一208a、第二208b、第三208c和第四208d第一部分中的每一个的输出经由各自的前馈线220a、220b、220c、220d输入到各自的第一222a、第三222b、第二222c或第四222d放大器。在一些示例中，前馈线220a、220b、220c、220d包括滤波器，例如IIR滤波器或FIR滤波器。在一些示例中，前馈线220a、220b、220c、220d包括增益。第一放大器222a、第二放大器222b、第三放大器222c或第四放大器222d的输出在第四加法器224处相加，并且第四加法器222的输出被输入到量化器226。
此外，环路滤波器包括两个反馈环路。第一反馈环路将来自第二积分器210b的第二部分的输出反馈回第二加法器206。第一反馈环路包括放大信号的第五放大器216a，并且第五放大器216的输出被输入到第二加法器206。在第二加法器206，放大的反馈信号被加到第一加法器204的输出上，并被输入到第一积分器208a的第一部分。第二反馈环路类似地将来自第四积分器210d的第二部分的输出反馈回第三加法器212。第二反馈环路包括放大信号的第六放大器216b，并且第六放大器216b的输出被输入到第三加法器212。在第三加法器212，放大的反馈信号被加到第二积分器210b的第二部分的输出上，并被输入到第三积分器208c的第一部分。
量化器反馈环路202提供量化器226周围的反馈。量化器226周围的反馈环路202包括滤波器。量化器反馈环路202获取量化器226的输出，对其进行滤波，并将其反馈回量化器226输入。在一些示例中，滤波器是有限脉冲响应滤波器，并且在一些示例，滤波器是无限脉冲响应滤波器。前馈路径222a-222d可以是成为IIR滤波器的增益块或滤波器。在一些示例中，滤波器230a的输入是量化器226的输出。在一些示例中，滤波器230a的输入是量化器226的输入。在一些示例中，滤波器230a的输入是加法器224的输出。
量化器反馈环路202获取量化器226的输出，并在第一反馈放大器232a处将其乘以增益因子k1，并将其反馈给第四加法器224，在那里将其直接反馈给量化器226。量化器反馈202环路具有“k1”的增益，并且比包括延迟块240的外部主反馈环路更快。在一个示例中，量化器反馈环路202在第一反馈延迟块230a处具有一个时钟周期延迟；z-1可以具有高达一个时钟周期的延迟。在量化器反馈环路202中的第一反馈延迟块230a处添加延迟校正ADC延迟。特别地，z-1允许ADC中一个采样的延迟。在一些示例中，第一反馈放大器232a处的增益因子k1小于1。在各种示例中，增益因子k1为0.5、0.4、0.3、0.25、0.2、0.15、0.125、0.1、0.075、0.0625或0.05。反馈环路202允许量化器226中的误差校正。
在一些实现中，仅数字/量化器输出直接用于量化器反馈环路202，而量化器反馈环路202不使用功率级输出。相反，具有外部延迟块240的主外部反馈环路使用功率级输出。因此，两个反馈环路是不同的。在一些示例中，反馈延迟本身导致额外的脉冲，从而最小化增加的脉冲密度。
图2B示出了根据本公开的各种实施例的具有两个量化器反馈环路的模拟D类调制器250。特别地，调制器250包括第一量化器反馈环路202，如上文关于图2A所述，以及第二量化器反馈环路252。与第一量化器反馈环路202类似，第二量化器反馈环路252与第一量化器反馈环路202并行地围绕量化器226提供反馈。在一些示例中，滤波器230b的输入是量化器226的输出。在一些示例中，滤波器230b的输入是量化器226的输入。在一些示例中，滤波器230b的输入是加法器224的输出。
量化器226周围的反馈环路252包括第二反馈延迟块230b和第二反馈放大器232b，并且量化器反馈环路252获取量化器226的输出，对其进行滤波，并将其反馈回量化器226输入。特别地，第二量化器反馈环路252获取量化器226的输出，并将其乘以增益因子k2，并将它反馈回第四加法器224，在那里它被直接反馈回量化器226。第二反馈放大器的增益为“k2”。在一个示例中，存在两个时钟周期延迟；即，第二反馈延迟块230b具有z-2延迟，其可以是两个时钟周期延迟。在第二量化器反馈环路252中添加第二延迟允许额外的ADC延迟。特别地，z-2允许ADC中两个采样的延迟。在一些示例中，增益因子k2小于1。在各种示例中，增益因子k2为0.5、0.4、0.3、0.25、0.2、0.15、0.125、0.1、0.075、0.0625或0.05。在一些示例中，k1和k2具有不同的值。在一个示例中，k1为0.125并且k2为0.25。第二量化器反馈环路252允许量化器226中的附加误差校正。
在另一示例中，可以在k处添加更多滤波，并且外部反馈环路可以是z-3、z-4、…z-n。在各种示例中，这会使反馈环路减慢超过一个时钟周期。在一些示例中，量化器反馈环路滤波器是有限脉冲响应(FIR)滤波器和无限脉冲响应(IIR)滤波器之一。
图2C示出了根据本公开的各种实施例的具有多个量化器反馈环路的模拟D类调制器260。特别地，调制器250包括第一量化器反馈环路202(如上文关于图2A所述)和第二量化器反馈环路252(如上文对于图2B所述)，并且示出了可以在第一反馈环路202和第二反馈环路252中并行地添加任意数量的附加量化器反馈环路262。在一些示例中，滤波器230c的输入是量化器226的输出。在一些示例中，滤波器230c的输入是量化器226的输入。在一些示例中，滤波器230c的输入是加法器224的输出。
围绕量化器226的第三量化器反馈环路262包括第三反馈延迟块230c和第三反馈放大器232c，并且第三量化器反馈环路262获取量化器226输出，对其进行滤波，并将其反馈回量化器226输入。如图2C所示，第三量化器反馈环路262是第n量化器反馈环路，并且可以有四个、五个、六个或更多个量化器反馈环路。第三量化器反馈环路262获取量化器226的输出并将其乘以增益因子kn，并将其反馈回第四加法器224，在那里将其直接反馈回量化器226。即，第三反馈放大器232n的增益为“kn”。在一个示例中，存在n个时钟周期延迟；即，第三反馈延迟块230n具有z-n延迟，其可以是n个时钟周期延迟。在第三量化器反馈环路252中添加第三延迟允许额外的ADC延迟。特别地，z-n允许ADC中n个采样的延迟。在一些示例中，增益因子kn小于1。在各种示例中，增益因子kn为0.5、0.4、0.3、0.25、0.2、0.15、0.125、0.1、0.075、0.0625、0.05或小于0.05。在一些示例中，k1,k2,…kn具有不同的值。在一个示例中，有三个反馈环路，并且k1为0.0625，k2为0.125和k3为0.25。附加量化器反馈环路262允许量化器226中的附加误差校正。
图2D示出了根据本公开的各种实施例的具有由滤波器250表示的量化器反馈环路的模拟D类调制器270。在各种示例中，图2A-2C是图2D的实现，其中滤波器230a、230b、230c中的一个或多个由滤波器250表示。在一些示例中，滤波器250的输入来自量化器226的输出。在一些示例中，滤波器250的输入来自加法器224的输出。在一些实施方式中，来自量化器226或加法器224的滤波器输入用于执行有限脉冲响应(FIR)滤波。当滤波器F(z)250为N阶时，滤波器250提供N个采样延迟。
图2E示出了根据本公开的各种实施例的具有量化器反馈环路和前馈滤波块252a-252d的模拟D类调制器280。前馈滤波块252a、252b、252c、252d对沿着前馈线220a、220b、220c、220d的积分器输出进行滤波。在一些示例中，前馈滤波块252a、252b、252c、252d用于无限冲激响应(IIR)滤波，并替换图2A-2D的增益块。
图2F示出了根据本公开的各种实施例的具有由滤波器250表示的量化器反馈环路的模拟D类调制器290。如图2F所示，滤波器250的输出被输入到第三加法器212。在一些示例中，滤波器250的输出被输入到第二加法器206。在一些示例中，滤波器250的输出被输入到第一加法器204。在一些示例中，滤波器250的输入来自量化器226的输出。在一些示例中，滤波器250的输入来自加法器224的输出。在一些实施方式中，来自量化器226或加法器224的滤波器输入用于执行有限脉冲响应(FIR)滤波。当滤波器F(z)250为N阶时，滤波器250提供N个采样延迟。
∑-Δ调制器性能由信号传递函数(STF)和噪声传递函数(NTF)表示。STF是输出信号相对于输入信号的量度。NTF是输出误差相对于输入误差的函数，并指示量化器引入的误差。从频域角度来看，可以分析根轨迹，以图形方式检查调制器输入和输出如何随量化器反馈的变化而变化。图3A-3B描绘了根据本公开的各种实施例的在主反馈环路中没有延迟的根轨迹。图3A示出了根轨迹图300，包括单位圆302和根轨迹图304a、304b、304c、304d，由于NTF根据反馈而变化，所以根轨迹图304略有变化。图3B示出了根轨迹图320，包括根轨迹图324a、324b、324c、324d，其示出了在具有单位增益的预期位置处的根轨迹中的闭环极点。
图3C-3D描绘了根据本公开的各种实施例的、在反馈ADC的主反馈环路中添加了单个反馈延迟的根轨迹。如图3C所示，存在来自反馈延迟的附加极点326。将反馈延迟添加到主反馈环路产生了额外的极点346极点，其正增加到无穷大，负增加到无穷远。当环路闭合时，附加极点346还影响其余极点344a、344b、344c、344d的移动位置，从而NTF改变。这就造成了频率和环路振荡方面的不稳定性。通常，这导致NTF中的增益和峰值更高。这的副作用是显著增加了空闲脉冲密度。图3D示出了两个闭环极点366a、366b，它们在单位反馈下移出椭圆布置，导致峰值。
图4A-4B描绘了根据本公开的各种实施例的具有量化器反馈补偿的∑-Δ调制器的根轨迹。特别地，图4A-4B描绘了具有单个量化器反馈环路的∑-Δ调制器的根轨迹，例如，如图2A所示，并且因此描绘了单个时钟延迟。增加量化器反馈环路改变了根轨迹。如图4A所示，来自反馈延迟的附加极点406进一步远离其他极点404a、404b、404c，从而最小化附加点极406对极点404a、404b、404c、404d的影响。附加极点406向左移动。附加极点406保持在实轴上。
如图4B所示，在单位反馈时，闭环噪声传递函数极点返回到期望的位置。四个极点424a、424b、424c、424d位于单位反馈的预期位置，并且调制器被稳定。如上文关于图4A所述，附加极点426位于实轴上，没有峰值，并且对增益的影响很小。
图5A描绘了示出根据本公开的各种实施例的具有和不具有反馈延迟的噪声传递函数的频率响应的曲线图。虚线示出了在添加量化器反馈环路之前的噪声传递函数的频率响应。没有量化器反馈环路，噪声传递函数会出现峰值，并且在该峰值频率附近，由于量化器延迟，输出中会出现振荡。特别地，在试图校正量化器延迟时导致摆动振荡效应。相反，实线示出了在添加量化器反馈环路之后噪声传递函数的频率响应。峰值频率被平坦化，并在很大程度上消除了任何输出振荡效应。
图5B示出了图5A所示的噪声传递函数的对应极点/零点图。特别地，如图5A中的虚线所示，带圆圈的x对应于添加量化器反馈环路之前的噪声传递函数的测量，如图5A中的虚线所示。如图5A中的实线所示，带有x的正方形对应于添加量化器反馈环路之后的噪声传递函数的测量。
在各种实现中，向反馈路径ADC添加多于一个时钟周期延迟。特别地，如上文关于图2B和2C所讨论的，量化器反馈补偿环路被扩展为包括多个并行量化器反馈反馈补偿环路，可以表示为先前量化器输出的加权和。因此，图2A中的“k”变为传递函数k(z)，其包括k1、k2、…kn。此外，NTF为：
Figure BDA0004113305020000091
其中H(z)是环路滤波器传递函数，而K(z)则是直接到量化器的反馈。环路滤波器传递函数H(z)是积分器、加法器和谐振器的传递函数。
在各种示例中，延迟在两个分支之间进行管理。图2A中的框图示出了量化器中的无延迟H(z)和单个延迟。在一些示例中，图2A所示的电路避免了量化器输出上的毛刺。在一些实现中，通过将延迟包括在“N”中(例如，ADC中的一个延迟是N＝2)来合并延迟，并且包括K(z)中的z-1。因此，在计算根轨迹时考虑量化器延迟，并且K(z)环路不会无意中创建无延迟环路。
图6A-6B是示出根据本公开的各种实施例的ADC反馈中具有两个时钟周期延迟的根轨迹的前后图。特别地，图6A示出了K(z)校正之前的近似闭环极点位置604a-604d。注意，极点604a-604d非常接近单位圆。此外，图6A示出了噪声传递函数中的大峰值606a、606b。
图6B示出了K(z)校正之后的近似闭环极点位置。在图6B所示的示例中，K(z)加权为[0.125,0.25]。即k1＝0.125和k2＝0.25。因此，前一量化器输出(z-1)被加权0.125，在前一量量器输出(z-2)之前的量化器输出被加权0.25，并且在该加权之后，两个输出被反馈给量化器(经由输出量化器输入的加法器)。在用两个先前的输出进行K(z)加权之后，闭环极点626a-626f远离单位圆的边缘移动到更稳定的位置。
图7是示出具有K(z)校正和ADC反馈中的2个时钟周期延迟的量化器反馈环路相加之前和之后的噪声传递函数的曲线图700。特别是，虚线显示了噪声传递函数中的峰值，这是极点如此接近单位圆的结果。实线显示了添加两个并行量化器反馈环路后的校正噪声传递函数。虽然仍有少量的峰值，但与虚线相比，它得到了显著的校正，调制器更加稳定。
在一些实现中，可以向反馈路径添加三个延迟。然而，如果没有K(z)校正，反馈路径中的三个延迟会产生没有K(z)校正的不稳定环路。如本文所述添加K(z)校正使得环路稳定。在图8A-8B所示的一个示例中，K(z)加权为[0.0625,0.125,0.25]。也就是说，前一量化器输出在0.0625(k1＝0.0625)处加权，然后加回到量化器输入，前一个量化器输出之前的输出在0.125(k2＝0.125)处加权然后加回量化器输入，并且之前的输出以0.25(k3＝0.25)加权，然后加回到量化器输入。在其他示例中，使用其他加权系数。图8A示出了用反馈环路校正后的根轨迹闭环极点位置。短线表示带有统一反馈的粗略布局。图8B示出了具有前K(z)校正和后K(z)校正的噪声传递函数。虚线示出了用量化器反馈环路进行校正之前的噪声传递函数，实线示出了使用量化器反馈环路进行校正之后的噪声传递功能。根据一些示例，预校正后，系统不稳定。校正后，系统稳定，尽管峰值极小。
在一些实施方式中，电路的稳定性和/或净空在非常高的输出电平下可能损失几dB。根据各种示例，当存在反馈延迟时，积分器可以更快地到达包络。因此，在包括延迟的同时计算积分器饱和限制了输出电平。然而，基于无反馈延迟环路的积分器饱和点表明，对于相同的输入电平，积分器在较低的值下饱和。在量化器周围添加反馈环路和滤波器后，可以重新优化积分器。根据各种示例，即使在重新加入延迟时，电路也可以具有更好的带内性能。
图9是根据本文公开的任何实施例的示例性电气设备900的框图，其可以包括一个或多个D类驱动器。图9中示出了包括在电气设备900中的多个组件，但是这些组件中的任何一个或多个可以被省略或复制，以适合于应用。在一些实施例中，包括在电气设备900中的一些或所有组件可以附接到一个或多个主板。在一些实施例中，这些组件中的一些或全部被制造到单个芯片上系统(SoC)管芯上。
此外，在各种实施例中，电气设备900可以不包括图9所示的一个或多个组件，但是电气设备900可包括用于耦合到一个或更多个组件的接口电路。例如，电子设备900可以不包括显示设备906，而是可以包括显示设备接口电路(例如，连接器和驱动器电路)，显示设备906可以耦合到该显示设备接口。在另一组示例中，电气设备900可以不包括音频输入设备924或音频输出设备908，而是可以包括音频输入或输出设备接口电路(例如，连接器和支持电路)，音频输入设备924或音频输出设备908可以耦合到该接口电路。
电气设备900可以包括处理设备902(例如，一个或多个处理设备)。如本文所使用的，术语“处理设备”或“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或者存储器中的其他电子数据的任何设备或设备的一部分。处理设备902可以包括一个或多个数字信号处理器(DSP)、专用集成电路(ASIC)、中央处理单元(CPU)、图形处理单元(GPU)、密码处理器(在硬件内执行密码算法的专用处理器)、服务器处理器或任何其他合适的处理设备。电子设备900可以包括存储器904，存储器904本身可以包括一个或多个存储器设备，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储(例如，只读存储器(ROM))、闪存、固态存储器和/或硬盘驱动器。在一些实施例中，存储器904可以包括与处理设备902共享管芯的存储器。该存储器可以用作高速缓冲存储器，并且可以包括嵌入式动态随机存取存储器(eDRAM)或自旋转移扭矩磁性随机存取存储器(STT-MRAM)。
在一些实施例中，电子设备900可以包括通信芯片912(例如，一个或多个通信芯片)。例如，通信芯片912可以被配置为管理用于向电气设备900传送数据和从电气设备900传输数据的无线通信。术语“无线”及其衍生物可用于描述电路、设备、系统、方法、技术、通信信道等，这些电路、设备和系统可通过非固体介质使用调制电磁辐射来传输数据。该术语并不意味着相关联的设备不包含任何导线，尽管在一些实施例中它们可能不包含。
通信芯片912可以实现多个无线标准或协议中的任何一个，包括但不限于电气和电子工程师协会(IEEE)标准，包括Wi-Fi(IEEE 802.11系列)、IEEE 802.16标准(例如，IEEE802.16-2005修正案)、长期演进(LTE)项目以及任何修正案、更新和/或修订(例如，高级LTE项目、超移动宽带(UMB)项目(也称为“3GPP2”)等)。IEEE 802.16兼容的宽带无线接入(BWA)网络通常被称为WiMAX网络，这是微波接入全球互操作性的缩写，是通过IEEE 802.16标准一致性和互操作性测试的产品的认证标志。通信芯片912可以根据全球移动通信系统(GSM)、通用分组无线服务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进HSPA(E-HSPA)或LTE网络来操作。通信芯片912可以根据增强型数据GSM演进(EDGE)、GSMEDGE无线接入网络(GERAN)、通用陆地无线接入网络、或演进型UTRAN(E-UTRAN)来操作。通信芯片912可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)及其衍生物以及被指定为3G、4G、5G等的任何其他无线协议来操作。在其他实施例中，通信芯片912可以根据其他无线协议进行操作。电子设备900可以包括天线922，以便于无线通信和/或接收其他无线通信(例如AM或FM无线电传输)。
在一些实施例中，通信芯片912可以管理有线通信，例如电、光或任何其他合适的通信协议(例如以太网)。如上所述，通信芯片912可以包括多个通信芯片。例如，第一通信芯片912可专用于诸如Wi-Fi或蓝牙之类的较短距离无线通信，而第二通信芯片912可专用于例如全球定位系统(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO等之类的较长距离无线通信。在一些实施例中，第一通信芯片912可专用于无线通信，而第二通信芯片912可专用于有线通信。
电气设备900可以包括电池/电源电路914。电池/电源电路914可以包括一个或多个能量存储设备(例如，电池或电容器)和/或用于将电气设备900的组件耦合到与电气设备900分离的能量源(例如，AC线路功率)的电路。
电子设备900可以包括显示设备906(或如上所述的相应接口电路)。显示设备906可以包括任何视觉指示器，例如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(LCD)、发光二极管显示器或平板显示器。
电气设备900可以包括音频输出设备908(或如上所述的相应接口电路)。音频输出设备908可以包括生成可听指示符的任何设备，例如扬声器、耳机或耳塞。
电子设备900可以包括音频输入设备924(或如上所述的相应接口电路)。音频输入设备924可以包括生成表示声音的信号的任何设备，例如麦克风、麦克风阵列或数字乐器(例如，具有乐器数字接口(MIDI)输出的乐器)。
电子设备900可以包括GPS设备910(或如上所述的相应接口电路)。GPS设备910可以与基于卫星的系统通信，并且可以接收电子设备900的位置，如本领域中已知的。
电气设备900可包括另一输出设备910(或如上所述的相应接口电路)。其他输出设备910的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他设备提供信息的有线或无线发射机或附加存储设备。
电子设备900可包括另一输入设备920(或如上所述的相应接口电路)。其他输入设备920的示例可以包括加速计、陀螺仪、指南针、图像捕获设备、键盘、光标控制设备(例如鼠标、触笔、触摸板、条形码读取器、快速响应(QR)代码读取器、任何传感器或射频识别(RFID)读取器)。
电气设备900可以具有任何期望的形状因素，例如手持或移动电气设备(例如，手机、智能电话、移动互联网设备、音乐播放器、平板电脑、膝上型电脑、上网本电脑、超级笔记本电脑、个人数字助理(PDA)、超级移动个人电脑等)、，服务器设备或其他联网计算组件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数码相机、数码录像机或可穿戴电子设备。在一些实施例中，电子设备900可以是处理数据的任何其他电子设备。
选择示例
示例1提供一种用于D类调制器的架构,包括：输入线，用于接收输入信号；加法器，被配置为从所述输入信号中减去反馈信号并生成加法器输出；环路滤波器，被配置为接收所述加法器输出并产生滤波的输出；量化器，被配置为量化所述滤波的输出并输出量化的信号；从所述量化器到所述加法器的主反馈环路，被配置为对所述量化的信号进行滤波以生成所述反馈信号；和围绕所述量化器的量化器反馈环路，包括第一滤波器，所述第一滤波器被配置为生成滤波的量化信号，其中所述滤波的量化信号被加回所述量化器。
示例2提供了根据前述和/或以下示例中的一个或多个的架构，其中所述量化器反馈环路包括放大器，被配置为向所述量化的信号应用权重以生成所述滤波的量化信号。
示例3提供了根据前述和/或以下示例中的一个或多个的架构，其中所述量化器反馈环路是第一量化器反馈环路，并且所述滤波的量化信号是第一滤波的量化信号，并且还包括与所述第一量化器反馈环路并行的第二量化器反馈环路，其中所述第二量化器反馈环路被配置为生成第二滤波的量化信号，并且其中所述第二滤波的量化信号被加回所述量化器。
示例4提供了根据前述和/或以下示例中的一个或多个的架构，其中所述权重是第一权重，并且其中所述第二量化器反馈环路包括第二放大器，所述第二放大器被配置为将第二权重应用于所述量化的信号以生成所述第二滤波的量化信号。
示例5提供了根据前述和/或以下示例中的一个或多个的架构，其中所述第一权重小于所述第二权重。
示例6提供了根据前述和/或以下示例中的一个或多个的架构，其中所述权重具有小于1的值，并且其中所述滤波的量化信号小于所述量化的信号。
示例7提供了根据前述和/或以下示例中的一个或多个的架构，还包括围绕所述量化器的多个量化器反馈环路。
示例8提供了根据前述和/或以下示例中的一个或多个的架构，其中所述加法器是第一加法器，并且还包括第二加法器，所述第二加法器被配置为将所述滤波的输出和所述滤波的量化信号相加，以生成用于输入到所述量化器的求和信号。
示例9提供了根据前述和/或以下示例中的一个或多个的架构，其中所述环路滤波器包括多个积分器，其中所述滤波的输出包括多个积分器输出，并且其中所述多个积分器输出中的每一个在所述第二加法器处求和以生成所述滤波的输出。
示例10提供了根据前述和/或以下示例中的一个或多个的架构，还包括多个前馈路径，每个前馈路径从所述多个积分器输出中的相应积分器输出到所述第二加法器，其中所述多个前馈路径中的每个包括滤波器和增益中的至少一个。
示例11提供了根据前述和/或以下示例中的一个或多个的架构，其中所述求和信号被输入到所述第一滤波器。
示例12提供了根据前述和/或以下示例中的一个或多个的架构，其中所述量化器是单位量化器和多位量化器之一。
示例13提供了根据前述和/或以下示例中的一个或多个的架构，其中所述量化器反馈环路包括有限脉冲响应滤波器和无限脉冲响应滤波器之一。
示例14提供了根据前述和/或以下示例中的一个或多个的架构，其中所述环路滤波器还被配置为接收由所述第一滤波器生成的滤波的量化信号。
示例15提供了根据前述和/或以下示例中的一个或多个的架构，其中所述主反馈环路具有N个时钟周期延迟，其中N是整数。
示例16提供一种用于D类调制器的方法,包括：接收输入信号；在加法器处从所述输入信号中减去反馈信号以产生加法器输出；在环路滤波器处对所述加法器输出进行滤波以生成滤波的输出；在量化器处量化所述滤波的输出并输出量化的信号；在主反馈环路中：对所述量化的信号进行滤波以生成所述反馈信号；和将所述反馈信号反馈给所述加法器；其中滤波所述量化的信号并反馈回所述反馈信号包括添加主反馈环路延迟，并且其中所述主反馈环路延时是一个或多个时钟周期；和在量化器反馈环路中：对所述量化的信号进行滤波以生成滤波的量化信号；和将所述滤波的量化信号反馈回所述量化器。
示例17提供了根据前述和/或以下示例中的一个或多个的方法，其中在所述量化器反馈环路中，对所述量化的信号进行滤波包括对所述量化的信号应用权重以生成滤波的量化信号。
示例18提供了根据前述和/或以下示例中的一个或多个的方法，其中在第二量化器反馈环路中，对所述量化的信号进行滤波以生成第二滤波的量化信号，并将所述第二滤波的量化信号反馈回所述量化器。
示例19提供一种用于D类调制器的架构,包括：输入线，用于接收输入信号；加法器，被配置为从所述输入信号中减去反馈信号并生成加法器输出；环路滤波器，被配置为接收所述加法器输出并产生滤波的输出；量化器，被配置为量化所述滤波的输出并输出量化的信号；和从所述量化器到所述加法器的主反馈环路，被配置为对所述量化的信号进行滤波以生成所述反馈信号,其中所述滤波的量化信号被加回到所述量化器的输入。
示例20提供了根据前述和/或以下示例中的一个或多个的架构，还包括围绕所述量化器的量化器反馈环路，所述量化器反馈环路包括第一滤波器，所述第一滤波器被配置为生成滤波的量化信号，其中所述滤波的量化信号被加回到所述量化器的输入。
示例21提供了一种包括数字D类调制器的系统，该数字D类调制解调器包括具有至少一个时钟周期延迟的反馈环路。
示例22提供了一种系统，该系统包括数字D类调制器。
示例23是根据一个或多个前述示例的系统，其中反馈回路包括滤波器。
示例24是根据一个或多个前述示例的系统，其中反馈环路包括二阶滤波器。
示例25是根据一个或多个前述示例的系统，其中反馈环路包括三阶滤波器。
示例26是根据前述示例中的一个或多个的系统，其中反馈环路包括至少两个时钟周期延迟。
示例27是根据一个或多个前述示例的系统，其中所述调制器是2电平调制器、3电平调制器、4电平调制器、5电平调制器、6电平调制器、7电平调制器和8电平调制器之一。
示例28是根据一个或多个前述示例的系统，其中滤波器是FIR滤波器和IIR滤波器之一。
示例29提供了根据一个或多个前述示例的系统，其中量化器是多位量化器。
示例30提供了根据一个或多个前述示例的系统，其中量化器是单位量化器。
示例31包括一种装置，该装置包括如示例1-10中的任何一个、一些其他示例中所讨论或描述的、或如本文中所讨论的或描述的转换器。
示例32包括一种装置，该装置包括用于实现示例1-10中的任何一个、一些其他示例中所讨论或描述的转换器或本文中所讨论的或描述的其他转换器的装置。
示例33包括用于实施或制造如示例1-10中的任何一个、一些其他示例中所讨论或描述的转换器的方法，或者如本文中所讨论的或描述的。
示例34包括一个或多个非暂时性计算机可读介质，该介质包括指令，当电子设备执行指令时，该指令将使电子设备实现或制造如示例1-10中的任何一个、一些其他示例中所讨论或描绘的转换器，或如本文中所讨论的或描绘的。
在前面的讨论中，可以参考形成本公开的一部分的附图，其中相同的数字自始至终表示相同的部分，并且其中通过示例的方式示出了可以实践本公开的主题的实施例。应当理解，在不脱离本公开的范围的情况下，可以利用其他实施例并且可以进行结构或逻辑改变。因此，前面的详细描述不应局限于此。
就本公开而言，短语“A或B”是指(A)、(B)或(A和B)。就本公开而言，短语“A、B或C”是指(A)、(B)、(C)、(A和B)、“A和C”、“B和C”或(A、B和C)。
描述可以使用短语“在实施例中”或“在实施方案中”，这些短语可以分别指代相同或不同的实施方案中的一个或多个。此外，关于本公开的实施例使用的术语“包括”、“包含”、“具有”等是同义词。
此处可使用术语“与…耦合”及其衍生物。“耦合”可能指以下一项或多项。“耦合”可能意味着两个或多个元件直接物理或电接触。然而，“耦合”也可能意味着两个或多个元件间接地彼此接触，但仍然彼此协作或相互作用，并且可能意味着一个或更多个其他元件耦合或连接在被称为彼此耦合的元件之间。术语“直接耦合”可能意味着两个或多个元件直接接触。
各种操作可以以最有助于理解所要求保护的主题的方式依次描述为多个离散操作。然而，描述的顺序不应被解释为暗示这些操作必然依赖于顺序。
如本文所使用的，术语“模块”可以指代专用集成电路(ASIC)、电子电路、执行一个或多个软件或固件程序的处理器(共享、专用或组)或存储器(共享、专有或组)、组合逻辑电路或提供所述功能的其他适当组件，或者是其一部分或包括其。
各种实施例可以包括上述实施例的任何适当组合，包括以上结合形式(和)描述的实施例的替代(或)实施例(例如，“和”可以是“和/或”)。此外，一些实施例可以包括一个或多个制造物品(例如，非暂时性计算机可读介质)，其上存储有指令，当指令被执行时，所述指令导致任何上述实施例的动作。此外，一些实施例可以包括具有用于执行上述实施例的各种操作的任何适当装置的设备或系统。
对所示实施例的上述描述，包括在摘要中描述的内容，并不旨在穷尽或限制所公开的精确形式。尽管本文出于说明性目的描述了各种实施例或概念的具体实现和示例，但如相关领域技术人员将认识到的，各种等效修改可能是可能的。这些修改可以根据上述详细描述、摘要、附图或权利要求进行。

Claims (20)

1.一种用于D类调制器的架构，包括：
输入线，用于接收输入信号；
加法器，被配置为从所述输入信号中减去反馈信号并生成加法器输出；
环路滤波器，被配置为接收所述加法器输出并产生滤波的输出；
量化器，被配置为量化所述滤波的输出并输出量化的信号；
从所述量化器到所述加法器的主反馈环路，被配置为对所述量化的信号进行滤波以生成所述反馈信号；和
围绕所述量化器的量化器反馈环路，包括第一滤波器，所述第一滤波器被配置为生成滤波的量化信号，其中所述滤波的量化信号被加回所述量化器。
2.根据权利要求1所述的架构，其中所述量化器反馈环路包括放大器，被配置为向所述量化的信号应用权重以生成所述滤波的量化信号。
3.根据权利要求2所述的架构，其中所述量化器反馈环路是第一量化器反馈环路，并且所述滤波的量化信号是第一滤波的量化信号，并且还包括与所述第一量化器反馈环路并行的第二量化器反馈环路，其中所述第二量化器反馈环路被配置为生成第二滤波的量化信号，并且其中所述第二滤波的量化信号被加回所述量化器。
4.根据权利要求3所述的架构，其中所述权重是第一权重，并且其中所述第二量化器反馈环路包括第二放大器，所述第二放大器被配置为将第二权重应用于所述量化的信号以生成所述第二滤波的量化信号。
5.根据权利要求4所述的架构，其中所述第一权重小于所述第二权重。
6.根据权利要求2所述的架构，其中所述权重具有小于1的值，并且其中所述滤波的量化信号小于所述量化的信号。
7.根据权利要求1所述的架构，还包括围绕所述量化器的多个量化器反馈环路。
8.根据权利要求1所述的架构，其中所述加法器是第一加法器，并且还包括第二加法器，所述第二加法器被配置为将所述滤波的输出和所述滤波的量化信号相加，以生成用于输入到所述量化器的求和信号。
9.根据权利要求8所述的架构，其中所述环路滤波器包括多个积分器，其中所述滤波的输出包括多个积分器输出，并且其中所述多个积分器输出中的每一个在所述第二加法器处求和以生成所述滤波的输出。
10.根据权利要求9所述的架构，还包括多个前馈路径，每个前馈路径从所述多个积分器输出中的相应积分器到所述第二加法器，其中所述多个前馈路径中的每个包括滤波器和放大器中的至少一个。
11.根据权利要求8所述的架构，其中所述求和信号被输入到所述第一滤波器。
12.根据权利要求1所述的架构，其中所述量化器是单位量化器和多位量化器之一。
13.根据权利要求1所述的架构，其中所述量化器反馈环路包括有限脉冲响应滤波器和无限脉冲响应滤波器之一。
14.根据权利要求1所述的架构，其中所述环路滤波器还被配置为接收由所述第一滤波器生成的滤波的量化信号。
15.根据权利要求1所述的架构，其中所述主反馈环路具有N个时钟周期延迟，其中N是整数。
16.一种用于D类调制器的方法，包括：
接收输入信号；
在加法器处从所述输入信号中减去反馈信号以产生加法器输出；
在环路滤波器处对所述加法器输出进行滤波以生成滤波的输出；
在量化器处量化所述滤波的输出并输出量化的信号；
在主反馈环路中：
对所述量化的信号进行滤波以生成所述反馈信号；和
将所述反馈信号反馈给所述加法器；
其中滤波所述量化的信号并反馈回所述反馈信号包括添加主反馈环路延迟，并且其中所述主反馈环路延时是一个或多个时钟周期；和
在量化器反馈环路中：
对所述量化的信号进行滤波以生成滤波的量化信号；和
将所述滤波的量化信号反馈回所述量化器。
17.根据权利要求16所述的方法，其中在所述量化器反馈环路中，对所述量化的信号进行滤波包括对所述量化的信号应用权重以生成滤波的量化信号。
18.根据权利要求16所述的方法，在第二量化器反馈环路中，对所述量化的信号进行滤波以生成第二滤波的量化信号，并将所述第二滤波的量化信号反馈回所述量化器。
19.一种用于D类调制器的架构,包括：
输入线，用于接收输入信号；
加法器，被配置为从所述输入信号中减去反馈信号并生成加法器输出；
环路滤波器，被配置为接收所述加法器输出并产生滤波的输出；
量化器，被配置为量化所述滤波的输出并输出量化的信号；和
从所述量化器到所述加法器的主反馈环路，被配置为对所述量化的信号进行滤波以生成所述反馈信号，其中所述滤波的量化信号被加回到所述量化器的输入。
20.根据权利要求19所述的架构，还包括围绕所述量化器的量化器反馈环路，所述量化器反馈环路包括第一滤波器，所述第一滤波器被配置为生成滤波的量化信号，其中所述滤波的量化信号被加回到所述量化器的输入。
CN202180056017.7A 2020-08-10 2021-08-07 补偿数字d类调制器中反馈延迟的系统和方法 Withdrawn CN116195182A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063063560P 2020-08-10 2020-08-10
US63/063,560 2020-08-10
US17/395,952 US20220045691A1 (en) 2020-08-10 2021-08-06 System and method to compensate for feedback delays in digital class-d modulators
US17/395,952 2021-08-06
PCT/US2021/045128 WO2022035716A1 (en) 2020-08-10 2021-08-07 System and method to compensate for feedback delays in digital class-d modulators

Publications (1)

Publication Number Publication Date
CN116195182A true CN116195182A (zh) 2023-05-30

Family

ID=80115426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180056017.7A Withdrawn CN116195182A (zh) 2020-08-10 2021-08-07 补偿数字d类调制器中反馈延迟的系统和方法

Country Status (5)

Country Link
US (1) US20220045691A1 (zh)
KR (1) KR20230048371A (zh)
CN (1) CN116195182A (zh)
DE (1) DE112021004250T5 (zh)
WO (1) WO2022035716A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021061884A1 (en) * 2019-09-24 2021-04-01 Analog Devices, Inc. Increasing power efficiency in a digital feedback class d driver

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648779A (en) * 1994-12-09 1997-07-15 Advanced Micro Devices, Inc. Sigma-delta modulator having reduced delay from input to output
US6642874B1 (en) * 2002-10-11 2003-11-04 Realtek Semiconductor Corp. Sigma-delta data conversion employing quantization error feedback
GB2406008B (en) * 2003-09-15 2008-04-02 Wolfson Ltd Class D amplifier
JP2007533180A (ja) * 2004-04-09 2007-11-15 オーディオアシクス エー／エス シグマ・デルタ変調器
US7358881B2 (en) * 2005-07-22 2008-04-15 Cirrus Logic, Inc. Quantizer overload prevention for feed-back type delta-sigma modulators
US7696913B2 (en) * 2007-05-02 2010-04-13 Cirrus Logic, Inc. Signal processing system using delta-sigma modulation having an internal stabilizer path with direct output-to-integrator connection
US8390494B2 (en) * 2010-01-15 2013-03-05 Asahi Kasei Microdevices Corporation Second order noise coupling with zero optimization modulator and method
US10020818B1 (en) * 2016-03-25 2018-07-10 MY Tech, LLC Systems and methods for fast delta sigma modulation using parallel path feedback loops
US10243578B2 (en) * 2017-02-23 2019-03-26 Qualcomm Incorporated Continuous-time delta-sigma ADC with scalable sampling rates and excess loop delay compensation
WO2021061884A1 (en) * 2019-09-24 2021-04-01 Analog Devices, Inc. Increasing power efficiency in a digital feedback class d driver

Also Published As

Publication number Publication date
DE112021004250T5 (de) 2023-05-25
KR20230048371A (ko) 2023-04-11
US20220045691A1 (en) 2022-02-10
WO2022035716A1 (en) 2022-02-17

Similar Documents

Publication Publication Date Title
JP4890503B2 (ja) デルタシグマ変調器
CN106899302B (zh) Mash adc的自适应数字量化噪声消除滤波器
US7058464B2 (en) Device and method for signal processing
US9577663B1 (en) Bandwidth extension of oversampled analog-to-digital converters by means of gain boosting
CN104980154A (zh) 数模转换器静态误失配误差的估计
US7605653B2 (en) Sigma-delta based class D audio power amplifier with high power efficiency
CN103684471A (zh) 三角积分调变器以及三角积分调变方法
US8482448B2 (en) Ramp signal generator, analog to digital converter, and image sensor
US7436336B2 (en) Analog digital converter (ADC) having improved stability and signal to noise ratio (SNR)
US11916707B2 (en) Power efficiency in an analog feedback class D modulator
US11342892B2 (en) Amplifier and signal processing circuit
CN116195182A (zh) 补偿数字d类调制器中反馈延迟的系统和方法
US10014878B1 (en) Metastability compensation
CN111357196A (zh) 用于耳机的数模转换器和放大器
US9742381B2 (en) Pulse width modulator and non-transitory computer readable medium for storing program for pulse width modulator
US6587063B1 (en) Four-order sigma-delta modulator
US20200169267A1 (en) Sigma delta analog to digital converter
US11757466B2 (en) System and method for dynamic element matching for delta sigma converters
CN112671406B (zh) 具有合成的延迟级的模数转换器（adc）
US6940344B2 (en) D-class signal amplification circuit
JP3131429U (ja) シグマデルタ回路
US11316529B2 (en) D/A conversion device, method, storage medium, electronic musical instrument, and information processing apparatus
JP2006238293A (ja) Ｄ級増幅器
JP2008193159A (ja) 信号処理装置
JP5231151B2 (ja) デジタルアンプシステム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20230530