CN116193973A - 一种底电极内嵌式约瑟夫森结的制备方法 - Google Patents
一种底电极内嵌式约瑟夫森结的制备方法 Download PDFInfo
- Publication number
- CN116193973A CN116193973A CN202211557682.7A CN202211557682A CN116193973A CN 116193973 A CN116193973 A CN 116193973A CN 202211557682 A CN202211557682 A CN 202211557682A CN 116193973 A CN116193973 A CN 116193973A
- Authority
- CN
- China
- Prior art keywords
- bottom electrode
- substrate
- josephson junction
- semiconductor substrate
- embedded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
本发明属于半导体生产工艺技术领域，特别涉及一种底电极内嵌式约瑟夫森结的制备方法，该方法包括：选取半导体衬底；通过光刻技术在半导体衬底的上表面形成底电极图形；使用刻蚀工艺在半导体衬底上形成底电极图形凹槽，刻蚀后的衬底进行光刻胶去除和清洗处理；在半导体衬底表面进行金属淀积；通过化学机械抛光的方式将半导体衬底表面金属层去除，只留下凹槽中的底电极导线条；对底电极导线条的表面进行氧化处理；在氧化处理之后，利用光刻和刻蚀工艺形成顶电极，顶电极的导线条与底电极的导线条形成交叉导线结构。本发明将底电极嵌入衬底凹槽中，避免了底电极突起导致的顶电极导线条厚度不均匀的情况出现，大大降低了顶电极电阻。
Description
技术领域
本发明属于半导体生产工艺技术领域，特别涉及一种底电极内嵌式约瑟夫森结的制备方法。
背景技术
在一些特殊半导体器件制备过程中，会出现两条金属线条直接相交的结构。例如在约瑟夫森结的制备过程中，需要先做底电极铝线，底电极铝线的厚度大约40nm左右，再制备一条与底电极相交的顶电极铝线，顶电极铝线厚度大约60nm左右，如图1所示。
现有技术中，制备图1以及与其相似的交叉线结构通常采用如下方法，如图2所示的流程。首先在衬底3上淀积底电极金属，进行光刻刻蚀形成底电极1，再对底电极进行氧化处理，在衬底上淀积顶电极金属，最后进行光刻刻蚀形成顶电极2。这种制备方法存在的问题有：先制备的底电极导线条具有厚度，顶电极就需要进行爬坡沉积在底电极上方，导致顶电极导线条厚度在底电极侧壁处较薄，电阻增大，影响约瑟夫森结的性能。
发明内容
针对现有技术中存在的问题，本发明提出一种底电极内嵌式约瑟夫森结的制备方法，通过将底电极嵌入衬底凹槽中，解决了由于底电极厚度导致顶电极电阻增大的问题。
为了实现上述目的，本发明采用以下的技术方案：
本发明提供了一种底电极内嵌式约瑟夫森结的制备方法，包括以下步骤：
选取半导体衬底；
通过光刻技术在半导体衬底的上表面形成底电极图形；
使用刻蚀工艺在半导体衬底上形成底电极图形凹槽，刻蚀后的衬底进行光刻胶去除和清洗处理；
在半导体衬底表面进行金属淀积；
通过化学机械抛光的方式将半导体衬底表面金属层去除，只留下凹槽中的底电极导线条；
对底电极导线条的表面进行氧化处理；
在氧化处理之后，利用光刻和刻蚀工艺形成顶电极，顶电极的导线条与底电极的导线条形成交叉导线结构。
进一步地，所述半导体衬底为硅、锗、锗硅或砷化镓衬底。
进一步地，通过光刻技术在半导体衬底的上表面形成底电极图形，包括：先在衬底表面进行光刻胶的旋转涂覆，将光刻胶布满整个衬底；将涂胶后的衬底送至光刻机中进行曝光；曝光后的衬底被送至显影设备中进行显影；显影后，底电极图形处的光刻胶被显影掉，衬底其他区域全部被光刻胶所覆盖。
进一步地，所述光刻胶厚度为300nm-500nm；曝光能量为18mj-25mj；显影时间为30s-60s。
进一步地，采用干法刻蚀的方法，使用四氟化碳为刻蚀气体，刻蚀时间为30s，在衬底表面形成底电极图形凹槽，凹槽深度为30nm-60nm。
进一步地，采用磁控溅射的方式在衬底表面覆盖金属层，金属层的厚度略大于所刻蚀的凹槽深度，金属层厚度为40nm-70nm。
进一步地，所述底电极和顶电极采用钛、钨、铝、钼和铜金属材料。
进一步地，利用化学机械抛光的终点探测模式，使衬底表面的金属被完全研磨掉，只留下凹槽中的金属线条，使凹槽中的金属厚度与凹槽深度相等，形成一个平整的平面。
进一步地，所述顶电极和底电极的导线条宽度为100nm-300nm。
进一步地，利用光刻和刻蚀工艺形成顶电极，包括：采用磁控溅射的方式在衬底和底电极导线条的表面覆盖金属层，在金属层上涂覆光刻胶，然后曝光，之后进行显影和刻蚀，即形成顶电极；所述顶电极的厚度为60nm。
与现有技术相比，本发明具有以下优点：
本发明底电极内嵌式约瑟夫森结的制备方法，先刻蚀出底电极凹槽，再采用磁控溅射将金属覆盖在衬底表面，利用化学机械抛光的方式将衬底表面金属抛光处理，只有凹槽中的金属不会被研磨掉，形成底电极，这种将底电极嵌入衬底凹槽中的方法，避免了底电极突起导致的顶电极导线条厚度不均匀的情况出现，大大降低了顶电极电阻。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是采用现有技术制备方法得到的约瑟夫森结的结构示意图；
图2是现有技术底电极内嵌式约瑟夫森结的制备方法的流程示意图；
图3是本发明实施例的底电极内嵌式约瑟夫森结的制备方法的流程示意图；
图4是采用本发明制备方法得到的约瑟夫森结的结构示意图。
图中序号所代表的含义为：
1.底电极，2.顶电极，3.衬底。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图2所示的现有工艺流程虽然简单，但是制备得到的交叉导线各处均匀性差，产品良率低，为此，本实施例将底电极镶嵌在衬底凹槽中，避免了底电极突起导致的顶电极导线条厚度不均匀的情况出现，大大降低顶电极电阻。如图3所示，本实施例的一种底电极内嵌式约瑟夫森结的制备方法具体流程如下。
步骤S1，选取一个半导体衬底。
衬底可以是本领域技术人员熟知的任何用以承载交叉导线结构的底材，例如硅、锗、锗硅或砷化镓等半导体材料，优选硅衬底。
步骤S2，通过光刻技术在半导体衬底的上表面形成底电极图形。具体包括：先在衬底表面进行光刻胶的旋转涂覆，将光刻胶布满整个衬底，光刻胶厚度为300nm-500nm；将涂胶后的衬底送至光刻机中进行曝光，曝光方式可以采用电子束曝光或者光学曝光，曝光能量为18mj-25mj；曝光后的衬底被送至显影设备中进行显影，显影时间为30s-60s；显影后，底电极图形处的光刻胶会被显影掉，衬底其他区域全部被光刻胶所覆盖。
步骤S3，使用刻蚀工艺在半导体衬底上形成底电极图形凹槽。
本实例中采用干法刻蚀的方法，使用四氟化碳为刻蚀气体，刻蚀时间为30s，在衬底表面形成底电极图形凹槽，凹槽深度为30nm-60nm。刻蚀后的衬底要进行光刻胶去除以及清洗处理。
步骤S4，在半导体衬底表面进行金属淀积。
本实例中采用磁控溅射的方式在衬底表面覆盖金属层，金属层的厚度需要略大于所刻蚀的凹槽深度，金属层厚度为40nm-70nm。通常要求具有良好导电性能和稳定性的金属材料，例如常见的钛、钨、铝、钼、铜等。对于金属材料，最常见的形成方式是溅射，当然也不排除其他可行的方式。
步骤S5，通过化学机械抛光的方式将半导体衬底表面金属层去除，只留下凹槽中的底电极导线条。
抛光过程中采用对金属研磨速度快的研磨液，将衬底表面金属抛光干净。由于衬底抛光速度较慢，可以自动停止在衬底表面，或者也可以通过终点探测的方式停在衬底表面，且凹槽中的金属不会被研磨掉。凹槽中的金属厚度与凹槽深度相等，形成一个平整的平面。
步骤S6，对底电极导线条的表面进行氧化处理，以便与顶电极导线条隔离。
步骤S7，在氧化处理之后，利用光刻和刻蚀工艺形成顶电极，顶电极的导线条与底电极的导线条形成交叉导线结构（如图4所示），且顶电极和底电极的导线条宽度为100nm-300nm。
具体的，先采用磁控溅射的方式在衬底和底电极导线条的表面覆盖金属层，该金属材料同样也可选取常见的钛、钨、铝、钼、铜等。接下来对金属层进行部分刻蚀去除，具体过程是：在该金属层上涂覆光刻胶，然后曝光，之后进行显影和刻蚀，形成了顶电极，顶电极的厚度为60nm。
此时完成了交叉导线结构的制作。由于本发明的底电极与衬底表面高度一致，避免了顶电极搭在底电极上的现象出现，可以防止顶电极导线条厚度不均匀导致电阻变化过大的情况发生。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
最后需要说明的是：以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (10)
1.一种底电极内嵌式约瑟夫森结的制备方法，其特征在于，包括以下步骤：
选取半导体衬底；
通过光刻技术在半导体衬底的上表面形成底电极图形；
使用刻蚀工艺在半导体衬底上形成底电极图形凹槽，刻蚀后的衬底进行光刻胶去除和清洗处理；
在半导体衬底表面进行金属淀积；
通过化学机械抛光的方式将半导体衬底表面金属层去除，只留下凹槽中的底电极导线条；
对底电极导线条的表面进行氧化处理；
在氧化处理之后，利用光刻和刻蚀工艺形成顶电极，顶电极的导线条与底电极的导线条形成交叉导线结构。
2.根据权利要求1所述的底电极内嵌式约瑟夫森结的制备方法，其特征在于，所述半导体衬底为硅、锗、锗硅或砷化镓衬底。
3.根据权利要求1所述的底电极内嵌式约瑟夫森结的制备方法，其特征在于，通过光刻技术在半导体衬底的上表面形成底电极图形，包括：先在衬底表面进行光刻胶的旋转涂覆，将光刻胶布满整个衬底；将涂胶后的衬底送至光刻机中进行曝光；曝光后的衬底被送至显影设备中进行显影；显影后，底电极图形处的光刻胶被显影掉，衬底其他区域全部被光刻胶所覆盖。
4.根据权利要求3所述的底电极内嵌式约瑟夫森结的制备方法，其特征在于，所述光刻胶厚度为300nm-500nm；曝光能量为18mj-25mj；显影时间为30s-60s。
5.根据权利要求1所述的底电极内嵌式约瑟夫森结的制备方法，其特征在于，采用干法刻蚀的方法，使用四氟化碳为刻蚀气体，刻蚀时间为30s，在衬底表面形成底电极图形凹槽，凹槽深度为30nm-60nm。
6.根据权利要求5所述的底电极内嵌式约瑟夫森结的制备方法，其特征在于，采用磁控溅射的方式在衬底表面覆盖金属层，金属层的厚度略大于所刻蚀的凹槽深度，金属层厚度为40nm-70nm。
7.根据权利要求1所述的底电极内嵌式约瑟夫森结的制备方法，其特征在于，所述底电极和顶电极采用钛、钨、铝、钼和铜金属材料。
8.根据权利要求1所述的底电极内嵌式约瑟夫森结的制备方法，其特征在于，利用化学机械抛光的终点探测模式，使衬底表面的金属被完全研磨掉，只留下凹槽中的金属线条，使凹槽中的金属厚度与凹槽深度相等，形成一个平整的平面。
9.根据权利要求1所述的底电极内嵌式约瑟夫森结的制备方法，其特征在于，所述顶电极和底电极的导线条宽度为100nm-300nm。
10.根据权利要求1所述的底电极内嵌式约瑟夫森结的制备方法，其特征在于，利用光刻和刻蚀工艺形成顶电极，包括：采用磁控溅射的方式在衬底和底电极导线条的表面覆盖金属层，在金属层上涂覆光刻胶，然后曝光，之后进行显影和刻蚀，即形成顶电极；所述顶电极的厚度为60nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211557682.7A CN116193973A (zh) | 2022-12-06 | 2022-12-06 | 一种底电极内嵌式约瑟夫森结的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211557682.7A CN116193973A (zh) | 2022-12-06 | 2022-12-06 | 一种底电极内嵌式约瑟夫森结的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116193973A true CN116193973A (zh) | 2023-05-30 |
Family
ID=86451328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211557682.7A Pending CN116193973A (zh) | 2022-12-06 | 2022-12-06 | 一种底电极内嵌式约瑟夫森结的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116193973A (zh) |
-
2022
- 2022-12-06 CN CN202211557682.7A patent/CN116193973A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI391988B (zh) | 利用間距減縮製造裝置之方法及相關結構 | |
| US6790719B1 (en) | Process for forming dual metal gate structures | |
| CN109065547B (zh) | 三维存储器的制作方法 | |
| KR102105726B1 (ko) | 디바이스 제조 방법 | |
| US7220362B2 (en) | Planarization with reduced dishing | |
| US5068207A (en) | Method for producing a planar surface in integrated circuit manufacturing | |
| JP2003297812A (ja) | 半導体製造装置及び半導体素子製造方法 | |
| EP0114133B1 (fr) | Procédé de fabrication de conducteurs pour circuits intégrés, en technologie planar | |
| CN116193973A (zh) | 一种底电极内嵌式约瑟夫森结的制备方法 | |
| CN115666212B (zh) | 一种超导量子约瑟夫森结的制备方法及相关装置 | |
| US20080318420A1 (en) | Two step chemical mechanical polish | |
| US20120225560A1 (en) | Manufacturing method of integrated circuits based on formation of lines and trenches | |
| US6743725B1 (en) | High selectivity SiC etch in integrated circuit fabrication | |
| CN102820260A (zh) | 提高通孔图形性能表现的方法 | |
| US20160141382A1 (en) | Fabrication of Nanoscale Vacuum Grid and Electrode Structure With High Aspect Ratio Dielectric Spacers Between the Grid and Electrode | |
| US20230223301A1 (en) | Method of removing barrier layer | |
| CN114171668A (zh) | 在半导体衬底上制作交叉线的方法 | |
| CN110391136A (zh) | 图案化方法 | |
| CN112687826B (zh) | 量子点器件的制备方法及量子点器件 | |
| CN106960816A (zh) | 双重图形化的方法 | |
| CN113948379B (zh) | 一种纳米栅的制备方法、纳米栅及应用 | |
| EP4391784A1 (en) | Trenched electrode manufacturing process for quantum device | |
| US6555910B1 (en) | Use of small openings in large topography features to improve dielectric thickness control and a method of manufacture thereof | |
| CN111697128B (zh) | Mram器件的制备方法 | |
| CN112509912B (zh) | 一种半导体器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |