CN116189736A - 非易失性存储器件 - Google Patents

非易失性存储器件 Download PDF

Info

Publication number
CN116189736A
CN116189736A CN202211386178.5A CN202211386178A CN116189736A CN 116189736 A CN116189736 A CN 116189736A CN 202211386178 A CN202211386178 A CN 202211386178A CN 116189736 A CN116189736 A CN 116189736A
Authority
CN
China
Prior art keywords
pulse
read
write
voltage level
pulse width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211386178.5A
Other languages
English (en)
Inventor
宋政桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN116189736A publication Critical patent/CN116189736A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了一种非易失性存储器件，包括：可操作以存储数据的多个存储单元，每个存储单元构造成包括阻变层，该阻变层呈现具有不同电阻值的不同电阻状态用于表示数据；写入电路，与存储单元通信并适用于：在写入模式下生成写入脉冲，以在多个存储单元的存储单元中写入数据；以及读取电路，与存储单元通信并适用于：在读取模式下生成读取脉冲，以从多个存储单元的存储单元中读取数据，其中，存储单元每一个构造成：当与读取脉冲的脉冲宽度变化相对应的读取脉冲的电压电平变化的范围在与写入脉冲的脉冲宽度变化相对应的写入脉冲的电压电平变化的范围内时，可操作于写入数据或读取数据。

Description

非易失性存储器件
相关申请的交叉引用
本专利文件要求于2021年11月26日提交的韩国专利申请第10-2021-0165620号的优先权，其公开内容通过引用整体并入本文。
技术领域
本公开的各种实施方式涉及半导体设计技术，特别是非易失性存储器件。
背景技术
非易失性存储器件是一种使用非易失性存储单元的存储器件，即使在未供电时也能保留存储的数据。例如，非易失性存储器件可以包括磁随机存取存储器(MRAM)、相变RAM(PCRAM)、电阻RAM(ReRAM)。
发明内容
公开技术的各种实施方式指向非易失性存储器件，用于降低读取干扰。
根据实施方式，一种非易失性存储器件可以包括：可操作以存储数据的多个存储单元，每个存储单元构造成包括阻变层，该阻变层呈现具有不同电阻值的不同电阻状态用于表示数据；写入电路，与存储单元通信并适用于：在写入模式下生成写入脉冲，以在多个存储单元的存储单元中写入数据，其中，写入脉冲具有依据写入脉冲的脉冲宽度而定的电压电平；以及读取电路，与存储单元通信并适用于：在读取模式下生成读取脉冲，以从多个存储单元的存储单元中读取数据，其中，读取脉冲具有依据读取脉冲的脉冲宽度而定的电压电平，其中，存储单元每一个构造成：当与读取脉冲的脉冲宽度变化相对应的读取脉冲的电压电平变化的范围在与写入脉冲的脉冲宽度变化相对应的写入脉冲的电压电平变化的范围内时，可操作于写入数据或读取数据。
根据实施方式，一种非易失性存储器件可以包括：存储单元阵列，包括存储单元，每个存储单元具有阻变层，阻变层具有在高电阻状态和低电阻状态之间变化的电阻用于存储数据；写入电路，与存储单元阵列通信，并配置为接收模式选择信号以及基于选择的模式生成将数据写入存储单元的写入脉冲；以及读取电路，与存储单元阵列通信，并配置成：生成读取脉冲，以读取存储在存储单元中的数据，而不改变存储单元的电阻状态，其中，与读取脉冲的脉冲宽度变化对应的读取脉冲的电压电平变化的范围在与写入脉冲的脉冲宽度变化对应的写入脉冲的电压电平变化的范围内。
附图说明
图1是图示根据公开技术的实施方式的非易失性存储器件的框图。
图2是图示图1中所示的写入电路的框图。
图3是图示图1中所示的一个读取电路的框图。
图4至图7是图示根据公开技术的实施方式的非易失性存储器件的操作的示意图。
具体实施方式
以下参照附图描述了各种实施方式，以便详细描述本公开，使得具有本公开所属技术领域中的普通技艺的人员可以轻松执行本公开的技术实质。
图1是图示根据一实施方式的非易失性存储器件100的框图。
参考图1，非易失性存储器件100可以包括存储单元阵列110、写入电路120、字线选择电路130、位线选择电路140和读取电路150。
存储单元阵列110可以包括设置在多个字线WL与多个位线BL交叉处的多个存储单元。在一些实现中，多个存储单元中的每一个可以包括阻变层，该阻变层响应于控制信号(例如电压脉冲)而呈现在不同电阻值下的不同的电阻状态，并且可以响应于控制信号而呈现阻变以改变其电阻状态。不同的电阻状态可以用来表示存储数据的不同逻辑电平，并因此根据电阻状态在其中存储数据。阻变层可以是夹在两个金属电极之间的电阻层(例如金属氧化物)，以呈现阻变特性，其中电阻值根据施加在两个金属电极上的外部电压(例如写入脉冲WP)的幅值或极性而在高电阻状态和低电阻状态之间改变。阻变层可以具有当外部电压被去除时保持改变后的电阻值的存储功能，使得这种结构可以作为电阻式随机存取存储器(RRAM)单元用作非易失性存储单元。例如，阻变层可以具有一特性，其中对应于读取脉冲VREAD的脉冲宽度变化的读取脉冲VREAD的电压电平变化的范围落在对应于写入脉冲WP的脉冲宽度变化的写入脉冲WP的电压电平变化的范围内(参见图5)。例如，在一些实现中，阻变层可以包括以氧化银或氧化铜形式存在的银(Ag)和/或铜(Cu)中的至少一个。
写入电路120可以基于写入使能信号WT、模式选择信号MD、置位使能信号EN1和复位使能信号EN2来生成写入脉冲WP。响应于对写入使能信号WT，写入电路120可以在写入模式下被使能并生成写入脉冲WP来改变阻变层的电阻状态，以实现在存储单元中的写入操作。写入电路120可以基于模式选择信号MD确定针对写入操作的第一至第三操作模式而被优化的写入脉冲WP的波形(参见图7)，并基于置位使能信号EN1和复位使能信号EN2确定写入脉冲WP的极性。
字线选择电路130可以基于字线选择信号XADD将多个字线WL中选择的字线与写入电路120耦接。字线选择电路130可以为选择的字线提供写入脉冲WP。
位线选择电路140可以基于位线选择信号YADD将多个位线BL中选择的位线与读取电路150耦接。位线选择电路140可以为选择的位线提供数据脉冲DP。数据脉冲DP可以对应于存储在多个存储单元中选择的存储单元中的数据值。
读取电路150可以基于读取使能信号RD生成对应于数据脉冲DP的读取数据DT。响应于读取使能信号RD，读取电路150可以在读取模式下被使能以生成读取脉冲VREAD。读取电路150可以基于读取脉冲VREAD和数据脉冲DP生成读取数据DT。
图2是图示图1中所示的写入电路120的框图。
参考图2，写入电路120可以包括写入脉冲发生电路121和写入脉冲选择电路123。
写入脉冲发生电路121可以基于写入使能信号WT生成对应于执行写入操作的第一至第三操作模式的第一至第三置位脉冲VSET1至VSET3和第一至第三复位脉冲VRESET1至VRESET3。写入操作的第一操作模式可以是在将数据写入存储单元时需要通过使用具有高电压值的短电压脉冲的高速操作的写入模式(例如图7中的VSET1)，第三操作模式可以是在将数据写入存储单元时需要低写入速度(长脉冲宽度)和低电压电平的低电压操作的模式(如图7中的VSET3)，而第二操作模式可以是需要在第一操作模式中的速度和第三操作模式中的速度之间的适当的速度以及在第一操作模式中的写入电压电平和第三操作模式中的写入电压电平之间适当的电压的模式(如图7中的VSET2)。写入脉冲发生电路121可以基于阻变层的特性生成针对每个写入操作模式而被优化的第一至第三置位脉冲VSET1至VSET3和第一至第三复位脉冲VRESET1至VRESET3。
写入脉冲选择电路123可以基于模式选择信号MD、置位使能信号EN1和复位使能信号EN2来选择第一至第三置位脉冲VSET1至VSET3和第一至第三复位脉冲VRESET1至VRESET3中的任意一个，并输出选择的脉冲作为写入脉冲WP。
图3是图示图1中所示的读取电路150的框图。
参考图3，读取电路150可以包括读取脉冲发生电路151和感测电路153。
读取脉冲发生电路151可以基于读取使能信号RD生成读取脉冲VREAD。读取脉冲发生电路151可以考虑阻变层的特性使得在写入脉冲WP和读取脉冲VREAD之间的电压裕度是足够的来生成读取脉冲VREAD，以在不改变改存储单元的电阻状态的情况下读取该电阻状态。例如，读取脉冲发生电路151可以根据阻变层的特性设置读取脉冲VREAD的目标电压电平，使得写入脉冲WP的电压电平与读取脉冲VREAD的电压电平之间的差值对应于写入脉冲WP电压电平的2/3至1/10倍(称为第一条件)。读取脉冲发生电路151可以根据阻变层的特性设置读取脉冲VREAD的目标脉冲宽度，以对应于参考脉冲宽度的1/10至1/1000倍(被称为第二条件)。参考脉冲宽度可以是对应于第一特性曲线与第二特性曲线的交叉部的脉冲宽度，第一特性曲线指示对应于写入脉冲WP的脉冲宽度变化的写入脉冲WP的电压电平变化；而第二特性曲线指示根据读取脉冲VREAD的脉冲宽度变化的读取脉冲VREAD的电压电平变化。读取脉冲发生电路151可以设置读取脉冲VREAD的目标电压电平和目标脉冲宽度，以满足第一和第二条件中的任何一个或同时满足第一和第二条件。
感测电路153可以基于读取脉冲VREAD和数据脉冲DP生成与存储在选择的存储单元中的数据值相对应的读取数据DT。感测电路153考虑阻变层的特性来生成并使用读取脉冲VREAD，这使得可以防止读取操作期间因读取脉冲VREAD而导致存储在选择的存储单元中的数据值(由阻变层的电阻状态表示)意外变化的不良读取干扰。
此后，参考图4和图7描述了根据实施方式的具有上述配置的非易失性存储器件100的操作。
图4是图示在写入模式下将数据存储在选择的存储单元中的操作的示意图。
参考图4，存储单元具有一特性，其中电阻值根据电流而改变并且改变后的电阻值被保持。例如，当写入脉冲WP满足预定条件时，电阻值改变。除非写入脉冲WP满足预定条件的事件，否则电阻值保持。
在图4中所示的存储单元中，当施加到存储单元的写入脉冲WP具有正(+)电压电平时，流经存储单元的电流可以增大，以及当写入脉冲WP等于或大于置位脉冲VSET的阈值电压电平时，流经存储单元的电流可以迅速增大(参见图4中写入脉冲WP具有电压VSET时的箭头)。写入脉冲WP的高电压等于或大于阈值置位脉冲电压VSET，存储单元可以通过从高电阻状态转换为低电阻状态来改变其电阻状态，如图4所示。当将读取脉冲VREAD被设置为低于阈值置位脉冲VSET的第一电压电平VREAD1，以避免在读取操作中改变单元的电阻状态时，在读取操作中写入脉冲WP和读取脉冲VREAD之间的电压电平可以具有第一裕度M1。
当施加到存储单元的写入脉冲WP具有负(-)电压电平时，流经存储单元的电流可以增大，以及当负写入脉冲WP等于或大于复位脉冲VRESET的阈值电压电平时，流经存储单元的电流可以迅速减小，以引起电阻状态从低电阻状态转变为高电阻状态。当将读取脉冲VREAD被设置为第二电压电平VREAD2(作为电压电平低于阈值VRESET的负读取电压)时，在读取操作中写入脉冲WP和读取脉冲VREAD之间的电压电平可以有第二裕度M2。
因此，将电流和电压施加到存储单元可以使存储单元反复经受其中电流根据电压迅速增大和减小的现象。
图5是图示在存储单元的一个例子中阻变层特性的曲线图。图5图示了对应于置位脉冲VSET的第一特性曲线和对应于读取脉冲VREAD的第二特性曲线。
参考图5，存储单元的阻变层可以具有一特性，其中根据读取脉冲VREAD的脉冲宽度变化的读取脉冲VREAD的电压电平变化的范围落在根据置位脉冲的脉冲宽度变化的置位脉冲VSET的电压电平变化的范围内。
可以根据阻变层的特性设置读取脉冲VREAD的目标电压电平，使得置位脉冲VSET的电压电平与读取脉冲VREAD的电压电平之间的差值VD对应于置位脉冲VSET电压电平的2/3至1/10倍。
根据阻变层的特性，可以将读取脉冲VREAD的目标脉冲宽度设置为参考脉冲宽度的1/10至1/1000。参考脉冲宽度可以是对应于第一特性曲线与第二特性曲线的交叉部的脉冲宽度，第一特性曲线指示根据置位脉冲VSET的脉冲宽度变化的置位脉冲VSET的电压电平变化，以及第二特性曲线指示根据读取脉冲VREAD的脉冲宽度变化的读取脉冲VREAD的电压电平变化。例如，当第一特性曲线和第二特性曲线的对应于交叉部的脉冲宽度为10微秒(μsec)至1毫秒(msec)时，可以将读取脉冲VREAD的目标脉冲宽度设置为1μsec或更小。
图6是图示读取干扰的曲线图。
参考图6，当考虑阻变层的特性生成读取脉冲VREAD时，因足够的裕度M1和M2而可以防止读取干扰。例如，当读取脉冲VREAD被设置为第一电压电平VREAD1时，在置位脉冲VSET的电压电平和读取脉冲VREAD的第一电压电平VREAD1之间有足够的第一裕度M1。因此，在读取模式下，读取脉冲VREAD不影响每个具有低电阻状态的存储单元的分布B1。或者，当将读取脉冲VREAD被设置为第二电压电平VREAD2时，在复位脉冲VRESET的电压电平和读取脉冲VREAD的第二电压电平VREAD2之间有足够的第二裕度M2。因此，在读取模式下，读取脉冲VREAD不影响每个具有高电阻状态的存储单元的分布B2。
图7是图示在操作操作中根据第一至第三操作模式的写入脉冲WP和读取脉冲VREAD的示意图。为便于描述，将置位脉冲VSET作为示例来描述。
参考图7，第一写入操作模式可以是需要高速写入操作的模式。相应地，在第一写入操作模式下，写入脉冲发生电路121可以生成在第一至第三操作模式中具有最高第一电压电平和最小第一脉冲宽度的第一置位脉冲VSET1。
第三写入操作模式可以是需要低压写入操作的写入模式。相应地，在第三操作模式下，写入脉冲发生电路121可以生成在第一至第三写入操作模式中具有最低第二电压电平和最大第二脉冲宽度的第三置位脉冲VSET3。
第二写入操作模式可以是需要适当的速度和适当的电压的写入模式。相应地，在第二写入操作模式下，写入脉冲发生电路121可以生成第二置位脉冲VSET2，其具有在第一电压电平和第二电压电平之间的第三电压电平和在第一脉冲宽度和第二脉冲宽度之间的第三脉冲宽度。
根据本公开的实施方式，在写入模式下使用优化的写入脉冲以及在读取模式下防止读取干扰是可能的。
根据本公开的实施方式，可以降低读取干扰，这使得在读取操作期间提高操作可靠性成为可能。
虽然提供了所公开技术的一些实施方式的具体示例，但可以基于公开或图示的内容对公开的实施方式和其他实施方式进行改变和改进。

Claims (19)

1.一种非易失性存储器件包括：
多个存储单元，可操作以存储数据，每个存储单元构造成包括阻变层，所述阻变层呈现具有不同电阻值的不同电阻状态用于表示数据；
写入电路，与所述存储单元通信，并适用于：在写入模式下生成写入脉冲，以在所述多个存储单元的存储单元中写入数据，其中，所述写入脉冲具有依据所述写入脉冲的脉冲宽度而定的电压电平；以及
读取电路，与所述存储单元通信，并适用于：在读取模式下生成读取脉冲，以从所述多个存储单元的存储单元中读取数据，其中，所述读取脉冲具有依据所述读取脉冲的脉冲宽度而定的电压电平，
其中，所述存储单元每一个构造成：当与所述读取脉冲的脉冲宽度变化相对应的所述读取脉冲的电压电平变化的范围在与所述写入脉冲的脉冲宽度变化相对应的所述写入脉冲的电压电平变化的范围内时，可操作于写入数据或读取数据。
2.如权利要求1所述的非易失性存储器件，其中，所述读取电路进一步配置为：根据所述阻变层的特性设置所述读取脉冲的目标电压电平，使得所述写入脉冲的电压电平与所述读取脉冲的电压电平之间的差值对应于所述写入脉冲的电压电平的2/3至1/10倍。
3.如权利要求1所述的非易失性存储器件，其中，所述读取电路进一步配置为根据所述阻变层的特性将所述读取脉冲的目标脉冲宽度设置为对应于参考脉冲宽度的1/10至1/1000倍。
4.如权利要求3所述的非易失性存储器件，其中，所述参考脉冲宽度是对应于第一特性曲线与第二特性曲线的交叉部的脉冲宽度，所述第一特性曲线指示根据所述写入脉冲的脉冲宽度变化的所述写入脉冲的电压电平变化，而所述第二特性曲线指示根据所述读取脉冲的脉冲宽度变化的所述读取脉冲的电压电平变化。
5.如权利要求1所述的非易失性存储器件，其中，所述读取电路进一步配置为：根据所述阻变层的特性设置所述读取脉冲的目标电压电平，使得所述写入脉冲的电压电平与所述读取脉冲的电压电平之间的差值对应于所述写入脉冲的电压电平的2/3至1/10倍，以及
其中，所述读取电路进一步配置为根据所述阻变层的特性将所述读取脉冲的目标脉冲宽度设置为对应于参考脉冲宽度的1/10至1/1000倍。
6.如权利要求5所述的非易失性存储器件，其中，所述参考脉冲宽度是对应于第一特性曲线与第二特性曲线的交叉部的脉冲宽度，所述第一特性曲线指示根据所述写入脉冲的脉冲宽度变化的所述写入脉冲的电压电平变化，而所述第二特性曲线指示根据所述读取脉冲的脉冲宽度变化的所述读取脉冲的电压电平变化。
7.如权利要求1所述的非易失性存储器件，其中，所述读取电路包括：
读取脉冲发生电路，适用于响应于读取使能信号而生成所述读取脉冲；以及
感测电路，适用于：基于通过所述多个存储单元之中被选择的存储单元所提供的所述读取脉冲和数据脉冲，生成存储在所述被选择的存储单元中的读取数据。
8.如权利要求1所述的非易失性存储器件，其中，所述阻变层包括银Ag或铜Cu至少一种。
9.如权利要求1所述的非易失性存储器件，其中，所述写入电路适用于根据所述阻变层的特性生成与多个操作模式相对应的所述写入脉冲。
10.如权利要求1所述的非易失性存储器件，其中，所述写入电路适用于：生成第一写入脉冲、第二写入脉冲和第三写入脉冲，所述第一写入脉冲具有第一脉冲宽度和第一电压电平、所述第二写入脉冲具有大于所述第一脉冲宽度的第二脉冲宽度和小于所述第一电压电平的第二电压电平，以及所述第三写入脉冲具有大于所述第二脉冲宽度的第三脉冲宽度和小于所述第二电压电平的第三电压电平。
11.如权利要求1所述的非易失性存储器件，其中，所述写入电路包括：
写入脉冲发生电路，适用于响应于写入使能信号生成对应于多个操作模式的多个置位脉冲和多个复位脉冲；以及
写入脉冲选择电路，适用于：基于模式选择信号、置位使能信号和复位使能信号而将所述多个置位脉冲和所述多个复位脉冲中的任何一个输出作为所述写入脉冲。
12.一种非易失性存储器件，包括：
存储单元阵列，包括存储单元，每个所述存储单元具有阻变层，所述阻变层具有在高电阻状态和低电阻状态之间变化的电阻用于存储数据；
写入电路，与所述存储单元阵列通信，并配置为接收模式选择信号以及基于选择的模式生成将数据写入存储单元的写入脉冲；以及
读取电路，与所述存储单元阵列通信，并配置成：生成读取脉冲，以读取存储在所述存储单元中的数据，而不改变所述存储单元的电阻状态，
其中，与所述读取脉冲的脉冲宽度变化对应的所述读取脉冲的电压电平变化的范围在与所述写入脉冲的脉冲宽度变化对应的所述写入脉冲的电压电平变化的范围内。
13.如权利要求12所述的非易失性存储器件，其中，所述阻变层包括银或铜至少一种。
14.如权利要求12所述的非易失性存储器件，其中，所述阻变层的电阻依据所述写入脉冲的极性或幅值至少一个而定。
15.如权利要求12所述的非易失性存储器件，其中，所述写入电路配置成：接收指示以第一操作速度操作的第一操作模式、以第二操作速度操作的第二操作模式以及以第三操作速度操作的第三操作模式中之一的所述模式选择信号，所述第二操作速度低于所述第一操作速度，所述第三操作速度低于所述第二操作速度。
16.如权利要求15所述的非易失性存储器件，其中，所述第一操作模式在第一操作电压下操作，所述第二操作模式在小于所述第一操作电压的第二操作电压下操作，或者所述第三操作模式在小于所述第二操作电压的第三操作电压下操作。
17.如权利要求12所述的非易失性存储器件，其中，所述读取电路进一步配置为：设置所述读取脉冲的电压电平，使得所述写入脉冲的电压电平与所述读取脉冲的电压电平之间的差值对应于所述写入脉冲的电压电平的2/3至1/10倍。
18.如权利要求12所述的非易失性存储器件，其中，所述读取电路进一步配置为将所述读取脉冲的脉冲宽度设置为对应于参考脉冲宽度的1/10至1/1000倍。
19.如权利要求18所述的非易失性存储器件，其中，所述参考脉冲宽度是对应于第一特性曲线与第二特性曲线的交叉部的脉冲宽度，所述第一特性曲线指示根据所述写入脉冲的脉冲宽度变化的所述写入脉冲的电压电平变化，而所述第二特性曲线指示根据所述读取脉冲的脉冲宽度变化的所述读取脉冲的电压电平变化。
CN202211386178.5A 2021-11-26 2022-11-07 非易失性存储器件 Pending CN116189736A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210165620A KR20230078143A (ko) 2021-11-26 2021-11-26 비휘발성 메모리 장치
KR10-2021-0165620 2021-11-26

Publications (1)

Publication Number Publication Date
CN116189736A true CN116189736A (zh) 2023-05-30

Family

ID=86437045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211386178.5A Pending CN116189736A (zh) 2021-11-26 2022-11-07 非易失性存储器件

Country Status (3)

Country Link
US (1) US20230170020A1 (zh)
KR (1) KR20230078143A (zh)
CN (1) CN116189736A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12075714B2 (en) * 2022-08-09 2024-08-27 Micron Technology, Inc. Random number generation based on threshold voltage randomness

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6745302B1 (en) * 1996-08-20 2004-06-01 Sony Corporation Method and circuit for enabling a clock-synchronized read-modify-write operation on a memory array
JP2004178729A (ja) * 2002-11-28 2004-06-24 Hitachi Ltd 半導体記憶装置
KR20200117374A (ko) * 2019-04-04 2020-10-14 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 이의 동작 방법 및 이를 이용하는 시스템

Also Published As

Publication number Publication date
KR20230078143A (ko) 2023-06-02
US20230170020A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
JP6886501B2 (ja) メモリを動作させる方法
US11798620B2 (en) Apparatuses including multi-level memory cells and methods of operation of same
CN109906482B (zh) 包含存储器单元的设备及其操作方法
US11783902B2 (en) Multi-state programming of memory cells
US9418739B2 (en) Memory devices and methods of operating the same
US11315633B2 (en) Three-state programming of memory cells
US8331177B2 (en) Resistance semiconductor memory device having a bit line supplied with a compensating current based on a leak current detected during a forming operation
US8488366B2 (en) Semiconductor memory device
US11302391B2 (en) System and method for reading memory cells
US11705199B2 (en) Programming memory cells using asymmetric current pulses
CN116189736A (zh) 非易失性存储器件
US11670368B2 (en) Methods and systems for accessing memory cells
CN116134523B (zh) 存储器单元的多状态编程
US11694748B2 (en) System and method for reading memory cells
JP6972059B2 (ja) 抵抗変化型メモリ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination