CN116189695A - 音频编解码芯片及其功耗管理模式的切换方法 - Google Patents
音频编解码芯片及其功耗管理模式的切换方法 Download PDFInfo
- Publication number
- CN116189695A CN116189695A CN202310151734.9A CN202310151734A CN116189695A CN 116189695 A CN116189695 A CN 116189695A CN 202310151734 A CN202310151734 A CN 202310151734A CN 116189695 A CN116189695 A CN 116189695A
- Authority
- CN
- China
- Prior art keywords
- module
- clock
- mode
- power consumption
- peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 230000002093 peripheral effect Effects 0.000 claims abstract description 116
- 238000007726 management method Methods 0.000 claims abstract description 71
- 230000005540 biological transmission Effects 0.000 claims abstract description 18
- 238000013500 data storage Methods 0.000 claims abstract description 14
- 238000012544 monitoring process Methods 0.000 claims abstract description 8
- 239000000725 suspension Substances 0.000 claims description 13
- 238000012546 transfer Methods 0.000 claims description 13
- 238000005070 sampling Methods 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 4
- 238000011084 recovery Methods 0.000 claims description 3
- 230000003993 interaction Effects 0.000 claims description 2
- 230000002045 lasting effect Effects 0.000 claims description 2
- 208000032182 acquired hemophilia B Diseases 0.000 description 24
- 238000010586 diagram Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 7
- 210000003813 thumb Anatomy 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 101001042125 Eisenia hortensis Chymotrypsin inhibitor Proteins 0.000 description 1
- 241001522296 Erithacus rubecula Species 0.000 description 1
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 1
- 101000825182 Homo sapiens Transcription factor Spi-B Proteins 0.000 description 1
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 1
- 102100022281 Transcription factor Spi-B Human genes 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009469 supplementation Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000002618 waking effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
- G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
- G10L19/04—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis using predictive techniques
- G10L19/16—Vocoder architecture
- G10L19/18—Vocoders using multiple modes
- G10L19/22—Mode decision, i.e. based on audio signal content versus external parameters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computational Linguistics (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Audiology, Speech & Language Pathology (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Microcomputers (AREA)
Abstract
本发明提供一种音频编解码芯片及其功耗管理模式的切换方法，该芯片包括：时钟模块包括与外设模块中音频设备和外部设备所对应的锁相环；数据存储模块，用于存储处理器模块在程序运行中的中间变量；接口模块，用于为处理器模块和外设模块之间提供数据传输和接收通道；外设模块，用于监控外部设备的工作状态信息；处理器模块，用于根据工作状态信息，将音频编解码芯片的功耗管理模式切换至与工作状态信息匹配的模式后，对时钟模块中的目标锁相环进行重置。本发明提供的音频编解码芯片及其功耗管理模式的切换方法，能够根据不同工作状态，动态关闭不参与外设活动的外设时钟，以实现在保证语音质量的前提下有效降低功耗。
Description
技术领域
本发明涉及集成电路技术领域，尤其涉及一种音频编解码芯片及其功耗管理模式的切换方法。
背景技术
随着语音识别和对话技术的发展，智能多功能语音技术逐渐进入到我们的视线中，传统单一的语音功能已经不能满足人们的需求。不同模式下多功能的智能语音技术成为发展的趋向，所以对音频编码解码芯片在低功耗的同时保证语音质量的输出提出很高要求。在低功耗条件下只是对电源电压进行降压处理，下降芯片运行频率，导致语音质量下降。
发明内容
本发明提供一种音频编解码芯片及其功耗管理模式的切换方法，用以解决现有技术中低功耗条件下对电源电压进行降压处理，导致语音质量下降的缺陷。
本发明提供一种音频编解码芯片，包括：处理器模块，与所述处理器模块的接口连接的时钟模块、数据存储模块、接口模块、外设模块，以及用于提供电能的电源模块；
所述时钟模块包括与外设模块中音频设备和外部设备所对应的锁相环；
所述数据存储模块，用于存储所述处理器模块在程序运行中的中间变量；
所述接口模块，用于为处理器模块和所述外设模块之间提供数据传输和接收通道；
所述外设模块，用于监控外部设备的工作状态信息；
所述处理器模块，用于根据所述工作状态信息，将音频编解码芯片的功耗管理模式切换至与所述工作状态信息匹配的模式后，对所述时钟模块中的目标锁相环进行重置；
其中，所述目标锁相环为所述音频设备和/或所述外部设备所对应的锁相环；所述功耗管理模式包括正常模式、普通休眠模式和深度休眠模式；所述正常模式下的音频设备和所有外部设备的锁相环均处于高电平状态；所述普通休眠模式下的音频设备的锁相环均处于高电平状态，且所有外部设备的锁相环均处于低电平状态；所述深度休眠模式下的音频设备和所有外部设备的锁相环均处于低电平状态。
根据本发明提供的一种音频编解码芯片，所述外设模块包括USB控制器，所述接口模块包括USB总线；
所述USB总线，用于在检测到外设处于挂起状态或唤醒状态时，控制USB PHY芯片改变接口链路状态；
所述USB控制器，用于在确定所述USB PHY芯片改变接口链路状态后，产生中断使能。
根据本发明提供的一种音频编解码芯片，还包括直接存储器访问(Direct MemoryAccess，DMA)控制器；
DMA控制器提供多达16个可配置通道，用于内存到内存、内存到外设、外设到外设和外设到内存的之间的数据传输。
根据本发明提供的一种音频编解码芯片，所述接口模块包括：第一高级高性能总线(Advanced High Performance Bus，AHB)、第二AHB和1个外围总线(AdvancedPeripheral Bus，APB)；
所述接口模块还包括IIS音频接口；
所述IIS音频接口支持数字模拟转换器(Digital Analog Converter，DAC)数据输出、DMA先进先出(First Input First Output，FIFO)存储器输出、DMA FIFO存储器输入和DAC数据输入；
其中，所述处理器模块在所述第一AHB进行数据操作，所述DMA控制器在所述第二AHB进行数据操作。
根据本发明提供的一种音频编解码芯片，所述外设模块包括逐次逼近型模数转换器和通用异步收发器；
所述逐次逼近型模数转换器通过APB对外部传感器、电压信号进行采样得到的模拟数据转换为数字数据，更新状态寄存器和中断信号，与处理器模块交换数据；
所述逐次逼近型模数转换器，还用于在接收到远程外设的启动信号后，驱动所述处理器模块将电源寄存器的恢复位设置为1且持续一段时间后，重置为0；
所述处理器模块通过APB Bridge逻辑连接器与所述通用异步收发器传输数据，所述DMA通过AHB与所述通用异步收发器转换数据；
其中，所述电源寄存器处于所述电源模块中。
根据本发明提供的一种音频编解码芯片，所述外设模块包括通用异步收发器；
所述处理器模块通过APB Bridge逻辑连接器与所述通用异步收发器传输数据，所述DMA通过AHB与所述通用异步收发器转换数据。
本发明还提供一种音频编解码芯片的功耗管理模式的切换方法，包括：
外设模块通过与数据存储模块和接口模块进行交互，监控外部设备的工作状态信息；
处理器模块根据所述工作状态信息，将音频编解码芯片的功耗管理模式切换至与所述工作状态信息匹配的模式后，对时钟模块中的目标锁相环进行重置；
其中，所述目标锁相环为所述音频设备和/或所述外部设备所对应的锁相环；所述功耗管理模式包括正常模式、普通休眠模式和深度休眠模式；所述正常模式为音频设备和所有外部设备的锁相环均处于高电平状态；所述普通休眠模式为音频设备的锁相环均处于高电平状态，且所有外部设备的锁相环均处于低电平状态；所述深度休眠模式音频设备和所有外部设备的锁相环均处于低电平状态。
根据本发明提供的一种功耗管理模式的切换方法，所述处理器模块根据所述工作状态信息，将音频编解码芯片的功耗管理模式切换至与所述工作状态信息匹配的模式后，对时钟模块中的目标锁相环进行重置，包括：
所述处理器模块接收所述外设模块发送的携带有挂起中断指令的工作状态信息；
所述处理器模块响应于所述挂起中断指令，将系统控制寄存器的SLEEPDEEP位设置为0，将所述功耗管理模式由正常模式切换至普通休眠模式；
所述处理器模块将设置为低电平状态的时钟门控信号发送至所述时钟模块，以供所述时钟模块响应于处于低电平状态的时钟门控信号，在维持当前时钟源的同时，将所有外部设备的锁相环设置为低电平状态，且使得所述音频设备的锁相环的频率不变；
其中，所述挂起中断指令是所述USB总线在确定预设时长内未与任一外部设备发生数据传输时，控制所述USB控制器产生的指令；所述当前时钟源为所述处理器模块在所述功耗管理模式切换至所述普通休眠模式之前所对应的时钟源；所述时钟源包括第一USBPHY时钟源、第二USB PHY时钟源、外部输入时钟源、USB时钟源和RC振荡器时钟源；所述第一USB PHY时钟源的功率小于第二USB PHY时钟源的功率。
根据本发明提供的一种功耗管理模式的切换方法，所述处理器模块根据所述工作状态信息，将音频编解码芯片的功耗管理模式切换至与所述工作状态信息匹配的模式后，对时钟模块中的目标锁相环进行重置，包括：
所述处理器模块在确定当前所处的普通休眠模式的持续时长大于或者等于预设阈值的情况下，将系统控制寄存器的SLEEPDEEP位设置为1，将所述功耗管理模式由普通休眠模式切换至深度休眠模式；
所述处理器模块将设置为低电平状态的时钟门控信号发送至所述时钟模块，以供所述时钟模块响应于处于低电平状态的时钟门控信号，将所有外部设备的锁相环设置为低电平状态后，通过寄存器控制所述音频设备的锁相环关电，且将时钟源切换至RC振荡器时钟源；
其中，所述RC振荡器时钟源为功率最小的时钟源。
根据本发明提供的一种功耗管理模式的切换方法，所述处理器模块根据所述工作状态信息，将音频编解码芯片的功耗管理模式切换至与所述工作状态信息匹配的模式后，对时钟模块中的目标锁相环进行重置，包括：
所述处理器模块接收所述外设模块发送的携带有唤醒中断指令的工作状态信息；
所述处理器模块响应于所述唤醒中断指令，将所述功耗管理模式由普通休眠模式或者深度休眠模式切换至正常模式；
所述处理器模块将设置为高电平状态的时钟门控信号发送至所述时钟模块，以供所述时钟模块响应于处于高电平状态的时钟门控信号，将音频设备和所有外部设备的锁相环设置为高电平状态，且将时钟源切换至第一USB PHY时钟源；
其中，所述唤醒中断指令是所述USB总线在与任一外部设备重新发生数据传输时，控制所述USB控制器产生的指令。
根据本发明提供的一种功耗管理模式的切换方法，所述处理器模块通过等待时间(Wait for Event，WFE)、指令等待中断(Wait for Interrupt，WFI)指令、唤醒中断控制器(Wake-up Interrupt Controller，WIC)或者系统控制寄存器指令进行功耗管理模式的切换。
本发明提供的音频编解码芯片及其功耗管理模式的切换方法，通过外设模块对外设的活动状态进行监控，并由处理器模块根据监控到的工作状态信息将功耗管理模式切换至与之相适配的模式。尤其对于低功耗模式的运行场景，能够通过在对应模式的响应下，动态关闭不参与外设活动的外设时钟，以实现在保证语音质量的前提下有效降低功耗。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的音频编解码芯片的结构示意图之一；
图2是本发明提供的音频编解码芯片的部件结构示意图之一；
图3是本发明提供的音频编解码芯片的部件结构示意图之二；
图4是本发明提供的音频编解码芯片的结构示意图之二；
图5本发明提供的功耗管理模式的切换方法的流程示意图；
图6本发明提供的功耗管理模式的模式切换示意图；
图7本发明提供的模式切换的流程示意图之一；
图8本发明提供的模式切换的流程示意图之二；
图9本发明提供的模式切换的流程示意图之三。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请的说明书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。
应当理解，在本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
图1是本发明提供的音频编解码芯片的结构示意图之一。如图1所示，本发明实施例提供的音频编解码芯片，包括：处理器模块110，与所述处理器模块110的接口连接的时钟模块120、数据存储模块130、接口模块140、外设模块150，以及用于提供电能的电源模块160。
所述时钟模块120包括与外设模块150中音频设备和外部设备所对应的锁相环。
所述数据存储模块130，用于存储所述处理器模块110在程序运行中的中间变量；
所述接口模块140，用于为处理器模块110和所述外设模块150之间提供数据传输和接收通道。
所述外设模块150，用于监控外部设备的工作状态信息。
所述处理器模块110，用于根据所述工作状态信息，将音频编解码芯片的功耗管理模式切换至与所述工作状态信息匹配的模式后，对所述时钟模块120中的目标锁相环进行重置。
其中，所述目标锁相环为所述音频设备和/或所述外部设备所对应的锁相环。所述功耗管理模式包括正常模式、普通休眠模式和深度休眠模式。所述正常模式下的音频设备和所有外部设备的锁相环均处于高电平状态。所述普通休眠模式下的音频设备的锁相环均处于高电平状态，且所有外部设备的锁相环均处于低电平状态。所述深度休眠模式下的音频设备和所有外部设备的锁相环均处于低电平状态。
具体地，音频编解码芯片在晶振电路的基础上设置有处理器模块110、时钟模块120、数据存储模块130、接口模块140、外设模块150，以及用于提供电能的电源模块160。其中：
处理器模块110可以产生控制信号对相应的部件进行控制，并执行相应的操作，处理器模块110的表现形式包括但不限于中央处理器(Central Processing Unit，CPU)、数字信号处理(Digital Signal Processing/Processor，DSP)、微控制器单元(Micro ControlUnit，MCU)和微处理器单元(Micro Processor Unit，MPU)。
时钟模块120包括音频设备和外设的锁相环(Phase Locked Loop，PLL)，可以从12MHZ的USB振荡器或外部设备的12MHZ晶体生成音频时钟，且根据音频设备的锁相环采样率为处理器模块110提供时钟源。
数据存储模块130集成16KB的引导只读存储器(Read-Only Memory，ROM)和16KB的静态随机存取存储器(Static Random-Access Memory，SRAM)，引导ROM用来接收通用异步收发器(Universal Asynchronous Receiver/Transmitter，UART)总线中的程序代码，存储在内部媒体传输协议(Media Transfer Protocol，MTP)中。而嵌入式高速SRAM静态存储器是为程序代码和暂存器RAM设计的，用来作为数据存储器来存储数据。
接口模块140中IIC总线接口控制器是一种外围总线设备，它允许主机处理器在IIC总线中作为主机或从机。数据通过缓冲接口传输到IIC总线并从IIC总线接收。通过对时钟分频寄存器进行编程来支持标准和快速模式，支持7位、10位和通用调用寻址模式。它通过去抖电路具有毛刺抑制能力。从地址是可编程的，它支持主发送、主接收、从发送和从接收模式，也支持多主模式。
电源模块160包括三部分：芯片模拟电路的3.3V电源、I/O的3.3V电源和内部低压差线性稳压器(Low Dropout Regulator，LDO)的1.8V电源焊盘。模拟电路的3.3V电源有3对电源/接地引脚，一对用于USB PHY(Port Physical Layer，端口物理层)，一对用于需要稳定电源以改善抖动和准确性能的PLL，一对用于其他模拟模块芯片如LDO、加速处理器(Accelerated Processing Unit，APU)、SARADC、LVR(中序遍历算法)控制器模拟电路。I/O的3.3V电源包括1对。该芯片有一个LDO，将3.3V电源转换为1.8V电源，LDO输出为数字逻辑和USB PHY数字逻辑供电，输出1.8V引脚连接电容去耦。
外设模块150在外设发生输出传输时多其所占用的CPU资源和速度进行监控，并转发至处理器模块110进行相应的逻辑处理，包括：
(1)当外设模块150监控到外设处于高饱和的工作状态，占用CPU资源较多时，由处理器模块110将音频编解码芯片的功耗管理模式设置为相应的正常模式，并对时钟模块进行相对应的调整，使音频设备和所有外部设备的锁相环均在高电平状态下，以芯片默认的功耗执行上电工作。
(2)当外设模块150监控到外设处于低饱和的工作状态，占用CPU资源较少时，由处理器模块110将音频编解码芯片的功耗管理模式设置为相应的普通休眠模式，并对时钟模块进行相对应的调整，使音频设备在高电平状态下保持上电工作进行待机，其余外部设备的锁相环均在低电平状态下关电休眠，芯片能够以较低功耗待机运行。
(3)当外设模块150监控到外设持续处于低饱和待机状态，几乎不占用CPU资源时，由处理器模块110将音频编解码芯片的功耗管理模式设置为相应的普通休眠模式，并对时钟模块进行相对应的调整，使音频设备和所有外部设备的锁相环均在低电平状态下关电休眠，以芯片的最低功耗待机运行。
本发明实施例通过外设模块对外设的活动状态进行监控，并由处理器模块根据监控到的工作状态信息将功耗管理模式切换至与之相适配的模式。尤其对于低功耗模式的运行场景，能够通过在对应模式的响应下，动态关闭不参与外设活动的外设时钟，以实现在保证语音质量的前提下有效降低功耗。
在上述任一实施例的基础上，所述外设模块150包括USB控制器，所述接口模块140包括USB总线。
所述USB总线，用于在检测到外设处于挂起状态或唤醒状态时，控制USB PHY芯片改变接口链路状态。
所述USB控制器，用于在确定所述USB PHY芯片改变接口链路状态后，产生中断使能。
具体地，外设模块150中主要包括有USB控制器。本发明实施例对USB控制器的构成不做具体限定。
示例性地，图2是本发明提供的音频编解码芯片的部件结构示意图之一。如图2所示，USB控制器可以由UTM同步(UTM指一类网络安全设备，本质上是多功能安全网关)、数据包编码/解码、RAM控制器端点控制和CPU接口组成，支持USB OTG，它可以作为主机访问外部USB设备，也可以作为USB设备被外部USB主机访问。USB控制器符合USB规范2.0，符合USB2.0规范1.0的实时补充，支持UTMI+2级收发器，符合增强主机控制器接口规范1.0(Enhanced Host Controller Interface，EHCI)，支持会话请求协议(OTG SessionRequest Protocol，OTG SRP)和主机协商协议(OTG Host Negotiation Protocol，HNP)。支持与一个HS/HS/FS/LS(High Speed，高速；Full Speed，全速；Low-speed，低速)设备进行点对点通信，本模块的端点可配置为HS/FS设备。主机和设备都支持等时、中断、控制、批量传输。它支持DMA访问内部FIFO，并支持挂起模式、远程唤醒和恢复。
接口模块140包括主要USB总线，芯片进入功耗管理模式的动作都由外部USB端状态来决定，其具体实施方式可以为：
(1)当USB总线即DP/DM线上检测到挂起状态时，USB PHY芯片会改变Linestate的状态并告知USB控制器，此时若挂起中断使能打开，会产生挂起中断，处理器模块110可利用此中断通过thumb指令集执行WFE或WFI指令，并根据系统控制寄存器SCB->SCR的SLEEPDEEP位为0进入普通休眠模式。
(2)在普通休眠模式保持一定时间后，通过thumb指令集执行WFE或WFI指令，并根据系统控制寄存器SCB->SCR的SLEEPDEEP位为1进入深度休眠模式。但是由于在普通休眠模式下，外设都没有工作，无法定时退出休眠状态，或者外部中断会使得CPU退出休眠深度休眠模式。
(3)在普通休眠模式或深度休眠模式状态下时，USB控制器也处于挂起状态，当USB总线上检测到唤醒状态后，Linestate状态改变，USB控制器收到唤醒信号，产生唤醒中断，CPU退出上述任一种休眠模式，重新配置时钟源、电源，回到正常状态。
本发明实施例的USB控制器通过对USB PHY芯片针对USB总线对外设所监控到的活动产生中断，并根据对中断的响应情况控制处理器模块将功耗管理模式切换至与之相适配的模式。能通过针对单个IP的时钟门控，实现在不同的节能模式有不同的时钟和电源策略。
在上述任一实施例的基础上，音频编解码芯片还包括直接存储器访问(DirectMemory Access，DMA)控制器。
DMA控制器提供多达16个可配置通道，用于内存到内存、内存到外设、外设到外设和外设到内存的之间的数据传输。
具体地，音频编解码芯片还配置有直接存储器访问(Direct Memory Access，DMA)控制器，以直接内存访问可提高系统性能，减少处理器中断的产生。本发明实施例对直接存储器访问DMA控制器的构成不作具体限定。
示例性地，图3是本发明提供的音频编解码芯片的部件结构示意图之二。如图3所示，DMA控制器由AHB主接口(AHB MASTER)、AHB从接口(AHB SLAVE)、FIFO缓冲区和DMA 内核(DMA CORE)这几个模块组成。AHB主接口在系统和DMA FIFO之间传输数据，系统可以通过AHB从接口配置DMA控制器，FIFO缓冲区提供源和目标之间的缓冲区，DMA核心可配置为16通道DMA引擎，源和目标都在AHB总线上，每个通道可以分配一个组优先级，以循环方式服务相同的组优先级。
本发明实施例的音频编解码芯片除了在各个模块中支持多种常见的模式，还有16KB的引导ROM和16KB的SRAM静态存储器，16个可配置通道的DMA，以加大芯片的可操作性和可扩展性。
在上述任一实施例的基础上，所述接口模块140包括：第一高级高性能总线(Advanced High Performance Bus，AHB)、第二AHB和1个外围总线(Advanced PeripheralBus，APB)。
其中，所述处理器模块110在所述第一AHB进行数据操作，所述DMA控制器在所述第二AHB进行数据操作。
具体地，由于音频编解码芯片需要同时对SRAM和USB PHY做读写操作，所以在接口模块140集成了2个高级高性能总线(Advanced High Performance Bus，AHB总线)，即包括第一AHB和第二AHB。除此之外，还集成了1个外围总线(Advanced Peripheral Bus，APB)(与高级微控制器总线架构(Advanced Microcontroller Bus Architecture，AMBA)协议兼容)。
处理器模块110在其中一个AHB总线中作为AHB主操作，DMA控制器以另一个AHB总线上作为AHB主操作。
所述接口模块140包括IIS音频接口。
所述IIS音频接口支持数字模拟转换器(Digital Analog Converter，DAC)数据输出、DMA先进先出(First Input First Output，FIFO)存储器输出、DMA FIFO存储器输入和DAC数据输入。
具体地，接口模块140设置有IIS音频接口，IIS音频接口支持数字模拟转换器(Digital Analog Converter，DAC)数据输出、DMA先进先出(First Input First Output，FIFO)存储器输出、DMA FIFO存储器输入和DAC数据输入。
其中，在上述形式的IIS音频接口所支持的数据格式，包括但不限于IIS、Left_Justified(左对齐)、DSP(Digital Signal Processor，数字信号处理器)、Right_Justified(右对齐)，并支持16位、20位、24位、32位字长。
本发明实施例的音频编解码芯片通过使处理器模块和DMA控制器在分别独立的两个AHB进行数据操作，能够同时对SRAM和USB PHY做读写操作，提高数据传输的实时性。同时设置的IIS音频接口支持多种输入输出格式，大幅度提高芯片的灵活性和可扩展性。
在上述任一实施例的基础上，外设模块150包括逐次逼近型模数转换器和通用异步收发器。
所述逐次逼近型模数转换器通过APB对外部传感器、电压信号进行采样得到的模拟数据转换为数字数据，更新状态寄存器和中断信号，与处理器模块交换数据。
所述逐次逼近型模数转换器，还用于在接收到远程外设的启动信号后，驱动所述处理器模块将电源寄存器的恢复位设置为1且持续一段时间后，重置为0。
其中，所述电源寄存器处于所述电源模块中。
具体地，外设模块150中设置的逐次逼近型模数转换器(SuccessiveApproximation Analog-to-Digital Converter，SARADC)可通过处理器模块经APB总线访问，用于对从通用的输入输出(General Purpose Input Output，GPIO)接口进入的其他模拟电压信号(例如，该，信号中不但有从MIC口进入的高精度音频信号，可能还包括了耳机线控调制进去的控制信号)进行采样，转换数据类型，更新状态寄存器和中断信号。
此外，如果SARADC接收到来自远程外设(如耳机按钮)的信号，芯片应该写入电源寄存器，将恢复位设置为“1”。软件应该将这个位设置为大约10ms，然后重置为0。到那时，集线器应该已经接管了USB上的控制器信号。然后，USB控制器将退出睡眠模式。可以重新配置寄存器，以接通系统PLL、音频PLL、编解码器电路，并将系统时钟更改为48MHz。
SARADC单元是一个3.3V的电源模拟模块，与抽取滤波器协同工作，实现模数传输。ADC控制包括模块定时生成、寄存器控制、中断生成和APB总线包装。
所述处理器模块通过APB Bridge逻辑连接器与所述通用异步收发器传输数据，所述DMA通过AHB与所述通用异步收发器转换数据。
具体地，外设模块150还集成了通用异步收发器(Universal AsynchronousReceiver/Transmitter，UART)，可通过AHB总线或APB总线访问。
UART是一个串行通信元件，它实现了最常见的红外通信协议。它还支持IRDA1.3SIR协议(Infrared Data Association，红外数据通讯；Serial Infrared，串行红外协议)，用于家用电器红外发射器和接收器(38KHZ)。
UART控制器支持两种工作模式：UART模式、SIR模式。在上电或系统复位后默认启用UART模式。此模式使用有线接口与远程设备或调制解调器进行串行通信。它可以工作在全双工模式，数据传输和接收可以同时进行。它用作常规串行异步通信控制器，将从CPU或DMA控制器接收的并行数据转换为串行数据。它还将串行输入端接收到的串行数据转换为并行数据。
其中，APB作为AMBA总线协议的一部分，通常用于CPU访问或者配置低速外设的寄存器，有着低成本、低功耗、低带宽的特点。APB Bridge可以挂多个从设备来访问CPU。
图4是本发明提供的音频编解码芯片的结构示意图之二。如图4所示，本发明实施例给出一种可实施的音频编解码芯片实体结构：
音频编解码芯片集成了一个32位的RISC-CPU(Reduced Instruction SetComputer)401和16KB的静态存储器(Static Random-Access Memory，SRAM)、通用串行总线(Universal Serial Bus，USB)402、通用异步收发器(Universal Asynchronous Receiver/Transmitte，UART)403、集成电路总线(Inter-Integrated Circuit，IIC)404、音频编解码器、通用的输入输出(General Purpose Input Output，GPIO)405、基本定时器(TIM)406、看门狗定时器(Watch Dog Timer，WDT)407、脉宽调制(Pulse Width Modulation，PWM)408、串行外设接口(Serial Peripheral Interface，SPI)、互联网信息服务(InternetInformation Services，IIS)、数字音频输出(Sony/Philips Digital Interface，SPDIF)、脉冲密度调制(Pulse Density Modulation，PDM)、逐次逼近型模数转换器(Successive-Approximation Analog to Digital Converter，SARADC)409、锁相环(Phase LockedLoop，PLL)、低压差稳压器(Low Dropout Regulator，LDO)等。
其中，SPIB模块410是API(Application Programming Interface，应用程序接口，用于提供给第三方接口的模块)接口的其中一个实现方式。IOP GPIO 405为IOP中的硬核，是芯片中已经实现的硬件电路。Boot rom是内嵌于芯片CPU 401中的boot小程序，决定着代码的执行和验证其正确性和有效性。APB作为AMBA总线协议的一部分，通常用于CPU 401访问或者配置低速外设的寄存器，有着低成本、低功耗、低带宽的特点，APB Bridge可以挂多个从设备来访问CPU。芯片工作方式是从内部只读存储器(Read-Only Memory，ROM)启动，上电后，程序从内部媒体传输协议(Media Transfer Protocol，MTP)执行。它可以运行到48MHz，设计十分严密，具备节能模式，在低功耗的条件下，同时保持灵活性，性能优越。它包括针对单个IP的时钟门控，可以在不同的节能模式下进一步操作：正常、空闲、待机、关机，不同的模式有不同的时钟和电源策略。
本发明实施例通过将尺寸规格较小的SARADC集成在音频编解码芯片中，即使在芯片正常模式下，SARADC也能够保证以低功耗运行时仍高分辨率和高精度。并且利用通用异步收发器实现芯片的全双工异步通信，能在保证成本的同时，对于远距离传输也同样具有可靠性高的优点。
图5本发明提供的功耗管理模式的切换方法的流程示意图。如图5所示，基于上述任一实施例的内容，音频编解码芯片的功耗管理模式的切换方法，包括：步骤501、外设模块通过与数据存储模块和接口模块进行交互，监控外部设备的工作状态信息。
步骤502、处理器模块根据所述工作状态信息，将音频编解码芯片的功耗管理模式切换至与所述工作状态信息匹配的模式后，对时钟模块中的目标锁相环进行重置。
其中，所述目标锁相环为所述音频设备和/或所述外部设备所对应的锁相环。所述功耗管理模式包括正常模式、普通休眠模式和深度休眠模式。所述正常模式为音频设备和所有外部设备的锁相环均处于高电平状态。所述普通休眠模式为音频设备的锁相环均处于高电平状态，且所有外部设备的锁相环均处于低电平状态。所述深度休眠模式音频设备和所有外部设备的锁相环均处于低电平状态。
具体地，在步骤501中，外设模块在外设发生输出传输时多其所占用的CPU资源和速度进行监控，向处理器模块转发对应的工作状态信息。
在步骤502中，处理器模块根据工作状态信息进行相应的逻辑处理，包括：
(1)当外设模块发送的工作状态信息指示外设处于高饱和的工作状态，占用CPU资源较多时，由处理器模块将音频编解码芯片的功耗管理模式设置为相应的正常模式，并对时钟模块进行相对应的调整，使音频设备和所有外部设备的锁相环均在高电平状态下，以芯片默认的功耗执行上电工作。
(2)当外设模块150发送的工作状态信息指示外设处于低饱和的工作状态，占用CPU资源较少时，由处理器模块将音频编解码芯片的功耗管理模式设置为相应的普通休眠模式，并对时钟模块进行相对应的调整，使音频设备在高电平状态下保持上电工作进行待机，其余外部设备的锁相环均在低电平状态下关电休眠，芯片能够以较低功耗待机运行。
(3)当外设模块150发送的工作状态信息指示外设持续处于低饱和待机状态，几乎不占用CPU资源时，由处理器模块将音频编解码芯片的功耗管理模式设置为相应的普通休眠模式，并对时钟模块进行相对应的调整，使音频设备和所有外部设备的锁相环均在低电平状态下关电休眠，以芯片的最低功耗待机运行。
本发明实施例通过外设模块对外设的活动状态进行监控，并由处理器模块根据监控到的工作状态信息将功耗管理模式切换至与之相适配的模式。尤其对于低功耗模式的运行场景，能够通过在对应模式的响应下，动态关闭不参与外设活动的外设时钟，以实现在保证语音质量的前提下有效降低功耗。
在上述任一实施例的基础上，所述处理器模块根据所述工作状态信息，将音频编解码芯片的功耗管理模式切换至与所述工作状态信息匹配的模式后，对时钟模块中的目标锁相环进行重置，包括：所述处理器模块接收所述外设模块发送的携带有挂起中断指令的工作状态信息。
所述处理器模块响应于所述挂起中断指令，将系统控制寄存器的SLEEPDEEP位设置为0，将所述功耗管理模式由正常模式切换至普通休眠模式。
所述处理器模块将设置为低电平状态的时钟门控信号发送至所述时钟模块，以供所述时钟模块响应于处于低电平状态的时钟门控信号，在维持当前时钟源的同时，将所有外部设备的锁相环设置为低电平状态，且使得所述音频设备的锁相环的频率不变。
其中，所述挂起中断指令是所述USB总线在确定预设时长内未与任一外部设备发生数据传输时，控制所述USB控制器产生的指令。所述当前时钟源为所述处理器模块在所述功耗管理模式切换至所述普通休眠模式之前所对应的时钟源。所述时钟源包括第一USBPHY时钟源、第二USB PHY时钟源、外部输入时钟源、USB时钟源和RC振荡器时钟源。所述第一USB PHY时钟源的功率小于第二USB PHY时钟源的功率。
需要说明的是，音频编解码芯片的时钟结构与功耗相关，可以设置为USB PHY的48MHz(即第一USB PHY时钟源)、USB PHY的480MHz(即第二USB PHY时钟源)、外部输入(例如晶体)的48MHz(即外部输入时钟源)、USB的30MHz(即USB时钟源)和内部RC振荡器的10kHz(RC振荡器时钟源)共五个。
其中，第二USB PHY时钟源开关可控，频率最高。系统时钟可在这个五个时钟源之间切换和分频，且关于DCLK和SCLK的门控为自动控制，其时钟门控信号为同一个hclk_en，即同开同关，此信号与功耗管理模式相关。
需要说明的是，在步骤502之前，当USB总线检测到预设时长内未与任一外部设备发生数据传输，即说明外设处于挂起状态(suspend)，USB PHY芯片会改变linestate的状态并告知USB控制器，此时若suspend中断使能打开，会产生挂起中断指令，并将该指令封装至工作状态信息发送给处理器模块。
具体地，在步骤502中，处理器模块可利用挂起中断指令通过thumb指令集执行WFE或WFI指令，并根据内部系统控制寄存器SCB->SCR的SLEEPDEEP位为0，由正常模式切换至普通休眠模式。
随后，时钟门控信号(hclk_en信号)拉低，此时几乎所有的外设及功能模块的时钟都停止。时钟源选择不变，仅音频设备的锁相环保持工作且频率不变。一旦处理器模块被唤醒，时钟门控信号拉高，芯片马上回到正常模式。
本发明实施例在确定外设活动不活跃时，决策有USB控制器向处理器模块发出挂起中断指令，使处理器模块进入到普通休眠模式后，将时钟门控信号拉低，关闭其他外设电路的时钟，仅保留音频设备的时钟源，使系统时钟维持在最低系统运行功率上，在保证灵活性的同时，以最小的功耗，达到高性能。
在上述任一实施例的基础上，所述处理器模块根据所述工作状态信息，将音频编解码芯片的功耗管理模式切换至与所述工作状态信息匹配的模式后，对时钟模块中的目标锁相环进行重置，包括：所述处理器模块在确定当前所处的普通休眠模式的持续时长大于或者等于预设阈值的情况下，将系统控制寄存器的SLEEPDEEP位设置为1，将所述功耗管理模式由普通休眠模式切换至深度休眠模式。
所述处理器模块将设置为低电平状态的时钟门控信号发送至所述时钟模块，以供所述时钟模块响应于处于低电平状态的时钟门控信号，将所有外部设备的锁相环设置为低电平状态后，通过寄存器控制所述音频设备的锁相环关电，且将时钟源切换至RC振荡器时钟源。
其中，所述RC振荡器时钟源为功率最小的时钟源。
具体地，在步骤502中，处理器模块在确定当前所处的普通休眠模式保持一定时间后，通过thumb指令集执行WFE或WFI指令，并根据内部系统控制寄存器SCB->SCR的SLEEPDEEP位为1，由普通休眠模式切换至深度休眠模式(记作SLEEP)。
随后，时钟门控信号拉低，此时几乎所有的外设及功能模块的时钟都停止。Audiopll通过寄存器配置pdn信号关电，系统时钟源切换为内部RC振荡器的10kHz。
处理器模块若被唤醒，需先配置时钟源为PLL并打开PLL的pdn开关，在PLL时钟重新锁定后回到正常工作状态。
本发明实施例在处理器模块检测到普通休眠模式持续一定时间后，决策使处理器模块进入到深度休眠模式后，将时钟门控信号拉低，关闭所有电路的时钟，仅最低功率的振荡器时钟源，使系统时钟维持在最低系统运行功率上，在保证灵活性的同时，以最小的功耗，达到高性能。
在上述任一实施例的基础上，所述处理器模块根据所述工作状态信息，将音频编解码芯片的功耗管理模式切换至与所述工作状态信息匹配的模式后，对时钟模块中的目标锁相环进行重置，包括：所述处理器模块接收所述外设模块发送的携带有唤醒中断指令的工作状态信息。
所述处理器模块响应于所述唤醒中断指令，将所述功耗管理模式由普通休眠模式或者深度休眠模式切换至正常模式。
所述处理器模块将设置为高电平状态的时钟门控信号发送至所述时钟模块，以供所述时钟模块响应于处于高电平状态的时钟门控信号，将音频设备和所有外部设备的锁相环设置为高电平状态，且将时钟源切换至第一USB PHY时钟源。
其中，所述唤醒中断指令是所述USB总线在与任一外部设备重新发生数据传输时，控制所述USB控制器产生的指令。
需要说明的是，在步骤502之前，当USB总线检测到任一外部设备恢复数据传输，即说明外设处于唤醒状态(resume)，USB PHY芯片会改变linestate的状态并告知USB控制器，此时若resume中断使能打开，会产生唤醒中断指令，并将该指令封装至工作状态信息发送给处理器模块。
具体地，在步骤502中，处理器模块可利用唤醒中断指令退出任一休眠模式，重新配置时钟源、电源，回到正常模式。
随后，时钟门控信号拉高，所有模块都工作，时钟正常，系统48Mhz，UAC部分24.5792Mhz或22.576Mhz。
本发明实施例在确定外设活动恢复活跃时，决策有USB控制器向处理器模块发出唤醒中断指令，使处理器模块进入到正常模式后，将时钟门控信号拉高，恢复其他外设电路的时钟，使系统时钟维持在最低系统运行功率上，在保证灵活性的同时，以最小的功耗，达到高性能。
在上述任一实施例的基础上，所述处理器模块通过等待时间(Wait for Event，WFE)指令等待中断(Wait for Interrupt，WFI)指令、唤醒中断控制器(Wake-up InterruptController，WIC)或者系统控制寄存器指令进行功耗管理模式的切换。
具体地，音频编解码芯片在正常模式、普通休眠模式和深度休眠模式之间进行切换。
图6本发明提供的功耗管理模式的模式切换示意图。如图6所示，本发明实施例给出一种模式切换的方式：
(1)NORMAL至IDLE
由于应用场景需求，进入休眠或睡眠模式，或唤醒的动作都由usb端状态来决定。当usb bus即DP/DM线上检测到suspend状态时，usb_phy会改变linestate的状态并告知usb控制器，此时若suspend中断使能打开，会产生suspend中断，CM0P可利用此中断通过thumb指令集执行WFE或WFI指令，并根据内部系统控制寄存器SCB->SCR的SLEEPDEEP位为0进入普通休眠状态。
(2)IDLE至SLEEP
在IDLE状态保持一定时间后，通过thumb指令集执行WFE或WFI指令，并根据内部系统控制寄存器SCB->SCR的SLEEPDEEP位为1进入深度休眠状态。但是由于在IDLE状态下，外设都没有工作，如何计算时间，而且中断会使CM0P退出休眠状态。
(3)退出休眠状态(IDLE/SLEEP)
在IDLE或SLEEP状态下时，USB控制器也处于suspend状态，当usb bus上检测到resume后，linestate状态改变，控制器收到resume信号，产生resume中断，CM0P退出休眠模式，重新配置时钟源、电源，回到NORMAL状态。
其中，进入任一休眠模式均可以由如下手段执行：
(1)图7本发明提供的模式切换的流程示意图之一。如图7所示，可以通过WFE指令(等待事件唤醒)进入休眠，即在执行对应的WFE指令时，查看事件锁存状态。若事件锁存状态为1则清除事件锁存并继续下一条指令。若事件锁存状态为0则进入休眠模式，通过其SLEEPDEEP为的二值化数值分别进入对应的普通休眠模式或深度休眠模式。当由事件或者中断发生，则退出休眠模式。
(2)图8本发明提供的模式切换的流程示意图之二。如图8所示，可以通过WFI指令(等待中断唤醒)进入休眠，即在执行对应的WFI指令时，直接查看SLEEPDEEP为的二值化数值分别进入对应的普通休眠模式或深度休眠模式。当发生中断或调试暂停时，退出休眠模式。
(3)图9本发明提供的模式切换的流程示意图之三。如图9所示，可以利用WIC(唤醒中断控制器)的深度睡眠模式。
(4)还可以利用系统控制寄存器(SCB>SCR)执行模式切换，寄存器位数表如下所示。
表1外设配置信息示意表之一
故，在一个32位的指令中，可以在第4位、第2位和第1位设置不同数值，以执行对应的切换动作。
本发明实施例通过WFE指令、WFI指令、WIC指令或者系统控制寄存器指令执行正常模式、普通休眠模式和深度休眠模式之间的模式切换。能够通过在对应模式的响应下，动态关闭不参与外设活动的外设时钟，以实现在保证语音质量的前提下有效降低功耗。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种音频编解码芯片，其特征在于，包括：处理器模块，与所述处理器模块的接口连接的时钟模块、数据存储模块、接口模块、外设模块，以及用于提供电能的电源模块；
所述时钟模块包括与外设模块中音频设备和外部设备所对应的锁相环；
所述数据存储模块，用于存储所述处理器模块在程序运行中的中间变量；
所述接口模块，用于为处理器模块和所述外设模块之间提供数据传输和接收通道；
所述外设模块，用于监控外部设备的工作状态信息；
所述处理器模块，用于根据所述工作状态信息，将音频编解码芯片的功耗管理模式切换至与所述工作状态信息匹配的模式后，对所述时钟模块中的目标锁相环进行重置；
其中，所述目标锁相环为所述音频设备和/或所述外部设备所对应的锁相环；所述功耗管理模式包括正常模式、普通休眠模式和深度休眠模式；所述正常模式下的音频设备和所有外部设备的锁相环均处于高电平状态；所述普通休眠模式下的音频设备的锁相环均处于高电平状态，且所有外部设备的锁相环均处于低电平状态；所述深度休眠模式下的音频设备和所有外部设备的锁相环均处于低电平状态。
2.根据权利要求1所述的音频编解码芯片，其特征在于，所述外设模块包括USB控制器，所述接口模块包括USB总线；
所述USB总线，用于在检测到外设处于挂起状态或唤醒状态时，控制USB PHY芯片改变接口链路状态；
所述USB控制器，用于在确定所述USB PHY芯片改变接口链路状态后，产生中断使能。
3.根据权利要求1或2所述的音频编解码芯片，其特征在于，还包括直接存储器访问(Direct Memory Access，DMA)控制器；
DMA控制器提供多达16个可配置通道，用于内存到内存、内存到外设、外设到外设和外设到内存的之间的数据传输。
4.根据权利要求3所述的音频编解码芯片，其特征在于，所述接口模块包括：第一高级高性能总线(Advanced High Performance Bus，AHB)、第二AHB和1个外围总线(AdvancedPeripheral Bus，APB)；
所述接口模块还包括IIS音频接口；
所述IIS音频接口支持数字模拟转换器(Digital Analog Converter，DAC)数据输出、DMA先进先出(First Input First Output，FIFO)存储器输出、DMA FIFO存储器输入和DAC数据输入；
其中，所述处理器模块在所述第一AHB进行数据操作，所述DMA控制器在所述第二AHB进行数据操作。
5.根据权利要求3所述的音频编解码芯片，其特征在于，所述外设模块包括逐次逼近型模数转换器和通用异步收发器；
所述逐次逼近型模数转换器通过APB对外部传感器、电压信号进行采样得到的模拟数据转换为数字数据，更新状态寄存器和中断信号，与处理器模块交换数据；
所述逐次逼近型模数转换器，还用于在接收到远程外设的启动信号后，驱动所述处理器模块将电源寄存器的恢复位设置为1且持续一段时间后，重置为0；
所述处理器模块通过APB Bridge逻辑连接器与所述通用异步收发器传输数据，所述DMA通过AHB与所述通用异步收发器转换数据；
其中，所述电源寄存器处于所述电源模块中。
6.基于如权利要求1至5任一所述的音频编解码芯片的功耗管理模式的切换方法，其特征在于，包括：
外设模块通过与数据存储模块和接口模块进行交互，监控外部设备的工作状态信息；
处理器模块根据所述工作状态信息，将音频编解码芯片的功耗管理模式切换至与所述工作状态信息匹配的模式后，对时钟模块中的目标锁相环进行重置；
其中，所述目标锁相环为所述音频设备和/或所述外部设备所对应的锁相环；所述功耗管理模式包括正常模式、普通休眠模式和深度休眠模式；所述正常模式为音频设备和所有外部设备的锁相环均处于高电平状态；所述普通休眠模式为音频设备的锁相环均处于高电平状态，且所有外部设备的锁相环均处于低电平状态；所述深度休眠模式音频设备和所有外部设备的锁相环均处于低电平状态。
7.根据权利要求6所述的功耗管理模式的切换方法，其特征在于，所述处理器模块根据所述工作状态信息，将音频编解码芯片的功耗管理模式切换至与所述工作状态信息匹配的模式后，对时钟模块中的目标锁相环进行重置，包括：
所述处理器模块接收所述外设模块发送的携带有挂起中断指令的工作状态信息；
所述处理器模块响应于所述挂起中断指令，将系统控制寄存器的SLEEPDEEP位设置为0，将所述功耗管理模式由正常模式切换至普通休眠模式；
所述处理器模块将设置为低电平状态的时钟门控信号发送至所述时钟模块，以供所述时钟模块响应于处于低电平状态的时钟门控信号，在维持当前时钟源的同时，将所有外部设备的锁相环设置为低电平状态，且使得所述音频设备的锁相环的频率不变；
其中，所述挂起中断指令是所述USB总线在确定预设时长内未与任一外部设备发生数据传输时，控制所述USB控制器产生的指令；所述当前时钟源为所述处理器模块在所述功耗管理模式切换至所述普通休眠模式之前所对应的时钟源；所述时钟源包括第一USB PHY时钟源、第二USB PHY时钟源、外部输入时钟源、USB时钟源和RC振荡器时钟源；所述第一USBPHY时钟源的功率小于第二USB PHY时钟源的功率。
8.根据权利要求6所述的功耗管理模式的切换方法，其特征在于，所述处理器模块根据所述工作状态信息，将音频编解码芯片的功耗管理模式切换至与所述工作状态信息匹配的模式后，对时钟模块中的目标锁相环进行重置，包括：
所述处理器模块在确定当前所处的普通休眠模式的持续时长大于或者等于预设阈值的情况下，将系统控制寄存器的SLEEPDEEP位设置为1，将所述功耗管理模式由普通休眠模式切换至深度休眠模式；
所述处理器模块将设置为低电平状态的时钟门控信号发送至所述时钟模块，以供所述时钟模块响应于处于低电平状态的时钟门控信号，将所有外部设备的锁相环设置为低电平状态后，通过寄存器控制所述音频设备的锁相环关电，且将时钟源切换至RC振荡器时钟源；
其中，所述RC振荡器时钟源为功率最小的时钟源。
9.根据权利要求6所述的功耗管理模式的切换方法，其特征在于，所述处理器模块根据所述工作状态信息，将音频编解码芯片的功耗管理模式切换至与所述工作状态信息匹配的模式后，对时钟模块中的目标锁相环进行重置，包括：
所述处理器模块接收所述外设模块发送的携带有唤醒中断指令的工作状态信息；
所述处理器模块响应于所述唤醒中断指令，将所述功耗管理模式由普通休眠模式或者深度休眠模式切换至正常模式；
所述处理器模块将设置为高电平状态的时钟门控信号发送至所述时钟模块，以供所述时钟模块响应于处于高电平状态的时钟门控信号，将音频设备和所有外部设备的锁相环设置为高电平状态，且将时钟源切换至第一USB PHY时钟源；
其中，所述唤醒中断指令是所述USB总线在与任一外部设备重新发生数据传输时，控制所述USB控制器产生的指令。
10.根据权利要求6-9任一所述的功耗管理模式的切换方法，其特征在于，所述处理器模块通过等待时间(Wait for Event，WFE)、指令等待中断(Wait for Interrupt，WFI)指令、唤醒中断控制器(Wake-up Interrupt Controller，WIC)或者系统控制寄存器指令进行功耗管理模式的切换。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310151734.9A CN116189695A (zh) | 2023-02-22 | 2023-02-22 | 音频编解码芯片及其功耗管理模式的切换方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310151734.9A CN116189695A (zh) | 2023-02-22 | 2023-02-22 | 音频编解码芯片及其功耗管理模式的切换方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116189695A true CN116189695A (zh) | 2023-05-30 |
Family
ID=86448329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310151734.9A Withdrawn CN116189695A (zh) | 2023-02-22 | 2023-02-22 | 音频编解码芯片及其功耗管理模式的切换方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116189695A (zh) |
-
2023
- 2023-02-22 CN CN202310151734.9A patent/CN116189695A/zh not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7716506B1 (en) | Apparatus, method, and system for dynamically selecting power down level | |
| US11029748B2 (en) | Adaptive peripheral component interconnect express link substate initiation for optimal performance and power savings | |
| US6272644B1 (en) | Method for entering powersave mode of USB hub | |
| US20030093607A1 (en) | Low pin count (LPC) I/O bridge | |
| US11907035B2 (en) | Sideband signaling over existing auxiliary pins of an interface | |
| US10635630B2 (en) | Flexible protocol and associated hardware for one-wire radio frequency front-end interface | |
| US8291246B2 (en) | High speed network interface with automatic power management with auto-negotiation | |
| US7373526B2 (en) | System and method for managing power in an ASF system | |
| KR101995623B1 (ko) | 고속 구성 메커니즘을 위한 장치, 방법, 및 시스템 | |
| US20170262395A1 (en) | Method, apparatus, system for including interrupt functionality in sensor interconnects | |
| JP7098326B2 (ja) | リンクの電力状態をコントロールするための方法および装置 | |
| US20030163627A1 (en) | Enhanced universal serial bus (USB) bus monitor controller | |
| KR102467172B1 (ko) | 반도체 장치 | |
| US7197578B1 (en) | Power management system for bridge circuit | |
| US7337382B2 (en) | Data transfer control device, electronic instrument, and data transfer control method | |
| CN117037819A (zh) | USB音频编解码SoC芯片及其功耗管理模式切换方法 | |
| CN112148662A (zh) | 利用i2c地址匹配唤醒的低功耗芯片架构及唤醒方法 | |
| WO2019203939A1 (en) | General purpose input output triggered interface message | |
| CN111741518A (zh) | 一种WiFi芯片电路及WiFi装置 | |
| US10733121B2 (en) | Latency optimized I3C virtual GPIO with configurable operating mode and device skip | |
| US20040017772A1 (en) | Data transfer control device, electronic equipment, and data transfer control method | |
| CN110874339A (zh) | 资料传输格式转换电路及控制其操作的方法 | |
| CN116189695A (zh) | 音频编解码芯片及其功耗管理模式的切换方法 | |
| JP2007233998A (ja) | データ転送制御装置及び電子機器 | |
| CN113253824B (zh) | 一种基于risc-v内核的mcu系统、供电方法以及终端设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20230530 |
|
| WW01 | Invention patent application withdrawn after publication |