CN116170011A - 一种基于电压电流控制校正dtc延迟步进的方法及装置 - Google Patents

一种基于电压电流控制校正dtc延迟步进的方法及装置 Download PDF

Info

Publication number
CN116170011A
CN116170011A CN202211735083.XA CN202211735083A CN116170011A CN 116170011 A CN116170011 A CN 116170011A CN 202211735083 A CN202211735083 A CN 202211735083A CN 116170011 A CN116170011 A CN 116170011A
Authority
CN
China
Prior art keywords
voltage
digital
delay
stepping
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211735083.XA
Other languages
English (en)
Other versions
CN116170011B (zh
Inventor
蹇俊杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Cetc Xingtuo Technology Co ltd
Original Assignee
Chengdu Cetc Xingtuo Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Cetc Xingtuo Technology Co ltd filed Critical Chengdu Cetc Xingtuo Technology Co ltd
Priority to CN202211735083.XA priority Critical patent/CN116170011B/zh
Publication of CN116170011A publication Critical patent/CN116170011A/zh
Application granted granted Critical
Publication of CN116170011B publication Critical patent/CN116170011B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种基于电压电流控制校正DTC延迟步进的方法及装置，通过通路控制将锁相环电路中的N个数字时间转换器以负反馈方式连接振荡，先将延迟控制信号设置为关闭；将已知频率的参考时钟作为定时器，在预设时间长度内对数字时间转换器的输出进行定时计数，计时结束得到延迟控制关闭时的计数器值；将延迟控制信号设置为打开，再次进行定时计数得到延迟控制打开时的计数器值；基于已知参考时钟周期、得到的两次计数器值计算步进精度；根据步进精度调整数字时间转换器的输入电压或电流；锁相环电路工作时控制输入电压或电流为上一步得到的校正值。本发明通过校准DTC把步进精度的波动值控制在10％以内，可保证环路锁定和性能。

Description

一种基于电压电流控制校正DTC延迟步进的方法及装置
技术领域
本发明涉及集成电路技术领域，尤其涉及一种基于电压电流控制校正DTC延迟步进的方法及装置。
背景技术
在锁相环设计中，特别是数字锁相环设计中，会用到数字时间转换器(DTC，Digital to Time Converter)，例如：
申请人为东南大学、公开号为CN114584137A的发明专利申请公开了一种相噪抵消高带宽单点调制小数锁相环架构，可克服传统锁相环中调制器量化噪声恶化锁相环带内噪声的问题，进而拓展锁相环环路带宽，使锁相环可以应用于以VCO为调制源的单点调制。该发明在分频器(DIV)和鉴频鉴相器(PFD)之间插入一级时间数字转换器(DTC)，计算ΔΣ调制器输出与目标小数分频比的差值，通过运算量化为数字码，控制DTC对分频信号延时，有效抵消ΔΣ调制器的抖动，即克服传统锁相环中调制器的量化噪声恶化锁相环带内噪声的问题。
申请人为电子科技大学、公开号为CN115001489A的发明专利申请公开了一种低噪声毫米波小数分频综合器锁相环结构，用以克服在传统基于时间误差放大器(TA)的锁相环结构中因TA动态范围较小且具有较大的非线性而恶化锁相环带内的量化噪声并产生分数分频杂散的问题；本发明在传统结构的基础上还包括：粗数字时间转换器(CDTC)、细数字时间转换器(FDTC)与数字时间转换器预失真校准电路；通过在时间误差放大器前后分别插入粗数字时间转换器与细数字时间转换器缩小时间误差放大器输入相位差的方差，以提高时间误差放大器的线性度，同时抑制分数分频产生的量化噪声；通过采用阈值优值DTC自适应预失真，降低杂散同时保持DTC的量化噪声的二阶整形。
申请人为三星电子株式会社、公开号为CN112653454A的发明专利申请公开了一种锁相环电路和包括锁相环电路的时钟发生器，该锁相环(PLL)电路可以包括压控振荡器、亚采样PLL电路和分数分频控制电路。分数分频控制电路可以包括：压控延迟线，路由反馈信号以生成延迟信息；复制压控延迟线，其上施加有延迟信息并且被配置为路由参考时钟信号以生成多个延迟参考时钟信号，每个延迟参考时钟信号被延迟多达不同的相应延迟时间；以及数字时间转换器DTC，被配置为根据多个延迟参考时钟信号生成选择参考时钟信号，并将选择参考时钟信号输出到亚采样PLL电路。
由于DTC的步进精度(Tstep)对锁相环的性能有影响，特别是初始值，设计值和实际值偏差太大的DTC的步进还可能使环路失锁。半导体代工厂提供的工艺范围波动和典型值会使这个Tstpe波动在±50％以上。
发明内容
为了解决上述问题，本发明提出一种基于电压电流控制校正DTC延迟步进的方法及装置，在锁相环工作前，通过校准DTC把步进精度Tstep的波动值控制在10％以内，可保证环路锁定和性能。
本发明采用的技术方案如下：
一种基于电压电流控制校正DTC延迟步进的方法，包括以下步骤：
S1.通过通路控制将锁相环电路中的N个DTC即数字时间转换器以负反馈方式连接振荡，先将延迟控制信号设置为关闭，一段时间以后得到稳定振荡频率；
S2.将所述锁相环电路中已知频率的参考时钟作为定时器，在预设时间长度内对所述数字时间转换器的输出进行定时计数，计时结束得到延迟控制关闭时的计数器值K1；
S3.将延迟控制信号设置为打开，再次利用参考时钟作为定时器在预设时间长度内对所述数字时间转换器的输出进行定时计数，计数结束得到延迟控制打开时的计数器值K2；
S4.基于已知的参考时钟周期Tref、步骤S2得到的计数器值K1以及步骤S3得到的计数器值K2，计算得到所述数字时间转换器的步进精度Tstep；
S5.若步进精度Tstep大于目标值，则通过电压或电流控制器增加所述数字时间转换器的输入电压或电流，否则降低输入电压或电流，共进行预设次数的校正；
S6.校正完成后，锁相环电路工作时，通过控制所述数字时间转换器的输入电压或电流为步骤S5得到的校正值以保证步进精度Tstep。
进一步地，若所述电压或电流控制器有P bit控制信号，则通过二分法比较P次完成校正。
进一步地，步骤S4中，所述步进精度Tstep的计算方法包括：
Tstep＝(Tdelay1-Tdelay0)/(2*N)
其中，Tdelay0＝(M*Tref)/K1，Tdelay1＝(M*Tref)/K2，M为计数期间的参考时钟周期个数。
进一步地，所述计数期间的参考时钟周期个数M根据所述预设时间长度确定，即为所述预设时间长度与参考时钟周期之比。
进一步地，步骤S1中，所述数字时间转换器以负反馈方式连接的方法包括所述数字时间转换器的信号输入端电连接信号输出端。
一种基于电压电流控制校正DTC延迟步进的装置，应用于锁相环电路，所述装置包括N个数字时间转换器、定时器、数据处理和计算模块以及电压或电流控制器，所述数字时间转换器、所述定时器、所述数据处理和计算模块以及所述电压或电流控制器首尾连接；
所述N个数字时间转换器被配置为以负反馈方式连接振荡，延迟控制能够打开和关闭以得到不同的振荡频率；
所述定时器被配置为所述锁相环电路中已知频率的的参考时钟，并在预设时间长度内对所述数字时间转换器的输出进行定时计数，计时结束得到延迟控制关闭时的计数器值K1以及延迟控制打开时的计数器值K2；
所述数据处理和计算模块被配置为根据已知的参考时钟周期Tref、所述定时器得到的计数器值K1以及计数器值K2，计算得到所述数字时间转换器的步进精度Tstep；
所述电压或电流控制器被配置为根据所述数字时间转换器的步进精度Tstep增加或降低所述数字时间转换器的输入电压或电流，完成预设次数的校正。
进一步地，若所述电压或电流控制器有P bit控制信号，则通过二分法比较P次完成校正。
进一步地，所述数据处理和计算模块计算所述步进精度Tstep的方法包括：
Tstep＝(Tdelay1-Tdelay0)/(2*N)
其中，Tdelay0＝(M*Tref)/K1，Tdelay1＝(M*Tref)/K2，M为计数期间的参考时钟周期个数。
进一步地，所述计数期间的参考时钟周期个数M根据所述预设时间长度确定，即为所述预设时间长度与参考时钟周期之比。
进一步地，所述数字时间转换器以负反馈方式连接的方法包括所述数字时间转换器的信号输入端电连接信号输出端。
本发明的有益效果在于：
本发明提出的基于电压电流控制校正DTC延迟步进的方法及装置，在锁相环工作前，通过校准DTC把步进精度Tstep的波动值控制在10％以内，可保证环路锁定和性能。
附图说明
图1为典型的数字时间转换器输入输出示意图。
图2为通过电压(电流)调节数字时间转换器示意图。
图3为被电压VDD影响的数字时间转换器示意图。
图4为在一定范围内单调的VDD与Tstep曲线示意图。
图5为典型的数字时间转换器工艺波动示意图。
图6为本发明实施例1的基于参考时钟周期获得DTC延迟步进的方法流程图之一。
图7为本发明实施例1的基于参考时钟周期获得DTC延迟步进的方法流程图之二。
图8为本发明实施例1的数字时间转换器输入输出示意图之一。
图9为本发明实施例1的数字时间转换器输入输出示意图之二。
图10为本发明实施例1中利用参考时钟周期定时计数的示意图。
图11为校正前可能在完成后的数字时间转换器步进精度示意图。
图12为校正完成后的数字时间转换器步进精度示意图。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现说明本发明的具体实施方式。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明，即所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
如图1所示为典型的数字时间转换器(DTC，Digital to Time Converter)输入输出示意图，可见数字时间转换器在对应的控制信号CONT＝1和CONT＝0时候的延迟时间是不同的。通常电源电压会影响数字时间转换器的步进精度Tstep，并且通常是单调的，如图2～图4所示。如图3所示，常见的数字时间转换器步进精度Tstep会被电压VDD所影响(上升沿)。如图4所示为在一定范围内单调的VDD与Tstep曲线。如图5描述了同样电压下由于生产工艺不同时数字时间转换器步进精度Tstep的变化情况。
因此，本实施例提供了一种基于电压电流控制校正DTC延迟步进的方法，如图6和图7所示，包括以下步骤：
S1.通过通路控制将锁相环电路中的N个DTC即数字时间转换器以负反馈方式连接振荡，先将延迟控制信号设置为关闭，一段时间以后得到稳定振荡频率。
S2.将锁相环电路中已知频率的参考时钟作为定时器，在预设时间长度内对数字时间转换器的输出进行定时计数，计时结束得到延迟控制关闭时的计数器值K1。
S3.将延迟控制信号设置为打开，再次利用参考时钟作为定时器在预设时间长度内对数字时间转换器的输出进行定时计数，计数结束得到延迟控制打开时的计数器值K2。
S4.基于已知的参考时钟周期Tref、步骤S2得到的计数器值K1以及步骤S3得到的计数器值K2，计算得到数字时间转换器的步进精度Tstep：
Tstep＝(Tdelay1-Tdelay0)/(2*N)
其中，Tdelay0＝(M*Tref)/K1，Tdelay1＝(M*Tref)/K2，M为计数期间的参考时钟周期个数。
S5.若步进精度Tstep大于目标值，则通过电压或电流控制器增加数字时间转换器的输入电压或电流，否则降低输入电压或电流，共进行预设次数的校正。优选地，若电压或电流控制器有P bit控制信号，则通过二分法比较P次完成校正。
S6.校正完成后，锁相环电路工作时，通过控制数字时间转换器的输入电压或电流为步骤S5得到的校正值以保证步进精度Tstep。
如图8所示，本实施例将奇数个数字时间转换器首尾相连，负反馈会使其振荡。然后再更改配置，第二次把延迟控制打开，如图9所示。同时，利用参考时钟周期定时计数，如图10所示。再基于参考周期和振荡频率差获得步进精度Tstep和目标值的信息，并通过电压或电流控制器校正步进精度Tstep。如图11所示为校正前可能在完成后的数字时间转换器步进精度，如图12所示为校正完成后，步进精度Tstep会由工艺可能的偏差Tstep-max校正到dTstep上，准确度大大提高。
具体地，步进精度Tstep的计算方法包括以下子步骤：
S401.获取已知的参考时钟周期Tref，则M个参考时钟周期的时间为M*Tref；
S402.计算延迟关闭时的周期Tdelay0＝(M*Tref)/K1；
S403.计算延迟打开时的周期Tdelay1＝(M*Tref)/K2；
S404.计算步进精度Tstep＝(Tdelay1-Tdelay0)/(2*N)。
更为具体地，若参考时钟频率＝25MHz，参考时钟周期Tref＝40ns，计数周期M＝100，DTC级数N＝15，则步进精度Tstep的计算过程如下：
延迟关闭时，若计数值K1＝8000，则Tdelay0＝(40*100)/8000＝0.5ns；
延迟打开时，若计数值K2＝4000，则Tdelay1＝(40*100)/4000＝1ns；
因此，步进精度Tstep＝(1ns-0.5ns)/(2*15)＝0.5ns/30＝16.667ps。
实施例2
本实施例提供了一种基于电压电流控制校正DTC延迟步进的方法，包括以下步骤：
S1.通过通路控制将锁相环电路中的N个DTC即数字时间转换器以负反馈方式连接振荡，先将延迟控制信号设置为打开，一段时间以后得到稳定振荡频率。
S2.将锁相环电路中已知频率的参考时钟作为定时器，在预设时间长度内对数字时间转换器的输出进行定时计数，计时结束得到延迟控制打开时的计数器值K1。
S3.将延迟控制信号设置为关闭，再次利用参考时钟作为定时器在预设时间长度内对数字时间转换器的输出进行定时计数，计数结束得到延迟控制关闭时的计数器值K2。
S4.基于已知的参考时钟周期Tref、步骤S2得到的计数器值K1以及步骤S3得到的计数器值K2，计算得到数字时间转换器的步进精度Tstep：
Tstep＝(Tdelay1-Tdelay0)/(2*N)
其中，Tdelay0＝(M*Tref)/K1，Tdelay1＝(M*Tref)/K2，M为计数期间的参考时钟周期个数。
S5.若步进精度Tstep大于目标值，则通过电压或电流控制器增加数字时间转换器的输入电压或电流，否则降低输入电压或电流，共进行预设次数的校正。优选地，若电压或电流控制器有P bit控制信号，则通过二分法比较P次完成校正。
S6.校正完成后，锁相环电路工作时，通过控制数字时间转换器的输入电压或电流为步骤S5得到的校正值以保证步进精度Tstep。
实施例3
本实施例在实施例1的基础上：
本实施例提供了一种基于电压电流控制校正DTC延迟步进的装置，应用于锁相环电路，装置包括N个数字时间转换器、定时器、数据处理和计算模块以及电压或电流控制器，数字时间转换器、定时器、数据处理和计算模块以及电压或电流控制器首尾连接。
N个数字时间转换器被配置为以负反馈方式连接振荡，延迟控制能够打开和关闭以得到不同的振荡频率。
定时器被配置为锁相环电路中已知频率的的参考时钟，并在预设时间长度内对数字时间转换器的输出进行定时计数，计时结束得到延迟控制关闭时的计数器值K1以及延迟控制打开时的计数器值K2。
数据处理和计算模块被配置为根据已知的参考时钟周期Tref、定时器得到的计数器值K1以及计数器值K2，计算得到数字时间转换器的步进精度Tstep。
电压或电流控制器被配置为根据数字时间转换器的步进精度Tstep增加或降低数字时间转换器的输入电压或电流，完成预设次数的校正。
优选地，若电压或电流控制器有P bit控制信号，则可通过二分法比较P次完成校正。
优选地，数据处理和计算模块计算步进精度Tstep的方法包括：
Tstep＝(Tdelay1-Tdelay0)/(2*N)
其中，Tdelay0＝(M*Tref)/K1，Tdelay1＝(M*Tref)/K2，M为计数期间的参考时钟周期个数。
优选地，计数期间的参考时钟周期个数M根据预设时间长度确定，即为预设时间长度与参考时钟周期之比。
优选地，数字时间转换器以负反馈方式连接的方法包括数字时间转换器的信号输入端电连接信号输出端。
需要说明的是，对于前述的方法实施例，为了简便描述，故将其表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。

Claims (10)

1.一种基于电压电流控制校正DTC延迟步进的方法，其特征在于，包括以下步骤：
S1.通过通路控制将锁相环电路中的N个DTC即数字时间转换器以负反馈方式连接振荡，先将延迟控制信号设置为关闭，一段时间以后得到稳定振荡频率；
S2.将所述锁相环电路中已知频率的参考时钟作为定时器，在预设时间长度内对所述数字时间转换器的输出进行定时计数，计时结束得到延迟控制关闭时的计数器值K1；
S3.将延迟控制信号设置为打开，再次利用参考时钟作为定时器在预设时间长度内对所述数字时间转换器的输出进行定时计数，计数结束得到延迟控制打开时的计数器值K2；
S4.基于已知的参考时钟周期Tref、步骤S2得到的计数器值K1以及步骤S3得到的计数器值K2，计算得到所述数字时间转换器的步进精度Tstep；
S5.若步进精度Tstep大于目标值，则通过电压或电流控制器增加所述数字时间转换器的输入电压或电流，否则降低输入电压或电流，共进行预设次数的校正；
S6.校正完成后，锁相环电路工作时，通过控制所述数字时间转换器的输入电压或电流为步骤S5得到的校正值以保证步进精度Tstep。
2.根据权利要求1所述的基于电压电流控制校正DTC延迟步进的方法，其特征在于，若所述电压或电流控制器有P bit控制信号，则通过二分法比较P次完成校正。
3.根据权利要求1所述的基于电压电流控制校正DTC延迟步进的方法，其特征在于，步骤S4中，所述步进精度Tstep的计算方法包括：
Tstep＝(Tdelay1-Tdelay0)/(2*N)
其中，Tdelay0＝(M*Tref)/K1，Tdelay1＝(M*Tref)/K2，M为计数期间的参考时钟周期个数。
4.根据权利要求3所述的基于电压电流控制校正DTC延迟步进的方法，其特征在于，所述计数期间的参考时钟周期个数M根据所述预设时间长度确定，即为所述预设时间长度与参考时钟周期之比。
5.根据权利要求1-4任一项所述的基于电压电流控制校正DTC延迟步进的方法，其特征在于，步骤S1中，所述数字时间转换器以负反馈方式连接的方法包括所述数字时间转换器的信号输入端电连接信号输出端。
6.一种基于电压电流控制校正DTC延迟步进的装置，应用于锁相环电路，其特征在于，所述装置包括N个数字时间转换器、定时器、数据处理和计算模块以及电压或电流控制器，所述数字时间转换器、所述定时器、所述数据处理和计算模块以及所述电压或电流控制器首尾连接；
所述N个数字时间转换器被配置为以负反馈方式连接振荡，延迟控制能够打开和关闭以得到不同的振荡频率；
所述定时器被配置为所述锁相环电路中已知频率的的参考时钟，并在预设时间长度内对所述数字时间转换器的输出进行定时计数，计时结束得到延迟控制关闭时的计数器值K1以及延迟控制打开时的计数器值K2；
所述数据处理和计算模块被配置为根据已知的参考时钟周期Tref、所述定时器得到的计数器值K1以及计数器值K2，计算得到所述数字时间转换器的步进精度Tstep；
所述电压或电流控制器被配置为根据所述数字时间转换器的步进精度Tstep增加或降低所述数字时间转换器的输入电压或电流，完成预设次数的校正。
7.根据权利要求6所述的基于电压电流控制校正DTC延迟步进的装置，其特征在于，若所述电压或电流控制器有P bit控制信号，则通过二分法比较P次完成校正。
8.根据权利要求6所述的基于电压电流控制校正DTC延迟步进的装置，其特征在于，所述数据处理和计算模块计算所述步进精度Tstep的方法包括：
Tstep＝(Tdelay1-Tdelay0)/(2*N)
其中，Tdelay0＝(M*Tref)/K1，Tdelay1＝(M*Tref)/K2，M为计数期间的参考时钟周期个数。
9.根据权利要求8所述的基于电压电流控制校正DTC延迟步进的装置，其特征在于，所述计数期间的参考时钟周期个数M根据所述预设时间长度确定，即为所述预设时间长度与参考时钟周期之比。
10.根据权利要求6-9任一项所述的基于电压电流控制校正DTC延迟步进的装置，其特征在于，所述数字时间转换器以负反馈方式连接的方法包括所述数字时间转换器的信号输入端电连接信号输出端。
CN202211735083.XA 2022-12-31 2022-12-31 一种基于电压电流控制校正dtc延迟步进的方法及装置 Active CN116170011B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211735083.XA CN116170011B (zh) 2022-12-31 2022-12-31 一种基于电压电流控制校正dtc延迟步进的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211735083.XA CN116170011B (zh) 2022-12-31 2022-12-31 一种基于电压电流控制校正dtc延迟步进的方法及装置

Publications (2)

Publication Number Publication Date
CN116170011A true CN116170011A (zh) 2023-05-26
CN116170011B CN116170011B (zh) 2023-12-29

Family

ID=86410682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211735083.XA Active CN116170011B (zh) 2022-12-31 2022-12-31 一种基于电压电流控制校正dtc延迟步进的方法及装置

Country Status (1)

Country Link
CN (1) CN116170011B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100260242A1 (en) * 2008-03-04 2010-10-14 Katsuaki Abe Time digital converter, digital pll frequency synthesizer, transceiver, and receiver
CN104506190A (zh) * 2014-12-18 2015-04-08 华为技术有限公司 数字小数分频锁相环控制方法及锁相环
CN107046421A (zh) * 2016-01-18 2017-08-15 马维尔国际贸易有限公司 全数字锁相环及其控制方法
US20190310587A1 (en) * 2018-04-06 2019-10-10 Samsung Electronics Co., Ltd. Phase locked loop circuits, clock signal generators comprising digital-to-time convert circuits, operating methods thereof and wireless communication devices
US20220182065A1 (en) * 2020-12-03 2022-06-09 Qualcomm Incorporated Power and area efficient digital-to-time converter with improved stability

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100260242A1 (en) * 2008-03-04 2010-10-14 Katsuaki Abe Time digital converter, digital pll frequency synthesizer, transceiver, and receiver
CN104506190A (zh) * 2014-12-18 2015-04-08 华为技术有限公司 数字小数分频锁相环控制方法及锁相环
CN107046421A (zh) * 2016-01-18 2017-08-15 马维尔国际贸易有限公司 全数字锁相环及其控制方法
US20190310587A1 (en) * 2018-04-06 2019-10-10 Samsung Electronics Co., Ltd. Phase locked loop circuits, clock signal generators comprising digital-to-time convert circuits, operating methods thereof and wireless communication devices
US20220182065A1 (en) * 2020-12-03 2022-06-09 Qualcomm Incorporated Power and area efficient digital-to-time converter with improved stability

Also Published As

Publication number Publication date
CN116170011B (zh) 2023-12-29

Similar Documents

Publication Publication Date Title
US10911054B2 (en) Digital-to-time converter (DTC) assisted all digital phase locked loop (ADPLL) circuit
US8228128B2 (en) All-digital phase-locked loop, loop bandwidth calibration method, and loop gain calibration method for the same
US7483508B2 (en) All-digital frequency synthesis with non-linear differential term for handling frequency perturbations
US8000428B2 (en) All-digital frequency synthesis with DCO gain calculation
US10374617B2 (en) Injection-locked digital bang-bang phase-locked loop with timing calibration
US20190393867A1 (en) Systems and methods for phase synchronization of local oscillator paths in oscillator-operated circuits
CN110719100B (zh) 一种分数频全数字锁相环及其控制方法
WO2021212554A1 (en) Advanced multi-gain calibration for direct modulation synthesizer
US9897975B2 (en) Calibration method and apparatus for high TDC resolution
US9362928B1 (en) Low-spurious fractional N-frequency divider and method of use
US8248104B2 (en) Phase comparator and phase-locked loop
CN116192125B (zh) 一种基于步进ldo校正dtc延迟步进的方法及装置
CN116015285B (zh) 一种基于步进ldo校正tdc延迟步进的方法及装置
US9853650B1 (en) Method and apparatus of frequency synthesis
Yoo et al. A low-jitter and low-reference-spur ring-VCO-based injection-locked clock multiplier using a triple-point background calibrator
US20070008040A1 (en) Digital phase locked loop, method for controlling a digital phase locked loop and method for generating an oscillator signal
Jin et al. A 4-GHz sub-harmonically injection-locked phase-locked loop with self-calibrated injection timing and pulsewidth
CN116170011B (zh) 一种基于电压电流控制校正dtc延迟步进的方法及装置
CN114710154B (zh) 基于时分复用增益校准的开环小数分频器和时钟系统
US11641208B2 (en) Frequency locking method and circuit for phase-locked loop
CN116015286B (zh) 一种基于参考时钟周期获得dtc延迟步进的方法及装置
US20020070780A1 (en) PLL circuit and frequency division method reducing spurious noise
CN117118435B (zh) 一种数字电路时钟信号的产生系统及方法
US20240223170A1 (en) Frequency multiplier calibration
CN114696821A (zh) 基于周期-周期增益校正的开环小数分频器和时钟系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant