CN116167314A - 一种soc芯片dft后仿真的方法、系统、存储介质及设备 - Google Patents

一种soc芯片dft后仿真的方法、系统、存储介质及设备 Download PDF

Info

Publication number
CN116167314A
CN116167314A CN202310201186.6A CN202310201186A CN116167314A CN 116167314 A CN116167314 A CN 116167314A CN 202310201186 A CN202310201186 A CN 202310201186A CN 116167314 A CN116167314 A CN 116167314A
Authority
CN
China
Prior art keywords
simulation
digital
netlist
dft
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310201186.6A
Other languages
English (en)
Inventor
邢磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202310201186.6A priority Critical patent/CN116167314A/zh
Publication of CN116167314A publication Critical patent/CN116167314A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/333—Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/02—System on chip [SoC] design
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了一种SOC芯片DFT后仿真的方法、系统、存储介质及设备，方法包括：编写测试用例，利用工具生成测试向量；搭建系统顶层，将数字网表例化到顶层文件中，并且将测试向量例化到顶层文件，并与DFT管脚相连；模拟部分采用模拟电路spice网表，通过顶层把数字网表和模拟部分进行连接；编写数模接口配置文件，用于确定仿真配置和数模接口电平转化值；插入电压和电流探针用于配置仿真精度和速度；以及通过数字网表和模拟电路spice网表进行DFT后仿真。根据本发明在SOC芯片DFT后仿真模式以最大程度还原芯片的真实工作状态，从而达到准确验证的目的。

Description

一种SOC芯片DFT后仿真的方法、系统、存储介质及设备
技术领域
本发明涉及芯片技术领域，具体涉及芯片仿真验证技术领域，更具体涉及一种SOC芯片DFT后仿真的方法、系统、存储介质及设备。
背景技术
传统集成电路设计流程中，芯片设计和测试过程是分为两部分，测试一般在设计基本完成才开始考虑。但是随着芯片规模的日益增大，并且Fin-FET结构开始在芯片设计中使用，芯片测试成本可以占到整个芯片成本的20％-30％，传统性测试流程已经无法满足芯片测试的需求。现代芯片的开发流程中，测试与设计在芯片设计过程中就已经结合在一起，与之相对应就是可测性设计流程，也就是DFT测试。
目前在系统级芯片SOC设计中，基本都需要集成PLL(锁相环)、IO(输入输出接口)、ADC(模数转换)和时钟等模拟电路。在数字验证完成后，需要根据约束把数字RTL(寄存器转换级电路)模型综合成网表，然后进行DFT(可测试性技术)后仿真，进行DFT模式下的各种向量(pattern)的生成和验证。DFT是一种集成电路设计技术，它将一些特殊结构在设计阶段植入电路，以便设计完成后进行测试，是用来检测制造工艺过程中出现的设计缺陷。验证的目的是检查设计中的错误，确保设计符合其设计规范和所期望的功能，而测试则是检查芯片的加工制造过程中所产生的缺陷和故障。
目前在进行DFT后仿中，很多方案是使用数字网表和模拟行为模型来进行仿真，主要目的也是对DFT模式下的测试向量以及数字部分的功能。在scan、mbist和Boundary scan模式下添加不同的测试向量，不同模式的测试向量需要不同的顶层。
然而，存在DFT模式下数模接口受控值不受控，进而无法进行真实检测的风险。DFT后仿其实也包括数模混仿，如果使用行为模型，则在DFT模式下无法验证数模接口的受控值是否全部受控，这是因为行为模型与真实模拟电路有一定区别。
其次，对于DFT模式下模拟电路的工作状态完全不可知，如内部节点的电压电流等模拟量、每个电容的充放电、MOS管(金氧半场效晶体管)的工作情况等，使用行为模型不能完全反映出以上信息等。
发明内容
有鉴于此，本发明的目的在于提出一种改进的SOC芯片DFT后仿真的方法、系统、存储介质及设备，以最大程度还原芯片的真实工作状态，从而达到准确验证的目的。
基于上述目的，一方面，本发明提供了一种SOC芯片DFT后仿真的方法，其中该方法包括以下步骤：
编写测试用例，利用工具生成测试向量；
搭建系统顶层，将数字网表例化到顶层文件中，并且将所述测试向量例化到所述顶层文件，并与DFT管脚相连；
模拟部分采用模拟电路spice网表，通过所述顶层把所述数字网表和所述模拟部分进行连接；
编写数模接口配置文件，用于确定仿真配置和数模接口电平转化值；
插入电压和电流探针用于配置仿真精度和速度；以及
通过所述数字网表和所述模拟电路spice网表进行DFT后仿真。
在根据本发明的SOC芯片DFT后仿真的方法的一些实施例中，所述模拟电路spice网表通过数字行为模型例化在所述顶层中。
在根据本发明的SOC芯片DFT后仿真的方法的一些实施例中，所述数模接口配置文件指定模拟电路spice网表后，在仿真时自动使用模拟仿真工具进行仿真。
在根据本发明的SOC芯片DFT后仿真的方法的一些实施例中，所述测试向量包括scan模式、flashbist、srambist和Boundary scan模式下的测试向量中的至少一者。
在根据本发明的SOC芯片DFT后仿真的方法的一些实施例中，根据整个所述芯片的电源域来确定所述数模接口电平转化值。
在根据本发明的SOC芯片DFT后仿真的方法的一些实施例中，所述数字网表为带PG信息的网表。
本发明的另一方面，还提供了一种SOC芯片DFT后仿真的系统，其中包括：
测试向量生成模块，该测试向量生成模块用于编写测试用例，利用工具生成测试向量；
顶层搭建模块，该顶层搭建模块用于搭建系统顶层，将数字网表例化到顶层文件中，并且将所述测试向量例化到所述顶层文件，并与DFT管脚相连；
模拟部分连接模块，该模拟部分连接模块用于选择模拟电路spice网表作为模拟部分，通过所述顶层把所述数字网表和所述模拟部分进行连接；
数模接口配置文件编写模块，该数模接口配置文件编写模块用于编写数模接口配置文件，用于确定仿真配置和数模接口电平转化值；
仿真配置模块，该仿真配置模块用于插入电压和电流探针用于配置仿真精度和速度；以及
仿真模块，该仿真模块用于通过所述数字网表和所述模拟电路spice网表进行DFT后仿真。
在根据本发明的SOC芯片DFT后仿真的系统的一些实施例中，所述模拟部分连接模块将所述模拟电路spice网表通过数字行为模型例化在所述顶层中。
在根据本发明的SOC芯片DFT后仿真的系统的一些实施例中，所述模数模接口配置文件编写模块在所述数模接口配置文件指定模拟电路spice网表后，所述仿真模块在仿真时自动使用模拟仿真工具进行仿真。
在根据本发明的SOC芯片DFT后仿真的系统的一些实施例中，所述测试向量包括scan模式、flashbist、srambist和Boundary scan模式下的测试向量中的至少一者。
在根据本发明的SOC芯片DFT后仿真的系统的一些实施例中，所述数模接口配置文件编写模块根据整个所述芯片的电源域来确定所述数模接口电平转化值。
在根据本发明的SOC芯片DFT后仿真的系统的一些实施例中，所述数字网表为带PG信息的网表。
本发明的再一方面，还提供了一种计算机可读存储介质，存储有计算机程序指令，该计算机程序指令被执行时实现上述任一项根据本发明的SOC芯片DFT后仿真的方法。
本发明的又一方面，还提供了一种计算机设备，包括存储器和处理器，该存储器中存储有计算机程序，该计算机程序被处理器执行时执行上述任一项根据本发明的SOC芯片DFT后仿真的方法。
本发明至少具有以下有益技术效果：本发明提出了一种SOC芯片DFT后仿真的方法、系统、存储介质及设备，通过使用数字网表和模拟spice网表搭建的DFT后仿平台，最大程度上的模拟芯片真实的运行环境，可以真实有效地发现芯片存在的设计缺陷。通过使用模拟spice网表，可以准确的发现在DFT模式下数模接口值是否受控，从而保证在DFT模式下，不会有其它不可控信号输入到数字内部。还可以准确验证时钟和复位信号在DFT模式下是否符合设计规格。通过添加电压电流节点探针的方式，能准确看到模拟电路运行状态，如模拟电路内部的MOS管和电容等是否有漏电或异常充放电问题。对于IO管脚，可有效仿真IO的工作电压电流，是否存在异常漏电等问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
在图中：
图1示出了根据本发明的SOC芯片DFT后仿真的方法的示意性框图；
图2示出了根据本发明的SOC芯片DFT后仿真的方法的一个实施例中D2A信号转换的示意性框图；
图3示出了根据本发明的SOC芯片DFT后仿真的方法的一个实施例中A2D信号转换的示意性框图；
图4示出了根据本发明的SOC芯片DFT后仿真的系统的示意性框图；
图5示出了具备根据本发明的SOC芯片DFT后仿真的系统的芯片的内部设计框图；
图6示出了根据本发明的实现SOC芯片DFT后仿真的方法的计算机可读存储介质的实施例的示意图；
图7示出了根据本发明的实现SOC芯片DFT后仿真的方法的计算机设备的实施例的硬件结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称的非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备固有的其他步骤或单元。
芯片制造工序非常复杂，有几十上百道工序，比如说掺杂，氧化，光刻，金属互联等等，有化学的，物理的，机械的各种加工过程，先进工艺已经进入7nm的量产阶段，一根头发丝直径约0.1毫米，1nm是十万分之一的头发丝直径，这么精细的尺寸上去制造芯片，制造过程中由于粉尘颗粒，工艺偏差等因素，难免会引入制造缺陷，导致晶体管短路或断路，然后不能正常工作。DFT技术其实就是把DFT逻辑加入到芯片设计中，然后等芯片制造回来，通过事先加入的DFT逻辑对芯片进行体检，挑出体格健壮的芯片，保证送到客户手上的芯片是没有故障的。
DFT设计周期很长，从RTL代码阶段介入，规划scan模式下的时钟和复位网络，接着插入DFT逻辑，比如Scan chain，Mbist，Boundary Scan等，然后用ATPG，Mbist，BoundaryScan工具产生测试向量，仿真验证测试向量。仿真又分不带时序信息的仿真和带时序的后仿。
针对使用行为模型进行DFT后仿中存在的问题，本发明的发明人提出将行为模型替换成模拟电路spice，通过模拟spice与数字部分的网表进行DFT后仿，并将输入的数字向量转化成模拟量给到芯片IO，搭建DFT后仿真系统，以实现最大程度还原芯片的真实工作状态，从而达到准确验证的目的的技术效果。
具体而言，根据本发明的第一方面，提供了一种SOC芯片DFT后仿真的方法。图1示出了根据本发明的SOC芯片DFT后仿真的方法10的实施例的示意性框图。在如图1所示的实施例中，该方法包括以下步骤：
步骤S11：编写测试用例，利用工具生成测试向量；
步骤S12：搭建系统顶层，将数字网表例化到顶层文件中，并且将测试向量例化到顶层文件，并与DFT管脚相连；
步骤S13：模拟部分采用模拟电路spice网表，通过顶层把数字网表和模拟部分进行连接；
步骤S14：编写数模接口配置文件，用于确定仿真配置和数模接口电平转化值；
步骤S15：插入电压和电流探针用于配置仿真精度和速度；
步骤S16：通过数字网表和模拟电路spice网表进行DFT后仿真。
spice是一种功能强大的通用模拟电路仿真器，已经具有几十年的历史了，该程序主要用于集成电路的电路分析程序中，spice的网表格式变成了通常模拟电路和晶体管级电路描述的标准，主要用于IC、模拟电路、数模混合电路、电源电路等电子系统的设计和仿真。由于spice仿真程序采用完全开放的政策，用户可以按自己的需要进行修改，加之实用性好，迅速得到推广，已经被移植到多个操作系统平台上。
以下描述上述数模接口配置文件的一个实例，此文件主要用来确定仿真配置和数模接口电平转化值。选择仿真工具等配置格式为例如choose xa–n ana.sp–c cfg–o ana，此配置表明选择xa作为模拟spice网表的仿真工具，ana.sp表示输入的spice网表为ana.sp，具体的配置文件为cfg，输出波形的文件名为ana。
插入电压和电流探针是为了配置仿真精度和速度。以下描述仿真精度和速度配置的一个实例，具体地如下：
(1)set_sim_level用于进行仿真速度和仿真模型精度的调整。例如，默认值为3，值越大，仿真速度越慢，仿真精度越高；
(2)use_spice-cell cell_name是用spice电路，在顶层中，所有设计都是以Verilog形式例化，其中的模拟电路需要通过配置指认；
(3)set_multi_core可以设置多核运行仿真，加快仿真速度。注意，-core选项用于指定仿真使用CPU核数目，最大不超过机器用于的核数目；
(4)probe_waveform_voltage用于生成一个电压输出节点，方便查看此节点的电压信息。通常使用两个配置选项，-level和-limit。-level选项主要是指从当前层级到下一层级的层级数，可以理解为相对层级，最小为1，表示当前层级。-limit指的是从顶层向下的层级数，可以理解为绝对层级，最小为0，表示顶层。同样的，probe_waveform_current是生成一个电流节点，具体用法可参考电压节点使用方法；
(5)set_waveform_option用于控制输出波形的格式，输出波形的格式选项-format，可选格式有fsdb|wdb|out|wdf|tr0|psfbin|vpd|utf。例如，在选用的查看仿真波形的工具为Verdi时，可以选择fsdb格式输出。在此情况下，根据本发明的SOC芯片DFT后仿真生成的fsdb波形文件可以用Verdi打开，并查看每个信号是否符合设计期望。
在根据本发明的SOC芯片DFT后仿真的方法100的一些实施例中，模拟电路spice网表通过数字行为模型例化在顶层中。这个数字行为模型内部可以没有任何逻辑，只是模拟模块输入输出端口的模型。
在根据本发明的SOC芯片DFT后仿真的方法100的一些实施例中，数模接口配置文件指定模拟电路spice网表后，在仿真时自动使用模拟仿真工具进行仿真。
在根据本发明的SOC芯片DFT后仿真的方法100的一些实施例中，测试向量包括scan模式、flashbist、srambist和Boundary scan模式下的测试向量中的至少一者。
在根据本发明的SOC芯片DFT后仿真的方法100的一些实施例中，根据整个芯片的电源域来确定数模接口电平转化值。
比如根据本发明的芯片可以分为多个电源域，每个IO都有确定的电源域。具体分为两种情况：
(1)D2A信号，数字信号传输到模拟模块时，需要将数字逻辑值转换为电压信号，模拟侧等效为一个独立电压源串联一个电阻，如图2所示。一般需要在控制文件中指认逻辑值对应的模拟模块的电压值。通过D2A命令：常用选项hiv＝high_voltage，lov＝low_voltage。其中lov的值为0，hiv的值就是数模接口所在模块的电源域的电压值。在图2中，Ravg＝(Rmin+Rmax)/2。其中Rmin为最小电阻值，Rmax为最大电阻值。
(2)A2D信号，模拟模块传输信号给数字模块时，需要将模拟电压值转换成逻辑值，具体如图3所示。
在根据本发明的SOC芯片DFT后仿真的方法100的一些实施例中，数字网表为带PG信息的网表。
根据本发明的SOC芯片DFT后仿真的方法10，通过使用数字网表和模拟spice网表搭建的DFT后仿平台，最大程度上的模拟芯片真实的运行环境，可以真实有效地发现芯片存在的设计缺陷。通过使用模拟spice网表，可以准确的发现在DFT模式下数模接口值是否受控，从而保证在DFT模式下，不会有其它不可控信号输入到数字内部。还可以准确验证时钟和复位信号在DFT模式下是否符合设计规格。通过添加电压电流节点探针的方式，能准确看到模拟电路运行状态，如模拟电路内部的MOS管和电容等是否有漏电或异常充放电问题。对于IO管脚，可有效仿真IO的工作电压电流，是否存在异常漏电等问题。因此，可以有效的提高DFT后仿中发现模拟缺陷的概率，使芯片更加符合设计规格。
应当注意，根据本发明的SOC芯片DFT后仿真的方法10可以应用于其他涉及到数模混仿的SOC中，比如PCIe、USB等带有PHY的数模混合芯片，都可以将此种仿真系统应用到验证环境中。
本发明的第二方面，还提供了一种SOC芯片DFT后仿真的系统。图4示出了根据本发明的SOC芯片DFT后仿真的系统20的实施例的示意性框图。如图4所示，该系统包括：
测试向量生成模块21，该测试向量生成模块21用于编写测试用例，利用工具生成测试向量；
顶层搭建模块22，该顶层搭建模块22用于搭建系统顶层，将数字网表例化到顶层文件中，并且将测试向量例化到顶层文件，并与DFT管脚相连；
模拟部分连接模块23，该模拟部分连接模块23用于选择模拟电路spice网表作为模拟部分，通过顶层把数字网表和模拟部分进行连接；
数模接口配置文件编写模块24，该数模接口配置文件编写模块24用于编写数模接口配置文件，用于确定仿真配置和数模接口电平转化值；
仿真配置模块25，该仿真配置模块25用于插入电压和电流探针用于配置仿真精度和速度；以及
仿真模块26，该仿真模块26用于通过数字网表和模拟电路spice网表进行DFT后仿真。
在根据本发明的SOC芯片DFT后仿真的系统200的一些实施例中，模拟部分连接模块将模拟电路spice网表通过数字行为模型例化在顶层中。
在根据本发明的SOC芯片DFT后仿真的系统200的一些实施例中，模数模接口配置文件编写模块在数模接口配置文件指定模拟电路spice网表后，仿真模块在仿真时自动使用模拟仿真工具进行仿真。
在根据本发明的SOC芯片DFT后仿真的系统200的一些实施例中，测试向量包括scan模式、flashbist、srambist和Boundary scan模式下的测试向量中的至少一者。
在根据本发明的SOC芯片DFT后仿真的系统200的一些实施例中，数模接口配置文件编写模块根据整个芯片的电源域来确定数模接口电平转化值。
在根据本发明的SOC芯片DFT后仿真的系统200的一些实施例中，数字网表为带PG信息的网表。
图5示出了具备根据本发明的SOC芯片DFT后仿真的系统的芯片的内部设计框图。在图5所示的SOC新芯片中，顶层中集成了PLL、IO、ADC和时钟等模拟电路，生成的测试向量(Test pattern)例化到顶层文件，以进行仿真严重。
根据本发明的SOC芯片DFT后仿真的系统20，通过使用数字网表和模拟spice网表搭建的DFT后仿平台，最大程度上的模拟芯片真实的运行环境，可以真实有效地发现芯片存在的设计缺陷。通过使用模拟spice网表，可以准确的发现在DFT模式下数模接口值是否受控，从而保证在DFT模式下，不会有其它不可控信号输入到数字内部。还可以准确验证时钟和复位信号在DFT模式下是否符合设计规格。通过添加电压电流节点探针的方式，能准确看到模拟电路运行状态，如模拟电路内部的MOS管和电容等是否有漏电或异常充放电问题。对于IO管脚，可有效仿真IO的工作电压电流，是否存在异常漏电等问题。
本发明实施例的第三个方面，还提供了一种计算机可读存储介质，图6示出了根据本发明实施例提供的SOC芯片DFT后仿真的方法的计算机可读存储介质的示意图。如图6所示，计算机可读存储介质300存储有计算机程序指令310，该计算机程序指令310可以被处理器执行。该计算机程序指令310被执行时实现上述任意一项实施例的方法。
应当理解，在相互不冲突的情况下，以上针对根据本发明的SOC芯片DFT后仿真的方法阐述的所有实施方式、特征和优势同样地适用于根据本发明的SOC芯片DFT后仿真的系统和存储介质。
本发明实施例的第四个方面，还提供了一种计算机设备400，包括存储器420和处理器410，该存储器中存储有计算机程序，该计算机程序被该处理器执行时实现上述任意一项实施例的方法。
如图7所示，为本发明提供的执行SOC芯片DFT后仿真的方法的计算机设备的一个实施例的硬件结构示意图。以如图7所示的计算机设备400为例，在该计算机设备中包括一个处理器410以及一个存储器420，并还可以包括：输入装置430和输出装置440。处理器410、存储器420、输入装置430和输出装置440可以通过总线或者其他方式连接，图7中以通过总线连接为例。输入装置430可接收输入的数字或字符信息，以及产生与SOC芯片DFT后仿真的有关的信号输入。输出装置440可包括显示屏等显示设备。
存储器420作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本申请实施例中的资源监控方法对应的程序指令/模块。存储器420可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储资源监控方法的使用所创建的数据等。此外，存储器420可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器420可选包括相对于处理器410远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
处理器410通过运行存储在存储器420中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例的资源监控方法。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
最后需要说明的是，本文的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDRSDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种SOC芯片DFT后仿真的方法，其特征在于，包括以下步骤：
编写测试用例，利用工具生成测试向量；
搭建系统顶层，将数字网表例化到顶层文件中，并且将所述测试向量例化到所述顶层文件，并与DFT管脚相连；
模拟部分采用模拟电路spice网表，通过所述顶层把所述数字网表和所述模拟部分进行连接；
编写数模接口配置文件，用于确定仿真配置和数模接口电平转化值；
插入电压和电流探针用于配置仿真精度和速度；以及
通过所述数字网表和所述模拟电路spice网表进行DFT后仿真。
2.根据权利要求1所述的方法，其特征在于，所述模拟电路spice网表通过数字行为模型例化在所述顶层中。
3.根据权利要求1所述的方法，其特征在于，所述数模接口配置文件指定模拟电路spice网表后，在仿真时自动使用模拟仿真工具进行仿真。
4.根据权利要求1所述的方法，其特征在于，所述测试向量包括scan模式、flashbist、srambist和Boundary scan模式下的测试向量中的至少一者。
5.根据权利要求1所述的方法，其特征在于，根据整个所述芯片的电源域来确定所述数模接口电平转化值。
6.根据权利要求1所述的方法，其特征在于，所述数字网表为带PG信息的网表。
7.一种SOC芯片DFT后仿真的系统，其特征在于，包括：
测试向量生成模块，该测试向量生成模块用于编写测试用例，利用工具生成测试向量；
顶层搭建模块，该顶层搭建模块用于搭建系统顶层，将数字网表例化到顶层文件中，并且将所述测试向量例化到所述顶层文件，并与DFT管脚相连；
模拟部分连接模块，该模拟部分连接模块用于选择模拟电路spice网表作为模拟部分，通过所述顶层把所述数字网表和所述模拟部分进行连接；
数模接口配置文件编写模块，该数模接口配置文件编写模块用于编写数模接口配置文件，用于确定仿真配置和数模接口电平转化值；
仿真配置模块，该仿真配置模块用于插入电压和电流探针用于配置仿真精度和速度；以及
仿真模块，该仿真模块用于通过所述数字网表和所述模拟电路spice网表进行DFT后仿真。
8.根据权利要求7所述的系统，其特征在于，所述数字网表为带PG信息的网表。
9.一种计算机可读存储介质，其特征在于，存储有计算机程序指令，所述计算机程序指令被执行时实现如权利要求1-6任意一项所述的SOC芯片DFT后仿真的方法。
10.一种计算机设备，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述计算机程序被所述处理器执行时执行如权利要求1-6任意一项所述的SOC芯片DFT后仿真的方法。
CN202310201186.6A 2023-02-28 2023-02-28 一种soc芯片dft后仿真的方法、系统、存储介质及设备 Pending CN116167314A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310201186.6A CN116167314A (zh) 2023-02-28 2023-02-28 一种soc芯片dft后仿真的方法、系统、存储介质及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310201186.6A CN116167314A (zh) 2023-02-28 2023-02-28 一种soc芯片dft后仿真的方法、系统、存储介质及设备

Publications (1)

Publication Number Publication Date
CN116167314A true CN116167314A (zh) 2023-05-26

Family

ID=86411340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310201186.6A Pending CN116167314A (zh) 2023-02-28 2023-02-28 一种soc芯片dft后仿真的方法、系统、存储介质及设备

Country Status (1)

Country Link
CN (1) CN116167314A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118428304A (zh) * 2024-07-04 2024-08-02 杭州四维映射软件有限公司 行为级模拟电路仿真方法、系统、存储介质及电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118428304A (zh) * 2024-07-04 2024-08-02 杭州四维映射软件有限公司 行为级模拟电路仿真方法、系统、存储介质及电子设备

Similar Documents

Publication Publication Date Title
US7178115B2 (en) Manufacturing method and apparatus to avoid prototype-hold in ASIC/SOC manufacturing
US6061283A (en) Semiconductor integrated circuit evaluation system
US6678643B1 (en) Event based semiconductor test system
US6083269A (en) Digital integrated circuit design system and methodology with hardware
US20160238657A1 (en) Test IP-Based A.T.E. Instrument Architecture
WO2014113376A1 (en) Test ip-based a.t.e. instrument architecture
KR100483876B1 (ko) 반도체 집적 회로 설계 및 검증 시스템
JPH0458072B2 (zh)
US11386250B2 (en) Detecting timing violations in emulation using field programmable gate array (FPGA) reprogramming
CN112949233A (zh) Fpga芯片的自动化开发方法及装置、电子设备
US20230076636A1 (en) Automated verification of integrated circuits
CA2399670A1 (en) Method and apparatus for modeling and simulating the effects of bridge defects in integrated circuits
US12015411B2 (en) Testable time-to-digital converter
US20020173942A1 (en) Method and apparatus for design validation of complex IC without using logic simulation
US7882467B2 (en) Test pattern evaluation method and test pattern evaluation device
CN107817439A (zh) 一种基于sram型fpga敏感因子的功能失效时间评估方法
CN116167314A (zh) 一种soc芯片dft后仿真的方法、系统、存储介质及设备
CN116227398B (zh) 一种自动化生成ip核测试激励的方法及系统
Hussien et al. Development of a generic and a reconfigurable UVM-Based verification environment for SoC buses
US20050086565A1 (en) System and method for generating a test case
US7900174B2 (en) Method and system for characterizing an integrated circuit design
US20210312113A1 (en) Method for finding equivalent classes of hard defects in stacked mosfet arrays
TW202042052A (zh) 用於功能對等檢測的模擬方法
CN117725869A (zh) 断言开发方法、芯片验证方法、装置、设备及介质
KR20000011359A (ko) 고속테스트패턴평가장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination