CN116166082A - 一种ldo的自适应零极点补偿电路及方法、芯片系统 - Google Patents

一种ldo的自适应零极点补偿电路及方法、芯片系统 Download PDF

Info

Publication number
CN116166082A
CN116166082A CN202310381039.1A CN202310381039A CN116166082A CN 116166082 A CN116166082 A CN 116166082A CN 202310381039 A CN202310381039 A CN 202310381039A CN 116166082 A CN116166082 A CN 116166082A
Authority
CN
China
Prior art keywords
ldo
nmos transistor
node
pole
zero
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310381039.1A
Other languages
English (en)
Inventor
陈烨昕
陈长华
侯冠男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Yuntu Semiconductor Co ltd
Original Assignee
Suzhou Yuntu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Yuntu Semiconductor Co ltd filed Critical Suzhou Yuntu Semiconductor Co ltd
Priority to CN202310381039.1A priority Critical patent/CN116166082A/zh
Publication of CN116166082A publication Critical patent/CN116166082A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

一种LDO的自适应零极点补偿电路及方法、芯片系统，所述LDO的自适应零极点补偿电路包括电流检测元件和阻抗自适应调节元件，所述电流检测元件用于检测流经LDO的输出功率管的输出电流，所述阻抗自适应调节元件用于根据所述检测到的输出电流的变化来自适应调整LDO的误差运放输出端处的输出阻抗，进而调整所述LDO的误差运放输出端处提供的零极点的位置，从而提高所述LDO在重载下的稳定性。

Description

一种LDO的自适应零极点补偿电路及方法、芯片系统
技术领域
本发明涉及集成电路技术领域，尤其涉及CMOS模拟集成电路设计领域，具体地，涉及一种低压差线性稳压器(Low drop-out Voltage Regulator，简称LDO)的自适应零极点补偿电路及方法、芯片系统。
背景技术
当前集成电路产业发展中，电源管理芯片起到极其重要的作用，它可以为系统其余电路给予稳定电压。低压差线性稳压器芯片的简称是LDO，属于电源管理芯片，其显著优点有：结构简单、响应快、输出噪声低、静态功耗低、电路规模小等，因而是数模混合芯片中几乎必备的关键电源模块。
LDO的工作原理是当输出的负载电流或输入的电源电压发生瞬态变化时，利用负反馈技术动态调节功率管的输出电流，从而输出稳定电压。
LDO作为一种负反馈系统，其设计不可避免的牵涉到了系统稳定性的分析，LDO的稳定性受最大输出电流、负载电容、无负载静态电流这三个变量影响，在三个变量变化时，LDO的稳定性也会改变，例如：
Case 1、在负载电容较大、最大输出电流较小的情况下，LDO在轻载(负载电流较小)和重载(负载电流较大)下均具有良好的稳定性；
Case 2、在负载电容较小、最大输出电流较大、无负载静态电流较大的情况下，LDO在轻载时具有良好的稳定性，但在重载下存在稳定性问题；
Case 3、在负载电容较小、最大输出电流较小、无负载静态电流较小的情况下，LDO在重载时具有良好的稳定性，但在轻载时存在稳定性问题；
Case 4、在负载电容较小、最大输出电流较大、无负载静态电流较小的情况下，LDO在轻载和重载时均存在稳定性问题。
如上所述，现有技术的LDO，例如在应用于上述Case 2和Case 4的情况时，其在重载下存在稳定性问题，限制了LDO的应用，因此本申请提供了一种LDO的自适应零极点补偿电路及方法、芯片系统，其能够解决该问题，以克服现有技术存在的问题，且改进之后的LDO具有较低的功耗和较小的电路面积，在具有良好功能的基础上保证了芯片的小型化。
发明内容
为了克服现有技术的不足，本申请提供了一种LDO的自适应零极点补偿电路及方法，本发明的技术方案如下：
一种LDO的自适应零极点补偿电路，所述LDO包括误差运放、缓冲级、驱动级，所述误差运放的输出端与所述缓冲级的输入端之间具有一第一节点，所述驱动级包括输出功率管，所述LDO的自适应零极点补偿电路连接于所述第一节点与所述输出功率管的栅极之间；所述LDO的自适应零极点补偿电路包括PMOS晶体管MP2、NMOS晶体管MN2、NMOS晶体管MN3和补偿电容
Figure SMS_1
；所述PMOS晶体管MP2的栅极与所述输出功率管的栅极连接，所述PMOS晶体管MP2的漏极与所述NMOS晶体管MN2的漏极连接，所述NMOS晶体管MN2的栅极与所述NMOS晶体管MN3的栅极连接，所述NMOS晶体管MN3的漏极连接所述补偿电容/>
Figure SMS_2
的一端，所述补偿电容/>
Figure SMS_3
的另一端连接所述第一节点；所述PMOS晶体管MP2和NMOS晶体管MN2用于检测流经所述输出功率管的输出电流的变化；工作于线性区的所述NMOS晶体管MN3作为补偿电阻，其用于根据所述检测到的输出电流的变化来自适应调整其提供的补偿电阻的阻值，进而调整所述第一节点处的输出阻抗，并调整所述第一节点处提供的零极点的位置，从而提高LDO在重载下的稳定性。
所述PMOS晶体管MP2将所述输出功率管的输出电流以预定的比例镜像输出给所述NMOS晶体管MN2，通过所述NMOS晶体管MN2将电流转换成电压信号，开启与所述NMOS晶体管MN2栅极连接的NMOS晶体管MN3；并通过工作在线性区的所述NMOS晶体管MN3实现电压到电阻的转换。
所述第一节点处具有寄生电容
Figure SMS_5
，设置所述补偿电容/>
Figure SMS_7
，以使所述自适应零极点补偿电路引入额外的一对零极点/>
Figure SMS_9
和/>
Figure SMS_6
，/>
Figure SMS_8
，其中，/>
Figure SMS_10
是节点A处引入的主极点，/>
Figure SMS_11
是节点A处产生的零点，/>
Figure SMS_4
是节点A处产生的次极点，它们的大小可近似表示为：
Figure SMS_12
，/>
Figure SMS_13
，/>
Figure SMS_14
，其中，/>
Figure SMS_15
为节点A处的等效输出阻抗，/>
Figure SMS_16
为补偿电阻。
选择
Figure SMS_17
、/>
Figure SMS_18
、/>
Figure SMS_19
以及/>
Figure SMS_20
的值，使得/>
Figure SMS_21
，且/>
Figure SMS_22
位于GBW内，以使LDO至少获得30度左右的相位裕度。
在轻载的情况下，所述补偿电容
Figure SMS_23
从所述第一节点中剥离，此时所述自适应零极点补偿电路不接入LDO电路中，不对轻载时LDO电路的稳定性产生影响。
所述误差运放包括：PMOS晶体管MP11、PMOS晶体管MP12、NMOS晶体管MN11和NMOS晶体管MN12，其中所述PMOS晶体管MP11的栅极接基准电压VREF，所述PMOS晶体管MP11的漏极和所述NMOS晶体管MN11的漏极连接，所述NMOS晶体管MN11的源极接地；所述PMOS晶体管MP11的源极与所述PMOS晶体管MP12的源极连接且均连接至低压电源AVDD，所述PMOS晶体管MP12的漏极和所述NMOS晶体管MN12的漏极连接，所述NMOS晶体管MN12的源极接地，所述NMOS晶体管MN12的栅极与所述NMOS晶体管MN11的栅极连接，所述PMOS晶体管MP12的栅极连接于LDO电路反馈点，所述PMOS晶体管MP12的漏极和所述NMOS晶体管MN12的漏极之间具有一第二节点，所述第二节点与所述第一节点连接；所述NMOS晶体管MN12的栅极与所述NMOS晶体管MN11的栅极之间具有一第三节点，所述PMOS晶体管MP11的漏极和所述NMOS晶体管MN11的漏极之间具有一第四节点，所述第三节点与所述第四节点连接。
所述缓冲级包括PMOS晶体管MP1和NMOS晶体管MN1；所述PMOS晶体管MP1的源极连接输入电压VIN，漏级连接所述NMOS晶体管MN1的漏级，栅极连接所述输出功率管的栅极；所述NMOS晶体管MN1的源极接地，栅极连接于所述第一节点。
所述驱动级还包括反馈电阻RF1和反馈电阻RF2；所述驱动级的输出功率管的源极连接所述输入电压VIN，漏级连接所述反馈电阻RF1的一端，所述反馈电阻RF1的另一端连接所述反馈电阻RF2的一端，所述反馈电阻RF2的另一端接地；所述LDO电路反馈点设置于所述反馈电阻RF1和所述反馈电阻RF2之间。
一种LDO的自适应零极点补偿方法，采用如上任一所述的LDO的自适应零极点补偿电路来实现，所述方法包括：
检测流经LDO的输出功率管的输出电流；
根据所述检测到的输出电流的变化来自适应调整第一节点处的输出阻抗，进而调整所述第一节点处提供的零极点的位置。
一种芯片系统，所述芯片系统包括LDO，所述LDO包括如上任一所述的一种LDO的自适应零极点补偿电路；或所述LDO采用如上所述的任一种LDO的自适应零极点补偿方法来实现。
本申请提供的LDO的自适应零极点补偿电路功耗低、结构简单、能适用于不同的LDO电路、有利于实现芯片的小型化，且明显改善了重载下LDO电路的稳定性问题，同时也解决了现有技术中的一些补偿方式存在的设计过于复杂、适用性较弱、设计时间和成本增加的问题，本申请的其他有益效果可从具体实施例中得到。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请第一实施例提供的一种应用LDO的自适应零极点补偿电路及方法的LDO电路的结构图；
图2为本申请第二实施例提供的一种应用LDO的自适应零极点补偿电路及方法的LDO电路的结构图；
图3为本申请第三实施例提供的一种应用LDO的自适应零极点补偿电路及方法的LDO电路的结构图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
另外，本申请实施例中所涉及的晶体管可以是金属氧化物半导体(Metal OxideSemiconductor，MOS)场效应晶体管(可以简称为MOS管)。
本申请的技术方案可以应用于采用LDO供电的各种子系统或者系统中。比如，本申请的技术方案可以应用于采用LDO供电的射频(Radio Frequency，RF)收发机、数模转换器(Digital-to-Analog Converter，DAC)、模数转换器(Analog-to-Digital Converter，ADC)、高速数字电路(比如，芯片系统SoC)和锁相环(Phase Loop Lock，PLL)等。
下面结合附图，对本申请的各实施方式作详细说明。需要说明的是：本申请LDO电路中的误差运放、缓冲级、驱动级、负载也可以采用除本申请各实施例之外的其它形式的结构。为了阐述本发明的工作原理及过程，下面的论述是基于本申请各实施例的电路结构，但本领域的普通技术人员应该意识到，采用其它形式结构的误差运放、缓冲级、驱动级、负载也同样能够实现本申请的技术效果。
参见图1，图1为本申请第一实施例提供的一种应用LDO的自适应零极点补偿电路及方法的LDO电路的结构图。
如图1所示，LDO电路包括误差运放（Error Amplifier）、缓冲级（Buffer）、驱动级（Driver Stage）和负载。其中所述误差运放连接所述缓冲级，所述缓冲级连接所述驱动级，所述驱动级连接所述负载。
优选的：
所述误差运放包括误差放大器。
所述缓冲级包括PMOS晶体管MP1和NMOS晶体管MN1。
所述驱动级包括PMOS功率管MPWR、反馈电阻RF1和反馈电阻RF2。
所述误差放大器的输入正极接基准电压VREF，输入负极接环路反馈信号。
所述PMOS晶体管MP1的源极连接输入电压VIN，漏级连接所述NMOS晶体管MN1的漏级，栅极连接所述PMOS功率管MPWR的栅极。所述NMOS晶体管MN1的源极接地，栅极连接于所述误差放大器的输出端。所述NMOS晶体管MN1的栅极与所述误差放大器的输出端之间具有一节点A，节点A处具有寄生电容CA。所述PMOS晶体管MP1的栅极与所述PMOS功率管MPWR的栅极之间具有一节点B，节点B处具有寄生电容CB和插入电阻RB。
所述驱动级的PMOS功率管MPWR的源极连接所述输入电压VIN，漏级连接所述反馈电阻RF1的一端，所述反馈电阻RF1的另一端连接所述反馈电阻RF2的一端，所述反馈电阻RF2的另一端接地。所述反馈电阻RF1和所述反馈电阻RF2之间具有一反馈点F，所述误差放大器的输入负极连接于所述反馈点F。所述PMOS功率管MPWR的漏极和所述反馈电阻RF1的所述一端之间还具有一节点O，所述节点O接输出电压VLDO。
所述负载连接于所述输出电压VLDO。
对于上述LDO电路，在未设置本申请提供的自适应零极点补偿电路之前：
当输出节点O的输出电压VLDO偏高时，反馈点F的电压VF也随之增加，由于反馈点F连接至所述误差放大器的输入负极，从而使得误差放大器的输出电压VA降低，使得流过所述NMOS晶体管MN1和所述PMOS晶体管MP1的电流减小，所述PMOS功率管MPWR的输出电流也随之减小，最终使得输出电压VLDO降低，回归正常值；当输出节点O的输出电压VLDO偏低时，与上述情况相反，上述负反馈环路使得所述PMOS功率管MPWR的输出电流增加，最终使得输出电压VLDO升高 ，回归正常值。通过以上过程，负反馈环路可以使得输出电压VLDO稳定在固定值，此时，VLDO
Figure SMS_24
VREF/>
Figure SMS_25
（1+RF1/RF2）。
当上述LDO电路应用于例如背景技术中提及的Case 1的情形时，其在轻载和重载下均具有良好的稳定性；
然而，当其应用于例如背景技术中提及的Case 2和Case 4的情形时，在重载下，由于所述PMOS功率管MPWR及负载的阻抗与负载电流
Figure SMS_26
成反比，都比较小，此时电路主极点往高频处移动，频率变化正比于负载电流/>
Figure SMS_27
。节点B处的极点也会随着输出电流的增加同步往高频处移动，但频率变化正比于负载电流的平方根/>
Figure SMS_28
。此外节点A处的极点则是固定的，使得此结构中，环路GBW（Gan Bandwidth Product，增益带宽积）离节点A处贡献的极点较近，且节点B贡献的极点离主极点更近，环路稳定性不够；此外，较小的负载电容会使得LDO输出点的主极点处在较高的频率处，环路GBW也会离节点A处贡献的极点较近，导致环路稳定性不够。
为了解决上述重载时的稳定性问题，本申请在上述LDO电路中进一步设置了自适应零极点补偿电路，参见附图1的虚线框处。
所述自适应零极点补偿电路一端连接于所述误差运放的输出端（节点A），另一端连接于所述PMOS功率管MPWR的栅极（节点B）。
所述自适应零极点补偿电路包括相互连接的电流检测元件（Current SensingElement,或表述为电流检测电路）和阻抗自适应调节元件（或表述为阻抗自适应调节电路），所述阻抗自适应调节元件包括相互连接的电阻补偿元件和电容补偿元件，所述电流检测元件的一端连接所述节点B，所述电流检测元件的另一端连接所述电阻补偿元件的一端，所述电阻补偿元件的另一端与所述电容补偿元件相连，所述电容补偿元件的另一端连接所述节点A。所述电流检测元件用于检测流经所述PMOS功率管MPWR栅极的电流的变化，所述电阻补偿元件用于提供一补偿电阻，所述电容补偿元件用于提供一补偿电容，根据电流检测元件检测到的所述电流的变化，所述电阻补偿元件自适应调整补偿电阻的阻值，通过所述补偿电容和调整之后的所述补偿电阻，调整节点A处的输出阻抗，进而调整节点A处的零极点的位置，使得所述节点A处的零极点被调整至较低频率处，从而实现所述LDO电路在重载下的稳定性的提高。
具体地：
在重载的情况下，负载电流增大，LDO的负反馈环路使得所述PMOS功率管MPWR输出电流增加，所述电流检测元件检测到所述PMOS功率管MPWR输出电流增大，通过所述电阻补偿元件自适应调节所述补偿电阻
Figure SMS_29
的阻值，使得所述补偿电阻/>
Figure SMS_30
的阻值减小，同时将所述补偿电容/>
Figure SMS_31
引入节点A，使得此时节点A处提供的零极点位于较低频率处，从而提高LDO环路的稳定性。
优选地，设置补偿电容
Figure SMS_32
，所述自适应零极点补偿电路还会额外引入一对零极点/>
Figure SMS_33
和/>
Figure SMS_34
，/>
Figure SMS_35
其中，/>
Figure SMS_36
是节点A点处引入的主极点，
Figure SMS_37
是节点A处产生的零点，/>
Figure SMS_38
是节点A处产生的次极点，它们的大小可近似表示为：
Figure SMS_40
，/>
Figure SMS_44
，/>
Figure SMS_47
，其中，/>
Figure SMS_41
为节点A处的等效输出阻抗，选取合适的/>
Figure SMS_43
、/>
Figure SMS_45
、/>
Figure SMS_48
以及/>
Figure SMS_39
的值，使得/>
Figure SMS_42
，且/>
Figure SMS_46
位于GBW内，能够使得LDO至少获得30度左右的相位裕度，保证环路的稳定性。
在轻载的情况下，负载电流减小，LDO的负反馈环路使得所述PMOS功率管MPWR输出电流降低，所述电流检测元件检测到所述PMOS功率管MPWR输出电流减小，通过所述电阻补偿元件自适应调节所述补偿电阻
Figure SMS_49
的阻值，使得所述补偿电阻的阻值增加，从而将所述补偿电容/>
Figure SMS_50
从节点A中剥离，此时所述自适应零极点补偿电路不接入LDO电路中，不对轻载时LDO电路的稳定性产生影响。
因此，本申请通过在节点A和节点B之间引入一个自适应零极点补偿电路，能够在重载时调整所述节点A处提供的零极点的位置，有效的限制了重载情况下环路的GBW，确保环路稳定性。
第二实施例
进一步地，附图2提供了本申请的第二实施例，其在本申请第一实施例的基础上，提供了所述自适应零极点补偿电路的一种具体实现方式。
如图2所示，所述自适应零极点补偿电路包括电流检测元件和阻抗自适应调节元件，所述阻抗自适应调节元件包括电阻补偿元件和电容补偿元件。其中所述电流检测元件包括PMOS晶体管MP2和NMOS晶体管MN2，所述电阻补偿元件包括NMOS晶体管MN3，所述电容补偿元件包括补偿电容
Figure SMS_51
。
其中，所述PMOS晶体管MP2的源极连接所述输入电压VIN，栅极与所述PMOS功率管MPWR的栅极连接，所述PMOS晶体管MP2用于检测流经所述PMOS功率管MPWR栅极的电流。
所述NMOS晶体管MN2的漏极与所述PMOS晶体管MP2的漏极连接，所述NMOS晶体管MN2的源极接地，所述NMOS晶体管MN2的栅极与所述NMOS晶体管MN3的栅极连接，所述NMOS晶体管MN3的源极接地，所述NMOS晶体管MN3的漏极连接所述补偿电容
Figure SMS_52
，所述补偿电容/>
Figure SMS_53
连接于节点A，所述节点A位于所述误差放大器的输出端与所述NMOS晶体管MN1的栅极之间。
所述NMOS晶体管MN2的栅极与所述NMOS晶体管MN3的栅极之间具有一节点C，所述节点C连接于所述NMOS晶体管MN2的漏极与所述PMOS晶体管MP2的漏极之间的一节点上。
具体地：
在重载下，负载电流增大，LDO的负反馈环路使得所述PMOS功率管MPWR的输出电流增加，所述PMOS晶体管MP2跟踪所述PMOS功率管MPWR输出的电流变化，也即负载电流
Figure SMS_55
的变化，并将所述PMOS功率管MPWR的输出电流以/>
Figure SMS_58
的比例镜像输出给所述NMOS晶体管MN2（其中，/>
Figure SMS_61
为所述PMOS晶体管MP2和所述PMOS功率管MPWR的宽长比的比值，/>
Figure SMS_56
1）。之后通过电流镜MN2（即NMOS晶体管MN2）将该电流转换成电压信号，使得通过电流镜MN2将该电流转化的栅压/>
Figure SMS_59
（NMOS晶体管MN2的栅端电压）也相应增加，由于栅压/>
Figure SMS_60
较高，所述NMOS晶体管MN3开启。最后用一个工作在线性区的NMOS晶体管MN3作为补偿电阻/>
Figure SMS_63
，实现电压到电阻的转换（其中，所述PMOS晶体管MN3和所述PMOS晶体管MN2的宽长比的比值为/>
Figure SMS_54
），使得受所述栅压/>
Figure SMS_57
控制的NMOS晶体管MN3提供的补偿电阻/>
Figure SMS_62
减小，将补偿电容/>
Figure SMS_64
引入节点A，从而改变节点A处的输出阻抗，使得此时节点A处提供的零极点位于较低频率处，提高LDO环路的稳定性。
在轻载下，负载电流减小，LDO的负反馈环路使得所述PMOS功率管MPWR输出电流降低，所述PMOS晶体管MP2将所述PMOS功率管MPWR的输出电流以
Figure SMS_65
的比例镜像输出给所述NMOS晶体管MN2。由于流经所述PMOS晶体管MP2的电流大小为所述负载电流的/>
Figure SMS_66
//>
Figure SMS_67
倍，趋近于0，使得流经所述NMOS晶体管MN2的电流也趋近于0，所述栅压/>
Figure SMS_68
较低，此时对于所述NMOS晶体管MN3来说，较低的栅压/>
Figure SMS_69
还不足以让其开启，近似关断，从而使得受所述栅压/>
Figure SMS_70
控制的所述NMOS电阻MN3极大，将补偿电容/>
Figure SMS_71
从节点A中剥离，不对LDO环路的稳定性产生影响。
通过选择合适的比例系数
Figure SMS_72
，/>
Figure SMS_73
，所述自适应零极点补偿电路能够获得合适的补偿电阻/>
Figure SMS_74
，从而使得LDO环路的稳定性满足设计需求。
上述自适应零极点补偿电路功耗低、结构简单、能适用于不同的LDO电路、有利于实现芯片的小型化，且明显改善了重载下LDO电路的稳定性问题，同时也解决了现有技术中的一些补偿方式存在的设计过于复杂、适用性较弱、设计时间和成本增加的问题。
第三实施例
在本申请第二实施例的基础上，本申请第三实施例进一步提供了所述误差放大器在LDO中的一种具体的实现方式。
如图3所示，所述误差放大器包括：PMOS晶体管MP11、PMOS晶体管MP12、NMOS晶体管MN11和NMOS晶体管MN12。
其中所述PMOS晶体管MP11的栅极接基准电压VREF，所述PMOS晶体管MP11的漏极和所述NMOS晶体管MN11的漏极连接，所述NMOS晶体管MN11的源极接地。所述PMOS晶体管MP11的源极与所述PMOS晶体管MP12的源极连接且均连接至低压电源AVDD，所述PMOS晶体管MP12的漏极和所述NMOS晶体管MN12的漏极连接，所述NMOS晶体管MN12的源极接地，所述NMOS晶体管MN12的栅极与所述NMOS晶体管MN11的栅极连接，所述PMOS晶体管MP12的栅极连接于所述反馈点F。
所述PMOS晶体管MP12的漏极和所述NMOS晶体管MN12的漏极之间的节点与所述节点A连接。所述NMOS晶体管MN12的栅极与所述NMOS晶体管MN11的栅极之间具有一节点O1。所述PMOS晶体管MP11的漏极和所述NMOS晶体管MN11的漏极之间的节点与所述节点O1连接。
图3中的误差放大器采用五管运放实现，主要用来提供环路增益。缓冲级的NMOS晶体管MN1采用较小沟道长度，以使得轻载时，节点A处寄生电容
Figure SMS_75
尽可能小，产生的极点频率比较高。此外在缓冲级的PMOS晶体管MP1栅极并联的电阻RB的阻值需要根据负载电容的大小来选取，以确保轻载时，节点B处的极点频率较高，满足环路稳定的要求。
综上，本申请通过引入自适应零极点补偿技术，使得节点A处的零极点跟随负载状态变化而变化，使得输出电流在较大的变化范围内，LDO环路都可以稳定，并且对外接电容的大小也有较大的容忍度，大大增加了LDO的应用场景。
基于此，本申请实施例还提供一种芯片系统，所述芯片系统包括LDO，所述LDO包括上文所提供的任一种LDO的自适应零极点补偿电路；或所述LDO采用上文所提供的任一种LDO的自适应零极点补偿方法来实现。
本申请实施例还提供一种设备，该设备包括电路板、该电路板包括上文所提供的任一种用于LDO的自适应零极点补偿电路。
需要说明的是，上文中提供的用于LDO自适应零极点补偿电路/方法的相关描述均可引援至该芯片系统或该设备中，本申请实施例在此不再赘述。
在本申请的另一方面，还提供一种与计算机一起使用的非瞬时性计算机可读存储介质，该计算机具有用于创建集成电路的软件，该计算机可读存储介质上存储有一个或多个计算机可读数据结构，一个或多个计算机可读数据结构具有用于制造上文所提供的任意一个图示所提供的用于LDO的自适应零极点补偿电路的光掩膜数据。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。

Claims (10)

1.一种LDO的自适应零极点补偿电路，其特征在于，所述LDO包括误差运放、缓冲级、驱动级，所述误差运放的输出端与所述缓冲级的输入端之间具有一第一节点，所述驱动级包括输出功率管，所述LDO的自适应零极点补偿电路连接于所述第一节点与所述输出功率管的栅极之间；所述LDO的自适应零极点补偿电路包括PMOS晶体管MP2、NMOS晶体管MN2、NMOS晶体管MN3和补偿电容
Figure QLYQS_1
；所述PMOS晶体管MP2的栅极与所述输出功率管的栅极连接，所述PMOS晶体管MP2的漏极与所述NMOS晶体管MN2的漏极连接，所述NMOS晶体管MN2的栅极与所述NMOS晶体管MN3的栅极连接，所述NMOS晶体管MN3的漏极连接所述补偿电容/>
Figure QLYQS_2
的一端，所述补偿电容/>
Figure QLYQS_3
的另一端连接所述第一节点；所述PMOS晶体管MP2和NMOS晶体管MN2用于检测流经所述输出功率管的输出电流的变化；工作于线性区的所述NMOS晶体管MN3作为补偿电阻，其用于根据所述检测到的输出电流的变化来自适应调整其提供的补偿电阻的阻值，进而调整所述第一节点处的输出阻抗，并调整所述第一节点处提供的零极点的位置，从而提高LDO在重载下的稳定性。
2.如权利要求1所述的一种LDO的自适应零极点补偿电路，其特征在于，所述PMOS晶体管MP2将所述输出功率管的输出电流以预定的比例镜像输出给所述NMOS晶体管MN2，通过所述NMOS晶体管MN2将电流转换成电压信号，开启与所述NMOS晶体管MN2栅极连接的NMOS晶体管MN3；并通过工作在线性区的所述NMOS晶体管MN3实现电压到电阻的转换。
3.如权利要求1所述的一种LDO的自适应零极点补偿电路，其特征在于，所述第一节点处具有寄生电容
Figure QLYQS_5
，设置所述补偿电容/>
Figure QLYQS_9
，以使所述自适应零极点补偿电路引入额外的一对零极点/>
Figure QLYQS_10
和/>
Figure QLYQS_6
，/>
Figure QLYQS_7
，其中，/>
Figure QLYQS_8
是节点A处引入的主极点，/>
Figure QLYQS_11
是节点A处产生的零点，/>
Figure QLYQS_4
是节点A处产生的次极点，它们的大小可近似表示为：
Figure QLYQS_12
，/>
Figure QLYQS_13
，/>
Figure QLYQS_14
，其中，/>
Figure QLYQS_15
为节点A处的等效输出阻抗，/>
Figure QLYQS_16
为补偿电阻。
4.如权利要求3所述的一种LDO的自适应零极点补偿电路，其特征在于，选择
Figure QLYQS_17
、/>
Figure QLYQS_18
、/>
Figure QLYQS_19
以及/>
Figure QLYQS_20
的值，使得/>
Figure QLYQS_21
，且/>
Figure QLYQS_22
位于GBW内，以使LDO至少获得30度左右的相位裕度。
5.如权利要求2所述的一种LDO的自适应零极点补偿电路，其特征在于，在轻载的情况下，所述补偿电容
Figure QLYQS_23
从所述第一节点中剥离，此时所述自适应零极点补偿电路不接入LDO电路中，不对轻载时LDO电路的稳定性产生影响。
6.如权利要求1所述的一种LDO的自适应零极点补偿电路，其特征在于，所述误差运放包括：PMOS晶体管MP11、PMOS晶体管MP12、NMOS晶体管MN11和NMOS晶体管MN12，其中所述PMOS晶体管MP11的栅极接基准电压VREF，所述PMOS晶体管MP11的漏极和所述NMOS晶体管MN11的漏极连接，所述NMOS晶体管MN11的源极接地；所述PMOS晶体管MP11的源极与所述PMOS晶体管MP12的源极连接且均连接至低压电源AVDD，所述PMOS晶体管MP12的漏极和所述NMOS晶体管MN12的漏极连接，所述NMOS晶体管MN12的源极接地，所述NMOS晶体管MN12的栅极与所述NMOS晶体管MN11的栅极连接，所述PMOS晶体管MP12的栅极连接于LDO电路反馈点，所述PMOS晶体管MP12的漏极和所述NMOS晶体管MN12的漏极之间具有一第二节点，所述第二节点与所述第一节点连接；所述NMOS晶体管MN12的栅极与所述NMOS晶体管MN11的栅极之间具有一第三节点，所述PMOS晶体管MP11的漏极和所述NMOS晶体管MN11的漏极之间具有一第四节点，所述第三节点与所述第四节点连接。
7.如权利要求6所述的一种LDO的自适应零极点补偿电路，其特征在于，所述缓冲级包括PMOS晶体管MP1和NMOS晶体管MN1；所述PMOS晶体管MP1的源极连接输入电压VIN，漏级连接所述NMOS晶体管MN1的漏级，栅极连接所述输出功率管的栅极；所述NMOS晶体管MN1的源极接地，栅极连接于所述第一节点。
8.如权利要求7所述的一种LDO的自适应零极点补偿电路，其特征在于，所述驱动级还包括反馈电阻RF1和反馈电阻RF2；所述驱动级的输出功率管的源极连接所述输入电压VIN，漏级连接所述反馈电阻RF1的一端，所述反馈电阻RF1的另一端连接所述反馈电阻RF2的一端，所述反馈电阻RF2的另一端接地；所述LDO电路反馈点设置于所述反馈电阻RF1和所述反馈电阻RF2之间。
9.一种LDO的自适应零极点补偿方法，采用如权利要求1-8任一项所述的LDO的自适应零极点补偿电路来实现，其特征在于，所述方法包括：
检测流经LDO的输出功率管的输出电流；
根据所述检测到的输出电流的变化来自适应调整第一节点处的输出阻抗，进而调整所述第一节点处提供的零极点的位置。
10.一种芯片系统，其特征在于，所述芯片系统包括LDO，所述LDO包括如权利要求1-8任一项所述的一种LDO的自适应零极点补偿电路；或所述LDO采用如权利要求9所述的一种LDO的自适应零极点补偿方法来实现。
CN202310381039.1A 2023-04-11 2023-04-11 一种ldo的自适应零极点补偿电路及方法、芯片系统 Pending CN116166082A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310381039.1A CN116166082A (zh) 2023-04-11 2023-04-11 一种ldo的自适应零极点补偿电路及方法、芯片系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310381039.1A CN116166082A (zh) 2023-04-11 2023-04-11 一种ldo的自适应零极点补偿电路及方法、芯片系统

Publications (1)

Publication Number Publication Date
CN116166082A true CN116166082A (zh) 2023-05-26

Family

ID=86422145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310381039.1A Pending CN116166082A (zh) 2023-04-11 2023-04-11 一种ldo的自适应零极点补偿电路及方法、芯片系统

Country Status (1)

Country Link
CN (1) CN116166082A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603292B1 (en) * 2001-04-11 2003-08-05 National Semiconductor Corporation LDO regulator having an adaptive zero frequency circuit
US20070159146A1 (en) * 2005-12-30 2007-07-12 Stmicroelectronics Pvt. Ltd. Low dropout regulator
US8816658B1 (en) * 2007-09-04 2014-08-26 Marvell International Ltd. Low-dropout converters with feedback compensation
CN110716602A (zh) * 2018-07-12 2020-01-21 英飞凌科技奥地利有限公司 用于电压调节器的极点-零点跟踪补偿网络
CN214623446U (zh) * 2020-12-23 2021-11-05 芯北电子科技(南京)有限公司 一种可变零点补偿的ldo的电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603292B1 (en) * 2001-04-11 2003-08-05 National Semiconductor Corporation LDO regulator having an adaptive zero frequency circuit
US20070159146A1 (en) * 2005-12-30 2007-07-12 Stmicroelectronics Pvt. Ltd. Low dropout regulator
US8816658B1 (en) * 2007-09-04 2014-08-26 Marvell International Ltd. Low-dropout converters with feedback compensation
CN110716602A (zh) * 2018-07-12 2020-01-21 英飞凌科技奥地利有限公司 用于电压调节器的极点-零点跟踪补偿网络
CN214623446U (zh) * 2020-12-23 2021-11-05 芯北电子科技(南京)有限公司 一种可变零点补偿的ldo的电路

Similar Documents

Publication Publication Date Title
US11480986B2 (en) PMOS-output LDO with full spectrum PSR
US7502719B2 (en) Method and apparatus for overshoot and undershoot errors correction in analog low dropout regulators
US9594387B2 (en) Voltage regulator stabilization for operation with a wide range of output capacitances
US9553548B2 (en) Low drop out voltage regulator and method therefor
CN110174918B (zh) 低压差线性稳压器过冲消除电路、下冲消除电路和芯片
US20110101936A1 (en) Low dropout voltage regulator and method of stabilising a linear regulator
CN110945453B (zh) Ldo、mcu、指纹模组及终端设备
CN209980116U (zh) 低压差线性稳压器过冲消除电路、下冲消除电路和芯片
CN113467559B (zh) 一种应用于ldo的自适应动态零点补偿电路
CN111290460B (zh) 一种高电源抑制比快速瞬态响应的低压差线性稳压器
US20210318703A1 (en) Low dropout voltage regulator
CN108052153A (zh) 新型cmos结构的ldo线性稳压器
US20200379492A1 (en) Voltage regulator
CN114356008B (zh) 一种低压差线性稳压器
CN114756083A (zh) 低压差线性稳压电路及电子设备
CN110825157B (zh) 基于重载补偿的低压差线性稳压器
CN116027838A (zh) 低压差线性稳压器、稳压系统及其极点的动态补偿方法
CN116166082A (zh) 一种ldo的自适应零极点补偿电路及方法、芯片系统
CN116126078B (zh) 一种ldo的稳定性增强电路及方法、芯片系统
KR20080017829A (ko) 로우 드롭 아웃 레귤레이터
CN219143338U (zh) 一种线性稳压器和片上系统
CN116430945B (zh) 低压差线性稳压电路及电源设备
CN110244811B (zh) 无需外接输出电容的调压器
US20240143007A1 (en) Flipped voltage follower low-dropout regulator with frequency compensation
CN115113680B (zh) 频率补偿电路、稳压电路、电路的工作方法、装置及芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination