CN116165578A - 用于高电压隔离的共形沉积 - Google Patents

用于高电压隔离的共形沉积 Download PDF

Info

Publication number
CN116165578A
CN116165578A CN202211481498.9A CN202211481498A CN116165578A CN 116165578 A CN116165578 A CN 116165578A CN 202211481498 A CN202211481498 A CN 202211481498A CN 116165578 A CN116165578 A CN 116165578A
Authority
CN
China
Prior art keywords
substrate
insulating layer
providing
sensor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211481498.9A
Other languages
English (en)
Inventor
B·布
T·万格文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Melexis Electronic Technology Co ltd
Original Assignee
Melexis Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Melexis Electronic Technology Co ltd filed Critical Melexis Electronic Technology Co ltd
Publication of CN116165578A publication Critical patent/CN116165578A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/207—Constructional details independent of the type of device used
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/202—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices using Hall-effect devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0047—Housings or packaging of magnetic sensors ; Holders
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0052—Manufacturing aspects; Manufacturing of single devices, i.e. of semiconductor magnetic sensor chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G01R33/072—Constructional adaptation of the sensor to specific applications
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/18—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本申请公开了用于高电压隔离的共形沉积。提供了一种制造传感器的方法和一种用于感测由导电基板中的电流生成的磁场的传感器。第一基板包括用于感测磁场的感测元件，并且第二基板是导电基板。通过原子层沉积在所述第一基板与所述第二基板之间提供共形层，从而保护至少感测元件不受来自所述第二基板的放电的影响。

Description

用于高电压隔离的共形沉积
技术领域
本发明涉及电子电路及其制造的领域。更具体地，本发明涉及电子电路系统的电绝缘。
背景技术
许多工业、家庭和汽车应用处理高电流和高电场，而灵敏部件需要电隔离。例如，充电站管理高达800V的电压，并且增压器的功率输出在150kW的范围内。存在增加此类功率输出的趋势，因此对灵敏电子部件和电路的良好绝缘的需求将增加。器件的其他示例包括天线、HVAC系统、电器和家用发电机。汽车工业中受益于绝缘的应用包括车载充电器、DC/DC转换器、电动机、PTC加热器、压缩机等。
由于设计和技术要求，这些器件需要是紧凑型器件。该要求与绝缘需求相冲突，因为部件越靠近，灵敏元件放电和损坏的风险越高。
器件的示例是测量与电磁场相关的参数的传感器。这些通常包括需要靠近强EM场和/或电流的部件。例如，检测由附近电流生成的磁场的集成元件需要靠近所述电流的导体。感测元件离导体越近，传感器越灵敏，而从导体接收放电的风险越高。集成传感器的初级电路与次级电路之间可能会发展出大的电势差，从几十伏到几百伏，或甚至在kV范围内。在介电击穿的情况下，或在器件的使用寿命期间，这些电势可导致绝缘在单个事件中通过局部放电被击穿。为了防止这些问题发生，现有的电流传感器在连接到线路电压的电路与次级电路之间包括隔离屏障，该隔离屏障包括聚酰亚胺黏性胶带，从而在电路之间形成保护性隔离屏障。
然而，可能会出现连带问题。通过胶带的放电可能会减少或受阻，但仍可能发生在胶带周围。黏性胶带的存在可能影响器件的灵敏度。由于这些和其他原因，期望改善电路元件(特别是对于传感器的集成电路)的绝缘以减少电击穿。
发明内容
本发明的实施例的目的是提供一种具有有效电隔离和高击穿场的电子电路及其制造，特别是在诸如电流传感器之类的传感器的领域。
在第一方面，本发明提供了一种制造用于感测由导电基板中的电流生成的磁场的传感器的方法。该方法包括提供包括用于感测磁场的感测元件的第一基板，并且提供第二导电基板。该方法进一步包括通过原子层沉积在第一基板与第二基板之间提供绝缘层。本发明的实施例的优点是，该方法在第一基板中提供感测元件以用于感测通过第二基板的电流引起的磁场，其中该感测元件与探针基板之间的距离可被精确地控制，同时由于该沉积而保持良好的绝缘。第二基板可包括引线框架，该引线框架应当与半导体基板以及与连接到所述基板的任何引线绝缘。实施例的优点是ALD基于自限制反应，允许逐渐填充沟槽和/或间隙而不阻塞它们，从而改善绝缘。
在本发明的一些实施例中，提供绝缘层包括提供共形中间层。本发明的实施例的优点是，该方法通过提供至少第一基板(例如，半导体基板)和/或第二基板(例如，导电基板或探针)的共形涂层，来提供了具有较少或没有未涂覆间隙的传感器。这些层允许覆盖沟槽和间隙的表面，可选地利用绝缘材料填充它们，而不会阻塞间隙的开口，即使对于具有高纵横比的间隙也是如此。由于没有阻塞，确保绝缘材料沉积在限定间隙的一个或多个基板的内表面中。
在本发明的一些实施例中，提供绝缘层包括通过沉积来提供金属氧化物，任选地提供氧化铝。
本发明的实施例的优点是，绝缘层可以容易地通过ALD提供，并且绝缘层具有高击穿电压(例如，在金属氧化物是氧化铝的情况下)，从而允许基板(感测元件和引线框架)放置在足够低的距离处，以提供高灵敏度而不存在击穿的风险。
在本发明的一些实施例中，通过原子层沉积提供绝缘层包括在第一基板或第二基板上沉积绝缘层。在特定实施例中，绝缘层设置在一个基板上或分别设置在每个基板上。本发明的实施例的优点是，共形层可在部件的组装之前的制造过程的任何阶段期间提供，例如在晶片级或引线框架上。
在特定实施例中，提供第一基板和第二基板包括提供具有至少两个非共面相邻表面的至少一个基板，并且其中提供绝缘层包括在所述至少两个非共面相邻表面上的至少一个基板上提供绝缘层。
在本发明的一些实施例中，该方法还包括组装第一基板和第二基板，从而在通过原子层沉积提供绝缘层之前提供封装，然后通过原子层淀积在两个基板上沉积绝缘层，并且随后模制封装，从而形成经模制的封装。本发明的实施例的优点是，绝缘层可容易地同时(例如在回流之后)提供在组装的基板上。
在本发明的一些实施例中，该方法进一步包括提供缓冲中间层以用于缓冲绝缘层与底层基板之间的应力。
本发明的实施例的优点是，将在制造期间和器件寿命期间可能发生的热应力减少或最小化。在特定实施例中，绝缘层具有预定第一值的热膨胀系数，在其上沉积绝缘层的基板具有预定第二值的热膨胀系数，并且进一步的缓冲中间层具有介于预定第一值与预定第二值之间的值的热膨胀系数。
CTE失配对应力的这些贡献可以减少或最小化。
进一步的优点是可改善基板到绝缘层的粘附性。
在本发明的一些实施例中，提供缓冲中间层包括通过分子层沉积提供有机-无机杂化聚合物。
本发明的实施例的优点是，进一步的层也是保形层，因此在绝缘层与底层基板之间没有直接接触，从而改善了热机械特性。
在本发明的一些实施例中，通过原子层沉积提供绝缘层包括提供空间原子层沉积。本发明的实施例的优点是，可更快地提供绝缘层。
在第二方面，本发明提供一种传感器，该传感器包括第一基板和第二基板，该第一基板包括感测元件，该第二基板是适于在将第二基板连接到电流时生成可测量磁场的导电基板。感测元件被布置为感测由第二基板生成的磁场。传感器包括位于第一基板与第二基板之间的共形绝缘层。
本发明的实施例的优点是，通过将灵敏元件与高电压绝缘来减少介电击穿和局部放电。
在本发明的一些实施例中，绝缘层具有在1微米至100微米之间的厚度。本发明的实施例的优点是，通过将灵敏元件与高电压绝缘来减少介电击穿和局部放电。
在本发明的一些实施例中，绝缘层包括金属氧化物。本发明的实施例的优点是，可经由ALD共形地提供金属氧化物。进一步的优点是可获得高击穿电压。例如，在金属氧化物是氧化铝的情况下，感测元件和初级引线框架(用作探针)可彼此非常接近地放置，从而提供高灵敏度而不存在击穿的风险。
在本发明的实施例中，至少在第一基板和第二基板上提供绝缘层。本发明的实施例的优点是，由于层的共形性，在不同基板之间没有不具有绝缘层的间隙。
在本发明的一些实施例中，传感器进一步包括在绝缘层与基板中的至少一个基板之间的缓冲中间层，以用于缓冲绝缘层与底层基板之间的应力。本发明的实施例的优点是，中间层改善绝缘层的粘附性，并减少了由CTE失配等原因引起的应力。在特定实施例中，绝缘层具有预定第一值的热膨胀系数，基板包括具有预定第二值的热膨胀系数的绝缘层，并且进一步的中间层具有介于预定第一值与预定第二值之间的值的热膨胀系数。
在特定实施例中，缓冲中间层包括共形有机-无机杂化聚合物。优点是聚合物的弹性改善了应力消除。
在本发明的一些实施例中，传感器进一步包括电连接到第一基板的第三基板，以将由感测元件生成的测量信号重定向到外部输出，进一步包括第三基板与至少第二基板之间的绝缘层。
本发明的实施例的优点是，确保信号引线与探针的适当绝缘。
在所附独立和从属权利要求中阐述了本发明的特定和优选方面。来自从属权利要求的特征可以与独立权利要求的特征以及其他从属权利要求的特征适当地结合，而不仅仅是如在权利要求中明确阐述的那样。
根据此后所描述的(诸)实施例，本发明的这些方面和其他方面将是显而易见的，并且参考这些实施例阐明了本发明的这些方面和其他方面。
附图说明
图1和图2分别示出了通过胶带在探针电流和芯片之间提供绝缘的现有技术的电流传感器的侧部和顶部。
图3示意性地示出了根据本发明的实施例的制造方法。
图4示出了根据本发明的实施例的在制造步骤序列的一部分期间获得的芯片的不同阶段。
图5和图6示出了根据本发明的实施例的替代制造步骤。
图7示出了根据本发明的实施例的传感器的示例性实施例，其中绝缘层设置在传感器的引线和芯片上。
图8示出了根据本发明的实施例的传感器的示例性实施例，其中绝缘层设置在用于探测电流的初级引线上，该传感器进一步包括用于在暴露于温度变化的情况下缓冲引线与绝缘层之间的膨胀系数的任何差异的柔性夹层。
图9示出了根据本发明的实施例的传感器的示例性实施例，其中绝缘层设置在封装的传感器的芯片上。
各附图仅是示意性而非限制性的。在附图中，出于说明性目的，要素中的一些要素的尺寸可被放大且未按比例绘制。
权利要求中的任何附图标记不应被解释为限制范围。
在不同的附图中，相同的附图标记指代相同或相似的要素。
具体实施方式
将参考具体实施例并参考某些附图来描述本发明，但本发明不限于此，而是仅受权利要求书限制。尺寸和相对尺寸不对应于对本发明的实践的实际缩减。
此外，说明书和权利要求中的术语顶部、下方等等是用于描述性目的并且不一定用于描述相对位置。应理解，如此使用的术语在适当的情况下是可互换的，并且本文中所描述的本发明的实施例能够以与本文中所描述或图示的取向不同的取向进行操作。
要注意，权利要求中使用的术语“包括”不应被解释为限定于其后列出的装置；它并不排除其他要素或步骤。因此，该术语应被解释为指定如所提到的所陈述的特征、整数、步骤或部件的存在，但不排除一个或多个其他特征、整数、步骤或部件、或其群组的存在或添加。因此，术语“包括”涵盖了仅存在该陈述特征的情况以及这些特征和一个或多个其他特征存在的情况。因此，表述“一种包括装置A和B的器件”的范围不应当被解释为局限于仅由部件A和B构成的器件。这意味着对于本发明，器件的仅有的相关部件是A和B。
贯穿本说明书对“一个实施例”或“实施例”的引用意指结合该实施例所描述的特定的特征、结构或特性被包括在本发明的至少一个实施例中。因此，短语“在一个实施例中”或“在实施例中”贯穿本说明书在各个地方的出现并不一定全部指代同一实施例，而是可以指代同一实施例。此外，在一个或多个实施例中，特定特征、结构或特性可以任何合适的方式组合，如本领域普通技术人员从本公开中将显而易见的。
类似地，应当领会，在本发明的示例性实施例的描述中，出于精简本公开和辅助对各个发明性方面中的一个或多个的理解的目的，本发明的各个特征有时一起被编组在单个实施例、附图或其描述中。然而，该公开方法不应被解释为反映要求保护的发明要求比每一项权利要求中明确记载的特征更多的特征的意图。相反，如所附权利要求所反映，发明性方面存在于比单个前述公开的实施例的全部特征更少的特征中。因此，具体实施例所附的权利要求由此被明确纳入本具体实施例中，其中每一项权利要求本身代表本发明的单独实施例。
此外，尽管本文中所描述的一些实施例包括其他实施例中所包括的一些特征但不包括其他实施例中所包括的其他特征，但是如本领域技术人员将理解的那样，不同实施例的特征的组合旨在落在本发明的范围内，并且形成不同实施例。例如，在所附的权利要求中，所要求保护的实施例中的任何实施例均能以任何组合来使用。
在本文中所提供的描述中，阐述了众多具体细节。然而，要理解，可以在没有这些具体细节的情况下实施本发明的实施例。在其他实例中，公知的方法、结构和技术未被详细示出，以免混淆对本描述的理解。
在本发明的实施例中，提及“测量信号”时，是指由感测元件生成的电信号。这些信号的大小与影响感测元件的参数的值成比例。通常，所生成的信号(例如通过电接触件、通孔等)被重定向到感测元件之外的输出，该输出通常通向用于进一步信号处理的处理器、存储器和/或显示器。
在本发明的实施例中，提及“第一基板”时，是指用作电子器件的支持件的基板。第一基板可以是感测元件的支持件，或者通常是感测电路系统的支持件。第一基板可包括集成电路。
在本发明的实施例中，提及“第二基板”时，是指可承载电流的导电基板。例如，第二基板可以可连接到电源线等。例如，第二基板可以是电流传感器的初级引线，其中导电基板承载要测量的电流。导电基板可以是例如初级电流导体，其中导体集中磁场以增强通过感测元件的感测。初级电流导体例如可以是回路，可以具有U形，本发明不限于任何特定形状。在本发明的一些实施例中，电流导体在感测元件附近具有减小的横截面，以增强电流密度和所生成的磁场。
在本发明的实施例中，提及“第三基板”时，是指适于承载来自感测元件的信号的信号传送导体。第三基板可以是次级引线框架(或多个引线)，该次级引线框架(或多个引线)可连接到用于信号处理和测量读出的输出。
在本发明的实施例中，提及“共形层”时，是指遵循上覆基板的形状和拓扑的层。平坦基板上的非共形涂层通常在主表面的大面积上提供该层，并且在厚度方向上的表面(具有较小面积的基板的面，诸如平坦基板的边缘)有可能存在该涂层的痕迹，具有不规则的涂覆。相比之下，共形层可包封平坦的基板，其中基板的多个侧面可被基本相同厚度的材料涂覆。例如，基板的每个表面可被基本相同厚度的层覆盖，从而完全包裹基板，例如，该层可存在于主表面和一个或多个侧表面上，可选地还部分或全部覆盖主表面的相对侧的表面。这些层具有基本相同的厚度。
通过层沉积(诸如ALD)获得共形层，ALD是一种能够完全覆盖沟槽或间隙的内表面(而不是像CVD情况下通常发生的那样在顶部附近或间隙开口处阻塞沟槽或间隙)的自限制技术。层沉积还可以在间隙的内表面内以及悬垂结构的一个以上的侧面(例如，主侧和横向侧，可选地也可以是主侧的相对侧)提供均匀的厚度，而例如溅射仅在面向溅射靶的表面上提供材料。共形层可完全包裹基板。特别地，可以通过沟槽或间隙内的涂层深度相对于间隙宽度来定义相对于共形层的比率。
本发明涉及电子器件，尤其涉及包括一个或多个感测元件和电流载体的电流传感器，以及这些电流传感器的制造。要感测的电流经由电流载体引入传感器，该电流载体通常是由导电材料制成的基板。通常，基板包括引线或引线框架，并且基板具有“初级引线”的称号。由电流载体中的电流引起的磁场由一个或多个感测元件感测。由于磁场的特性，期望将感测元件放置得尽可能靠近电流载体，因此传感器的灵敏度是高的。因此，在传感器中可以区分两个大概的“侧”，即“初级侧”和“次级侧”，“初级侧”承载要感测的信号(例如，电流)，“次级侧”处理测量信号以用于信号处理和提供读数。次级侧通常包括精细的处理装置，因此初级侧的信号通过感应、磁性等提供读数，因为初级侧信号与次级侧部件的直接交互可能导致后者损坏。例如，在放电的情况下，存在损坏感测元件或相关电路系统的风险，由于通过初级侧的电流载体的潜在高电流，这是一种严重的可能性。如果传感器的两个部件之间的电势差超过击穿电势阈值(也称为击穿场EBD)，则这两个部件之间可能会发生放电，击穿电势阈值取决于两个部件间存在的材料。
应注意，虽然击穿场是材料可以变得至少暂时导电的电场强度，但击穿电压是与击穿场相关的器件特性。改善的击穿场转化为更好的击穿电压，从而形成更具弹性的器件。
图1示出了包括具有集成电路(IC)的管芯11的示例性器件10的横向截面，该示例性器件10从由初级引线12生成的磁场生成测量信号。该器件包括初级引线12和次级引线13，初级引线12可连接到电流要被探测的线路，次级引线13电连接到管芯11以将信号从IC承载到输出。引线伸出封装15，因此它们可以连接到外部器件以用于电流输入和测量信号的输出。图2示出了相同示例性器件10的俯视图。通常，黏性胶带14被引入器件10中(例如胶粘到管芯11或引线12)以保护灵敏部件免受放电影响。不同的放电路径由箭头路径21、22、23、24示意性地表示。通过胶带14放电的路径21被胶带材料的绝缘特性阻止。EBD由形成黏性胶带的材料(通常是聚酰亚胺和胶水)确定。尽管最短路径21被胶带阻挡，但只要胶带保持其完整性，初级侧与次级侧之间的电压差(例如，初级引线12和次级引线13之间的电压差异)应受到限制，从而不会超过胶带14的EBD。然而，初级侧与次级侧之间围绕胶带的放电路径22、23是可能的。为了降低这种风险，通常胶带会悬突，将胶带覆盖的区域延伸到管芯11与初级引线12之间的重叠区域之外。这增加了放电路径22、23需要克服以从初级引线12到达管芯11中的集成电路的有效距离。总EBD取决于胶带14和环绕管芯11和初级引线12的任何材料(诸如模具等)。胶带的类型、悬突面积等是根据特定电流传感器、要使用的预期的电流范围等进行选择的。
除了设计的限制和围绕胶带放电的可能性之外，该解决方案不提供对次级侧中的其他部件(诸如连接和/或次级引线13)的保护。从初级引线11到次级引线12的直接放电路径24也是可能的。通常通过将引线11、12设置为分开尽可能远的距离来降低和防止这种几率。通常，设计额定值提供高达6.6kV DC的保护。然而，这限制了装置的设计和紧凑性。黏性胶带12的厚度(其通常包括若干层，诸如胶水和聚酰亚胺)是附加的设计限制因素。黏性胶带14可能随着时间而劣化，从而潜在地改变检测特性，并且最终不能适当地绝缘(因此如果胶带14劣化太多，则可能出现短的放电路径21)。
本发明通过切换到具有(与胶带和/或胶水相比)更高的击穿场的材料来获得改善的性能，该材料允许使用更薄的绝缘层并且因此允许传感器的增加的灵敏度。次级侧很好地受保护不被初级侧电流的影响，而无退化问题。例如，霍尔板和初级电流导体可以更靠近。可以使用原子层沉积(ALD)以极高的精度控制绝缘层厚度。在一些实施例中，绝缘体不留下用于放电的开放路径。在一些实施例中，绝缘体可设置为共形层，因为此类层可以存在于灵敏基板与导体之间的大部分或每个表面上，从而“包裹”导体和/或灵敏材料。这改善了器件的电压击穿。本发明允许比率为100(例如，当通过ALD施加为共形层时，绝缘涂层可具有100或大于100的纵横比)的共形层。这意味着由预定间隙分隔开的表面可共形地覆盖到比间隙大100倍或更大的深度。
在本发明的第一方面，提供了一种包括在第一基板中提供感测元件并提供第二导电基板的方法。该方法包括提供原子层沉积(ALD)以在至少第一基板和第二基板之间提供绝缘层，从而改善感测元件的初级侧和次级侧之间的电绝缘。这可以提供高达kV范围(例如10kV)的电隔离。例如，制造的器件的击穿场可以达到5MV/cm，并超过此类值。ALD可作为半导体(包括集成传感器)的制造工作流程的一部分执行，因为ALD的当前使用包括CMOS和DRAM处理以及太阳能电池技术。这节省了时间并减少了引入诸如灰尘之类的杂质的机会。
图3示出了根据本发明的实施例的方法的步骤，包括可选步骤。提供具有感测元件的第一基板100可包括提供例如半导体基板(例如，硅管芯)并在其上提供例如霍尔元件、磁阻(MR)元件等中的一者或多者。提供110第二基板可包括提供导电基板(例如初级引线，例如初级电流导体)，包括提供连接到外部线路以用于探测电流的装置。
方法包括通过原子层沉积，在第一基板与第二基板之间(例如在感测元件与第二基板之间)提供120绝缘层。这可以以在下文中解释的不同的方式进行，但本发明不限于此。
方法可包括相对于第一基板定位第二基板，以便将磁场感测最大化。由于利用薄共形层改善了绝缘，与现有技术解决方案(诸如包括例如胶带的解决方案)相比，可以减少避免放电所需的最小距离。这可以提高灵敏度，例如，对于大致相同的绝缘，根据本发明的实施例获得的传感器可呈现比具有作为绝缘体的黏性胶带的传感器高33％的灵敏度。
在一些实施例中，方法在晶片级处理期间提供，包括在第一基板上提供绝缘层。方法可包括部分地处理管芯，使得最终分离的基板的侧壁可有利地(例如，同时地)至少部分地被共形层涂覆。例如，方法可包括提供任何所需的电路系统，例如IC。该电路系统可包括在第一基板上提供电连接以用于传输在感测元件中生成的信号。提供电连接可以以任何合适的方式进行，例如，通过提供金属化层，例如，再分布层(RDL)、凸块下金属化、螺柱等。方法可包括提供任何合适的钝化层。提供绝缘层可包括通过ALD在第一基板上沉积绝缘材料，包括至少在感测元件上沉积绝缘层。这意味着，在一些实施例中，诸如霍尔元件之类的感测元件被氧化铝覆盖。提供绝缘层可以可选地在第一基板的表面(例如，包括感测元件的表面)上进行，可选地在基板的整个外表面上进行。方法可包括随后通过绝缘层提供电接触件。例如，在一些实施例中，可以如图4所示执行顺序步骤，尽管也可以执行替代或附加步骤。
图4中所示的具体顺序从第一步骤开始，该第一步骤示出了第一产品200，第一产品200具有作为部分锯切的晶片201的部分的第一基板、该基板的一个表面上的钝化层202和IC的电接触件。电接触件可包括例如，RDL203和Cu螺柱204。该至少一个感测元件也被设置为第一基板(未示出)的部分。
通过ALD利用绝缘材料211覆盖第一基板，如序列的后续步骤的第二产品210所示。在未示出的一些实施例中，可使用掩模，因此电接触件不被绝缘材料覆盖。该方法可包括移除掩模以稍后提供任何所需的电接触件。在图中所示的实施例中，ALD在部分锯切的基板201的表面上执行，该部分锯切的基板201包括由Cu螺柱204形成的接触件。有必要移除绝缘材料(例如通过移除绝缘层的选定区域)以使接触件可被接触到。例如，在绝缘层是如图4所示的共形层的实施例中，该层循着从表面突出的接触件(诸如螺柱204)。电接触件可以通过例如将表面平坦化来暴露。例如，这可以通过化学机械平坦化(CMP)来进行，从而获得第三产品220。在本发明的一些实施例中，可以执行可选的电镀步骤。例如，如作为该可选步骤的结果而获得的第四产品230中所示，可在电接触件上设置Cu螺柱231。
最后，最后一个步骤可包括完全锯切和可选地移除过量的绝缘材料，例如从半导体的那些其中没有能够形成放电路径的风险的区域移除绝缘层。这可包括可选的背面研磨。因此，包括感测元件的第一基板301(可选地包括如前所示的钝化层202)被绝缘层302覆盖(除了在电接触件上和管芯的背表面上)，其中绝缘层由ALD提供。此类部件300(即绝缘的第一基板300)准备好例如通过倒装芯片键合技术(本发明不限于此)连接到进一步的基板，例如连接到次级引线。
第二基板(例如初级引线)可相对于绝缘的基板定位，以便将要检测的信号最大化，而不需要相对厚的屏障(诸如胶带)。部件可与其余部件一起封装，从而获得封装的传感器。
在一些实施例中，方法包括通过使用ALD在第二基板上沉积绝缘材料，来在第一基板与第二基板之间插入绝缘层。方法可包括仅涂覆初级引线框架或初级引线，从而提供LF涂层。涂层可有利地覆盖第二基板的、靠近第一基板的区域上的表面。远离第一基板的区域可用于连接到要测量的线路或通常任何电流源。通过在沉积之后移除该层，或者优选地通过在提供ALD之前保护该区域，该远端区域应该没有绝缘层，因此其未被涂覆。因此，方法可包括在第二基板上提供绝缘层的步骤，该绝缘层覆盖要保护的部件的近端区域，而不覆盖用于为要探测的电流提供电接触件的区域。保护这些远端区域可有利地是容易的。例如，它们可通过选择性沉积来保护，例如，通过在远离第一基板的连接上的胶带等以简单的方式掩蔽第二基板。
绝缘层可被设置在至少感测元件与导电探针基板之间，优选地被设置在更大的表面中，以增加从第二基板到第一基板的放电路径(如参考图1的现有技术示例所解释的)，从而降低放电风险。
在一些实施例中，方法包括在基板的至少两个非共面表面上提供绝缘层，例如第一基板和/或第二基板的两个非共面相邻表面，例如两个垂直表面。
在晶片级处理或在第二基板(例如，初级引线)上提供绝缘层的一些替代方法可在图5中示意性地看到，其中方法包括提供51基板(例如，第一基板和/或第二基板)，可选地如前所述保护52基板中的电接触件，随后通过ALD在基板上沉积53绝缘层，可选地通过移除54接触件上的任何材料来暴露接触件(特别是如果在应用ALD之前未对接触件进行保护)，例如移除绝缘材料和来自任何中间层的材料，并最终提供55其他基板并封装传感器。注意，该方法可应用于第一基板和第二基板两者。例如，具有IC和初级引线的管芯可至少部分地被绝缘层(例如，氧化铝)覆盖。
该方法不限于单独地在基板上沉积，诸如之前参考图4和图5讨论的晶片级涂层或LF涂层。方法可应用于组装的部件。方法可遵循图6所示的方案，该方案需要收集器件的部件(例如第一基板和第二基板)，并在需要的地方(例如，通过提供第三基板并将其连接到第一基板)提供61电连接，提供62第二基板并组装器件，以及在组装的器件上提供63绝缘层。
这种沉积可以循着器件的表面和基板之间的间隙，而不仅仅是在最大的表面上。绝缘层对于这些表面可具有基本上相同的特性(例如，相同的厚度)，从而提供631共形绝缘层。可(例如，通过模制组装的器件)获得64封装的传感器。
由于在提供绝缘层之前在需要的地方进行内部电连接，因此不存在(例如，通过使用掩模或通过平坦化使接触件再次开放)阻挡接触件和必须执行额外步骤的风险，从而加快了处理。第二基板和可选的第三基板的外部接触件不应被绝缘层覆盖。这些外部接触件可以是初级引线框架到用于探测电流的外部线路的接触件，和次级引线框架到输出的接触件。它们通常位于远离第一基板的远端位置。如参考第二基板的连接的保护所解释的，保护第二基板和第三基板的接触件可例如通过在远离半导体基板的引线接触件上提供胶带来容易地进行。
在一些实施例中，方法作为倒装芯片制造过程的部分应用。例如，可在通过倒装芯片制造方式提供611基板与次级框架之间的连接之后(例如，在回流焊接之后)执行绝缘材料的沉积。优点在于，与单个基板的绝缘相比，制造速度可降低，例如该速度可降低一半或更多。然而，本发明不一定限于在回流之后提供层。
在一些实施例中，方法包括通过ALD提供金属氧化物(例如，氧化铝)作为绝缘材料。然而，本发明不限于金属氧化物，并且可以使用其他绝缘材料，诸如氮化物等，例如氮化硅。可使用其他材料，例如具有高击穿场的材料(如Si3NX、MgF2、Al2O3、ZrO2、HfO2)，例如具有大带隙的材料，其通常显示出相对应的高击穿场。
ALD可以以多个沉积循环执行，该多个沉积循环包括第一半循环和第二半循环，在第一半循环中提供前体，然后吹扫过量的反应产物，在第二半循环中提供共反应物(co-reactant)，然后吹扫过量的反应产物。ALD可以是多前体工艺，例如，具有2个或3个前体的工艺，或者甚至添加等离子体步骤(等离子体增强的ALD)。
通常，ALD是缓慢的过程，因为它需要沉积厚度为原子量级的层。该速率为每分钟几埃，因此为了提供足够大的厚度以提供期望的绝缘效果，可能需要几分钟甚至几小时。
在本发明的一些实施例中，方法可包括提供空间ALD，该空间ALD示出了比标准ALD快百倍的沉积速率。在空间ALD中，基板穿过注入不同反应物的区域进行相对运动，反应区域通过轴承或气幕彼此分离。例如，可通过气幕或通过在基板区域到达下一反应物的流之前将基板驱动到泵送区来执行反应物的移除(净化)。沉积速率可达到每分钟10nm的厚度。
在本发明的一些实施例中，如果一个或多个基板独立地绝缘(晶片级或LF绝缘)，特别是当通过空间ALD来绝缘时，可在16小时内为芯片提供高达10kV的绝缘。当在组装之后(在电连接第一基板和第三基板之后，例如，在倒装芯片和回流之后)通过空间ALD提供绝缘时，该时间可以减少，甚至减半至8小时。
在一些实施例中，方法在分批式系统(batch system)中执行，取决于分批式系统的大小，一次为数百个传感器组提供绝缘。由于方法可分批执行，因此可以同时提供若干传感器，例如在8小时内。
在一些实施例中，沉积温度可低于300度，或者甚至低于100度。这些温度相对较低，并且对于制造集成电路来说是安全的。
在一些实施例中，方法可包括绝缘层的共形沉积。这允许在组装期间提供彼此接近的部件，而没有留下不具有绝缘的区域的风险，因为第一基板与第二基板之间的任何间隙包括夹在基板之间的绝缘屏障。例如，如果在回流之后进行涂覆，则第一基板与第二基板之间的间隙包括绝缘层，并且绝缘层甚至潜在地在第二基板与第三基板之间(例如，在初级引线与次级引线之间)。回流之后进行涂覆或涂覆第二基板(例如，引线框架)的方法具有如下优点：即第三基板可被布置得更靠近第二基板。共形沉积可在模制之前在单个基板或整个组件上执行，从而有利地覆盖不同基板之间的间隙的表面。
在一些实施例中，在第一基板与第二基板之间提供绝缘层包括提供具有1微米至100微米、例如10微米至20微米、例如约15微米的厚度的绝缘材料层。
在本发明的一些实施例中，方法包括在基板或组装的器件的一些区域中的选择性沉积。如前所述，可以这样做以保留没有绝缘层的电接触件区域。
附加地或替代地，选择性沉积的方法可适于减少绝缘体沉积在其上的基板上的热应力。由于ALD需要冷却、或甚至间歇冷却步骤，因此部件可能会因温度变化而受膨胀或收缩。沉积的材料与基板之间的热膨胀系数(CTE)失配可能会生成应力。
例如，适用于微电子器件的金属的CTE通常高于9×10-6/K，例如在11×10-6/K与20×10-6/K之间。例如，铜(例如C151)的CTE在293K与573K之间的范围内为17.7×10-6/K。绝缘体的CTE通常较低，例如Al2O3的CTE为5×10-6/K至9×10-6/K。诸如广泛使用的硅之类的半导体的CTE约为2.6×10-6/K。
因此，方法可包括仅在选择性部分中涂覆以避免应力在整个器件上累积。例如，现有的图案化技术可用于选择性地涂覆金属基板(或初级引线框架)。
替代地或附加地，方法可包括提供531缓冲不同体积变化的材料的中间层。附加地，通过中间层的存在，可改善绝缘层与基板之间的粘附性。在一些实施例中，缓冲中间层可被设置在组装的基板上。
在本发明的一些实施例中，通过允许提供混合聚合物的分子层沉积(MLD)来提供中间层。此类聚合物具有由碳链链接的无机材料。由于这些材料的弹性特性而导致裂缝减少。在本发明的一些实施例中，方法包括提供有机-无机杂化聚合物作为中间层。该方法可包括提供金属醇盐(metalcone)，例如包括铝醇盐(alucone)，但也可使用其他混合聚合物，例如，包括过渡金属，例如，锆基混合聚合物(锆醇盐(zircone))。由于MLD类似于ALD，可使用相同的制造设置，简单地改变反应物，从而首先提供期望厚度的混合聚合物，然后提供绝缘层。
替代地，提供具有适于缓冲在其上提供绝缘层的基板与该绝缘层之间的CTE失配的CTE值的材料可以是可能的。材料被选择为使得其CTE值落入绝缘层的CTE值与基板的CTE值之间。
在一些实施例中，缓冲中间层包括具有介于基板的值和无机层的值之间的CTE值的混合有机-无机聚合物(具有弹性特性)。例如，铝醇盐显示出的CTE约为12，这与其弹性特性相结合，使得它非常适合缓冲通常用作引线框架的金属与氧化铝之间的CTE差异。例如，可在初级引线与氧化铝绝缘层之间提供铝醇盐。
该中间层的存在可用于减少如果传感器在传感器的制造和寿命期间经受大的温度变化或其他原因而可能会引起的应力。
该方法可包括例如，通过利用模具覆盖组件来提供64封装的传感器。因此，本发明允许提供安全且耐用的器件，诸如封装的电流传感器。
在第二方面，本发明提供了一种传感器，特别是电流传感器，包括包含感测元件的第一基板、第二导电基板(例如，用于探测电流的电流载体)以及第一基板与第二基板之间的绝缘层。可通过根据第一方面的实施例的制造方法来提供传感器。
绝缘层在第二基板与传感器的其他元件之间形成屏障，特别是灵敏元件，诸如第一半导体基板的集成电子器件。该层保护这些元件免受由于第二基板的接近而产生的放电。绝缘层是可包括金属氧化物(或氮化物、硫化物等，如前所述)的绝缘材料的共形层。特别地，与聚酰亚胺或其包括胶水的化合物相比，诸如氧化锆(ZrO2)或氧化铝之类的材料具有高EBD。例如，氧化锆具有低于50的相对介电常数和高于4MV/cm或甚至高于5MV/cm的EBD，通过ALD提供的氧化铝达到5MV/cm或高于5MV/cm或甚至10MV/cm的值，而聚酰亚胺与氧化锆相当，但胶带(例如，聚酰亚胺和胶水)具有0.15MV/cm的EBD(这与通常的模塑化合物类似)。例如，绝缘层可包括绝缘材料，例如，电阻率为例如108Ω.cm或更大，例如1010Ω.cm的材料。例如，氧化铝的电阻率可以为1014Ω.cm或更高，例如，1015Ω.cm。在一些实施例中，可使用具有高带隙的材料，例如，带隙为5eV或更高，例如，6eV或更高。
因此，可以看出，几微米(例如，15微米)的氧化铝的薄共形层的绝缘与54微米的胶带提供的绝缘相当。根据本发明的传感器可被制造得非常紧凑，并且由于生成磁场的导体可被放置得更靠近一个或多个感测元件，因此提高灵敏度(例如，与现有传感器相比提高33％)是可能的。
例如，本发明的实施例的绝缘层允许将感测元件定位在与例如胶带相比更靠近主导体的距离处，例如100微米或更小，例如在50微米至1微米的范围内。形成屏障的材料具有非常高的击穿电势，因此材料层的厚度不需要很大。这也允许增加传感器的灵敏度，因为传感器可以定位成更靠近主导体。
图7示出了根据本发明的实施例的传感器。传感器700包括至少一个感测元件711。在一些实施例中，感测元件711包括至少一个基于霍尔效应的感测元件，该感测元件在存在磁场的情况下提供霍尔测量信号(并且该信号与磁场成比例)。本发明不限于基于霍尔效应的感测，并且其他的是可用的。例如，感测元件可包括磁阻元件。
第一基板701包括至少一个感测元件711。在本发明的实施例中，第一基板701可以是半导体基板(例如硅管芯)，尽管在本发明的实施例中可使用其他半导体材料和化合物。半导体基板可包括RDL 203、接触件204(诸如螺柱、ULB等)、覆盖感测元件711的钝化层202(尽管感测元件可被设置在钝化层202上，但绝缘层仍将覆盖感测元件)、以及集成电路系统等，从而形成传感器芯片或简单的芯片。例如，该芯片可以是ASIC芯片。
集成传感器700进一步包括用于承载要感测的电流的第二基板702和用于信号重定向和输出的、连接到第一基板701的第三基板703，第一基板701生成测量信号。载流基板(初级引线)可被包括在传感器的初级侧中，而微电子器件和第三基板703可被包括在传感器的次级侧中。
在图7的实施例中，绝缘层704是在三个基板上的绝缘材料的共形层。特别地，如图7所示，第一基板701是除了由电连接件占据的区域之外被绝缘层704完全覆盖的半导体基板，但这不是限制性的，并且第一基板的远离第二基板的表面可存在较少的绝缘层或没有绝缘层。优选地，共形层覆盖基板之间的间隙，因此在基板之间没有不具有插入的绝缘材料的区域。在绝缘之前，可在基板之间提供任何所需的电接触件。电导体也可被绝缘层覆盖。例如，接线或凸块可被覆盖。图7示出了集成传感器具有倒装芯片配置的实施例。连接第一基板701和第三基板703的螺柱204可被绝缘层的绝缘材料覆盖。
例如，传感器可包括被具有大约或小于100微米(例如在10微米到20微米之间)的间隙的绝缘层覆盖的基板，其中间隙可由与绝缘层的材料不同但确保由这些间隙分隔开的表面绝缘的材料填充。这对于体积较大的(bulkier)技术(诸如气相沉积等)通常是不可能的。图7的特定实施例示出了除了由连接到次级引线703的螺柱204覆盖的区域之外，半导体基板被绝缘层完全覆盖。次级引线在靠近主框架的区域中也被绝缘层覆盖，但在远端区域中没有被绝缘层覆盖，以便提供电接触件以提供信号输出。通常，远离初级引线702的区域可未被绝缘层覆盖，因此它们可提供电接触件。
绝缘层702可包括氧化物层。在优选实施例中，绝缘层(例如氧化物，例如金属氧化物)呈现高击穿电势。考虑到材料的EBD和通过第一基板的电流，该层可具有可定制和优化的厚度。本发明允许将厚度减小到100微米或更小(例如，该层的厚度可在10微米至20微米之间，例如15微米)，也允许减小第二基板与第一基板之间的距离，从而如前所述提高了灵敏度。
第一基板以及第二基板和第三基板的部分可被模具705覆盖，从而形成封装的产品。图6中概述的方法可用于提供图7的封装的产品。
在一些实施例中，仅一个基板或者仅第一基板和第二基板可(至少部分地)通过由传感器中的ALD提供的共形绝缘层覆盖。这些传感器可例如，遵循参考图5解释的方法来提供。例如，图8示出了传感器800的实施例，其中仅初级引线802被绝缘层804共形地覆盖。除了在需要电接触件并且远离感测元件的区域上之外，引线可被覆盖，使得在初级引线与传感器的其他部分之间没有放电的风险。图8的实施例示出了除了在要与电流应通过其被探测的线路接触的区域812中之外，被绝缘层804覆盖的初级引线。所述实施例还示出了夹在绝缘层804与基板802之间的共形中间层805。中间层805在很大程度上具有缓冲应力的功能，这是由于例如但不限于绝缘层与基板的CTE值的差异。如前所述，在一些实施例中，所述层可具有弹性特性，例如，它是金属醇盐，诸如铝醇盐。
替代地，表面中的仅一些表面可被绝缘层覆盖，例如，基板的背面可不具有绝缘层。这例如在通过参考图4概述的方法获得的绝缘的第一基板300中示出。
图9的传感器900包括被共形绝缘层904部分地覆盖的第一基板901。感测元件911靠近第二基板902，并且取决于材料的EBD和层的厚度，距离可被优化以获得高灵敏度。然而，第一基板的背离第二基板902的表面912不需要包括绝缘层。在一些实施例中，如果传感器包括接线键合(wire-bond)互连，则该表面的部分可用于提供到第三基板903的电接触件，例如，接线905。
图8中所示的中间层805可存在于绝缘层与任何其他底层基板之间，因此它可以应用于例如图7或图9的实施例。附加地或替代地，中间层805可被选择以例如改善对基板的附接。
在本发明的一些实施例中，共形层302、704、804、904覆盖多于一个表面(例如，基板的至少两个非共面表面，例如至少两个非共面的相邻表面，例如，(如图8和图9的箭头所示的)第一基板802和/或第二基板901的至少两个垂直表面811、813、913、914)，从而改善绝缘。由于绝缘“翻转过基板的边缘”，其至少部分地包裹基板，并且增加了电路径，从而改善了例如仅设置在表面上或仅设置在两个表面之间的平面层的隔离。
总之，根据本发明的实施例的传感器(诸如由本发明的制造方法提供的传感器)在传感器的初级侧(该初级侧承载潜在的危险信号)与次级侧(该次级侧可包括精密电子器件和通向信号输出的次级引线)之间提供良好的绝缘。这是通过层沉积(例如ALD)提供绝缘材料(诸如金属氧化物)的自限制沉积来实现的，该自限制沉积以相对薄且均匀的层沉积在基板上而不是附着在基板上来共形地覆盖固持电子器件的基板和/或承载探针电流的基板(例如在其间的沟槽中)。

Claims (15)

1.一种制造用于感测由导电基板中的电流生成的磁场的传感器的方法，所述方法包括
-提供(100)第一基板，所述第一基板包括用于感测磁场的感测元件，
-提供(110)第二基板，所述第二基板是导电基板，
-通过原子层沉积在所述第一基板与所述第二基板之间提供(120、53、63)绝缘层。
2.如前述权利要求所述的方法，其特征在于，提供(120、53、63)绝缘层包括提供(63)共形绝缘层。
3.如权利要求1或2中任一项所述的方法，其特征在于，提供(120、53、63)绝缘层包括通过沉积来提供金属氧化物，任选地其中所述金属氧化物是氧化铝。
4.如权利要求1所述的方法，其特征在于，通过原子层沉积提供绝缘层(120、53、63)包括在所述第一基板或所述第二基板上沉积(120、53)绝缘层。
5.如权利要求4所述的方法，其特征在于，提供第一基板和第二基板包括提供具有至少两个非共面相邻表面的至少一个基板，并且其中提供绝缘层包括在所述至少两个非共面相邻表面上的所述至少一个基板上提供绝缘层。
6.如权利要求1或2中任一项所述的方法，进一步包括：
组装(62)所述第一基板和所述第二基板，从而在通过原子层沉积提供所述绝缘层之前提供封装，然后
通过原子层沉积在这两个基板上沉积(63)所述绝缘层，并且随后模制所述封装，从而形成(64)经模制的封装。
7.如权利要求1所述的方法，进一步包括提供(513)缓冲中间层以用于缓冲所述绝缘层与底层基板之间的应力。
8.如前述权利要求7所述的方法，其特征在于，提供(531)缓冲中间层包括通过分子层沉积提供有机-无机杂化聚合物。
9.如权利要求1或2中任一项所述的方法，其特征在于，通过原子层沉积提供(120、53、63)所述绝缘层包括提供空间原子层沉积。
10.一种传感器，包括：
第一基板(301)，所述第一基板包括感测元件，
第二基板，所述第二基板是适于在将所述第二基板连接到电流时生成可测量磁场的导电基板，
其中，所述感测元件被布置为感测由所述第二基板生成的磁场，
并且进一步包括所述第一基板与所述第二基板之间的共形绝缘层(302、704、804、904)。
11.如前述权利要求10所述的传感器，其特征在于，所述绝缘层(302、704、804、904)具有介于1微米与100微米之间的厚度。
12.如权利要求10或11中任一项所述的传感器，其特征在于，所述绝缘层(302、704、804、904)包括金属氧化物。
13.如权利要求10或11中任一项所述的传感器，其特征在于，所述绝缘层(704)被至少设置在所述第一基板和所述第二基板上。
14.如权利要求10或11中任一项所述的传感器，进一步包括所述绝缘层(804)与基板(805)中的至少一个基板之间的缓冲中间层(805)，
以用于缓冲所述绝缘层与底层基板之间的应力。
15.如权利要求10或11中任一项所述的传感器，进一步包括：
第三基板(703)，所述第三基板电连接到所述第一基板(701)，以将由所述感测元件生成的测量信号重定向到外部输出，
进一步包括在所述第三基板与至少第二基板之间的绝缘层(704)。
CN202211481498.9A 2021-11-25 2022-11-24 用于高电压隔离的共形沉积 Pending CN116165578A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP21210595.1 2021-11-25
EP21210595.1A EP4187261A1 (en) 2021-11-25 2021-11-25 Conformal deposition for high voltage isolation

Publications (1)

Publication Number Publication Date
CN116165578A true CN116165578A (zh) 2023-05-26

Family

ID=79230646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211481498.9A Pending CN116165578A (zh) 2021-11-25 2022-11-24 用于高电压隔离的共形沉积

Country Status (3)

Country Link
US (1) US20230160927A1 (zh)
EP (1) EP4187261A1 (zh)
CN (1) CN116165578A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10017374B4 (de) * 1999-05-25 2007-05-10 Siemens Ag Magnetische Koppeleinrichtung und deren Verwendung
DE10135428C1 (de) * 2001-07-20 2002-08-08 Siemens Ag Einrichtung zur Signalübertragung mit magnetoresistiven Sensorelementen
JP5012939B2 (ja) * 2010-03-18 2012-08-29 Ｔｄｋ株式会社 電流センサ
CN111721989A (zh) * 2019-03-22 2020-09-29 迈来芯电子科技有限公司 电流传感器

Also Published As

Publication number Publication date
EP4187261A1 (en) 2023-05-31
US20230160927A1 (en) 2023-05-25

Similar Documents

Publication Publication Date Title
US7138328B2 (en) Packaged IC using insulated wire
US8866274B2 (en) Semiconductor packages and methods of formation thereof
TWI549222B (zh) 絕緣結構、形成絕緣結構之方法及包括此絕緣結構之晶片級隔離器
US9558967B2 (en) Method of manufacturing semiconductor device
US10008318B2 (en) System and method for integrated inductor
US9530754B2 (en) Chip package and chip assembly
EP2899750A2 (en) Method of manufacturing semiconductor device
US11251138B2 (en) Through wafer trench isolation between transistors in an integrated circuit
CN101465346A (zh) 半导体器件及其制造方法
CN104054173A (zh) 功率用半导体装置
US20050275061A1 (en) Semiconductor device having inductor
US9793106B2 (en) Reliability improvement of polymer-based capacitors by moisture barrier
JP2011049393A (ja) 半導体装置及びその製造方法
US10199573B2 (en) Magnetic core
CN103426837B (zh) 半导体封装及形成半导体封装的方法
CN102623411A (zh) 半导体器件及其形成方法
EP2291858A1 (en) Packaged semiconductor product and method for manufacture thereof
US11764161B2 (en) Ground connection for semiconductor device assembly
KR20010086329A (ko) 반도체 장치 및 그 제조방법
CN116165578A (zh) 用于高电压隔离的共形沉积
US9761791B2 (en) Conductive pad structure and method of fabricating the same
EP4187262A1 (en) Stress reduction layer based on coating technique
CN117374020A (zh) 芯片级封装
JP5771129B2 (ja) 半導体装置の製造方法
US20230274996A1 (en) Chip arrangement, chip package, method of forming a chip arrangement, and method of forming a chip package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication