CN116154078A - 发光二极管、晶圆结构及发光装置 - Google Patents

发光二极管、晶圆结构及发光装置 Download PDF

Info

Publication number
CN116154078A
CN116154078A CN202310193346.7A CN202310193346A CN116154078A CN 116154078 A CN116154078 A CN 116154078A CN 202310193346 A CN202310193346 A CN 202310193346A CN 116154078 A CN116154078 A CN 116154078A
Authority
CN
China
Prior art keywords
light emitting
layer
emitting diode
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310193346.7A
Other languages
English (en)
Inventor
黄敏
肖冰柔
陈志彬
郭义生
唐宏彬
王嘉乐
邓有财
庄曜玮
吴嘉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Optoelectronics Technology Co Ltd
Original Assignee
Xiamen Sanan Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Optoelectronics Technology Co Ltd filed Critical Xiamen Sanan Optoelectronics Technology Co Ltd
Priority to CN202310193346.7A priority Critical patent/CN116154078A/zh
Publication of CN116154078A publication Critical patent/CN116154078A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及半导体制造技术领域，特别涉及一种发光二极管，其包括衬底、半导体叠层、第一DBR结构和防黏层，衬底具有相对的正面和背面，半导体叠层设置在衬底的正面上，第一DBR结构设置在衬底的背面上，防黏层设置在第一DBR结构的远离衬底的一侧。借由防黏层作为第一DBR结构的最外层，来与UV膜进行接触，可以大幅降低第一DBR结构与UV膜之间的黏着力，有利于对发光二极管进行转移，进而提升封装厂的打件良率。

Description

发光二极管、晶圆结构及发光装置
技术领域
本发明涉及半导体制造技术领域，特别涉及一种发光二极管、晶圆结构及发光装置。
背景技术
发光二极管(Light Emitting Diode，简称LED)为半导体发光元件，通常是由如GaN、GaAs、GaP、GaAsP等半导体制成，其核心是具有发光特性的PN结。LED具有发光强度大、效率高、体积小、使用寿命长等优点，被认为是当前最具有潜力的光源之一。LED已经广泛应用于照明、监控指挥、高清演播、高端影院、办公显示、会议交互、虚拟现实等领域。
在目前的mini背光产品中所使用到的倒装LED，会在倒装LED的背面镀一些光学材料层，例如，蓝、绿光LED的蓝宝石衬底的背面会采用背镀DBR结构(以蓝宝石衬底背离外延结构的一层为背面)，以利于提高亮度。
常见的背镀DBR结构为氧化钛和氧化硅重复交叠形成的绝缘层，其目的是让原本从正面射出的光能够部分地从侧面发出，增加出光角度。由于背镀DBR结构的最外层是以氧化硅或者氧化钛作为最后一层，在封装转移过程中，背镀DBR结构的最外层会与UV膜(Ultraviolet tape)相接触，导致背镀DBR结构与UV膜的黏力过高，难以转移LED。
具体来说，UV膜是LED芯片的支撑或者转移之用，但是UV膜把LED转移过来后，LED是胶粘在UV膜上，且UV膜和LED之间过大的粘着力(因为背镀DBR结构的最外层与UV膜接触导致黏着力过大)，不利于后续LED在固晶时，固晶机的吸嘴对LED的吸附、转移和固晶。
需要说明的是，公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
为解决现有技术的问题，本发明提出一种发光二极管，通过在背镀DBR结构与UV膜之间设置一层防黏层，来改变背镀DBR结构的最外层材质(使用防黏层充当最外层)，来降低背镀DBR结构与UV膜之间的粘着力，以便于后续对发光二极管进行吸附、转移和固晶等处理。
本发明提供一种发光二极管，其包括衬底、半导体叠层、第一DBR结构和防黏层。
衬底具有相对的正面和背面。半导体叠层设置在衬底的正面上。第一DBR结构设置在衬底的背面上。防黏层设置在第一DBR结构的远离衬底的一侧。借由防黏层作为第一DBR结构的最外层，来与UV膜进行接触，可以大幅降低第一DBR结构与UV膜之间的黏着力，有利于对发光二极管进行转移，进而提升封装厂的打件良率。
在一些实施例中，防黏层为含铝层。可选地，含铝层的材料包括AlN、AlON或Al2O3。
在一些实施例中，防黏层的厚度范围为0.1～200nm。优选地，防黏层的厚度范围为0.1～10nm。
在一些实施例中，第一DBR结构是由氧化钛与氧化硅交替堆叠形成，或者第一DBR结构是氧化硅与氧化铊交替堆叠形成，或者第一DBR结构是氧化硅与氧化铝交替堆叠形成。
在一些实施例中，第一DBR结构靠近防黏层一侧的子层为高折射率子层或者低折射率层。
在一些实施例中，发光二极管还包括第二DBR结构、第一电极和第二电极，半导体叠层包括在衬底上依次堆叠的第一半导体层、发光层和第二半导体层，第一电极连接第一半导体层，第二电极连接第二半导体层，第二DBR结构覆盖半导体叠层、第一电极和第二电极。
在一些实施例中，发光二极管的最长侧边的尺寸小于250μm。
在一些实施例中，发光二极管可以为倒装结构的发光二极管。
本发明还提出另外一种解决背面镀有光学介质层的倒装发光二极管的问题，通过在光学介质层与UV膜之间设置一层防黏层，改变背镀光学介质层结构的最外层材质(使用防黏层充当最外层)，来降低背镀光学介质层结构与UV膜之间的粘着力，以便于后续对发光二极管进行吸附、转移和固晶等处理。
本发明提供一种发光二极管，其包括衬底、半导体叠层、光学介质层、防黏层。
衬底具有相对的正面和背面。半导体叠层设置在衬底的正面上。光学介质层结构设置在衬底的背面上。防黏层设置在光学介质层的远离衬底的一侧。借由防黏层作为光学介质层的最外层，来与UV膜进行接触，可以大幅降低光学介质层与UV膜之间的黏着力，有利于对发光二极管进行转移，进而提升封装厂的打件良率。
在一些实施例中，防黏层为含铝层。可选地，含铝层的材料包括AlN、AlON或Al2O3。
在一些实施例中，防黏层的厚度范围为0.1nm以上，优选为0.1～10nm。
在一些实施例中，光学介质层可以是单层结构，单层结构包括氧化硅层或者氮化硅层。
在一些实施例中，光学介质层可以是多层结构，多层结构是由若干个子层构成，若干个子层的数量范围是2～6，其中，沿衬底的正面到背面的方向，各子层的折射率是依次降低。
在一些实施例中，发光二极管还包括绝缘结构、第一电极和第二电极，半导体叠层包括在衬底上依次堆叠的第一半导体层、发光层和第二半导体层，第一电极连接第一半导体层，第二电极连接第二半导体层，所述的绝缘结构覆盖半导体叠层、第一电极和第二电极。
在一些实施例中，发光二极管的最长侧边的尺寸小于250μm。
在一些实施例中，发光二极管可以为倒装结构的发光二极管。
本发明的一实施例还提供一种晶圆结构，其包括UV膜和多个发光二极管。发光二极管是采用上述任一实施例提供的发光二极管。多个发光二极管设置在UV膜上，并且各发光二极管的防黏层接触UV膜。UV膜包括PVC膜以及位于PVC膜上的胶粘剂。
本发明的一实施例还提供一种发光装置，其包括上述任一实施例提供的发光二极管。
本发明一实施例提供的一种发光二极管、晶圆结构及发光装置，借由防黏层作为第一DBR结构的最外层，来与UV膜进行接触，可以大幅降低第一DBR结构与UV膜之间的黏着力，有利于对发光二极管进行转移，进而提升封装厂的打件良率。本发明的其它特征和有益效果将在随后的说明书中阐述，并且，部分的技术特征和有益效果可以从说明书中显而易见地得出，或者是通过实施本发明而了解。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单的介绍，显而易见的，下面描述中的部分附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本发明第一实施例提供的发光二极管的结构示意图；
图2是本发明一实施例提供的晶圆结构的俯视示意图；
图3是本发明一实施例提供的晶圆结构的侧视示意图；
图4是本发明第二实施例提供的发光二极管的结构示意图。
附图标记：
1、2-发光二极管；10-衬底；101-正面；102-背面；12-半导体叠层；121-第一半导体层；122-发光层；123-第二半导体层；14-第一DBR结构；16-第二DBR结构；18-防黏层；21-第一电极；22-第二电极；24-透明导电层；31-第一焊盘；32-第二焊盘；50-光学介质层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例；下面所描述的本发明不同实施方式中所设计的技术特征只要彼此之间未构成冲突就可以相互结合；基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“垂直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或组件必须具有特定的方位、或以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，皆为“至少包含”的意思。
实施例一
请参阅图1，图1是本发明第一实施例提供的发光二极管1的结构示意图。达所述优点至少其中之一或其他优点，本发明的一实施例提出一种发光二极管1。如图中所示，发光二极管1包括衬底10、半导体叠层12、第一DBR结构14和防黏层18。
衬底10具有相对的正面101和背面102。在图示实施例中，衬底10的上表面为正面101，衬底10的下表面为背面102。衬底10可以是绝缘衬底10，优选的，衬底10可以是以透明材料所制成。在图示实施例中，衬底10为蓝宝石衬底。在一些实施例中，衬底10可以是图形化的蓝宝石衬底，来提升出光性能。此外，衬底10亦可以是以其它透明材料制成。
半导体叠层12设置在衬底10的正面101上。半导体叠层12包括在衬底10的正面101上依次堆叠的第一半导体层121、发光层122和第二半导体层123。
第一半导体层121可以为N型半导体层，在电源作用下可以向发光层122提供电子。在一些实施例中，第一半导体层121包括N型掺杂的氮化物层。N型掺杂的氮化物层可包括N型杂质。N型杂质可以包括Si、Ge、Sn中的一种或其组合。
发光层122可以为量子阱结构(Quantum Well，简称QW)。在一些实施例中，发光层122也可以为多重量子阱结构(Multiple Quantum Well，简称MQW)，其中多重量子阱结构包括以重复的方式交替设置的多个量子阱层(Well)和多个量子阻障层(Barrier)，例如可以是GaN/AlGaN、InAlGaN/InAlGaN或InGaN/AlGaN的多量子阱结构。此外，发光层122内的阱层的组成以及厚度决定生成的光的波长。为了提高发光层122的发光效率，可通过在发光层122中改变量子阱的深度、成对的量子阱和量子势垒的层数、厚度和/或其它特征来实现。
第二半导体层123可以为P型半导体层，在电源作用下可以向发光层122提供空穴。在一些实施例中，第二半导体层123包括P型掺杂的氮化物层。P型掺杂的氮化物层可包括一个或多个的P型杂质。P型杂质可以包括Mg、Zn、Be中的一种或其组合。第二半导体层123可以是单层结构，也可以是多层结构，该多层结构具有不同的组成。此外，半导体叠层12的设置不限于此，可以是依据实际需求来选择其它种类的半导体叠层12。
第一DBR结构14设置在衬底10的背面102上，用于反射光线，让光线尽可能地从衬底10的侧面射出，提升出光角度。第一DBR结构14是由高折射率子层和低折射率子层交替堆叠形成，通过调整构成DBR结构的子层的折射率、厚度及其堆叠数量，可以实现DBR结构针对不同入射角度的光线而具有不同的透射率与反射率。对于蓝绿光波段的发光元件来说，高折射率子层的材料可以包括氧化钛，低折射率子层的材料可以包括氧化硅。即，第一DBR结构14可以是由氧化钛与氧化硅交替堆叠形成，第一DBR结构14也可以是由氧化硅与氧化铊交替堆叠形成，第一DBR结构14还可以是由氧化硅与氧化铝交替堆叠形成。
防黏层18设置在第一DBR结构14的远离衬底10的一侧。通过将防黏层18作为第一DBR结构14的最外层，来与UV膜进行接触，可以大幅降低第一DBR结构14与UV膜之间的黏着力，有利于对发光二极管1进行转移，进而提升封装厂的打件良率。在第一DBR结构14是由氧化硅与氧化铝交替堆叠形成的情况下，氧化铝可以直接作为第一DBR结构14的最后一层来充当防黏层18(最远离衬底10的一层)，以降低生产工艺难度，提升效率。
在一些实施例中，防黏层18为含铝层，能够有效降低第一DBR结构14与UV膜之间的黏着力，进而利于对发光二极管1进行转移。所述含铝层的材料可以包括AlN、AlON或Al2O3。其中，AlN或者Al2O3层与UV膜的黏附性均大于氧化钛或者氧化硅与UV膜之间的黏附性。UV膜的材料包括PVC膜以及位于PVC膜上的胶黏剂，在本实施例中，所述胶黏剂可以是丙烯酸胶黏剂，防黏层18接触UV膜上的胶黏剂。
以下举例说明，以蓝光的倒装发光二极管为例，第一DBR结构14为氧化硅和氧化钛交替堆叠形成，并且第一DBR结构14的最后一层为氧化硅，Al2O3材料制备的防黏层18在不同厚度下以及MP(没有设置防黏层18)的情况下，剥离第一DBR结构14与UV膜之间所需力度的对比如下。其中，在没有设置防黏层18(MP)的情况下，所需剥离力约为4.27*g(g取9.8N/kg)＝0.041846N；在防黏层18厚度分别为0.5nm、1nm、5nm的情况下，所需剥离力分别为0.038612N、0.035868N、0.034398N。整体而言，采用Al2O3作为第一DBR结构14的最外层，可降低剥离力的幅度在8～18％。
防黏层18的厚度可以范围为0.1～200nm。优选地，防黏层18的厚度范围为0.1～10nm。当防黏层18的厚度在0.1nm的基础上，可以起到防黏效果，考虑到不改变第一DBR结构14的膜系的光学性能，优选防黏层18的厚度上限为10nm，若是防黏层18的厚度高于10nm，则可能会致使第一DBR结构14内膜系的光学性能发生明显改变。
在一些实施例中，考虑到发光二极管1的整体出光性能，第一DBR结构14靠近防黏层18一侧的子层为高折射率子层，也就是说，防黏层18是与第一DBR结构14中的高折射率子层直接接触，相较于防黏层18与低折射率子层接触而言，对于光线的反射效果更佳，能够提升发光二极管1的出光效果。
发光二极管1还可以包括位于衬底10上的第二DBR结构16、第一电极21、第二电极22、透明导电层24、第一焊盘31和第二焊盘32。
第一电极21连接第一半导体层121。第二电极22电连接第二半导体层123，并且第一电极21、第二电极22可以为单层、双层或多层结构，例如：Ti/Al、Ti/Al/Ti/Au、Ti/Al/Ni/Au、V/Al/Pt/Au等叠层结构。在一些实施例中，第一电极21可以直接形成于半导体叠层12的台面上，与第一半导体层121形成良好的欧姆接触。
第二电极22与第二半导体层123之间可以有透明导电层24，并且第二电极22接触透明导电层24。透明导电层24接触并连接第二半导体层123。透明导电层24可以由透明导电材料制成。在一些实施例中，透明导电层24是由透明导电材料制成，材料可包含铟锡氧化物(indium tin oxide，ITO)、锌铟氧化物(indium zinc oxide，IZO)、氧化铟(indium oxide，InO)、氧化锡(tin oxide，SnO)、镉锡氧化物(cadmium tin oxide，CTO)、锡锑氧化物(antimony tin oxide，ATO)、铝锌氧化物(aluminum zinc oxide，AZO)、锌锡氧化物(zinctin oxide，ZTO)、氧化锌掺杂镓(gallium doped zinc oxide，GZO)、氧化铟掺杂钨(tungsten doped indium oxide，IWO)或者氧化锌(zinc oxide，ZnO)，但本公开实施例并非以此为限。
第二DBR结构16覆盖半导体叠层12、第一电极21和透明导电层24，主要起到绝缘和反光效果。第二DBR结构16根据涉及的位置具有不同的功效，例如：当第二DBR结构16覆盖半导体叠层12的侧壁时，其可用于防止因导电材料泄露而电连通第一半导体层121和第二半导体层123，减少发光二极管1的短路异常，但本公开实施例并非以此为限。第二DBR结构16的材料包含非导电材料。非导电材料优选地为无机材料或是介电材料。无机材料可以包含硅胶。介电材料包含氧化铝、氮化硅、氧化硅、氧化钛、或氟化镁等电绝缘材料的组合，其组合例如可以是两种不同折射率的材料重复堆叠形成的布拉格反射镜(DBR)。
作为一个替代性的实施例，所述的第二DBR结构16也可以被替代为单层或者两层的绝缘层。例如单层的氧化硅绝缘层、氮化硅绝缘层或者氮化硅与氧化硅组合的两层绝缘层。
第一焊盘31和第二焊盘32可以为金属焊盘，可在同一工艺中利用相同材料一并形成，因此可具有相同的层构造。
在一些实施例中，该发光二极管1为小尺寸的发光二极管1，发光二极管1的最长侧边的尺寸小于250μm，如mini LED，在小尺寸的发光二极管1中，由于尺寸较小，因此第一DBR结构14与UV膜之间的黏着力也会相对更大一些，在其中加入防黏层18，降低黏着力的效果更为明显。优选地，发光二极管1为倒装结构的发光二极管1。
请参阅图2和图3，图2是本发明一实施例提供的晶圆结构的俯视示意图，图3是本发明一实施例提供的晶圆结构的侧视示意图。如图中所示，本发明的又一实施例提供一种晶圆结构，该晶圆结构包括UV膜和多个发光二极管1。发光二极管1是采用如上述任一实施例提供的发光二极管1，如图1实施例对应的发光二极管1。多个发光二极管1设置在UV膜上，且呈阵列状排布。各个发光二极管1的防黏层18是接触UV膜，以降低发光二极管1中的一DBR结构与UV膜之间的黏着力，有利于对发光二极管1进行转移，进而提升封装厂的打件良率。
UV膜的材料包括PVC膜以及位于PVC膜上的胶黏剂，胶黏剂可以是丙烯酸胶黏剂，防黏层18可以是接触UV膜上的胶黏剂。
本发明的一实施例还提供一种发光装置，其采用上述任一实施例提供的发光二极管1。
本发明一实施例提供的一种发光二极管1、晶圆结构及发光装置，借由防黏层18作为第一DBR结构14的最外层，来与UV膜进行接触，可以大幅降低第一DBR结构14与UV膜之间的黏着力，有利于对发光二极管1进行转移，进而提升封装厂的打件良率。
作为一个替代性的实施例，本发明的倒装发光元件的相关设计也可以适用于UVA、UVB、UVC波段的倒装发光元件。对于UVA、UVB波段的倒装发光元件来说，第一DBR结构14的高折射率子层的材料可以包括氧化铊，低折射率子层的材料可以包括氧化硅。
对于UVC波段的发光元件来说，高折射率子层的材料可以包括氧化铝，低折射率子层的材料可以包括氧化硅，当高折射率子层的材料是氧化铝和低折射率子层的材料是氧化硅时，第一DBR结构14的最后一层为氧化硅层，最后一层上还有一层防粘层18，防粘层18是氧化铝。
实施例二
请参阅图4，图4是本发明第二实施例提供的发光二极管2的结构示意图。相较于图1第一实施例所示的发光二极管1而言，本实施例的发光二极管2的不同之处主要在于：采用光学介质层50替代第一DBR结构14，旨在解决在背面镀有光学介质层的倒装发光二极管中，倒装发光二极管所遇到的粘着力过大，导致不利于后续对发光二极管进行吸附、转移和固晶等处理的问题。
光学介质层50既可以是单层结构，也可以是多层结构。当光学介质层50为单层结构时，单层结构包括氧化硅层或者氮化硅层。当光学介质层50是多层结构时，多层结构是由若干个子层构成，若干个子层的数量范围是2～6，即光学介质层50可以2层、3层、4层、5层或6层。若是层数太多，则会导致吸光问题严重，不利于发光二极管2的出光。
在一些实施例中，考虑到衬底10跟空气之间的折射率差异太大，因此通过采用具有中间折射率(折射率介于衬底10和空气之间)的渐变介质层来解决，即光学介质层50中的各子层的折射率是沿着衬底10的正面101到背面102的方向依次降低，增加透光性能，提升发光二极管2的出光性能。
此外，晶圆结构中的发光二极管也可以是采用第二实施例的发光二极管2。发光装置可以是包括第二实施例提供的发光二极管2。
另外，本领域技术人员应当理解，尽管现有技术中存在许多问题，但是，本发明的每个实施例或技术方案可以仅在一个或几个方面进行改进，而不必同时解决现有技术中或者背景技术中列出的全部技术问题。本领域技术人员应当理解，对于一个权利要求中没有提到的内容不应当作为对于该权利要求的限制。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (15)

1.一种发光二极管，其特征在于：所述发光二极管包括：
衬底，具有相对的正面和背面；
半导体叠层，设置在所述衬底的所述正面上；
第一DBR结构，设置在所述衬底的所述背面上；
防黏层，设置在所述第一DBR结构的远离所述衬底的一侧。
2.根据权利要求1所述的发光二极管，其特征在于：所述防黏层为含铝层。
3.根据权利要求1所述的发光二极管，其特征在于：所述含铝层的材料包括AlN、AlON或Al2O3。
4.根据权利要求1所述的发光二极管，其特征在于：所述防黏层的厚度范围为0.1～200nm。
5.根据权利要求1所述的发光二极管，其特征在于：所述第一DBR结构是由氧化钛与氧化硅交替堆叠形成，或者所述第一DBR结构是由氧化硅与氧化铊交替堆叠形成，或者所述第一DBR结构是由氧化硅与氧化铝交替堆叠形成。
6.根据权利要求1所述的发光二极管，其特征在于：所述发光二极管还包括第二DBR结构、第一电极和第二电极，所述半导体叠层包括在所述衬底上依次堆叠的第一半导体层、发光层和第二半导体层，所述第一电极连接所述第一半导体层，所述第二电极连接所述第二半导体层，所述第二DBR结构覆盖所述半导体叠层、所述第一电极和所述第二电极。
7.根据权利要求1所述的发光二极管，其特征在于：所述发光二极管的最长侧边的尺寸小于250μm。
8.根据权利要求1所述的发光二极管，其特征在于：所述发光二极管为倒装结构的发光二极管。
9.一种发光二极管，其特征在于：所述发光二极管包括：
衬底，具有相对的正面和背面；
半导体叠层，设置在所述衬底的所述正面上；
光学介质层，设置在所述衬底的所述背面上；
防黏层，设置在所述光学介质层的远离所述衬底的一侧。
10.根据权利要求9所述的发光二极管，其特征在于：所述防黏层为含铝层，所述含铝层的材料包括AlN、AlON或Al2O3。
11.根据权利要求9所述的发光二极管，其特征在于：所述光学介质层是单层结构，所述单层结构包括氧化硅层或者氮化硅层。
12.根据权利要求9所述的发光二极管，其特征在于：所述光学介质层是多层结构，所述多层结构是由若干个子层构成，所述若干个子层的数量范围是2～6，其中，沿所述衬底的正面到背面的方向，各子层的折射率是依次降低。
13.一种晶圆结构，其特征在于：所述晶圆结构包括：
UV膜；
多个发光二极管，所述发光二极管采用如权利要求1～12中任一项所述的发光二极管，所述多个发光二极管设置在所述UV膜上，所述防黏层接触所述UV膜。
14.根据权利要求13所述的晶圆结构，其特征在于：所述UV膜包括PVC膜以及位于所述PVC膜上的胶粘剂。
15.一种发光装置，其特征在于：所述发光装置包括如权利要求1～12中任一项所述的发光二极管。
CN202310193346.7A 2023-03-02 2023-03-02 发光二极管、晶圆结构及发光装置 Pending CN116154078A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310193346.7A CN116154078A (zh) 2023-03-02 2023-03-02 发光二极管、晶圆结构及发光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310193346.7A CN116154078A (zh) 2023-03-02 2023-03-02 发光二极管、晶圆结构及发光装置

Publications (1)

Publication Number Publication Date
CN116154078A true CN116154078A (zh) 2023-05-23

Family

ID=86340683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310193346.7A Pending CN116154078A (zh) 2023-03-02 2023-03-02 发光二极管、晶圆结构及发光装置

Country Status (1)

Country Link
CN (1) CN116154078A (zh)

Similar Documents

Publication Publication Date Title
US6914268B2 (en) LED device, flip-chip LED package and light reflecting structure
JP7221591B2 (ja) 発光素子
EP3264476B1 (en) Light emitting diode chip
KR101627010B1 (ko) 반도체 발광소자
TWI446589B (zh) A semiconductor light-emitting element, a light-emitting device using a semiconductor light-emitting element, and an electronic device
JP2009164423A (ja) 発光素子
WO2005050748A1 (ja) 半導体素子及びその製造方法
CN111433921B (zh) 一种发光二极管
WO2023202065A1 (zh) 发光二极管及发光装置
US20100230702A1 (en) Light emitting device, method of manufacturing the same, light emitting apparatus, and lighting system
CN113921676B (zh) 发光二极管及发光模块
WO2021253179A1 (zh) 一种发光二极管
CN116154078A (zh) 发光二极管、晶圆结构及发光装置
CN114631197A (zh) 发光二极管结构及发光装置
KR20120055332A (ko) 발광소자 및 발광소자 패키지
WO2019054943A1 (en) LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME
CN113903840B (zh) 发光二极管及发光模块
US20240113262A1 (en) Light-emitting device, backlight unit and display apparatus having the same
CN117393674A (zh) 发光二极管及发光装置
US20230317765A1 (en) Light-emitting device
CN115548183A (zh) 半导体发光元件及发光装置
US20240186455A1 (en) Vertical-type light-emitting diode and light-emitting device
WO2023176539A1 (ja) 発光装置および発光装置の製造方法ならびに画像表示装置
CN117133845A (zh) 发光元件及发光模块
TW202427834A (zh) 發光元件及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination