CN116136702A - 电压调节器 - Google Patents

电压调节器 Download PDF

Info

Publication number
CN116136702A
CN116136702A CN202211441009.7A CN202211441009A CN116136702A CN 116136702 A CN116136702 A CN 116136702A CN 202211441009 A CN202211441009 A CN 202211441009A CN 116136702 A CN116136702 A CN 116136702A
Authority
CN
China
Prior art keywords
transistor
node
voltage
coupled
conductive terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211441009.7A
Other languages
English (en)
Inventor
J·弗特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Publication of CN116136702A publication Critical patent/CN116136702A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本公开的各实施例总体上涉及电压调节器。提供了一种电压调节器，该电压调节器在第一输出节点上提供第一电压并且包括非反相级的第一输入晶体管和非反相级的第二偏置晶体管。第一晶体管和第二晶体管依次串联耦合在第一节点与施加第二参考电压的第二节点之间。第二晶体管被配置为由取决于第一电压的第三电压来控制。

Description

电压调节器
技术领域
本公开总体上涉及电子设备，并且具体地涉及电压调节器。
背景技术
电压调节器是一种被配置为在其输出上保持基本恒定的电压的电子组件。例如，电压调节器可以是线性调节器，也就是说，依赖于在其线性区域中操作的有源组件或者依赖于在其反向区域中操作的无源组件(诸如齐纳二极管)的调节器。
一种类型的线性调节器对应于所谓的低压差(LDO)调节器。这种类型的调节器使得输出电压非常接近调节器电源电压。
发明内容
一个实施例提供了一种电压调节器，该电压调节器在第一输出节点上提供第一电压并且包括非反相级的第一输入晶体管和非反相级的第二偏置晶体管，第一晶体管和第二晶体管依次串联耦合在第一节点与施加第二参考电压的第二节点之间，第二晶体管被配置为由取决于第一电压的第三电压来控制。
另一实施例提供了一种控制电压调节器的方法，该电压调节器在第一输出节点上提供第一电压并且包括非反相级的第一输入晶体管和非反相级的第二偏置晶体管，第一晶体管和第二晶体管串联耦合在第一节点与施加第二参考电压的第二节点之间，第二晶体管由取决于第一电压的第三电压来控制。
根据一个实施例，第三电压被配置为具有与第一电压的变化类型相反的增加或减小的变化类型。
根据一个实施例，第一晶体管被配置为由取决于第五设置点电压的第四电压来控制。
根据一个实施例，调节器包括耦合在施加第六电源电压的第三节点与第一节点之间的第三晶体管。
根据一个实施例，第一晶体管和第二晶体管的第四连结节点通过第四晶体管的端子耦合到第三晶体管的栅极。
根据一个实施例，调节器包括用于生成第三电压的电路，接收第一电压作为输入。
根据一个实施例，生成电路包括依次串联耦合在第三节点与第二节点之间的第五晶体管、第六晶体管和第七晶体管，第五晶体管的栅极通过第八晶体管的传导端子耦合到第三节点，并且通过第九晶体管的传导端子耦合到第六晶体管和第七晶体管的第四连结节点。
根据一个实施例，生成电路包括第十晶体管，第十晶体管被配置为在其控制端子上接收第一电压，并且通过其传导端子耦合在第五晶体管和第六晶体管的第五连结节点与第六节点之间，生成电路被配置为在第六节点上生成第三电压。
根据一个实施例，第六节点通过依次串联耦合的第十一晶体管和第十二晶体管耦合到第二节点，其中第六节点耦合到第十二晶体管的控制端子。
根据一个实施例，第十一晶体管与第九晶体管由同一电压控制。
根据一个实施例，第七晶体管、第八晶体管和第九晶体管被配置为由基本恒定的电压控制，并且第六晶体管被配置为由第五电压控制。
根据一个实施例，调节器包括依次串联耦合在施加设定点电流的第七节点与第二节点之间的第一电阻器以及第十三晶体管和第十四晶体管，第七节点耦合到第十三晶体管的栅极，并且第十三晶体管和第十四晶体管的第八连结节点耦合到第十四晶体管的栅极，调节器还包括依次串联耦合在第三节点与第二节点之间的第十五晶体管和第十六晶体管、第二电阻器以及第十七晶体管和第十八晶体管，第十六节点和第二电阻器的第九连结节点耦合到第十五晶体管的栅极，第二电阻器和第十七晶体管的第十连结节点耦合到第十六晶体管的栅极，第十五晶体管的栅极耦合到第八晶体管的栅极，第十七晶体管的栅极耦合到第十三晶体管的栅极、第九晶体管的栅极和第十一晶体管的栅极，第十八晶体管的栅极耦合到第十四晶体管的栅极和第七晶体管的栅极。
根据一个实施例，第一节点通过第一电容器耦合到第四节点，并且第四节点和第五节点通过第二电容器耦合。
附图说明
上述特征和优点以及其他特征和优点将在以下参考附图以说明而非限制的方式给出的具体实施例的描述中详细描述，在附图中：
图1示意性地示出了低压差调节器的一个实施例；
图2更详细地示出了图1的实施例的一部分；以及
图3示出了低压差调节器的更详细的实施例。
具体实施方式
在各个附图中，相似的特征由相似的附图标记表示。特别地，在各种实施例中共同的结构和/或功能特征可以具有相同的附图标记，并且可以设置相同的结构、尺寸和材料特性。
为了清楚起见，仅详细说明和描述了对理解本文中描述的实施例有用的步骤和元件。
除非另有说明，否则当提及连接在一起的两个元件时，这表示直接连接而没有任何中间元件(导体除外)，而当提及耦合在一起的两个元件时，这表示这两个元件可以连接，或者它们可以经由一个或多个其他元件耦合。
在以下公开中，除非另有规定，否则当提及绝对位置限定符(诸如术语“前”、“后”、“顶部”、“底部”、“左”、“右”等)或相对位置限定符(诸如术语“上方”、“下方”、“上部”和“下部”等)或方位限定符(诸如“水平”、“竖直”等)时，参考图中所示的方位。
除非另有规定，否则“大约”、“大致”、“基本”和“大约”表示在10％以内，优选地在5％以内。
在下面的描述中，所有描述的晶体管都是金属氧化物半导体场效应晶体管(MOSFET)。
图1示意性地示出了低压差调节器或调节电路10的实施例。
电路10包括输出节点12。电路10在节点12上提供输出电压VOUT。电路10还包括输入节点14，输入节点14被施加有电源电压VDD。电路10还包括输入节点16，输入节点16被施加有参考电压GND，例如接地。输出节点12例如耦合到负载(未示出)，例如由电压VOUT供电的电路。
电路10包括晶体管18。晶体管18优选地为P沟道晶体管。晶体管18耦合在节点12与节点14之间。换言之，传导端子、源极或漏极(优选地是源极)耦合(优选地连接)到节点14。晶体管18的另一传导端子(例如，漏极)耦合(优选地连接)到节点12。
电路10包括晶体管20和晶体管22。晶体管20和晶体管22形成非反相级或非反相放大器。晶体管20形成非反相级的输入晶体管，并且晶体管22形成非反相级的偏置晶体管。晶体管22偏置流过晶体管20的电流。晶体管20优选地是P沟道晶体管。晶体管22优选地是N沟道晶体管。晶体管20和晶体管22串联耦合在节点12和节点16之间。
晶体管20耦合在节点12与节点24之间。换言之，晶体管20的传导端子(例如，源极)耦合(优选地连接)到节点12。另一传导端子(例如，漏极)耦合(优选地连接)到节点24。晶体管20由电压VB控制。换言之，晶体管20的栅极或控制端子耦合(优选地连接)到施加电压VB的节点。电压VB例如是取决于输出电压VOUT与参考电压Vref0之间的差的电压。
晶体管22耦合在节点24与节点16之间。换言之，晶体管22的传导端子(例如，漏极)耦合(优选地连接)到节点24。另一传导端子(例如，源极)耦合(优选地连接)到节点16。因此，节点24是晶体管20和晶体管22的连结节点。换言之，晶体管20和22通过其传导端子经由节点24耦合在一起。
电路10还包括晶体管26。晶体管26例如是N沟道晶体管。晶体管26耦合在节点24与晶体管18的栅极之间。换言之，晶体管26的传导端子(例如，漏极)耦合(优选地连接)到晶体管18的栅，并且另一传导端子(例如，源极)耦合(优选地连接)到节点24。晶体管26由电压VCN控制。换言之，晶体管26的栅极耦合(优选地连接)到施加电压VCN的节点。电压VCN优选地基本恒定。
电路10还包括用于生成晶体管22的控制电压的电路28。电路28被配置为向晶体管22提供控制电压VA。换言之，电路28包括施加有电压VA的输出，该输出耦合(优选地连接)到晶体管22的栅极。电路28包括耦合(优选地连接)到节点12的输入。电路28因此优选地接收输出电压VOUT。
电路28被配置为使得电压VA取决于电压VOUT。更准确地说，电路28被配置为使得电压VA具有与输出电压VOUT的变化相反的类型的变化。因此，当电压VOUT增大时，电压VA减小，而当电压VOUT减小时，电压VA增大。例如，当输出电压恒定并且基本等于电压Vref0时，电压VA基本恒定并且基本等于值VA0。当电压VOUT大于该电压Vref0时，电压VA小于电压VA0。类似地，当电压VOUT小于该电压Vref0时，电压VA大于电压VA0。
在电路10的操作期间，由负载(未示出)在输出节点12上汲取的电流的值可能突然改变。换言之，电流消耗可能发生在节点12上。这因此导致电压VOUT的值发生改变。然后，该值的变化由电路10补偿。
例如，如果负载汲取较大的电流，电压VOUT降低。这种变化通过晶体管20传输到节点24，因此，节点24上的电压降低。接收电压VOUT的电路28因此提供具有相同变化的电压VA。在该示例中，电压VA增加。晶体管22的控制电压的增加确保了流过晶体管22的电流更大并且节点24上的电压下降得更快。
然后，电压变化通过晶体管26传输到晶体管18的栅极。晶体管18的栅电压的降低确保了晶体管18的传导端子之间的电流变得更大，这导致电压VOUT增加，直到电压VOUT恢复到基本等于设定点电压的值，例如电压Vref0。
类似地，如果负载汲取较低的电流，电压VOUT增加。这种变化通过晶体管20传输到节点24，因此，节点24上的电压增加。接收电压VOUT的电路28因此提供具有相同变化的电压VA。在该示例中，电压VA降低。晶体管22的控制电压的降低确保了流过晶体管22的电流更低并且节点24上的电压增加得更快。
然后，电压变化通过晶体管26传输到晶体管18的栅极。晶体管18的栅电压的增加确保了晶体管18的传导端子之间的电流变得更低，这导致电压VOUT下降，直到电压VOUT恢复到基本等于设定点电压的值，例如电压Vref0。
优选地，电压VA的变化与电压VOUT的变化成反比。换言之，如果电压VOUT降低10％，则电压VA的增加基本等于10％。
可以选择将电压VA维持在恒定值。然而，节点24处的变化的传输、以及因此对电压VOUT的变化的补偿将较慢。输出节点上的电压变化将更大，并且因此组件(例如，负载)损坏的风险更大。
图2更详细地示出了图1的实施例的一部分。更准确地说，图2示出了图1的电路28的一个实施例。
电路28包括施加有电压VA的输出节点30。电路28包括输入节点32，输入节点32施加有表示电压VOUT的电压，优选地施加有电压VOUT。该电路在其输入处还接收电源电压以及参考电压VDD和GND。电路28因此耦合到节点14和节点16。
电路28包括晶体管34和晶体管36。晶体管34和晶体管36例如是N沟道晶体管。晶体管34和晶体管36串联耦合在节点30与节点16之间。
晶体管34耦合在节点30与节点38之间。换言之，晶体管34的传导端子(例如，漏极)耦合(优选地连接)到节点30，并且晶体管34的另一传导端子(例如，源极)耦合(优选地连接)到节点38。晶体管34由电压VCN控制。换言之，晶体管34的栅极耦合(优选地连接)到施加控制电压VCN的节点40。
晶体管36耦合在节点38与节点16之间。换言之，晶体管36的传导端子(例如，漏极)耦合(优选地连接)到节点38，并且晶体管36的另一传导端子(例如，源极)耦合(优选地连接)到节点16。晶体管36由电压VA控制。换言之，晶体管36的栅极耦合(优选地连接)到节点30。
优选地，晶体管34和晶体管36的衬底由电压GND偏置。换言之，晶体管34和晶体管36的衬底耦合(优选地连接)到节点16。
电路28包括晶体管42和晶体管44。晶体管42和晶体管44例如是P沟道晶体管。晶体管42和晶体管44串联耦合在节点14与节点30之间。
晶体管44耦合在节点30与节点46之间。换言之，晶体管44的传导端子(例如，漏极)耦合(优选地连接)到节点30，并且晶体管42的另一传导端子(例如，源极)耦合(优选地连接)到节点46。晶体管42由电压VOUT控制。换言之，晶体管42的栅极耦合(优选地连接)到节点32。
晶体管42耦合在节点46与节点14之间。换言之，晶体管42的传导端子(例如，漏极)耦合(优选地连接)到节点46，并且晶体管42的另一传导端子(例如，源极)耦合(优选地连接)到节点14。晶体管42由电压V42控制。换言之，晶体管42的栅极耦合(优选地连接)到施加电压V42的节点48。
优选地，晶体管42的衬底由电压VDD偏置。换言之，晶体管42的衬底耦合(优选地连接)到节点14。
电路28包括晶体管50和晶体管52。晶体管50和晶体管52例如分别是P沟道晶体管和N沟道晶体管。晶体管50和晶体管52串联耦合在节点46与节点16之间。换言之，晶体管42、晶体管50和晶体管52串联耦合在节点14和节点16之间。
晶体管50耦合在节点46与节点54之间。换言之，晶体管50的传导端子(例如，源极)耦合(优选地连接)到节点46，并且晶体管50的另一传导端子(例如，漏极)耦合(优选地连接)到节点54。晶体管50由设定点电压Vref控制。换言之，晶体管42的栅极耦合(优选地连接)到施加电压Vref的节点。优选地，电压Vref基本等于电压Vref0并且基本等于电压VOUT。
晶体管52耦合在节点54与节点16之间。换言之，晶体管52的传导端子(例如，漏极)耦合(优选地连接)到节点54，并且晶体管52的另一传导端子(例如，源极)耦合(优选地连接)到节点16。晶体管52由电压VMN控制。换言之，晶体管52的栅极耦合(优选地连接)到施加电压VMN的节点。
优选地，晶体管52的衬底由电压GND偏置。换言之，晶体管52的衬底耦合(优选地连接)到节点16。
电路28例如包括耦合在节点46与节点54之间的电容器56。换言之，电容器56的一个端子耦合(优选地连接)到节点46，并且电容器58的另一端子耦合(优选地连接)到节点54。类似地，电路28例如包括耦合在节点54与节点32之间的电容器58。换言之，电容器58的一个端子耦合(优选地连接)到节点32，并且电容器58的另一端子耦合(优选地连接)到节点54。
电路28包括晶体管60和晶体管62。晶体管60和晶体管62例如分别是P沟道晶体管和N沟道晶体管。晶体管60和晶体管62串联耦合在节点14与节点54之间。
晶体管60耦合在节点14与节点48之间。换言之，晶体管60的传导端子(例如，源极)耦合(优选地连接)到节点14，并且晶体管60的另一传导端子(例如，漏极)耦合(优选地连接)到节点48。晶体管60由电压VMP控制。换言之，晶体管60的栅极耦合(优选地连接)到施加控制电压VMP的节点。
晶体管62耦合在节点48与节点54之间。换言之，晶体管62的传导端子(例如，漏极)耦合(优选地连接)到节点48，并且晶体管62的另一传导端子(例如，源极)耦合(优选地连接)到节点54。晶体管62由电压VCN控制。换言之，晶体管62的栅极耦合(优选地连接)到节点40。
优选地，晶体管60和晶体管62的衬底分别由电压VDD和电压GND偏置。换言之，晶体管60和晶体管62的衬底分别耦合(优选地连接)到节点14和节点16。
电压VMN和VMP优选地是基本恒定的电压。
图3示出了低压差调节器70或低压差调节电路70的更详细的实施例。
例如，电路70为负载71供电。因此，电路70的输出节点12耦合(优选地连接)到负载71。
调节器70包括图1和图2的元件。因此，电路70包括诸如图2所述的电路28、以及诸如图1所述的晶体管18、20、22和26。这些元件将不再描述。
调节器70包括电压生成电路72。电路72被配置为生成电压VMP、VMN、VCP和电压VCN。电压VMP、VMN、VCP和VCN优选地是基本恒定的电压。
电路72包括串联耦合的电阻器74以及晶体管76和晶体管78。电阻器74以及晶体管76和晶体管78串联耦合在节点80与节点16之间。晶体管76和晶体管78优选地是N沟道晶体管。晶体管76和晶体管78例如以共源共栅组件进行耦合。
电阻器74耦合在节点80与节点82之间。换言之，电阻器80的一个端子耦合(优选地连接)到节点80，并且电阻器80的另一端子耦合(优选地连接)到节点82。
晶体管76通过其在节点82与节点84之间的传导端子被耦合。换言之，晶体管76的传导端子(例如，漏极)耦合(优选地连接)到节点82，并且晶体管76的另一传导端子(例如，源极)耦合(优选地连接)到节点84。
晶体管78耦合在节点82与节点84之间。换言之，晶体管78的传导端子(例如，漏极)耦合(优选地连接)到节点84，并且晶体管78的另一传导端子(例如，源极)耦合(优选地连接)到节点16。
节点80接收电流IB。电流IB例如基本恒定。节点80例如耦合(优选地连接)到晶体管76的栅极。节点82例如耦合(优选地连接)到晶体管78的栅极。
优选地，晶体管76和晶体管78的衬底由电压GND偏置。换言之，晶体管76和晶体管78的衬底耦合(优选地连接)到节点16。
电路72还包括串联耦合的晶体管86和晶体管88、电阻器90以及晶体管92和晶体管94。晶体管86和晶体管88、电阻器90以及晶体管92和晶体管94串联耦合在节点14与节点16之间。晶体管86和晶体管88例如是P沟道晶体管。晶体管92和晶体管94例如是N沟道晶体管。晶体管92和晶体管94例如以共源共栅组件进行耦合。
晶体管86通过其在节点14与节点96之间的传导端子被耦合。换言之，晶体管86的传导端子(例如，源极)耦合(优选地连接)到节点14，并且晶体管86的另一传导端子(例如，漏极)耦合(优选地连接)到节点96。
晶体管88通过其在节点96与节点98之间的传导端子被耦合。换言之，晶体管88的传导端子(例如，源极)耦合(优选地连接)到节点96，并且晶体管88的另一传导端子(例如，漏极)耦合(优选地连接)到节点98。
电阻器90耦合在节点98与节点100之间。换言之，电阻器90的一个端子耦合(优选地连接)到节点98，并且电阻器90的另一端子耦合(优选地连接)到节点100。
优选地，晶体管86和晶体管88的衬底由电压VDD偏置。换言之，晶体管86和晶体管88的衬底耦合(优选地连接)到节点14。
节点98例如耦合(优选地连接)到晶体管86的栅极。节点100例如耦合(优选地连接)到晶体管88的栅极。
晶体管86的栅极上的电压是电压VMP。因此，电压VMP例如在节点98上生成。晶体管86的栅极耦合(优选地连接)到电路28的晶体管60的栅极。晶体管86和晶体管60因此具有公共栅极。晶体管86和晶体管60例如耦合为电流镜。
晶体管88的栅极上的电压是电压VCP。因此，电压VCP例如在节点100上生成。
晶体管92通过其在节点100与节点102之间的传导端子被耦合。换言之，晶体管92的传导端子(例如，漏极)耦合(优选地连接)到节点100，并且晶体管92的另一传导端子(例如，源极)耦合(优选地连接)到节点102。
晶体管94通过其在节点102与节点16之间的传导端子被耦合。换言之，晶体管94的传导端子(例如，漏极)耦合(优选地连接)到节点102，并且晶体管94的另一传导端子(例如，源极)耦合(优选地连接)到节点16。
优选地，晶体管92和晶体管94的衬底由电压GND偏置。换言之，晶体管92和晶体管94的衬底耦合(优选地连接)到节点16。
电压VCN在晶体管92的栅极上生成。晶体管92的栅极耦合(优选地连接)到晶体管76的栅极。因此，晶体管92的栅极耦合(优选地连接)到节点80。晶体管76和晶体管92例如耦合为电流镜。晶体管92的栅极例如耦合(优选地连接)到晶体管62的栅极、晶体管34的栅极和晶体管26的栅极。
电压VMN在晶体管94的栅极上生成。晶体管94的栅极耦合(优选地连接)到晶体管78的栅极。因此，晶体管94的栅极耦合(优选地连接)到节点82。晶体管78和晶体管94例如耦合为电流镜。晶体管94的栅极例如耦合(优选地连接)到晶体管52的栅极。
电路70包括晶体管104和晶体管106。晶体管104和晶体管106分别是P沟道晶体管和N沟道晶体管。晶体管104和晶体管106串联耦合在节点108与节点16之间。节点108是施加设定点电压Vref的节点。
晶体管104耦合在节点108与节点110之间。换言之，晶体管104的传导端子(例如，源极)耦合(优选地连接)到节点108，并且晶体管104的另一传导端子(例如，漏极)耦合(优选地连接)到节点110。晶体管104例如是二极管组装的。因此，晶体管104的栅极耦合(优选地连接)到晶体管104的栅极。
电压VB在晶体管104的栅极上生成。晶体管104的栅极耦合(优选地连接)到晶体管20的栅极。因此，晶体管20的栅极耦合(优选地连接)到节点110。
作为变体，晶体管104可以被替换为包括运算放大器的电路。
晶体管106耦合在节点110与节点16之间。换言之，晶体管106的传导端子(例如，漏极)耦合(优选地连接)到节点110，并且晶体管106的另一传导端子(例如，源极)耦合(优选地连接)到节点16。
晶体管106由电压VMN控制。换言之，晶体管106的栅极耦合(优选地连接)到晶体管52、晶体管78和晶体管94的栅极。因此，晶体管106作为电流镜与晶体管78耦合。
电路70包括串联耦合在节点32与节点16之间的晶体管112、晶体管114、晶体管116。晶体管112例如是P沟道晶体管。晶体管114和晶体管116例如是N沟道晶体管。
晶体管112耦合在节点32与节点118之间。换言之，晶体管112的传导端子(例如，源极)耦合(优选地连接)到节点32，并且晶体管112的另一传导端子(例如，漏极)耦合(优选地连接)到节点118。
晶体管112由电压VB控制。晶体管112的栅极耦合(优选地连接)到晶体管20和晶体管104的栅极。
晶体管114耦合在节点118与节点120之间。换言之，晶体管114的传导端子(例如，漏极)耦合(优选地连接)到节点118，并且晶体管114另一传导端子(例如，源极)耦合(优选地连接)到节点120。
晶体管114由电压VCN控制。换言之，晶体管114的栅极耦合(优选地连接)到晶体管26、晶体管34、晶体管62、晶体管76、晶体管92的栅极。
晶体管116耦合在节点120与节点16之间。换言之，晶体管116的传导端子(例如，漏极)耦合(优选地连接)到节点120，并且晶体管116另一传导端子(例如，源极)耦合(优选地连接)到节点16。晶体管116的栅极例如耦合(优选地连接)到节点118。
优选地，晶体管114和晶体管116的衬底由电压GND偏置。换言之，晶体管114和晶体管116的衬底耦合(优选地连接)到节点16。
电路70还包括晶体管122、晶体管124、晶体管126、晶体管128。晶体管122、晶体管122、晶体管126和晶体管128串联耦合在节点14和节点16之间。晶体管122和晶体管124例如是P沟道晶体管。晶体管126和晶体管128例如是N沟道晶体管。
晶体管122耦合在节点14与节点130之间。换言之，晶体管122的传导端子(例如，源极)耦合(优选地连接)到节点14，并且晶体管122的另一传导端子(例如，漏极)耦合(优选地连接)到节点130。
晶体管124耦合在节点130与节点132之间。换言之，晶体管124的传导端子(例如，源极)耦合(优选地连接)到节点130，并且晶体管124另一传导端子(例如，漏极)耦合(优选地连接)到节点132。
晶体管124由电压VCP控制。换言之，晶体管124的栅极耦合(优选地连接)到晶体管88的栅极。
此外，晶体管122的栅极优选地耦合(优选地连接)到节点132。
晶体管126耦合在节点132与节点134之间。换言之，晶体管126的传导端子(例如，漏极)耦合(优选地连接)到节点132，并且晶体管126另一传导端子(例如，源极)耦合(优选地连接)到节点134。
晶体管126由电压VCN控制。晶体管126的栅极例如耦合(优选地连接)到晶体管26、晶体管34、晶体管62、晶体管76和晶体管114的栅极。
晶体管128耦合在节点134与节点16之间。换言之，晶体管128的传导端子(例如，漏极)耦合(优选地连接)到节点134，并且晶体管128的另一传导端子(例如，源极)耦合(优选地连接)到节点16。
晶体管128的栅极耦合(优选地连接)到晶体管116。晶体管116和晶体管128因此具有公共栅极。晶体管128的栅极例如耦合(优选地连接)到节点118。
优选地，晶体管122和晶体管124的衬底由电压VDD偏置。换言之，晶体管122和晶体管124的衬底耦合(优选地连接)到节点14。优选地，晶体管126和晶体管128的衬底由电压GND偏置。换言之，晶体管126和晶体管128的衬底耦合(优选地连接)到节点16。
晶体管114、晶体管116、晶体管126、晶体管128因此以共源共栅电流镜组件进行耦合。
电路70包括晶体管136和晶体管138。晶体管136和晶体管138串联耦合在节点14与节点140之间。
晶体管136耦合在节点14与节点142之间。换言之，晶体管136的传导端子(例如，源极)耦合(优选地连接)到节点14，并且晶体管136另一传导端子(例如，漏极)耦合(优选地连接)到节点142。
晶体管136的栅极耦合(优选地连接)到晶体管122的栅极。换言之，晶体管122和晶体管136具有公共栅极。因此，晶体管136的栅极耦合(优选地连接)到节点132。
晶体管138因此耦合在节点142与节点140之间。换言之，晶体管138的传导端子(例如，源极)耦合(优选地连接)到节点142，并且晶体管138另一传导端子(例如，漏极)耦合(优选地连接)到节点140。
晶体管138由电压VCP控制。因此，晶体管138的栅极耦合(优选地连接)到施加电压VCP的节点。晶体管138的栅极例如耦合(优选地连接)到晶体管88和晶体管124的栅极。
晶体管122、晶体管124、晶体管136和晶体管138因此以共源共栅电流镜组件进行耦合。
节点140进一步耦合(优选地连接)到晶体管18的栅极。节点140进一步耦合(优选地连接)到晶体管126的传导端子(例如，漏极)。因此，晶体管126的传导端子(例如，漏极)经由节点140耦合(优选地连接)到晶体管18的栅极。
根据一个实施例，电路70还包括电容器144、电容器146和电容器148。
电容器144耦合在节点12与节点140之间。换言之，电容器144的一个端子耦合(优选地连接)到节点12，并且电容器144的另一端子耦合(优选地连接)到节点140。
电容器146耦合在节点12与节点24之间。换言之，电容器146的一个端子耦合(优选地连接)到节点12，并且电容器146的另一端子耦合(优选地连接)到节点24。
电容器148耦合在节点12与节点118之间。换言之，电容器148的一个端子耦合(优选地连接)到节点12，并且电容器148的另一端子耦合(优选地连接)到节点118。
电容器144、电容器146和电容器148例如是所谓的米勒电容元件。电容器144、电容器146和电容器148因此能够提高对电流消耗的响应速度。
上述实施例的优点是，电路10或电路70对从负载汲取的电流具有更快的响应。
已经描述了各种实施例和变体。本领域技术人员将理解，可以组合这些不同实施例和变体的某些特征，并且本领域技术技术人员将能够想到其他变体。
最后，基于以上给出的功能指示，所描述的实施例和变体的实际实现在本领域技术人员的能力范围内。
一种电压调节器(10、70)在第一输出节点(12)上提供第一电压(VOUT)，并且可以概括为包括非反相级的第一输入晶体管(20)和非反相级的第二偏置晶体管(22)，第一晶体管和第二晶体管(20、22)依次串联耦合在第一节点(12)与施加第二参考电压(GND)的第二节点(16)之间，第二晶体管(22)被配置为由取决于第一电压(VOUT)的第三电压(VA)来控制。
一种控制电压调节器(10、70)的方法，电压调节器(10、70)在第一输出节点(12)上提供第一电压(VOUT)，并且可以概括为包括非反相级的第一输入晶体管(20)和非反相级的第二偏置晶体管(22)，第一晶体管和第二晶体管(20、22)依次串联耦合在第一节点(12)与施加第二参考电压(GND)的第二节点(16)之间，第二晶体管(22)被配置为由取决于第一电压(VOUT)的第三电压(VA)来控制。
第三电压(VA)可以被配置为具有与第一电压(VOUT)的变化类型相反的增加或减小的变化类型。
第一晶体管(20)可以被配置为由取决于第五设定点电压(Vref)的第四电压(VB)来控制
调节器可以包括耦合在施加第六电源电压(VDD)的第三节点与第一节点(12)之间的第三晶体管(18)。
第一晶体管和第二晶体管(20、22)的第四连结节点(24)可以通过第四晶体管(26)的端子耦合到第三晶体管(18)的栅极。
调节器(10、70)可以包括用于生成第三电压(VA)的电路(28)，接收第一电压(VOUT)作为输入。
生成电路(28)可以包括依次串联耦合在第三节点(14)与第二节点(16)之间的第五晶体管(42)、第六晶体管(50)和第七晶体管(52)，第五晶体管(42)的栅极通过第八晶体管(60)的传导端子耦合到所述第三节点(14)，并且通过第九晶体管(62)的传导端子耦合到第六晶体管(50)和第七晶体管(52)的第四连结节点(54)。
生成电路可以包括第十晶体管(44)，第十晶体管(44)被配置为在其控制端子上接收第一电压(VOUT)，并且通过其传导端子耦合在第五晶体管(42)和第六晶体管(50)的第五连结节点(46)与第六节点(30)之间，生成电路被配置为在第六节点(30)上生成第三电压(VA)。
第六节点(30)可以通过依次串联耦合的第十一晶体管(34)和第十二晶体管(36)耦合到第二节点(16)，第六节点(30)耦合到第十二晶体管(36)的控制端子。
第十一晶体管(34)可以与第九晶体管(62)由同一电压控制。
第七晶体管(52)、第八晶体管(60)和第九晶体管(62)可以被配置为由基本恒定的电压控制，并且第六晶体管(50)被配置为由第五电压(Vref)控制。
调节器可以包括依次串联耦合在施加设定点电流(IB)的第七节点(80)与第二节点(16)之间的第一电阻器(74)以及第十三晶体管(76)和第十四晶体管(78)，第七节点(80)耦合到第十三晶体管(76)的栅极，并且第十三晶体管(76)和第十四晶体管(78)的第八连结节点(84)耦合到第十四晶体管(78)的栅极，调节器还可以包括依次串联耦合在第三节点(14)与第二节点(16)之间的第十五晶体管(86)和第十六晶体管(88)、第二电阻器(90)以及第十七晶体管(92)和第十八晶体管(94)，第十六节点(88)和第二电阻器(90)的第九连结节点(98)耦合到第十五晶体管(86)的栅极，第二电阻器(90)和第十七晶体管(92)的第十连结节点(100)耦合到第十六晶体管(88)的栅极，第十五晶体管(86)的栅极耦合到第八晶体管(60)的栅极，第十七晶体管(92)的栅极耦合到第十三晶体管(76)的栅极、第九晶体管(62)的栅极和第十一晶体管(34)的栅极，第十八晶体管(94)的栅极耦合到第十四晶体管(78)的栅极和第七晶体管(52)的栅极。
第一节点可以通过第一电容器(56)耦合到第四节点(54)，并且第四节点(54)和第五节点(46)通过第二电容器(58)耦合。
上述各种实施例可以被组合以提供另外的实施例。根据以上详细描述，可以对实施例进行这些和其他改变。一般而言，在以下权利要求中，所使用的术语不应当被解释为将权利要求限于在说明书和权利要求中公开的特定实施例，而应当被解释为包括所有可能的实施例以及这些权利要求有权享有的全部等效范围。因此，权利要求不受本公开的限制。

Claims (20)

1.一种电压调节器，包括：
第一节点，被配置为由来自所述电压调节器的第一电压供电；
第二节点，被配置为提供第二电压，所述第二电压是参考电压；以及
非反相级，包括：
第一晶体管，具有：
第一传导端子，耦合到所述第一节点，以及
第二传导端子；以及
第二晶体管，具有：
第一传导端子，耦合到所述第一晶体管的所述第二传导端子，
第二传导端子，耦合到所述第二节点，以及
控制端子，要由取决于所述第一电压的第三电压来控制。
2.根据权利要求1所述的电压调节器，其中所述第三电压与所述第一电压负相关。
3.根据权利要求2所述的电压调节器，其中所述第三电压响应于所述第一电压的减小而增大，并且所述第三电压响应于所述第一电压的增大而减小。
4.根据权利要求1所述的电压调节器，其中所述第一晶体管具有被配置为由第四电压控制的控制端子，其中所述第四电压取决于作为设定点电压的第五电压。
5.根据权利要求1所述的电压调节器，包括：
第三晶体管，具有：
耦合到第三节点的第一传导端子，其中所述第三节点提供电源电压；
耦合到所述第一节点的第二传导端子；以及
控制端子。
6.根据权利要求5所述的电压调节器，其中所述第一晶体管的所述第二传导端子和所述第二晶体管的所述第一传导端子经由介于中间的第四晶体管的第一传导端子和第二传导端子耦合到所述第三晶体管的所述控制端子。
7.根据权利要求1所述的电压调节器，包括：
电路，被配置为：
生成所述第三电压；以及
接收所述第一电压。
8.根据权利要求7所述的电压调节器，其中所述电路包括：
第五晶体管，具有耦合到第三节点的第一传导端子、第二传导端子和控制端子；
第六晶体管，具有耦合到所述第五晶体管的所述第二传导端子的第一传导端子并且具有第二传导端子；
第七晶体管，具有耦合到所述第六晶体管的所述第二传导端子的第一传导端子并且具有耦合到所述第二节点的第二传导端子；
第八晶体管，具有耦合到所述第五晶体管的所述控制端子的第一传导端子和耦合到所述第三节点的第二传导端子；以及
第九晶体管，具有耦合到所述第五晶体管的所述控制端子的第一传导端子以及耦合到第六晶体管的所述第二传导端子和所述第七晶体管的所述第一传导端子的第二传导端子。
9.根据权利要求8所述的电压调节器，其中所述电路包括：
第十晶体管，具有被配置为接收所述第一电压的控制端子、耦合到所述第五晶体管的所述第二传导端子和所述第六晶体管的所述第一传导端子的第一传导端子、以及耦合到第六节点的第二传导端子，其中所述第六节点提供所述第三电压。
10.根据权利要求9所述的电压调节器，其中所述电路包括：
第十一晶体管，具有耦合到所述第六节点的第一传导端子、和第二传导端子；以及
第十二晶体管，具有耦合到所述第十一晶体管的所述第二传导端子的第一传导端子、耦合到所述第二节点的第二传导端子和耦合到所述第六节点的控制端子。
11.根据权利要求10所述的电压调节器，其中所述第十一晶体管具有耦合到所述第九晶体管的控制端子的控制端子，并且其中所述第十一晶体管和所述第九晶体管由同一电压控制。
12.根据权利要求8所述的电压调节器，其中所述第七晶体管、所述第八晶体管和所述第九晶体管被配置为由基本恒定的电压控制，并且所述第六晶体管被配置为由第五电压控制。
13.根据权利要求10所述的电压调节器，包括：
第一电阻器；
串联耦合在第七节点与所述第二节点之间的第十三晶体管和第十四晶体管，其中所述第七节点提供设置点电流并且所述第七节点耦合到所述第十三晶体管的控制端子，并且所述第十三晶体管和所述第十四晶体管的第八连结节点耦合到所述第十四晶体管的控制端子；
第十五晶体管和第十六晶体管；
第二电阻器；以及
串联耦合在所述第三节点与所述第二节点之间的第十七晶体管和第十八晶体管，所述第十六晶体管和所述第二电阻器的第九连结节点耦合到所述第十五晶体管的控制端子，所述第二电阻器和所述第十七晶体管的第十连结节点耦合到所述第十六晶体管的控制端子，所述第十五晶体管的所述控制端子耦合到所述第八晶体管的控制端子，所述第十七晶体管的控制端子耦合到所述第十三晶体管的所述控制端子、所述第九晶体管的所述控制端子和所述第十一晶体管的所述控制端子，并且所述第十八晶体管的控制端子耦合到所述第十四晶体管的所述控制端子和所述第七晶体管的所述控制端子。
14.根据权利要求8所述的电压调节器，其中所述第一节点通过第一电容器耦合到第四节点，并且所述第四节点和第五节点通过第二电容器耦合。
15.一种控制电压调节器的方法，包括：
向第一节点提供第一电压，其中非反相级的第一晶体管和所述非反相级的第二晶体管串联耦合在所述第一节点与第二节点之间；
向所述第二节点提供参考电压；以及
通过取决于所述第一电压的第三电压来控制所述第二晶体管。
16.根据权利要求15所述的方法，其中所述第三电压与所述第一电压负相关。
17.根据权利要求16所述的方法，其中所述第三电压响应于所述第一电压的减小而增大，并且所述第三电压响应于所述第一电压的增大而减小。
18.根据权利要求15所述的方法，包括：
通过第四电压控制所述第一晶体管，其中所述第四电压取决于作为设定点电压的第五电压。
19.根据权利要求15所述的方法，其中第三晶体管具有耦合到第三节点的第一传导端子，其中所述第三节点提供电源电压，并且其中所述第三晶体管具有耦合到所述第一节点的第二传导端子、和控制端子。
20.根据权利要求19所述的方法，其中所述第一晶体管的所述第二传导端子和所述第二晶体管的所述第一传导端子经由介于中间的第四晶体管的第一传导端子和第二传导端子耦合到所述第三晶体管的所述控制端子。
CN202211441009.7A 2021-11-18 2022-11-17 电压调节器 Pending CN116136702A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR2112207 2021-11-18
FR2112207A FR3129226A1 (fr) 2021-11-18 2021-11-18 Régulateur de tension
US18/052,860 US20230152832A1 (en) 2021-11-18 2022-11-04 Voltage regulator
US18/052,860 2022-11-04

Publications (1)

Publication Number Publication Date
CN116136702A true CN116136702A (zh) 2023-05-19

Family

ID=81648393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211441009.7A Pending CN116136702A (zh) 2021-11-18 2022-11-17 电压调节器

Country Status (3)

Country Link
US (1) US20230152832A1 (zh)
CN (1) CN116136702A (zh)
FR (1) FR3129226A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10579084B2 (en) * 2018-01-30 2020-03-03 Mediatek Inc. Voltage regulator apparatus offering low dropout and high power supply rejection
FR3102581B1 (fr) * 2019-10-23 2021-10-22 St Microelectronics Rousset Régulateur de tension

Also Published As

Publication number Publication date
FR3129226A1 (fr) 2023-05-19
US20230152832A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
US6703813B1 (en) Low drop-out voltage regulator
US8878510B2 (en) Reducing power consumption in a voltage regulator
CN108075737B (zh) 用于驱动电容性负载的低输出阻抗、高速高压电压生成器
JP4833652B2 (ja) レギュレータ回路およびそれを搭載した自動車
US9081404B2 (en) Voltage regulator having input stage and current mirror
EP1378808A1 (en) LDO regulator with wide output load range and fast internal loop
CN108964451B (zh) Ldo稳压器及其操作方法
US20130147448A1 (en) Adaptive Bias for Low Power Low Dropout Voltage Regulators
CN112698681B (zh) 一种用于调节电压的电路
US20060103361A1 (en) Linear voltage regulator
US9395730B2 (en) Voltage regulator
CN115016594B (zh) 低压差线性稳压器
EP3828662B1 (en) A bandgap reference circuit, corresponding device and method
CN112787640B (zh) 使用具有不同栅极工作功能的fet器件的参考发生器
CN112987841A (zh) 一种新型线性稳压器
US20110095745A1 (en) Power supply circuit
US6940338B2 (en) Semiconductor integrated circuit
JP6270002B2 (ja) 擬似抵抗回路及び電荷検出回路
CN102393781A (zh) 低压差线性稳压电路及系统
CN115390606B (zh) 电压调节器
CN116136702A (zh) 电压调节器
US20130154604A1 (en) Reference current generation circuit and reference voltage generation circuit
US10915132B1 (en) Sub-threshold region based low dropout regulator
US7196505B2 (en) Device and method for low-power fast-response voltage regulator with improved power supply range
CN117032378B (zh) 一种基于耗尽型mos管的低功耗ldo电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination