CN116134400A - 在系统休眠期间降低功耗的定时精度维护 - Google Patents

在系统休眠期间降低功耗的定时精度维护 Download PDF

Info

Publication number
CN116134400A
CN116134400A CN202180060423.0A CN202180060423A CN116134400A CN 116134400 A CN116134400 A CN 116134400A CN 202180060423 A CN202180060423 A CN 202180060423A CN 116134400 A CN116134400 A CN 116134400A
Authority
CN
China
Prior art keywords
clock signal
clock
mode
power mode
multiplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180060423.0A
Other languages
English (en)
Inventor
B·瓦纳克
G·W·吴
M·A·勒姆金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN116134400A publication Critical patent/CN116134400A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0225—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
    • H04W52/0229—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal where the received signal is a wanted signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/0035—Synchronisation arrangements detecting errors in frequency or phase
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Transceivers (AREA)

Abstract

本公开的实施例提供了用于在设备(例如无线节点)的不同操作模式中保持定时精度的系统和方法。定时电路可以在两种不同模式(例如，高功率和低功率)之间切换时钟信号，同时保持定时精度。在高功率模式中，定时电路可以提供高频时钟信号，而在低功率模式中它可以提供低频时钟信号。此外，可以同步不同时钟信号之间的切换到低频时钟信号的选择边缘。

Description

在系统休眠期间降低功耗的定时精度维护
要求优先权
本专利申请要求2021年7月26日提交的、名称为“在系统休眠期间降低功率的定时精度维护”的美国专利申请序列号17/386,636的优先权权益，该专利要求2020年8月5日提交的、名称为“在系统休眠期间降低功耗的定时精度维护”的美国临时专利申请序列号63/061,370的优先权权益，其全部内容通过引用并入本文。
技术领域
本公开一般涉及用于在不同功率模式下保持定时精度的定时开关电路。
背景技术
世界每天都在变得更加紧密。例如，物联网(IOT)可以将各种设备(例如，电器、扬声器等)连接到互联网，从而可以远程控制这些设备。无线节点可以嵌入设备以将这些设备连接到无线网络。因此，设备可以使用无线节点和无线网络进行通信。
此外，由于无线节点的大小和位置，无线节点可以由电池供电。为了节省电力并延长电池寿命，无线节点可以在不处于活动通信时通过以低功率模式(例如，睡眠模式)操作来降低其功耗。例如，无线节点可以从睡眠模式醒来并进入活动模式，以使用同步或协调的通信协议执行通信(例如，发送和/或接收数据)，其中无线节点在指定时间进行通信。也就是说，无线节点可以在指定的时间醒来进行通信，然后重新进入睡眠模式以节省电力。但无线节点在睡眠模式下的定时可漂移，从而影响此类通信的可靠性。时钟漂移还可导致其他问题，例如精确调度活动、精确获取时间戳等。此外，补偿漂移可能需要在活动模式下运行更长时间，从而降低在睡眠模式下运行的益处。
附图说明
附图中的各个附图仅示出了本公开的示例实施例，不应被视为限制其范围。
图1示出了无线通信网络。
图2示出了无线节点。
图3示出了时钟切换电路。
图4是用于从高功率模式转换到低功率模式的流程图。
图5是用于从低功率模式转换到高功率模式的流程图。
图6示出了具有多个低功率模式的时钟电路。
图7示出了时钟电路。
图8A示出了从高功率模式到低功率模式的转换的时序图。
图8B示出了从低功率模式到高功率模式的转换的时序图。
具体实施方式
本公开的实施例提供了用于在设备的不同操作模式中保持定时精度的系统和方法。例如，可以在设备中提供定时电路，该定时电路可以在不同模式(例如，与较高功耗模式相比，相对较高功耗模式和相对较低功耗模式)之间切换时钟信号，同时保持这些模式之间的定时精度。在一些实施例中，较高功耗模式下的数字逻辑功耗比大于低功耗模式下功耗的2倍。在高功率模式中，定时电路可以提供高频时钟信号，而在低功率模式中它可以提供低频时钟信号。低频时钟信号可以从高频时钟信号合成，因此高频时钟信号和低频时钟信号基本上可以同步。此外，不同时钟信号之间的切换可以被同步以选择指定时钟的边缘。该切换方案可以保持频率稳定性和准确性。此外，定时电路可以驱动系统时间计数器，该系统时间计数器根据模式切换时基，以保持用于例如协调或同步通信协议的定时精度。
图1示出了无线通信网络100的部分的示例。无线通信网络100可以包括多个无线节点102、104、106和主节点108。无线节点102、104、106可以通信地耦合到主节点108，主节点108又可以耦合到因特网。无线节点102、104、106可以基于通信协议与主节点通信。通信协议可以用于短距离无线通信或长距离无线通信。对于短距离无线通信，该协议可以包括蓝牙(例如，低能量蓝牙)、Zigbee、IrDa或其他合适的协议。
无线节点102、104、106可以耦合到或嵌入到各种设备中，例如传感器、电器、照明系统、扬声器等。无线节点102、104、106可以向主节点108发送数据和/或从主节点108接收数据。主节点108可以向无线节点102、104、106发送控制信息。无线节点102、104、106可以向主节点108发送数据(例如，测量或状态数据)。可以基于通信协议(例如，同步的无竞争网络)来协调无线节点102、104、106与主节点108之间的通信。也就是说，主控制器108可以在指定时间向无线节点102、104、106发送数据，并且无线节点102和104、106可以在其他指定时间向主节点108发送数据。因此，无线节点102、104、106和主节点108之间的定时可以基于网络使用的通信协议来同步。在一些实施例中，无线节点102、104、106可以彼此通信或者可以直接连接到因特网(例如，主节点可以是可选的)。无线网络100可以被提供为不同类型，例如星形网络、多跳网状网络和其他已知网络类型。
图2示出了无线节点200的部分的示例。无线节点200可以包括时钟电路202、处理器204、无线网络接口206、存储器208和电源210。无线节点200可以在不同的功率或操作模式下操作。例如，无线节点200可以在高功率模式(例如，唤醒或活动模式)和一个或多个低功率模式(如，睡眠、休眠等)下操作。时钟电路202可以生成不同的时钟信号以用于不同的功率模式。如下面进一步详细解释的，时钟电路202可以生成要在高功率模式中使用的高频时钟信号和要在低功率模式中的一个或多个低频时钟信号。处理器204可以耦合到存储器208，并且可以执行存储在存储器208中的指令以执行操作。处理器204可以在不同的功率模式下操作。
无线网络接口206可以包括射频(RF)电路以提供无线通信。如本文所述，无线网络接口206可以使用协调通信协议与诸如主设备的其他设备进行通信。如本文所述，无线网络接口206可以在不同模式下操作。例如，无线网络接口206可以在低功率模式期间断电或进入睡眠模式，并且在高功率模式期间通电以进行完全操作。
电源210可以被提供为电池、电容器、能量收集装置或其他合适的电源。电源210可以向无线节点200中的其他组件供电。例如，电源210可以被提供为锂电池。与低功率模式相比，当无线节点200以高功率模式操作时，电源210的电荷可以消耗更多的功率。因此，可以通过在低功率模式下操作来延长电源210的充电。
图3示出了时钟切换电路300的部分的示例。时钟切换电路300可以包括振荡器302、时钟门304、时钟分频器306、多路复用器308、系统时间计数器310和控制器312。振荡器302可以产生高频时钟信号。振荡器302可以被提供为晶体振荡器。例如，振荡器302可以产生～40MHz的时钟信号。振荡器302可以在产生高频时钟信号的同时消耗低功率。如下所述，可以在高和低功率模式下生成高频时钟信号。振荡器302可以是参考时钟发生器的一部分。
时钟门304可以接收高频时钟信号，并且可以响应于使能信号向多路复用器308提供高频时钟信号。例如，当使能信号为高时，时钟门304可以向多路复用器308提供高频时钟信号。但是当使能信号为低时，时钟门304可以阻止来自多路复用器308的高频时钟信号。如下面进一步详细描述的，时钟门304可以在高功率模式期间向多路复用器308提供高频时钟信号，并且可以在低功率模式期间禁用或阻止它，除了从低功率模式转换到高功率模式之前的短时间段。时钟门304可以在空间上靠近晶体振荡器302设置，以最小化可能消耗功率的布线寄生(如图3中使用虚线所示)。
时钟分频器306还可以接收高频时钟信号，并且可以将高频时钟信号除以整数(例如，400)以生成低频时钟信号(例如，100kHz)。时钟分频器306可以产生与高频时钟信号的相应边缘基本同步的低频时钟信号，除了可能由于时钟分频器306的电路中固有的延迟而产生的轻微延迟(例如，2-4纳秒)。时钟分频器306也可以在空间上靠近晶体振荡器302设置，以最小化可能消耗功率的布线寄生。在下面进一步详细描述的实施例中(例如，图6)，时钟分频器306可以包括多个分频器，用于生成在多个不同低功率模式中使用的多个低频时钟信号。可以提供纹波分频器作为低功率部件，并且纹波分频器可以自然地除以二进制比率。这种二进制高/低关系可以允许基于二进制子段的计数器分段。
多路复用器308(有时也称为时钟切换块)可以接收高频时钟信号(例如，来自时钟门304)和低频时钟信号(如，来自时钟分频器306)。多路复用器308可以在高功率模式期间向系统时间计数器310和其他部件输出高频时钟信号或在低功率模式期间输出低频时钟信号。系统时间计数器310可以维持由定时器调度器使用的系统时间，例如，用于本文所述的协调通信。在高功率模式期间，多路复用器308可以提供高频时钟信号，并且系统时间计数器310可以使用高频时钟来维持系统时间。在低功率模式期间，多路复用器308可以提供低频时钟信号，并且系统时间计数器310可以使用低频时钟来维持系统时间。低功率模式可以对应于睡眠模式。系统时间计数器310还可以根据功率模式以不同的基数进行计数。例如，使用“16”整数除法器，在低功率模式下，系统时间计数可按每低流量频率时钟16*25ns计数，并且在高功率模式下可按每高频时钟26ns计数。系统时间可用于安排活动，例如对传感器或输入引脚进行采样、切换输出引脚、触发致动器、触发操作序列等。
控制器312可以以同步方式控制多路复用器308的切换，以保持定时精度。在从高功率模式转换到低功率模式期间，控制器312可以将多路复用器308的输出从高频时钟信号切换到与低频时钟的下一个指定边缘同步的低频时钟信号。用于转换同步的指定边缘可以选择为上升边缘或下降边缘。因此，如果选择了上升边缘，则控制器312可以等待直到时钟信号开关的低频时钟信号的下一指定上升边缘，以保持系统时间的精度。下一个指定的上升边缘可以是随后的上升边缘，或者控制器312可以针对下一个特定的上升边缘绕过一个或多个周期。类似地，在从低功率模式到高功率模式的转换期间，控制器312可以将多路复用器308的输出从低频时钟信号切换到与低频时钟的下一指定边边缘同步的高频时钟信号。再次，如果选择了上升边缘，则控制器312可以等待直到时钟信号开关的低频时钟信号的下一个指定上升边缘，以保持系统时间的精度。下一个指定的上升边缘可以是随后的上升边缘，或者控制器312可以针对下一个特定的上升边缘绕过一个或多个周期。控制器312可以被提供为数字逻辑电路。
图4示出了用于从高功率模式转换到低功率模式的方法400的部分的示例的流程图。例如，方法400可以由时钟电路300执行。在402，可以接收从高功率模式转换到低功率模式的命令。该命令可以由设备的中央处理单元(例如处理器204)发送。在404，可以检测低频时钟信号的下一个指定边缘。所选边缘可以被设置为低频时钟信号的上升边缘或下降边缘。在406，响应于检测到低频时钟信号的下一指定边缘，时钟切换块的输出可以从高频时钟信号切换到低频时钟信号。在408，高频时钟信号可以被阻挡(例如，被时钟门304阻挡)到达时钟切换块(例如，多路复用器308)。然后，设备的组件可以使用低频时钟信号来操作。例如，设备可以进入睡眠模式。此外，可以通过基于低频时钟周期增加其步长来跟踪系统时间。
图5示出了用于从低功率模式转换到高功率模式的方法500的部分的示例的流程图。方法500可以由时钟电路300执行。在502，可以接收从低功率模式转换到低-高模式的命令。该命令可以由设备的中央处理单元(例如处理器204)发送。在504，可以启用高频时钟信号；例如，高频时钟信号可以被允许(例如由时钟门304)到达时钟切换块(例如多路复用器308)。在506，可以检测低频时钟信号的下一个指定边缘。所选边缘可以被设置为低频时钟信号的上升边缘或下降边缘。在508，响应于检测到低频时钟信号的下一指定边缘，时钟切换块的输出可以从低频时钟信号切换到高频时钟信号。然后，设备的组件可以使用高频时钟信号来操作。此外，可以通过基于高频时钟周期增加其步长来跟踪系统时间。在一些实施例中，计数器的低有效位(LSB)可以保持静态，而最高有效位(MSB)可以递增。
然后，系统时间可用于控制其他操作，例如调度通信、获取时间戳等。例如，设备可进入活动模式，以基于协调通信协议发送和/或接收消息，其中在指定时间调度通信。在低功率模式下，设备可以使用系统时间来获得准确的时间戳。
通过在指定的低频时钟边缘上同步从高到低和从低到高模式的转换，保持了定时精度。即使在低功率模式下高频时钟信号不可用时，设备的定时器调度器也可以保持高频振荡器的定时精度。因此，可以减少或消除由于时钟域交叉引起的定时误差。
如上所述，设备可以在不同的低功率模式下操作。每个低功率模式可以使用不同的低频时钟信号来操作。图6示出了用于高功率模式和不同低功率模式的时钟电路600的部分的示例。时钟电路600可包括晶体振荡器302、时钟门304、多路复用器308和系统时间计数器310，如上文参考图3所述。时钟电路600还可以包括时钟分频器电路606和控制器612，以提供不同的低频时钟信号。
时钟分频器电路606可以包括时钟分频器和第二多路复用器。时钟分频器电路606可以接收高频时钟信号。时钟分频器电路606中的时钟分频器可以将高频时钟信号除以不同的整数或按不同的整数缩放，以生成不同的低频时钟信号，并且第二多路复用器可以输出所选择的低频时钟。第二多路复用器的输出可以由控制器612控制。低频时钟信号可以是彼此的倍数。例如，可以通过将高频时钟信号除以第一整数来生成第一低频时钟信号。可以通过将第一低频时钟信号除以第二整数来生成第二低频时钟信号。可以通过将第二低频时钟信号除以第三整数等来生成第三低频时钟信号。时钟分频器电路606可以产生与高频时钟信号的相应边缘基本同步的低频时钟信号，除了可能由于时钟分频器606的电路中固有的延迟而产生的轻微延迟(例如，2-4纳秒)。时钟分频器电路606也可以在空间上靠近晶体振荡器302提供，以最小化可能消耗功率的布线寄生。
如上所述，多路复用器308(有时也称为时钟切换块)可以接收高频时钟信号(例如，来自时钟门304)和所选择的低频时钟信号(如，来自时钟分频器电路606)。多路复用器308可以向系统时间计数器310和其他部件输出高功率模式期间的高频时钟信号或低功率模式期间选择的低频时钟信号。系统时间计数器310可以维持将由定时器调度器使用的系统时间，例如用于本文所述的协调通信。在高功率模式期间，多路复用器308可以提供高频时钟信号，并且系统时间计数器310可以使用高频时钟信号来维持系统时间。在每个低功率模式期间，多路复用器308可以提供所选择的低频时钟信号，并且系统时间计数器310可以使用所选择的高频时钟信号来维持系统时间。不同的低功率模式可以对应于不同级别的低操作模式(例如，睡眠模式、待机模式、休眠模式等)。
控制器612可以以同步方式控制低频时钟信号的选择和多路复用器308的切换，以保持定时精度，如本文所述(例如，图4和图5)。例如，在从高功率模式转换到低功率模式期间，控制器612可以将多路复用器的输出从高频时钟信号切换到与低频时钟的下一个指定边缘同步的低频时钟信号。转换同步的边缘可以选择为上升边缘或下降边缘。类似地，在从低功率模式到高功率模式的转换期间，控制器612可以将多路复用器的输出从低频时钟信号切换到与低频时钟的下一指定边缘同步的高频时钟信号。控制器612可以被提供为数字逻辑电路。
如本文所述，控制器可以使用逻辑电路、处理器等的不同配置来实现。图7示出了具有用于控制器的数字逻辑电路配置的时钟电路700的部分的示例。时钟电路700可以包括晶体振荡器702、时钟门704、时钟分频器706、多路复用器708、系统时间计数器710和控制器712。晶体振荡器702可产生高频时钟信号，如本文所述(例如302)。
时钟门704可以接收高频时钟信号，并且可以基于使能信号(xo_40mhz_clk_out_en_.lv)向多路复用器708提供高频时钟信号(hf_xtal_clk)。时钟门704可以被提供为NAND门。控制器712可以生成使能信号以控制时钟门704。如下面参考图8A和8B进一步详细描述的，时钟门704可以在高功率模式期间向多路复用器708提供高频时钟信号，并且可以在低功率模式期间禁用或阻止它，除了从低功率模式转换到高功率模式之前的短时间段。时钟门704可以在空间上靠近晶体振荡器702设置，以最小化可能消耗功率的布线寄生。
时钟分频器706还可以接收高频时钟信号，并且可以将高频时钟信号除以整数(例如，400)以生成低频时钟信号(lf_xtal_clk)。时钟分频器706可以生成与高频时钟信号的某些边缘基本同步的低频时钟信号，除了可能由于时钟分频器708的电路中固有的延迟而产生的轻微延迟(例如，2-4纳秒)。时钟分频器706也可以在空间上靠近晶体振荡器702设置，以最小化可能消耗功率的布线寄生。
多路复用器708(或时钟切换块)可以接收高频时钟信号(例如，来自时钟门704)和低频时钟信号(如，来自时钟分频器706)。多路复用器708可以在高功率模式期间向系统时间计数器710和其他部件输出高频时钟信号或在低功率模式期间输出低频时钟信号。系统时间计数器710可以维持将由定时器调度器使用的系统时间，例如用于本文所述的协调通信。在高功率模式期间，多路复用器708可以提供高频时钟信号，并且系统时间计数器710可以使用高频时钟来维持系统时间。在低功率模式期间，多路复用器708可以提供低频时钟信号，并且系统时间计数器710可以使用低频时钟来维持系统时间。低功率模式可以对应于睡眠模式。
控制器712可以以同步方式控制多路复用器708的切换，以保持定时精度。控制器712可以包括NOT门712.1、第一D触发器712.2、第二D触发器712.3和NAND门712.4。NOT门712.1可以反转hf_osc_pd_enb信号，该信号可以指示设备处于高或低功率模式的命令；NOT门712.2的输出可以被提供作为第一D触发器712.2和NAND门712.4的输入。低频时钟信号(lf_xtal_clk)也可以作为输入提供给第一D触发器712.3。第一D触发器(hf_osc_pd_en_lf_negedge)的输出可以控制多路复用器708的切换。多路复用器的输出由clk_var表示。在此示例中，如本文所述，在低频时钟信号的下降(负)边缘上进行不同模式之间的切换。可以接收第一D触发器712.2的输出和低频时钟(lf_xtal_clk)的第二触发器712.3和与NAND门712.4可以生成用于控制时钟门706的使能信号。
图8A是示出如本文所述的时钟电路从高功率模式到低功率模式的转换的时序图。例如，时序图可以说明图3的时钟电路300在从高功率模式到低功率模式的转换期间的操作。时序图示出了低频时钟802，其可以是时钟分频器306的输出；门控高频时钟输出804，其可以是时钟门304的输出；开关时钟命令806；同步命令808，其可以表示切换与低频时钟的下降沿同步的时钟的命令；时钟门304的使能命令810；以及输出812，其可以是多路复用器308的输出。如上所示和讨论的，在低频时钟的下降沿上进行从高功率模式到低功率模式的转换。也就是说，在接收到用于进入低功率模式的命令(806)之后，在低频时钟802的随后下降边缘上进行转变。此外，在转变之后，时钟门810可以禁用高频时钟信号(804)。
图8B是示出如本文所述的时钟电路从低功率模式到高功率模式的转换的时序图。例如，时序图可以说明图3的时钟电路300在从低功率模式到高功率模式的转换期间的操作。如上所示和讨论的，在低频时钟的下降边缘上进行从低功率模式到高功率模式的转换。也就是说，在接收到高功率的命令(806)之后，在低频时钟(802)的随后下降边缘上进行转变。此外，在转变之前，时钟门810可以使能高频时钟信号(804)。
这里具体示出和/或描述了几个实施例。然而，将认识到，本发明的修改和变化由上述教导所覆盖，并且在所附方面的范围内，而不偏离本发明的预期范围。
尽管已经参考特定示例性实施例描述了本公开的实施例，但显然可以对这些实施例进行各种修改和改变，而不脱离本发明主题的更广泛范围。因此，说明书和图纸应被视为说明性的而非限制性的。形成本文一部分的附图通过说明而非限制的方式示出了可以实践本主题的具体实施例。所示实施例被充分详细地描述，以使本领域技术人员能够实践本文公开的教导。可以使用其他实施例并从中导出，使得可以在不脱离本公开的范围的情况下进行结构和逻辑替换和改变。因此，本详细描述不应被视为限制性的，并且各种实施例的范围仅由所附的方面以及这些方面有权享有的全部范围的等同物来限定。

Claims (21)

1.一种时钟电路，包括：
时钟，用于生成具有第一频率的第一时钟信号；
时钟分频器，用于分频所述第一时钟信号以生成第二频率的第二时钟信号输出，其中所述第一频率高于所述第二频率；
多路复用器，用于接收所述第一和第二时钟信号作为输入；和
控制器，耦合到所述多路复用器以控制所述多路复用器在第一模式期间输出所述第一时钟信号，并在第二模式期间输出所述第二时钟信号，
其中基于所述第二时钟信号的选择边缘来执行所述多路复用器在所述第一时钟信号和所述第二时钟信号之间的切换。
2.根据权利要求1所述的时钟电路，其中响应于从所述第一模式切换到所述第二模式的命令，所述控制器被配置为在所述第二时钟信号的选择边缘处将所述多路复用器输出从所述第一时钟信号切换到所述第二时钟信号。
3.根据权利要求1所述的时钟电路，其中响应于从所述第二模式切换到所述第一模式的命令，所述控制器被配置为在所述第二时钟信号的选择边缘处将所述多路复用器输出从所述第二时钟信号切换到所述第一时钟信号。
4.根据权利要求1所述的时钟电路，进一步包括：
时钟门，耦合到所述第一时钟信号输出，以将所述第一信号连接到所述多路复用器并将其断开。
5.根据权利要求4所述的时钟电路，其中所述时钟门和所述分频器在空间上靠近所述时钟，其中所述时钟包括晶体振荡器。
6.根据权利要求1所述的时钟电路，进一步包括：
耦合到所述多路复用器以维持系统时间计数的系统时间计数器。
7.根据权利要求6所述的时钟电路，其中所述系统计数器被配置为在第一模式期间基于所述第一时钟信号增加所述系统时间计数，并且在第二模式期间基于所述第二时钟信号增加所述系统时间计数。
8.根据权利要求1所述的时钟电路，其中所述时钟分频器被配置为生成多个第二时钟信号，每个第二时钟以不同的频率振荡。
9.一种保持不同模式之间的定时的方法，所述方法包括：
接收从第一功率模式切换到第二功率模式的命令；
响应于接收到所述命令，检测一组时钟信号的低频时钟信号的下一指定边缘；和
在所述低频时钟的检测边缘处切换到对应于所述第二功率模式的时钟信号。
10.根据权利要求9所述的方法，进一步包括：
基于对应于所述第一功率模式的第二时钟信号来维持系统时间计数；和
响应于切换到与所述第二功率模式相对应的时钟信号，基于与所述第二功率模式相对应的时钟信号来维持所述系统时间计数。
11.根据权利要求9所述的方法，其中所述第一功率模式是高功率模式，所述第二功率模式是低功率模式，并且与所述第二功率模式相对应的时钟信号是所述低频时钟信号。
12.根据权利要求11所述的方法，进一步包括：
响应于切换到对应于所述第二功率模式的时钟信号，阻断对应于所述第一功率模式的第二时钟信号。
13.根据权利要求9所述的方法，其中所述第一模式是低功率模式，所述第二功率模式是高功率模式，并且与所述第二功率相对应的时钟信号是高频时钟信号。
14.根据权利要求13所述的方法，进一步包括：
在切换到对应于所述第二功率模式的时钟信号之前，启用所述高频时钟信号。
15.根据权利要求13所述的方法，进一步包括：
使用所述高频时钟信号来生成所述低频时钟信号。
16.一种用于维持模式之间的定时的设备，所述设备包括：
与另一设备通信的无线电接口；和
时钟电路，包括：
时钟，用于生成具有第一频率的第一时钟信号；
时钟分频器，用于分频所述第一时钟信号以生成第二频率的第二时钟信号，其中所述第一频率高于所述第二频率；
多路复用器，用于接收所述第一和第二时钟信号作为输入；和
控制器，耦合到多路复用器以控制所述多路复用器在第一模式期间输出第一时钟信号，并在第二模式期间输出第二时钟信号，
其中基于所述第二时钟信号的选择边缘来执行所述多路复用器在所述第一时钟信号和所述第二时钟信号之间的切换。
17.根据权利要求16所述的设备，其中响应于从所述第一模式切换到所述第二模式的命令，所述控制器被配置为在所述第二时钟信号的选择边缘处将所述多路复用器输出从所述第一时钟信号切换到所述第二时钟信号。
18.根据权利要求16所述的设备，其中响应于从所述第二模式切换到所述第一模式的命令，所述控制器被配置为在所述第二时钟信号的选择边缘处将所述多路复用器输出从所述第二时钟信号切换到所述第一时钟信号。
19.根据权利要求16所述的装置，进一步包括
时钟门，耦合到所述时钟以将所述第一时钟信号连接到所述多路复用器并将其断开。
20.根据权利要求16所述的装置，进一步包括：
耦合到多路复用器以维持系统时间计数的系统时间计数器。
21.根据权利要求20所述的装置，其中所述系统计数器被配置为在第一模式期间基于所述第一时钟信号增加系统时间计数，并且在第二模式期间基于所述第二时钟信号增加所述系统时间计数。
CN202180060423.0A 2020-08-05 2021-07-28 在系统休眠期间降低功耗的定时精度维护 Pending CN116134400A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063061370P 2020-08-05 2020-08-05
US63/061,370 2020-08-05
US17/385,536 2021-07-26
US17/385,536 US11895588B2 (en) 2020-08-05 2021-07-26 Timing precision maintenance with reduced power during system sleep
PCT/US2021/043509 WO2022031496A1 (en) 2020-08-05 2021-07-28 Timing precision maintenance with reduced power during system sleep

Publications (1)

Publication Number Publication Date
CN116134400A true CN116134400A (zh) 2023-05-16

Family

ID=80114440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180060423.0A Pending CN116134400A (zh) 2020-08-05 2021-07-28 在系统休眠期间降低功耗的定时精度维护

Country Status (5)

Country Link
US (1) US11895588B2 (zh)
EP (1) EP4193237A4 (zh)
JP (1) JP2023536476A (zh)
CN (1) CN116134400A (zh)
WO (1) WO2022031496A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11895588B2 (en) 2020-08-05 2024-02-06 Analog Devices, Inc. Timing precision maintenance with reduced power during system sleep

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03123919A (ja) 1989-10-06 1991-05-27 Toshiba Corp コンピュータシステム
US5579353A (en) 1993-10-12 1996-11-26 Texas Instruments Incorporated Dynamic clock mode switch
US5758132A (en) 1995-03-29 1998-05-26 Telefonaktiebolaget Lm Ericsson Clock control system and method using circuitry operating at lower clock frequency for selecting and synchronizing the switching of higher frequency clock signals
US6442271B1 (en) 1997-04-22 2002-08-27 Silicon Laboratories, Inc. Digital isolation system with low power mode
US6163583A (en) 1998-03-25 2000-12-19 Sony Corporation Of Japan Dynamic clocking apparatus and system for reducing power dissipation
JP4390353B2 (ja) 2000-04-12 2009-12-24 株式会社ルネサステクノロジ クロック生成方法およびクロック生成回路
US6483888B1 (en) 2001-10-11 2002-11-19 International Business Machines Corporation Clock divider with bypass and stop clock
US6943639B2 (en) 2002-06-07 2005-09-13 Infineon Technologies Ag Arrangement for low power clock generation
JP2005012813A (ja) 2003-06-19 2005-01-13 Rakon Ltd 低電力水晶発振器
US7365614B2 (en) 2004-03-22 2008-04-29 Mobius Microsystems, Inc. Integrated clock generator and timing/frequency reference
TWI268514B (en) 2005-09-09 2006-12-11 Ali Corp Operation oriented power saving device for embedded memory capable of saving power consumption by selectively activating the embedded memory
US7696798B2 (en) 2008-02-08 2010-04-13 Sun Microsystems, Inc. Method and apparatus to generate system clock synchronization pulses using a PLL lock detect signal
US8525840B2 (en) 2008-05-15 2013-09-03 Apple Inc. Thermal management of graphics processing units
WO2010093461A1 (en) 2009-02-13 2010-08-19 Silego Technology, Inc. An integrated circuit frequency generator
CN101782791B (zh) 2010-01-29 2011-08-10 杭州电子科技大学 一种通信处理器芯片中的时钟/复位和配置控制器硬核
EP2633619B1 (en) 2010-10-26 2017-03-15 Marvell World Trade Ltd. Crystal oscillator with low-power mode
US8447007B2 (en) * 2011-07-11 2013-05-21 Qualcomm Incorporated Multi-clock real-time counter
US8943352B1 (en) 2012-05-07 2015-01-27 Dust Networks, Inc. Low power timing, configuring, and scheduling
US9112448B2 (en) 2013-10-28 2015-08-18 Qualcomm Incorporated Ultra low-power high frequency crystal oscillator for real time clock applications
US9703314B2 (en) * 2014-02-26 2017-07-11 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for a variable frequency and phase clock generation circuit
KR102320399B1 (ko) * 2014-08-26 2021-11-03 삼성전자주식회사 전원 관리 칩, 그것을 포함하는 모바일 장치 및 그것의 클록 조절 방법
DE102015112253A1 (de) * 2014-08-26 2016-03-03 Samsung Electronics Co., Ltd. Integrierte Leistungsverwaltungsschaltung, Leistungsverwaltungsverfahren, mobile Vorrichtung und Takteinstellverfahren
US9703313B2 (en) * 2014-10-20 2017-07-11 Ambiq Micro, Inc. Peripheral clock management
US9509318B2 (en) * 2015-03-13 2016-11-29 Qualcomm Incorporated Apparatuses, methods, and systems for glitch-free clock switching
IN2015CH01503A (zh) 2015-03-24 2015-04-10 Wipro Ltd
US10120408B2 (en) 2015-09-30 2018-11-06 Texas Instruments Incorporated Event controlled clock switching
DE112017005458T5 (de) * 2016-10-28 2019-07-25 Knowles Electronics, Llc Wandleranordnungen und verfahren
US11023025B2 (en) * 2016-11-16 2021-06-01 Cypress Semiconductor Corporation Microcontroller energy profiler
US10303200B2 (en) * 2017-02-24 2019-05-28 Advanced Micro Devices, Inc. Clock divider device and methods thereof
US10254823B2 (en) * 2017-03-28 2019-04-09 Qualcomm Incorporated Power management using duty cycles
US20190050020A1 (en) * 2017-08-10 2019-02-14 Qualcomm Incorporated Clock Signal Staggering with Clock Frequency Adjustment
US11070077B2 (en) * 2018-05-03 2021-07-20 Calamp Corp. Hibernate control circuits for battery power switching
US20190041946A1 (en) * 2018-09-28 2019-02-07 Intel Corporation Techniques For Adjusting A Clock Frequency To Change A Power State of Logic Circuits
US11895588B2 (en) 2020-08-05 2024-02-06 Analog Devices, Inc. Timing precision maintenance with reduced power during system sleep

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11895588B2 (en) 2020-08-05 2024-02-06 Analog Devices, Inc. Timing precision maintenance with reduced power during system sleep

Also Published As

Publication number Publication date
US11895588B2 (en) 2024-02-06
US20220046538A1 (en) 2022-02-10
EP4193237A4 (en) 2024-10-02
JP2023536476A (ja) 2023-08-25
WO2022031496A1 (en) 2022-02-10
EP4193237A1 (en) 2023-06-14

Similar Documents

Publication Publication Date Title
CN1130096C (zh) 一种控制工作于时隙寻呼环境的移动站的电路和方法
US8160045B1 (en) Beacon miss prevention in power save modes using timing synchronization function
KR101089073B1 (ko) 전력 제어에 대해 최적화된 기상 시간을 갖는 듀얼 모드 블루투스/무선 디바이스
CN101782791B (zh) 一种通信处理器芯片中的时钟/复位和配置控制器硬核
CN1520121B (zh) 具有节能模式的媒体访问控制器
KR101054119B1 (ko) 무선 송수신기에서 슬립 모드들의 제어
US20160363955A1 (en) Clock gating with an asynchronous wrapper cell
EP3332302A1 (en) Power distribution network (pdn) droop/overshoot mitigation
US9974014B2 (en) System and method for maintaining synchronization with low power endpoints in a time synchronized channel hopping network
JP2002026723A (ja) クロック信号の発生方法と装置
KR102467172B1 (ko) 반도체 장치
CN102412957A (zh) 一种高精度同步时钟调整方法
JP2019115036A (ja) リアルタイムクロックを備えたトランシーバ装置
CN116134400A (zh) 在系统休眠期间降低功耗的定时精度维护
US6809556B1 (en) Self-compensating glitch free clock switch
US20100295582A1 (en) Clock circuit for digital circuit
CN110999417B (zh) 对于802.11无线设备的支持低功率的可编程硬件睡眠周期控制器
CN100405863C (zh) 一种移动终端待机过程中校准睡眠处理器的方法
CN1954492B (zh) 在存在抖动时钟源时使时钟发生器同步的方法和装置
CN214480603U (zh) 一种蓝牙时钟电路结构
US8621257B2 (en) Device for powering an electronic circuit, in particular a digital circuit, and associated method
EP2928082A1 (en) Clock enabling circuit
CN113259037A (zh) 基于传感器时间同步系统的时间同步方法、介质及装置
US10588087B2 (en) Timer for low-power communications systems
CN116456446A (zh) 时钟同步系统、方法、电子设备及计算机可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination