CN116133474A - 显示装置 - Google Patents

Abstract

显示设备可以包括显示面板，该显示面板包括有源区和非有源区，该有源区包括多个子像素；以及设置在非有源区中的多层屏蔽线，所述多层屏蔽线至少部分地围绕所述有源区，其中所述多层遮蔽线包括设置在所述显示面板内的不同层上的多个导电图案，所述多个导电图形彼此电连接，并且所述多层屏蔽线可以防止在显示设备的表面上产生的电场的影响损坏位于显示区域内的其他电路部件。

Description

显示装置

相关申请的交叉引用

本申请要求2021年11月12日在大韩民国提交的韩国专利申请No.10-2021-0155667的优先权，据此通过引用将该专利申请的全部内容并入本申请以达到所有目的，如同对该专利申请做出了完整的阐述一样。

技术领域

本公开的实施例涉及显示装置(或显示设备)。

背景技术

随着信息社会的进一步发展，对显示图像的显示装置的需求不断提高，并且各种类型的显示装置(诸如液晶显示器和有机发光显示器)被投入使用。

为了向用户提供更多功能，显示装置可以提供识别用户在显示面板上的触摸并且基于所识别的触摸执行输入处理的功能。

用户可以通过手势(例如，重复触摸或者滑扫显示装置的表面)执行触摸操作。

由于重复触摸的原因，显示装置的表面可能会带电，并且当显示装置的表面带电时，可以形成围绕显示装置的电场。这样的电场还可能影响位于显示装置内的一个或多个晶体管或其他电路部件的操作。相应地，当内部部件被显示装置表面上产生的电场损坏时，可能会出现使显示质量劣化的问题。

发明内容

本公开可以提供一种不受电场影响的鲁棒显示装置。

根据本公开的各方面，提供了一种显示装置，包括：基板；设置在该基板上并且设置在显示区域的子像素中的发光装置；以及在围绕所述显示区域的非显示区域中的多层屏蔽线，所述多层屏蔽线设置在该基板上并且将多个导电图案电连接，所述多个导电图案设置在不同层上，其中层间绝缘层插置于其间。例如，沿着围绕显示区域的外边缘、位于显示装置内深处的某些内部电气部件(例如，晶体管、源极-漏极金属图案、设置在接触孔内的金属过孔等)可以被改换用途，并彼此以及与至少一个金属层电连接，以便形成能够接收相同电压并沿显示装置的外边缘且在显示装置内在不同层的深处分布该相同电压的多层屏蔽线，以防止在显示装置的表面上产生的电场的影响损坏位于显示区域内的其他电路部件。此外，通过测量多层屏蔽线上的电压降，多层屏蔽线可以执行检测显示装置中裂纹的附加功能。

根据本公开的实施例，有可能提供一种不受电场的影响的鲁棒显示装置。

附图说明

通过结合附图进行的下述详细描述，本公开的上述以及其他方面、特征和优点将变得更加显而易见，其中：

图1是根据本公开的实施例的显示装置(或显示设备)的系统配置图。

图2是根据本公开的实施例的显示面板中的子像素的等效电路。

图3是根据本公开的实施例的显示面板的显示区域的截面图。

图4是根据本公开的实施例的显示面板的外边缘的截面图。

图5是示出了被置于根据本公开的实施例的显示面板的后表面上的接地电极的示例的视图。

图6是示意性地示出了根据本公开的实施例的将覆盖玻璃电连接至接地电极的接地过程的视图。

图7示出了覆盖玻璃被接地的比较示例。

图8A是示出了基于比较示例的覆盖玻璃的接地缺陷的视图。

图8B是示出了基于比较示例的通过将导电材料流到覆盖玻璃的前表面而产生的缺陷的视图。

图9是示出了根据本公开的实施例的包括多层屏蔽线的显示装置的视图。

图10是根据本公开的实施例的沿9的显示装置的III-III’线截取的截面图。

图11是示出了根据本公开的实施例的多层屏蔽线的实施例的视图。

图12是示出了根据本公开的实施例的面板裂纹检测线的视图。

图13是用于描述根据本公开的实施例的公共电压路由布线的视图。

具体实施方式

在下文对本发明的示例或实施例的描述中，将参考附图，在附图中以举例说明方式示出了能够实施的示例或实施例，并且在附图中，可以采用相同的参考数字和符号表示相同或类似的部件，即使这些部件是在互不相同的附图中示出的。此外，在下文对本发明的示例或实施例的描述中，当对本文结合的公知功能和部件的详细描述可能令本公开的一些实施例中的主题变得相当不清楚时，这样的详细描述将被省略。本文使用的诸如“包括”、“具有”、“含有”、“由……组成”、“由……构成”和“由……形成”的术语一般意在允许添加其他部件，除非所述术语与术语“仅”一起使用。如本文所用，单数形式意在包括复数形式，除非上下文做出另外的明确指示。

本文可能采用诸如“第一”、“第二”、“A”、“B”、“(A)”或“(B)”的术语来描述本发明的要素。这些术语中的每者并非被用来限定要素的本质、顺序、次序或数量等，而是仅用来将对应的要素与其他要素区分开。

在提及第一元件“连接或耦接至”第二元件，与第二元件“接触或重叠”等时，应当解释为第一元件不仅可以“直接连接或耦接至”第二元件或者与第二元件“直接接触或重叠”，还可以在第一元件和第二元件之间“插入”第三元件，或者第一元件和第二元件可以经由第四元件相互“连接或耦接”、“接触或重叠”等。这里，第二元件可以包含在相互“连接或耦接”、“接触或重叠”等的两个或更多元件中的至少一个中。

在采用诸如“在……之后”、“随后”、“接下来”、“在……之前”等时间相对术语来描述元件或配置的过程或操作或者描述操作、处理或制造方法中的流程或步骤时，可以采用这些术语来描述非连续的或者非顺次的过程或操作，除非与术语“直接”或“立即”一起使用。

此外，在提及任何尺寸、相对尺寸等时，应当认为元件或特征的数值或对应信息(例如，水平、范围等)包括可能由各种因素(例如，工艺因素、内部或外部影响、噪声等)造成的容差或误差范围，即使未指明相关的描述。此外，术语“能够”全面包含术语“可以”的所有含义。

在下文中，将参考附图详细描述本公开的各种实施例。

图1是根据本公开的实施例的显示装置(或显示设备)的系统配置图。

参考图1，根据本公开的实施例的显示装置100可以包括作为用于显示图像的部件的显示面板110和显示驱动电路。

显示驱动电路是用于驱动显示面板110的电路，并且可以包括数据驱动电路120(例如，数据驱动器)、栅极驱动电路130(例如，栅极驱动器或扫描驱动器)和显示控制器140。

显示面板110可以包括显示图像的显示区域AA和不显示图像的非显示区域NA。非显示区域NA可以是显示区域AA的外部区域，并且又称为边框区域。非显示区域NA的全部或部分可以是从显示装置100的前表面可见的区域，或者可以是弯曲并且从显示装置100的前表面不可见的区域。

显示面板110可以包括基板SUB以及设置在基板SUB上的多个子像素SP。此外，显示面板110可以进一步包括驱动多个子像素SP的各种类型的信号线。

根据本公开的示例性配置的显示装置100可以是液晶显示装置等，或者可以是显示面板110自身发射光(例如，不需要背光)的发光显示装置。在根据本公开的配置的显示装置100是自发光显示装置时，多个子像素SP的每者可以包括发光装置(例如，OLED)。

例如，根据本公开的配置的显示装置100可以是有机发光显示装置，其中，发光装置被实施成有机发光二极管(OLED)。作为另一示例，根据本公开的示例性配置的显示装置100可以是无机发光显示装置，其中，发光装置被实施成基于无机物的发光二极管(例如，微型LED)。作为另一个示例，根据本公开的实施例的显示装置100可以是被实施成量子点的量子点显示装置，量子点是一种其中发光装置自身发射光的半导体晶体。

多个子像素SP中的每者的结构可以根据显示装置100的类型而变化。例如，在显示装置100是其中子像素SP自身发射光的自发光显示装置时，每一子像素SP可以包括自身发射光的发光装置、一个或多个晶体管、以及一个或多个电容器。

例如，各种类型的信号线可以包括多条传输数据信号(又称为数据电压或图像信号)的数据线DL以及多条传输栅极信号(又称为扫描信号)的栅极线GL。

多条数据线DL和多条栅极线GL可以相互交叉。多条数据线DL的每者可以被设置为沿第一方向延伸。多条栅极线GL的每者可以被设置为沿第二方向延伸。

这里，第一方向可以是列方向，并且第二方向可以是行方向。替代性地，第一方向可以是行方向，并且第二方向可以是列方向。

数据驱动电路120是被配置为驱动多条数据线DL的电路，并且可以向多条数据线DL输出数据信号。栅极驱动电路130是被配置为驱动多条栅极线GL的电路，并且可以向多条栅极线GL输出栅极信号。

显示控制器140可以是被配置为控制数据驱动电路120和栅极驱动电路130的装置。显示控制器140可以控制多条数据线DL的驱动定时和多条栅极线GL的驱动定时。

显示控制器140可以向数据驱动电路120提供数据驱动控制信号DCS，以控制数据驱动电路120。显示控制器140可以向栅极驱动电路130提供栅极驱动控制信号GCS，以控制栅极驱动电路130。

显示控制器140可以接收来自主机系统150的输入图像数据，并且基于输入图像数据向数据驱动电路120供应图像数据。

数据驱动电路120可以根据显示控制器140的驱动定时控制向多条数据线DL供应数据信号。

数据驱动电路120可以接收来自显示控制器140的数字图像数据，将接收到的图像数据转换成模拟数据信号，并且将转换后的数据输出至多条数据线DL。

栅极驱动电路130可以根据显示控制器140的定时控制向多条栅极线GL供应栅极信号。栅极驱动电路130可以接收对应于导通电平电压的第一栅极电压和对应于截止电平电压的第二栅极电压连同各种栅极驱动控制信号GCS，以生成栅极信号，并且将所生成的栅极信号供应给多条栅极线GL。

例如，数据驱动电路120以卷带自动接合(TAB)方式连接至显示面板110，或者以玻璃上芯片法(COG)的方式或面板上芯片法(COP)的方式连接至显示面板110的接合焊盘，或者以膜上芯片法(COF)的方式连接至显示面板110。

栅极驱动电路130以卷带自动接合(TAB)方式连接至显示面板110，或者以玻璃上芯片法(COG)的方式或面板上芯片法(COP)的方式连接至显示面板110的接合焊盘，或者以膜上芯片法(COF)的方式连接至显示面板110。替代性地，栅极驱动电路130可以以面板中栅极(GIP)类型形成在显示面板110的非显示区域NA中。栅极驱动电路130可以被设置在基板SUB上或者连接至基板SUB。例如，当栅极驱动电路130具有面板中栅极(GIP)类型时，栅极驱动电路130可以被设置在基板SUB的非显示区域NA中。在玻璃上芯片(COG)类型或膜上芯片(COF)类型的情况下，栅极驱动电路130可以连接至基板。

此外，数据驱动电路120和栅极驱动电路130中的至少一个驱动电路可以设置在显示面板110的显示区域AA中。例如，数据驱动电路120和栅极驱动电路130中的至少一个驱动电路可以被设置为不与子像素SP重叠，或者可以被设置为与子像素SP部分地或全部重叠。

数据驱动电路120可以连接至显示面板110的一侧(例如，上侧或下侧)。依据驱动方法、面板设计方法等，数据驱动电路120可以连接至显示面板110的相反两侧(例如，上侧和下侧)，或者可以连接至显示面板110的四侧中的两个或更多侧表面。

栅极驱动电路130可以连接至显示面板110的一侧(例如，左侧或右侧)。依据驱动方法、面板设计方法等，栅极驱动电路130可以连接至显示面板110的相反两侧(例如，左侧和右侧)，或者可以连接至显示面板110的四侧中的两个或更多侧表面。

显示控制器140可以被实施成与数据驱动电路120分开的部件，或者可以与数据驱动电路120集成，从而被实施成集成电路。

显示控制器140可以是在显示技术中使用的定时控制器、包括定时控制器的能够进一步执行其他功能的控制装置、不同于定时控制器的控制装置、或者控制装置中的电路。显示控制器140可以采用各种电路或电子部件(诸如集成电路(IC)、现场可编程门阵列(FPGA)、专用集成电路(ASIC)、或处理器)来实施。

显示控制器140可以通过印刷电路板(PCB)或柔性印刷电路板(FPCB)电连接至数据驱动电路120和栅极驱动电路130。

显示控制器140可以根据一个或多个预定接口向和从数据驱动电路120发送和接收信号。这里，例如，接口可以包括低压差分信号传输(LVDS)接口、EPI接口、或串行外围接口(SPI)。

根据本公开的配置的显示装置100可以包括触摸传感器和触摸感测电路，该触摸感测电路对触摸传感器进行感测，以检测是否由触摸物体(例如，手指或笔)发生了触摸，或者检测触摸位置。

触摸感测电路可以包括触摸驱动电路160和触摸控制器170，触摸驱动电路160驱动并感测触摸传感器以生成并输出触摸感测数据，触摸控制器170可以使用触摸感测数据来检测触摸的发生或者检测触摸位置。

触摸传感器可以包括多个触摸电极。触摸传感器可以进一步包括用于对多个触摸电极和触摸驱动电路160进行电连接的多条触摸线。

触摸传感器可以以触摸面板的形式存在于显示面板110外，或者可以存在于显示面板110内。在触摸传感器以面板形式存在于显示面板110外时，触摸传感器被称为外部类型(或附件类型)。当触摸传感器是外部类型时，触摸面板和显示面板110可以是单独制造的并且在组装过程期间耦接到一起。外部触摸面板可以包括用于触摸面板的基板以及位于该基板上的用于触摸面板的多个触摸电极。

当触摸传感器存在于显示面板110内时，触摸传感器被称为嵌入类型(或者内嵌类型或内置类型)。在触摸传感器是嵌入类型时，可以在显示面板110的制造过程期间将触摸传感器与涉及显示驱动的信号线和电极一起形成在基板SUB上。

触摸驱动电路160可以向多个触摸电极中的至少一个供应触摸驱动信号，并且可以对多个触摸电极中的至少一个进行感测，以生成触摸感测数据。

触摸感测电路可以使用自电容感测法或者互电容感测法执行触摸感测。

在触摸感测电路通过自电容感测法执行触摸感测时，触摸感测电路可以基于每一触摸电极与触摸物体(例如，手指或笔等)之间的电容执行触摸感测。

根据自电容感测法，多个触摸电极中的每者可以起着驱动触摸电极或感测触摸电极的作用。触摸驱动电路160可以驱动多个触摸电极的全部或部分，并且可以感测多个触摸电极的全部或部分。

在触摸感测电路通过互电容感测法执行触摸感测时，触摸感测电路可以基于触摸电极之间的电容执行触摸感测。

根据互电容感测法，多个触摸电极被划分成驱动触摸电极和感测触摸电极。触摸驱动电路160可以对驱动触摸电极进行驱动，并且对感测触摸电极进行感测。

包含在触摸感测电路中的触摸驱动电路160和触摸控制器170可以被实施成单独装置，或者可以被实施成一个装置。此外，触摸驱动电路160和数据驱动电路120可以被实施成单独装置或者可以被实施成一个装置。

显示装置100可以进一步包括向触摸感测电路供应各种类型的电力的显示驱动电路和/或电源电路。

根据本公开的实施例的显示装置100可以是诸如智能手机或平板电脑的移动终端、各种尺寸的监视器或电视机(TV)，并且可以是能够显示信息或图像的各种类型和尺寸的显示装置。

图2是根据本公开的实施例的显示面板中的子像素的等效电路。

参考图2，设置在显示面板110的显示区域AA(参见图1)中的子像素SP的每者可以包括发光装置ED、被配置为驱动发光装置ED的驱动晶体管DRT、被配置为将数据电压Vdata传递给驱动晶体管DRT的第一节点N1的扫描晶体管SCT、以及被配置为在一帧内保持恒定电压的存储电容器Cst。

驱动晶体管DRT可以包括被施加数据电压Vdata的第一节点N1、电连接至发光装置ED的第二节点N2、和从驱动电压线DVL被施加高电位公共电压ELVDD的第三节点N3。在驱动晶体管DRT中，第一节点N1可以是栅极节点；第二节点N2可以是源极节点或漏极节点；并且第三节点N3可以是漏极节点或源极节点。

发光装置ED可以包括阳极电极AE、发光层EL和阴极电极CE。阳极电极AE可以是设置在每一子像素SP中的像素电极，并且可以电连接至每一子像素SP的驱动晶体管DRT的第二节点N2。阴极电极CE可以是公共地设置在多个子像素SP中的公共电极，并且低电位公共电压ELVSS可以被施加至阴极电极CE。

例如，阳极电极AE可以是像素电极，并且阴极电极CE可以是公共电极。相反，阳极电极AE可以是公共电极，并且阴极电极CE可以是像素电极。在下文中，为了便于描述，假定阳极电极AE是像素电极，并且阴极电极CE是公共电极。

例如，发光装置ED可以是有机发光二极管(OLED)、无机发光二极管、或者量子点发光装置。在这种情况下，当发光装置ED是有机发光二极管时，发光装置ED中的发光层EL可以包括包含有机材料的有机发光层。

扫描晶体管SCT被扫描信号SCAN导通和截止，扫描信号SCAN是通过栅极线GL施加的栅极信号。扫描晶体管SCT可以被配置为对驱动晶体管DRT的第一节点N1和数据线DL之间的电连接进行开关。

存储电容器Cst可以电连接在驱动晶体管DRT的第一节点N1和第二节点N2之间。

如图2中所示，每一像素SP可以具有包括两个晶体管DRT和SCT以及一个电容器Cst的2T(晶体管)1C(电容器)结构，并且在一些情况下，可以进一步包括一个或多个晶体管或者可以进一步包括一个或多个电容器。

存储电容器Cst可以不是可以存在于驱动晶体管DRT的第一节点N1和第二节点N2之间的寄生电容器(例如，Cgs、Cgd)，但可以是被有意地设计在驱动晶体管DRT外的外部电容器。

驱动晶体管DRT和扫描晶体管SCT的每者可以是n型晶体管或p型晶体管。

由于每一子像素SP中的电路元件(尤其是发光装置ED)易受外部湿气或氧气的影响，因而可以在显示面板110上设置包封层ENCAP，从而防止外部湿气或氧气渗透到电路元件(尤其是发光装置ED)中。包封层ENCAP可以被设置为覆盖发光装置ED。

图3是根据本公开的实施例的显示面板的显示区域的截面图。

图3是当触摸传感器以触摸面板的形式存在于显示面板110外部时显示面板110的截面图。

参考图3，基板SUB可以包括第一基板SUB1、层间绝缘层IPD、和第二基板SUB2。层间绝缘层IPD可以被置于第一基板SUB1和第二基板SUB2之间。由于基板SUB由第一基板SUB1、层间绝缘层IPD和第二基板SUB2构成，因而可以防止湿气渗透。例如，第一基板SUB1和第二基板SUB2可以是聚酰亚胺(PI)基板。第一基板SUB1可以被称为主聚酰亚胺(PI)基板，并且第二基板SUB2可以被称为辅聚酰亚胺(PI)基板。

参考图3，各种图案(ACT、SD1、GATE)、各种绝缘层(MBUF、ABUF1、ABUF2、GI、ILD1、ILD2、PAS0)和各种金属图案(TM、GM、ML1、ML2)可以被设置在基板SUB上。

参考图3，多重缓冲层MBUF可以被设置在第二基板SUB2上，并且第一有源缓冲层ABUF1可以被设置在多重缓冲层MBUF上。

第一金属层ML1和第二金属层ML2可以被设置在第一有源缓冲层ABUF1上。这里，第一金属层ML1和第二金属层ML2可以是遮蔽光的遮光层LS。

第二有源缓冲层ABUF2可以被设置在第一金属层ML1和第二金属层ML2上。驱动晶体管DRT的有源层ACT可以被设置在第二有源缓冲层ABUF2上。

栅极绝缘层GI可以被设置为覆盖有源层ACT。

驱动晶体管DRT的栅电极GATE可以被设置在栅极绝缘层GI上。在这种情况下，栅极材料层GM可以被与驱动晶体管DRT的栅电极GATE一起设置在栅极绝缘层GI上且在不同于驱动晶体管DRT的形成位置的位置处。

第一层间绝缘层ILD1可以被设置为覆盖栅电极GATE和栅极材料层GM。金属图案TM可以被设置在第一层间绝缘层ILD1上。金属图案TM可以与驱动晶体管DRT的形成位置不同地设置。第二层间绝缘层ILD2可以被设置为此时覆盖第一层间绝缘层ILD1上的金属图案TM。

两个第一源极-漏极电极材料图案SD1可以被设置在第二层间绝缘层ILD2上。这两个第一源极-漏极电极材料图案SD1中的一个是驱动晶体管DRT的源极节点，而另一个是驱动晶体管DRT的漏极节点。

这两个第一源极-漏极电极材料图案SD1可以通过第二层间绝缘层ILD2、第一层间绝缘层ILD1和栅极绝缘层GI的接触孔电连接至有源层ACT的一侧和另一侧。

有源层ACT的与栅电极GATE重叠的部分是沟道区。两个第一源极-漏极电极材料图案SD1中的一个可以连接至有源层ACT中的沟道区的一侧，并且两个第一源极-漏极电极材料图案SD1中的另一个可以连接至有源层ACT中的沟道区的另一侧。

钝化层PAS0被设置为覆盖这两个第一源极-漏极电极材料图案SD1。平面化层PLN可以被设置在钝化层PAS0上。平面化层PLN可以包括第一平面化层PLN1和第二平面化层PLN2。

第一平面化层PLN1可以被设置在钝化层PAS0上。

第二源极-漏极电极材料图案SD2可以被设置在第一平面化层PLN1上。第二源极-漏极电极材料图案SD2可以通过第一平面化层PLN1的接触孔连接至两个第一源极-漏极电极材料图案SD1中的一个(对应于图2的子像素SP中的驱动晶体管DRT的第二节点N2)。

第二平面化层PLN2可以被设置为覆盖第二源极-漏极电极材料图案SD2。发光装置ED可以被设置在第二平面化层PLN2上。

来看发光装置ED的堆叠结构，阳极电极AE可以被设置在第二平面化层PLN2上。阳极电极AE可以通过第二平面化层PLN2的接触孔电连接至第二源极-漏极电极材料图案SD2。

堤部BANK可以被设置为覆盖阳极电极AE的部分。堤部BANK的对应于子像素SP的发光区域EA的部分可以被开口。

阳极电极AE的部分可以暴露至堤部BANK的开口(敞开部分)。发射层EL可以位于堤部BANK的侧表面和堤部BANK的开口(敞开部分)上。发射层EL的全部或部分可以位于相邻堤部BANK之间。

在堤部BANK的开口中，发射层EL可以与阳极电极AE接触。阴极电极CE可以被设置在发射层EL上。

发光装置ED可以是由阳极电极AE、发光层EL和阴极电极CE形成的。发射层EL可以包括有机层。

包封层ENCAP可以被设置在上述发光装置ED上。

包封层ENCAP可以具有单层结构或者多层结构。例如，如图3中所示，包封层ENCAP可以包括第一包封层PAS1、第二包封层PCL和第三包封层PAS2。

例如，第一包封层PAS1和第三包封装层PAS2可以是无机层，并且第二包封层PCL可以是一个或多个有机层。在第一包封层PAS1、第二包封层PCL和第三包封层PAS2当中，作为有机层的第二包封层PCL最厚。第二包封层PCL可以充当平面化层。

第一包封层PAS1可以被设置在阴极电极CE上，并且可以被设置为离发光装置ED最近。第一包封层PAS1可以由能够低温沉积的无机绝缘材料形成。第一包封层PAS1可以由能够低温沉积的无机绝缘材料形成。例如，第一包封层PAS1可以是氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiON)或氧化铝(Al₂O₃)。由于第一包封层PAS1是在低温气氛中沉积的，因而第一包封层PAS1可以防止对包括易受沉积工艺期间的高温气氛影响的有机材料的发射层EL造成损伤。

第二包封层PCL可以被形成为具有比第一包封层PAS1小的面积。在这种情况下，第二包封层PCL可以被形成为使第一包封层PAS1的两端露出。第二包封层PCL起着用于释放由显示装置100的弯曲引起的每一层之间的应力的缓冲物的作用，并且还可以起着增强平面化性能的作用。例如，第二包封层PCL可以是丙烯酸树脂、环氧树脂、聚酰亚胺、聚乙烯、或者碳氧化硅(SiOC)，并且可以由有机绝缘材料形成。例如，第二包封层PCL可以是通过喷墨法形成的。

在其上形成有第二包封层PCL的基板SUB上，第三无机包封层PAS2可以被形成为覆盖第二包封层PCL和第一包封层PAS1的每者的上表面和侧表面。第三无机包封层PAS2可以将外部湿气或氧气向第一包封层PAS1和第二包封层PCL内的渗透降至最低或者阻断。例如，第三包封层PAS2由无机绝缘材料(诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiON)或氧化铝(Al₂O₃))形成。

图4是根据本公开的实施例的显示面板的外边缘的截面图。

在图4中，显示了组合第一基板SUB1和第二基板SUB2的基板SUB，并且简要示出了堤部BANK的下部部分。在图4中，第一平面化层PLN1和第二平面化层PLN2被示为一个平面化层PLN，并且第二层间绝缘层ILD2和第一层间绝缘层ILD1被示为一个层间绝缘层INS。

参考图4，第一包封层PAS1可以被设置在阴极电极CE上，并且可以被设置为离发光装置ED最近。第二包封层PCL可以被形成为具有比第一包封层PAS1小的面积。在这种情况下，第二包封层PCL可以被形成为使第一包封层PAS1的两端露出。

在其上形成有第二包封层PCL的基板SUB上，第三包封层PAS2可以被形成为覆盖第二包封层PCL和第一包封层PAS1的每者的上表面和侧表面。

第三包封层PAS2将外部湿气或氧气向第一包封层PAS1和第二包封层PCL内的渗透降至最低或者阻断。

参考图4，为了防止包封层ENCAP坍塌，一个或多个坝部DAM1和DAM2可以存在于包封层ENCAP的倾斜表面SLP的终点处或附近。一个或多个坝部DAM1和DAM2可以存在于显示区域AA和非显示区域NA之间的边界点处，或者可以存在于边界点附近。

一个或多个坝部DAM1和DAM2可以包括与堤部BANK相同的材料。

参考图4，包括有机材料的第二包封层PCL可以仅设置在最内主坝部DAM1的内侧表面上。第二包封层PCL可以不存在于所有坝部DAM1和DAM2的上部部分上。替代性地，包括有机材料的第二包封层PCL可以被设置在主坝部DAM1和辅坝部DAM2中的至少主坝部DAM1上。

第二包封层PCL可以被设置为延伸至主坝部DAM1的上部部分。替代性地，第二包封层PCL可以被设置为从主坝部DAM1的上部部分延伸至辅坝部DAM2的上部部分。

再次参考图4，触摸驱动电路160所电连接至的触摸焊盘TP可以被设置在基板SUB上且位于一个或多个坝部DAM1和DAM2的外侧。

触摸线TL可以将设置在显示区域AA中的构成触摸电极的触摸传感器金属TSM或桥接金属BRG电连接至触摸焊盘TP。

触摸线TL的一端可以电连接至触摸传感器金属TSM或桥接金属BRG，并且触摸线TL的另一端可以电连接至触摸焊盘TP。

触摸线TL的一端可以电连接至触摸传感器金属TSM或桥接金属BRG，并且触摸线TL的另一端可以电连接至触摸焊盘TP。

如图4所示，保护层PAC可以被设置为覆盖包封层ENCAP上的触摸传感器，以保护该触摸传感器。保护层PAC可以是有机绝缘层。

参考图4，保护层PAC可以包含网格类型触摸传感器金属TSM。当触摸传感器金属TSM以网格类型形成时，可以在触摸传感器金属TSM中存在多个开口区域。多个开口区域的每者可以对应于子像素SP的发光区域。

图5是示出了被置于显示面板的后表面上的接地电极的示例的视图。

根据本公开的示例性配置的显示装置100可以包括设置在显示面板110的前表面上的覆盖玻璃510和设置在显示面板110的后表面上的接地电极520。

显示装置100的用户可以轻触覆盖玻璃510以进行触摸输入，或者在一些情况下可以摩擦覆盖玻璃510。

由于以上操作的原因，覆盖玻璃510的表面可能带电，并且电场可形成于覆盖玻璃510的表面上。这可能导致包括场效应晶体管(FET)的显示装置100中的显示质量劣化。

相应地，显示装置100可以包括电连接至覆盖玻璃510的接地电极520。

接地电极520可以被设置在显示面板110的后表面上。接地电极520可以包括铜(Cu)。

接地电极520可以被置于显示面板110的后表面的至少局部区域中。

显示装置100可以包括用于将覆盖玻璃510与接地电极520进行电连接的导电材料。

该导电材料可以是通过在覆盖玻璃510的至少部分上涂覆导电溶液而获得的。在这种情况下，导电材料又被称为接地涂层(或AS涂层)。

接地涂层可以位于显示面板110的侧表面上。接地涂层可以仅位于显示装置100的一个侧表面上，但是可替换地可以位于显示装置100的两个或更多侧表面上。

图6是示意性地示出了将覆盖玻璃电连接至接地电极的接地过程的视图。

参考图6，可以通过在接地涂覆过程中将导电材料布置为从覆盖玻璃510的后表面连接至接地电极520而使覆盖玻璃510和接地电极520相互电连接。

例如，这一接地涂覆过程可以在空气中实施，但也可以在其他媒介中实施。

参考图6，覆盖玻璃510可以附接至粘合剂构件610，并且可以附接至显示面板110的前表面。粘合剂构件610可以是(例如)光学透明粘合剂。

覆盖玻璃510的面积可以大于显示面板110的面积。粘合剂构件610可以在小于显示面板110的面积的面积中被施加至显示面板110的前表面。在粘合剂构件610的端部和显示面板110的端部之间可以存在空隙。在显示面板110的端部与覆盖玻璃510的端部之间可以存在第一间隔d1的间隔。

此外，电连接覆盖玻璃510和接地电极520的导电材料可以被以例如溶液的形式设置在覆盖玻璃510的后表面上。该溶液可以具有粘滞度或粘合性。

导电材料的至少部分可以被置于覆盖玻璃510的后表面上，并且可以被置于相距显示面板110的端部第一距离d1之间的区域中。

与此同时，其余导电材料的至少部分可以被置于接地电极520的一端处或者接地电极520的后表面处。

导电材料可以连接覆盖玻璃510和接地电极520，并且可以减轻在覆盖玻璃510的表面上负电场的形成。

接地电极520可以被设置在显示面板110的后表面上。例如，接地电极520可以是通过在显示面板110的后表面上涂覆包含铜(Cu)的金属材料而形成的。

此外，在覆盖玻璃510的后表面上接地电极520与覆盖玻璃510之间可以存在第二距离d2的台阶。第二距离d2可以对应于粘合剂构件610和显示面板110的厚度。

在接地涂覆过程中，可以考虑第二距离d2来调整溶液的量。如果溶液的量是不够的，或者溶液的量过多，那么可能发生接地故障，或者溶液可能流到覆盖玻璃510的前表面并且可能发生溢流。

图7示出了覆盖玻璃被正常接地的示例。

参考图7，X区域可以是覆盖玻璃510的前表面的中央区域。Y区域可以是覆盖玻璃510的背面区域。

在覆盖玻璃510带电时，可能因电荷而在覆盖玻璃510的表面上形成负电场。

导电材料710可以将覆盖玻璃510和接地电极520电连接。导电材料710可以被置于覆盖玻璃510的后表面以及接地电极520的后表面上。在导电材料710被以溶液形式施加至接地电极520的后表面时，导电材料710的至少部分可存在于接地电极520的侧表面上。

当覆盖玻璃510和接地电极520通过导电材料710彼此电连接时，尤其可以在覆盖玻璃510的侧表面和后表面上减弱电场的强度。

参考图7，电场的强度在覆盖玻璃510的正面中央区域X中相对较强，并且电场的强度在覆盖玻璃510的背面区域Y中相对较弱。

受电场影响的多个晶体管可以被设置在显示面板110上，并且形成于覆盖玻璃510的表面上的此类电场可能对显示面板110的显示质量造成不利影响。

在显示面板110的正面方向上，在宽范围内设置被施加恒定电压的公共电极，以防止电场的影响。相应地，可以通过显示面板110的公共电极防止电场在覆盖玻璃510的正面中央区域X中的影响。

与此同时，在显示面板110的侧面区域，公共电极则难以充分发挥防止电场的影响的作用。在接地涂覆过程被正常执行时，导电材料710通过该导电材料710对覆盖玻璃510和接地电极520进行电连接，由此使覆盖玻璃510的侧表面和后表面上的电场强度最小化。

图8A是示出了覆盖玻璃的接地缺陷的视图。

参考图8A，在覆盖玻璃510的接地被不良地执行时，覆盖玻璃510未电连接至接地电极520，或者没有被稳定地连接。

例如，在接地涂覆过程差时，导电材料710包括开口区域810，并且导电材料710没有从覆盖玻璃510的后表面连接至接地电极520的侧表面和后表面。

相应地，与接地涂覆过程被正常执行的情况相比，在覆盖玻璃510的侧表面和后表面上，可能形成相对较强的负电场。

由于覆盖玻璃510生成的负电场的原因，可能在显示面板110中视觉上识别出显示质量的异常现象。这一异常现象之所以会发生是因为：流经设置在显示面板110上的晶体管的电流的量因形成于覆盖玻璃510的表面上的电场而受到改变。

例如，在显示面板110中，可能发生强烈地视觉上识别出绿光的现象(又称为“绿色调”现象)。

参考图8A，这样的缺陷可能是由接地涂覆过程中使用的导电材料710的量不够所导致的问题。

图8B是示出了因导电材料流到覆盖玻璃的前表面而产生的另一类型的缺陷的视图。

参考图8B，当在接地涂覆过程中将过多的量的导电材料710置于覆盖玻璃510的后表面上时，导电材料710可能溢流到覆盖玻璃510的前表面上。

在这种情况下，可能在覆盖玻璃510的前表面上视觉上识别出多余的导电材料820。

具体而言，一起参考图5和图8B，在显示装置中，可以在覆盖玻璃510和接地电极520之间有相对较大区域(例如，图5中的右侧区域)和相对较窄区域(例如，图5中的左侧区域)。在覆盖玻璃510的端部与显示面板110的端部之间的第一间隔d1较窄的区域中更易于发生视觉上识别出多余的导电材料820的问题。

参考图8B，为了解决视觉上识别出多余导电材料820的问题，可以考虑减少在接地涂覆过程中使用的导电材料710的量。

然而，在减少接地涂覆过程中使用的导电材料710的量时，可能发生前面提及的接地缺陷，并因而可能增加图8A中所述的“绿色调现象”的发生频率。

如上文所提及的，存在的技术问题在于：应该同时提供减少将覆盖玻璃510和接地电极520电连接的导电材料710的量的显示装置100并且免受可能出现在覆盖玻璃510的后面和/或侧面的电场的影响的显示装置100。

图9是示出了包括多层屏蔽线的显示装置的视图。

参考图9，根据本公开的实施例的显示装置100包括位于显示区域AA外的非显示区域NA中的多层屏蔽线910。

多层屏蔽线910可以是按照围绕或部分围绕显示区域AA的环形形状而设置的。该环形形状可以被设置为围绕例如显示区域AA的三个拐角(例如，图9中的显示区域AA的左、上和右拐角)。

例如，当数据线DL沿第一方向延伸并且栅极线GL沿第二方向延伸时，多层屏蔽线910可以在非显示区域NA中沿第一方向和第二方向延伸。

参考图5、图7和图9，在根据本公开的实施例的显示装置100中，导电材料710可以被置于多层屏蔽线910的侧表面上。

恒定电压可以被施加至多层屏蔽线910的一端或者相反端。

此外，引脚920可以被设置在基板SUB上。引脚920可以是焊盘。

恒定电压可以被施加至引脚920。替代性地，引脚920可以电连接至另一电路。

例如，引脚920可以包括第一引脚920a和第二引脚920b。多层屏蔽线910的一端可以电连接至第一引脚920a，并且多层屏蔽线910的另一端可以电连接至第二引脚920b。例如，引脚920可以直接连接至多层屏蔽线910，或者可以通过接触孔等被电连接。在一些情况下，多层屏蔽线910以及第一引脚920a和/或第二引脚920b可以通过跳跃结构相互连接。多层屏蔽线910和引脚920可以被置于同一层上或不同层上，或者构成多层屏蔽线910和引脚920的任何一个材料层可以被置于同一层上。

例如，具有相同电压电平的恒定电压可以被施加至第一引脚920a和第二引脚920b。在这种情况下，与施加至第一引脚920a和第二引脚920b的恒定电压具有相同电压电平的恒定电压可以被施加至多层屏蔽线910。

作为另一个示例，具有恒定电压电平的恒定电压可以被施加至第一引脚920a和第二引脚920b中的一者(例如，第一引脚920a)。另一引脚(例如，第二引脚920b)可以电连接至一电路，该电路感测通过多层屏蔽线910输入的电压值。

例如，该电路可以是能够通过利用至另一引脚的电压输入根据多层屏蔽线910的电阻大小而变化的这一点来检测在显示面板110中是否出现了裂纹的电路。

数据驱动电路120可以被实施成源极驱动器集成电路(IC)。该集成电路IC可以电连接至第一引脚920a和/或第二引脚920b。

多层屏蔽线910可以在非显示区域NA中沿第一方向和第二方向延伸。

例如，第一方向可以是多条数据线DL从显示区域AA延伸的方向。第二方向可以是多条栅极线GL从显示区域AA延伸的方向。反之，第一方向可以是多条栅极线GL从显示区域AA延伸的方向，并且第二方向可以是多条数据线DL延伸的方向。在下文中，为了便于描述，假定第一方向是多条数据线DL延伸的方向。

由于多层屏蔽线910被置于显示区域AA外的非显示区域NA中，因而可以减轻从覆盖玻璃510的侧表面(参见图5)生成的电场的影响。换言之，多层屏蔽线910可以有效地防止多个子像素SP被可能形成于覆盖玻璃510的后面和/或侧面上的电场所影响。具体而言，多层屏蔽线910被设置为围绕显示区域AA，由此有效地减轻位于显示区域AA的最外侧部分的子像素SP的显示质量发生劣化的现象。

此外，在栅极驱动电路130以面板中栅极(GIP)类型形成于基板SUB上的非显示区域NA中时，多层屏蔽线910可以位于栅极驱动电路130外侧。多层屏蔽线910可以被设置为围绕栅极驱动电路130和显示区域AA两者。

多层屏蔽线910还可以减轻栅极驱动电路130被生成于覆盖玻璃510的侧表面(参见图5)上的电场所影响的现象。具体地，由于多层屏蔽线910被设置在以面板中栅极(GIP)类型形成的栅极驱动电路130的外侧，因而还可以有效地防止设置在栅极驱动电路130上的多个晶体管被形成于覆盖玻璃510的背面和/或侧面上的电场所影响。

图10是沿9的显示装置的III-III’线截取的截面图。

参考图10，根据本公开的实施例的显示装置包括多层屏蔽线910，所述多层屏蔽线910包括设置在不同层上的图案(例如，ACT、GM、SD1、SD2、M1等)以及插置于其间的层间绝缘层(例如，GI、ILD1、ILD0、PAS0、PLN0、PLN2等)。构成一条多层屏蔽线910的图案可以被电连接。具有同一电压电平的恒定电压可以被施加至构成一条多层屏蔽线910的图案。

参考图10，层间绝缘层(例如，GI、ILD1、ILD2、PAS0、PLN1、PLN2等)可以包括接触孔1010，并且图案(例如，ACT、GM、SD1、SD2、M1等)可以通过接触孔1010电连接。

接触孔1010可以包括第一到第四接触孔1010a、1010b、1010c和1010d中的至少一者。参考图10，有源层ACT和第一源极-漏极电极材料图案SD1可以在第一接触孔1010a中相互连接。在第二接触孔1010b中，栅极材料层GM可以连接至第一源极-漏极电极材料图案SD1。第一源极-漏极电极材料图案SD1和第二源极-漏极电极材料图案SD2可以在第三接触孔1010c中相互连接。第一金属图案层M1和第二源极-漏极电极材料图案SD2可以在第四接触孔1010d中相互连接。

参考图10，根据本公开的实施例，基板SUB、基板SUB上的多重缓冲层MBUF、以及多重缓冲层MBUF上的第一有源缓冲层ABUF1和第二有源缓冲层ABUF2可以被设置在显示装置100的非显示区域NA中。

此外，上文描述的遮光层LS(参见图3)可以被进一步设置在第一有源缓冲层ABUF1和第二有源缓冲层ABUF2上，但是参考图10，遮光层LS可以不被设置在非显示区域NA的至少局部区域中。

例如，遮光层LS可以被设置在与以面板中栅极(GIP)类型形成于非显示区域NA中的栅极驱动电路130(参见图9)重叠的区域中，但是可以不设置在与多层屏蔽线910重叠的区域中。

参考图10，根据本公开的实施例，有源层ACT和栅极绝缘层GI可以被设置在非显示区域NA中的第二有源缓冲层ABUF2上。

多层屏蔽线910可以包括有源层ACT。有源层ACT可以具有位于与栅极材料层GM重叠的区域中的沟道区。有源层ACT可以包括位于沟道区的一侧的源极区和位于沟道区的另一侧的漏极区。

位于非显示区域NA中的有源层ACT的源极区或漏极区可以处于导电状态。源极区或漏极区可以连接至第一源极-漏极电极材料图案SD1。

设置在非显示区域NA中的有源层ACT可以与设置在显示区域AA中的有源层ACT设置在同一层上。例如，设置在非显示区域NA中的有源层ACT和设置在显示区域AA中的有源层ACT可以是在同一过程中形成的。

栅极材料层GM可以被设置为与有源层ACT重叠，其中，栅极绝缘层GI插置于其间。

一个或多个层间绝缘层ILD可以被设置在栅极材料层GM与第一源极-漏极电极材料图案SD1之间。例如，参考图10，第一层间绝缘层ILD1和第二层间绝缘层ILD2可以被设置在栅极材料层GM与第一源极-漏极电极材料图案SD1之间。第一层间绝缘层ILD1可以是无机绝缘层，并且第二层间绝缘层ILD2可以是起着平面化层的作用的有机绝缘层。

多层屏蔽线910可以包括栅极材料层GM。

多层屏蔽线910可以包括第一源极-漏极电极材料图案SD1。

参考图10，第一接触孔1010a可以被形成在第二层间绝缘层ILD2中。第一接触孔1010a可以露出有源层ACT的至少部分。

构成多层屏蔽线910的第一源极-漏极电极材料图案SD1可以通过第一接触孔1010a电连接至有源层ACT。

参考图10，第二接触孔1010b可以形成于第二层间绝缘层ILD2中。第二接触孔1010b可以露出栅极材料层GM的至少部分。

构成多层屏蔽线910的第一源极-漏极电极材料图案SD1可以通过第二接触孔1010b电连接至栅极材料层GM。

构成多层屏蔽线910的第一源极-漏极电极材料图案SD1可以通过第一接触孔1010a电连接至有源层ACT，并且可以通过第二接触孔1010b电连接至栅极材料层GM。

参考图3和图10，非显示区域NA的栅极材料层GM可以与显示区域AA的栅电极GATE和栅极材料层GM设置在同一层上。例如，栅极材料层GM和栅电极GATE可以是在同一过程中形成的。

参考图3和图10，非显示区域NA的第一源极-漏极电极材料图案SD1和显示区域AA的第一源极-漏极电极材料图案SD1可以设置在同一层上。例如，设置在非显示区域NA中的第一源极-漏极电极材料图案SD1和设置在显示区域AA中的第一源极-漏极电极材料图案SD1可以是在同一过程中形成的。

参考图10，钝化层PAS0被设置为覆盖第一源极-漏极电极材料图案SD1。平面化层PLN可以被设置在钝化层PAS0上。平面化层PLN可以包括第一平面化层PLN1和第二平面化层PLN2。

多层屏蔽线910可以包括第二源极-漏极电极材料图案SD2。第二源极-漏极电极材料图案SD2可以被设置在第一平面化层PLN1上。

第三接触孔1010c可以形成于第一平面化层PLN1中。第三接触孔1010c可以露出第一源极-漏极电极材料图案SD1的至少部分。

第二源极-漏极电极材料图案SD2可以通过第三接触孔1010c电连接至第一源极-漏极电极材料图案SD1。

参考图3和图10，设置在非显示区域NA中的第二源极-漏极电极材料图案SD2可以与设置在显示区域AA中的第二源极-漏极电极材料图案SD2设置在同一层上。例如，设置在非显示区域NA中的第二源极-漏极电极材料图案SD2和设置在显示区域AA中的第二源极-漏极电极材料图案SD2可以是在同一过程中形成的。

第二平面化层PLN2可以被设置为覆盖第二源极-漏极电极材料图案SD2。第一金属图案层M1和堤部BANK可以被设置在第二平面化层PLN2上。

设置在非显示区域NA中的第一金属图案层M1可以与设置在显示区域AA中的发光装置ED的阳极电极AE设置在同一层上。第一金属图案层M1可以与发光装置ED的阳极电极AE在同一过程中形成。

第四接触孔1010d可以形成于第二平面化层PLN2中。第四接触孔1010d可以露出第二源极-漏极电极材料图案SD2的至少部分。

第一金属图案层M1可以通过第四接触孔1010d电连接至第二源极-漏极电极材料图案SD2。

参考图10，堤部BANK可以设置在第一金属图案层M1上。堤部BANK可以包括开口区域，但是与图10不同，该开口区域可以不位于非显示区域NA中。

包封层可以被进一步设置在堤部BANK上。例如，第一包封层PAS1、第二包封层PCL和第三包封层PAS2可以被进一步设置在非显示区域NA中。(参考上文描述的图3)

参考图10，间隔体SPACER可以进一步位于堤部BANK上。间隔体SPACER可以沿显示面板110的边缘设置。

间隔体SPACER可以被设置在包括阵列基板(图3和图10中的基板SUB)和彩色滤光片基板的显示装置100中，其中，像素驱动电路(诸如驱动晶体管)形成于该阵列基板上，并且彩色滤光片形成于该彩色滤光片基板上。

例如，根据本公开的示例性配置的显示面板可以是通过接合阵列基板和彩色滤光片基板而形成的。用于接合上述两个基板的密封材料可以被注入在阵列基板和彩色滤光片基板之间。间隔体SPACER可以被配置为防止密封材料从显示面板110泄漏出去(例如，充当一种挡墙)。

此外，参考图3和图10，对应于公共电极的电极可以不被设置到非显示区域NA中。

例如，共同与两个或更多子像素SP连接的公共电极可以被设置在显示区域AA中，并且该公共电极可以不被设置在与多层屏蔽线910重叠的区域中。

该公共电极可以与包含在多层屏蔽线910中的图案当中的设置在最上层处的图案(例如，第一金属图案层M1)设置在同一层上，或者可以被设置为高于设置在该最上层处的图案(例如，ACT、GM、SD1、SD2等)。

该公共电极可以是发光装置ED的阴极电极。

具体地，描述如下。在显示区域AA的发光区域EA中，可以顺次设置发光装置ED的阳极电极AE、发光层EL和阴极电极CE，以发射光。阴极电极CE可以是公共地设置在两个或更多子像素SP中的公共电极。低电位公共电压ELVSS可以被施加至阴极电极CE。由于阴极电极CE被设置在显示区域AA的前表面上，因而可以有效地控制上文描述的形成于覆盖玻璃510的前表面上的电场的影响。

替代性地，阴极电极CE可以不被设置在非显示区域NA中。相应地，位于非显示区域NA中的各种晶体管和位于显示区域AA的边缘区域中的子像素SP可能受到形成于覆盖玻璃510的后表面和/或侧表面上的电场影响。

参考图10，构成多层屏蔽线910的图案(例如，ACT、GM、SD1、SD2、M1等)沿垂直方向定位，并且这些图案被电连接起来。相应地，具有同一电压电平的恒定电压可以被施加至所有这些图案，所有这些图案一起构成了多层屏蔽线910。

参考图10，恒定电压被施加至设置在不同层上的图案(例如，ACT、GM、SD1、SD2、M1等)，其中，至少一个层间绝缘层(例如，GI、ILD1、ILD2、PAS0、PLN1、PLN2等)被插置在其间。相应地，位于非显示区域NA中的晶体管和位于显示区域AA的边缘的子像素SP可以更少地受外部电场的影响。例如，各种导电图案ACT、GM、SD1、SD2、M1等可电连接在一起以形成多层屏蔽线910的部分，其可充当一种分布的分支线，该分布的分支线围绕显示装置的外边缘延伸并深入装置内部(例如，类似于形成一种围栏的树根)，从而能够保护内部部件并防止可能在显示装置的表面上由于用户重复触摸而产生的外部电场的不当影响(例如，有效地充当一种围绕和保护装置内的部件的电壕沟或隔墙)。

相应地，多层屏蔽线910可以有效地解决可能由形成于覆盖玻璃510的后表面和/或侧表面上的电场导致的显示质量缺陷。

此外，再次参考图10，在多层屏蔽线910包括第一金属图案层M1时，第一金属图案层M1可以在第二平面化层PLN2上沿显示区域方向(例如，图10中的第二方向)延伸。

例如，第一金属图案层M1的至少部分可以位于与有源层ACT、栅极材料层GM、第一源极-漏极电极材料图案SD1和第二源极-漏极电极材料图案SD2中的至少一者重叠的区域中。第一金属图案层M1的其余部分可以沿显示区域AA的方向延伸，并且可以位于不与有源层ACT、栅极材料层GM、第一源极-漏极电极材料图案SD1和第二源极-漏极电极材料图案SD2中的任何一者重叠的区域中。

相应地，能够更有效地防止显示质量因上文描述的形成于覆盖玻璃510的后面和/或侧面上的电场而劣化。

用于驱动多个子像素SP的公共电压(例如，ELVDD和ELVSS)可被施加至多层屏蔽线910。

具有预设电压电平的恒定电压可以被施加至多层屏蔽线910，以检测可能出现在显示面板110中的细小裂纹。

图11是示出了多层屏蔽线的实施例的视图。

参考图11，多层屏蔽线910还可以包括面板裂纹检测线(PCD；1110)。

恒定电压被施加至面板裂纹检测线1110的一端。当在面板中出现细小裂纹并且露出了面板裂纹检测线1110的至少部分时，面板裂纹检测线1110的电阻值被改变。

在测量面板裂纹检测线1110的另一端处的电压时，电压降的程度可以是已知的。相应地，能够通过计算面板裂纹检测线1110的电阻的变化量而有效地检测在面板中是否出现了细小裂纹。

参考图11，电连接至面板裂纹检测线1110的一端的引脚920可以施加恒定电压，并且电连接至面板裂纹检测线1110的另一端的引脚920可以电连接至用于检测电压值的电路。

在面板上产生的裂纹往往是从面板的最外侧部分出现的。相应地，面板裂纹检测线1110可以位于公共电压路由布线1120的外侧。

此外，可以包含在其间插置有至少一个绝缘层的两个或更多不同图案，面板裂纹检测线1110位于所述两个或更多不同图案中。相应地，当两个或更多图案所位于的层中的任何层中出现了裂纹时，那么整个面板裂纹检测线1110的电阻值可发生变化。相应地，能够更有效地检测出可能出现在显示面板110中的细小裂纹。

同时，恒定电压被施加至面板裂纹检测线1110。相应地，面板裂纹检测线1110还可以起着多层屏蔽线910的作用，其使从显示面板110的外侧朝向显示面板110的电场的影响降至最低。例如，多层屏蔽线910可以提供检测裂纹和还保护内部部件免受在显示面板外部上产生的电场的影响的双重功能。

参考图11，多层屏蔽线910可以包括公共电压路由布线1120。

公共电压路由布线1120可以是被施加高电位公共电压(例如，ELVDD)或低电位公共电压(例如，ELVSS)的线。恒定电压可以被施加至在相反端处电连接至公共电压路由布线1120的引脚920。

公共电压(例如，ELVDD、ELVSS等)被公共施加至设置在显示区域AA中的多个子像素SP。公共电压路由布线1120可以被设置在非显示区域NA中，并且可以是以部分或完全围绕显示区域AA的环形的形式设置的。

公共电压路由布线1120优选位于接近显示区域AA的位置上，因为公共电压路由布线1120是传输施加至子像素SP的公共电压的布线。相应地，公共电压路由布线1120可以位于面板裂纹检测线1110的内侧，并且可以位于更靠近显示区域AA的位置上。

此外，公共电压路由布线1120可以以环形形状设置在非显示区域NA中。由于公共电压路由布线1120自身的电阻的原因，可能在公共电压路由布线中出现热生成。在这种情况下，可能出现增大功耗的问题。

根据本公开的实施例的公共电压路由布线1120可以包括两个或更多不同图案，其中，至少一个绝缘层插置于其间。相应地，具有与增大公共电压路由布线1120的截面积基本相同的效果，并且可以相应地降低电阻。出于这一原因，具有降低功耗的效果。

同时，恒定电压(例如，ELVDD、ELVSS等)被施加至公共电压路由布线1120。相应地，公共电压路由布线1120还可以起着多层屏蔽线910的作用，其将从显示面板110的外侧朝显示面板110的内侧(例如，显示区域AA的方向)的电场的影响降至最低。

图12是示出了根据本公开的实施例的面板裂纹检测线的视图。

参考图12，面板裂纹检测线1110可以电连接至集成电路IC。

集成电路IC可以向面板裂纹检测线1110的一端施加恒定电压。集成电路IC可以检测施加至面板裂纹检测线1110的另一端的电压值。尽管图12示出了面板裂纹检测线1110的相反端连接至同一集成电路IC，但是面板裂纹检测线1110的相反端可以分别连接至不同集成电路IC。

集成电路IC可以根据施加至面板裂纹检测线1110的另一端的电压值计算面板裂纹检测线1110的电阻值。集成电路IC可以通过参考先前存储的查询表(LUT)并将检测到的电压与一个或多个预定电压进行比较，来检测在对应的显示面板110中是否出现了细小裂纹等。

集成电路IC可以形成在SUB上，但是可以设置在单独电路板上。

图13是用于描述根据本公开的实施例的公共电压路由布线的视图。

参考图13，公共电压路由布线1120可以以围绕显示区域AA的外侧周缘的环形形状来设置，其中，环形的公共电压路由布线1120可以完全围绕或部分围绕显示区域AA的外侧周缘(例如，布线1120可形成新月形或围绕矩形显示区域AA的三个或更多侧)。

第一引脚920a和第二引脚920b可以电连接至公共电压路由布线1120的相反端。第一引脚920a和/或第二引脚920b可以电连接至上文描述的集成电路IC(参见图12)。

具有相同电压电平的恒定电压可以被施加至第一引脚920a和第二引脚920b。恒定电压可以是例如高电位公共电压(ELVDD)或低电位公共电压(ELVSS)、或者设置在高电位公共电压(ELVDD)或低电位公共电压(ELVSS)之间的值的电压电平。

公共电压路由布线1120可以通过驱动电压线DVL电连接至子像素SP。

例如，施加至公共电压路由布线1120的高电位公共电压(ELVDD)可以通过驱动电压线DVL被施加至多个子像素SP。

下文将简要描述上文描述的本公开的实施例。

根据本公开的各方面，具有一种显示装置100，包括：基板SUB；设置在基板SUB上并且设置在显示区域AA的子像素SP中的发光装置ED；以及在围绕显示区域AA的非显示区域NA中的多层屏蔽线910，所述多层屏蔽线910设置在基板SUB上，并且将多个图案(例如，ACT、GM、SD1、SD2、M1等)彼此电连接，所述多个图案设置在不同层上且具有插置于其间的一个或多个层间绝缘层(例如，GI、ILD1、ILD2、PAS0、PLN1、PLN2等)。

根据本公开的各方面，可以有一种显示装置100，其中，具有相同电压的恒定电压被施加至多个图案(例如，ACT、GM、SD1、SD2、M1等)。

根据本公开的各方面，可以有一种显示装置100，其中，层间绝缘层包括接触孔1010，并且多个图案(例如，ACT、GM、SD1、SD2、M1等)通过接触孔电连接。

根据本公开的各方面，可以有一种显示装置100，其进一步包括：沿第一方向延伸并且向子像素SP供应数据电压Vdata的数据线；以及沿第二方向延伸并且向子像素SP供应栅极电压的栅极线GL，其中，多个图案(例如，ACT、GM、SD1、SD2、M1等)被设置为在非显示区域NA中沿所述第一方向和第二方向延伸。

根据本公开的各方面，可以有一种显示装置100，其进一步包括被配置为向栅极线GL供应栅极信号的栅极驱动电路130，其中，多层屏蔽线910被设置在栅极驱动电路130的外侧。

根据本公开的各方面，可以有一种显示装置100，其进一步包括被配置为测量施加至多层屏蔽线910的电压的电路IC。

根据本公开的各方面，可以有一种显示装置100，其中，被共同施加至两个或更多子像素SP的公共电压(例如，ELVDD、ELVSS)被施加至驱动电压线DVL，其中，该驱动电压线电连接至多层屏蔽线910。

根据本公开的各方面，可以有一种显示装置100，其进一步包括：包括显示区域AA和非显示区域NA的显示面板110；设置在显示面板110的前表面上的覆盖玻璃510；接地电极520，该接地电极520中的至少部分被置于显示面板110的后表面上；以及导电材料710，所述导电材料710设置在多层屏蔽线910的侧表面上并且被配置为将覆盖玻璃510电连接至接地电极520。

根据本公开的各方面，可以有一种显示装置100，其中，在非显示区域NA中设置：包括沟道区、位于沟道区的一侧的源极区、和位于沟道区的另一侧的漏极区的有源层ACT；电连接至有源层ACT的源极-漏极电极材料图案(例如，SD1、SD2)；以及被设置为与沟道区重叠的栅极材料层GM，其中栅极绝缘层GI插置于该栅极材料层GM与该沟道区之间，其中，多个图案包括有源层ACT、源极-漏极电极材料图案(例如，SD1、SD2)和栅极材料层GM中的至少一者或多者。

根据本公开的各方面，可以有一种显示装置100，其中，源极-漏极电极材料图案(例如，SD1、SD2)电连接至有源层ACT的源极区或漏极区。

根据本公开的各方面，可以有一种显示装置100，其中，有源层ACT、源极-漏极电极材料图案(例如，SD1、SD2)和栅极材料层GM彼此电连接。

根据本公开的各方面，可以有一种显示装置100，其中，子像素SP进一步包括被配置为驱动发光装置ED的驱动晶体管DRT，其中，驱动晶体管DRT包括：与多层屏蔽线910的有源层ACT设置在同一层上的有源层ACT；电连接至驱动晶体管DRT的有源层ACT并且与多层屏蔽线910的源极-漏极电极材料图案(例如，SD1、SD2)设置在同一层上的源极-漏极电极材料图案(例如，SD1、SD2)；以及被设置为与驱动晶体管DRT的有源层ACT重叠的栅电极GATE，其中，栅极绝缘层GI插置于该栅电极GATE与该有源层ACT之间。

根据本公开的各方面，可以有一种显示装置100，其中，多层屏蔽线910包括与发光装置ED的第一电极(例如，AE)具有相同材料的第一金属图案层M1。

根据本公开的各方面，可以有一种显示装置100，其中，第一金属图案层M1被设置为从被定位为与有源层ACT、栅极材料层GM和源极-漏极电极材料图案(例如，SD1、SD2)重叠的区域朝显示区域AA延伸。

根据本公开的各方面，可以有一种显示装置100，其中，在显示区域AA中，设置共同与两个或更多子像素SP连接的公共电极(例如，CE)，并且该公共电极设置在不与多层屏蔽线910重叠的区域中，并且被设置在位于多层屏蔽线910的最上层(例如，M1)的图案上方。

已经介绍了上文的描述，从而使本领域技术人员能够实施和使用本发明的技术构思，并且上文的描述是在特定应用及其要求的语境下提供的。对于本领域的技术人员而言，对所描述的实施例的各种修改、添加和替换将是显而易见的，并且可以将本文所定义的一般原理应用于其他实施例和应用而不脱离本发明的实质和范围。上文的描述和附图只是出于举例说明的目的提供了本发明的技术构思的示例。例如，所公开的实施例意在对本发明的技术构思的范围进行举例说明。因此，本发明的范围不局限于所示的实施例，而是符合与权利要求一致的最宽范围。应当基于所附权利要求理解本发明的保护范围，并且处于其等价方案的范围内的所有技术构思都应被理解为包含在本发明的范围内。

Claims (15)

1.一种显示设备，包括：

设置在基板上并且位于显示区域的子像素中的发光装置；以及

设置在所述基板上的多层屏蔽线，所述多层屏蔽线将多个导电图案彼此电连接，所述多个导电图案被设置在不同层上，其中，层间绝缘层被插置在所述多个导电图案中的至少一些导电图案之间，

其中，所述多层屏蔽线被设置在非显示区域中并且至少部分地围绕所述显示区域。

2.根据权利要求1所述的显示设备，其中，所述多层屏蔽线被配置为接收电压电平，并保护所述显示设备内的电气部件不受所述显示设备的表面上产生的电场的影响。

3.根据权利要求1所述的显示设备，其中，所述多个图案构成所述多层屏蔽线的至少一部分，并且被配置为接收相同的电压电平。

4.根据权利要求1所述的显示设备，其中，所述层间绝缘层包括接触孔，并且

其中，所述多个图案经由所述接触孔彼此电连接。

5.根据权利要求1所述的显示设备，还包括：

沿第一方向延伸并且被配置为向所述子像素供应数据电压的数据线；以及

沿第二方向延伸并且被配置为向所述子像素供应栅极电压的栅极线，

其中，所述多个图案被设置为在所述非显示区域中沿所述第一方向和所述第二方向延伸。

6.根据权利要求5所述的显示设备，还包括被配置为向所述栅极线供应栅极信号的栅极驱动电路，

其中，所述多层屏蔽线被设置在所述栅极驱动电路的外侧。

7.根据权利要求1所述的显示设备，还包括被配置为测量施加至所述多层屏蔽线的电压以检测所述显示设备中的裂纹的电路。

8.根据权利要求1所述的显示设备，其中，驱动电压线被配置为接收被共同施加至两个或更多子像素的公共电压，并且

其中，所述驱动电压线电连接至所述多层屏蔽线。

9.根据权利要求1所述的显示设备，还包括：

包括所述显示区域和所述非显示区域的显示面板；

设置在所述显示面板的前表面上的覆盖玻璃；

接地电极，所述接地电极包括被置于所述显示面板的后表面上的至少部分；以及

导电材料，所述导电材料被设置在所述多层屏蔽线的侧表面上并且被配置为将所述覆盖玻璃与所述接地电极电连接。

10.根据权利要求1所述的显示设备，其中，所述非显示区域包括：

有源层，所述有源层包括沟道区、位于所述沟道区的一侧的源极区、和位于所述沟道区的另一侧的漏极区；

与所述有源层电连接的源极-漏极电极材料图案；以及

被设置为与所述沟道区重叠的栅极材料层，其中，栅极绝缘层插置于所述栅极材料层与所述沟道区之间，

其中，所述多个图案包括所述有源层、所述源极-漏极电极材料图案和所述栅极材料层中的至少一者。

11.根据权利要求10所述的显示设备，其中，所述源极-漏极电极材料图案电连接至所述有源层的所述源极区或所述漏极区。

12.根据权利要求11所述的显示设备，其中，所述多个图案包括彼此电连接的所述有源层、所述源极-漏极电极材料图案和所述栅极材料层。

13.根据权利要求10所述的显示设备，其中，所述子像素还包括被配置为驱动所述发光装置的驱动晶体管，并且

其中，所述驱动晶体管包括：

与所述多层屏蔽线的有源层设置在同一层上的有源层，

源极-漏极电极材料图案，所述源极-漏极电极材料图案电连接至所述驱动晶体管的有源层并且与所述多层屏蔽线的源极-漏极电极材料图案设置在同一层上，以及

被设置为与所述驱动晶体管的有源层重叠的栅电极，其中，所述栅极绝缘层插置于所述栅电极与所述有源层之间。

14.根据权利要求10所述的显示设备，其中，所述多层屏蔽线包括第一金属图案层，所述第一金属图案层由与所述发光装置的第一电极相同的材料制成。

15.根据权利要求14所述的显示设备，其中，所述第一金属图案层从与所述有源层、所述栅极材料层和所述源极-漏极电极材料图案重叠的区域朝所述显示区域延伸。

Images