CN116127893A - 一种基于两步式搜索的增量式sigma delta ADC参数优化系统 - Google Patents
一种基于两步式搜索的增量式sigma delta ADC参数优化系统 Download PDFInfo
- Publication number
- CN116127893A CN116127893A CN202211574301.6A CN202211574301A CN116127893A CN 116127893 A CN116127893 A CN 116127893A CN 202211574301 A CN202211574301 A CN 202211574301A CN 116127893 A CN116127893 A CN 116127893A
- Authority
- CN
- China
- Prior art keywords
- values
- integrator
- sigma delta
- stage integrator
- delta adc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/06—Structured ASICs
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明请求保护一种基于两步式搜索的增量式sigma delta ADC参数优化方法,包括反馈通路、量化器、第一级、第二级积分器、第一、第二、第三前馈通路、待定系数b、待定系数c。反馈通路连接于待定系数b之前的求和节点和量化器的输出端之间,将量化器输出的输出信号进行处理得到反馈信号;第一前馈通路连接于调制器的输出端和量化器的输入端之间,第二前馈通路连接于第一级积分器的输出端和量化器的输入端之间,第三前馈通路连接于第二级积分器的输出端和量化器的输入端之间,前馈通路在量化之前对输入信号与第一级、第二级积分器的输出信号进行加权求和;待定系数b和待定系数c分别连接在第一级、第二级积分器之前,通过算法进行确定;本发明更加准确、快速。
Description
技术领域
本发明属于模拟集成电路设计技术领域,具体涉及一种基于两步式搜索的增量式sigma delta ADC参数优化算法。
背景技术
根据采样频率与输入信号带宽的比例不同,ADC大致可分为奈奎斯特ADC与sigmadelta ADC两种。其中Sigma-delta ADC通过使用过采样和噪声整形技术可以大幅提高有效位数。增量式Sigma-delta ADC在传统Sigma-delta ADC的基础上做了一定改进,它几乎继承了Sigma-delta ADC的全部优点,并采用了奈奎斯特ADC的工作模式,同时增量式Sigma-delta ADC有其独特的工作特点:(1)转换器可工作在非连续模式;(2)在每次转换开始前,模拟积分器和数字滤波器会复位;(3)降低了数字抽取滤波器设计难度。
增量式sigma delta ADC通常采用CIFF(Cascade of Intergrators,FeedForward积分器级联前馈)结构。相对于传统Sigma-delta ADC,增量式Sigma-delta ADC的输入信号在一个转换周期内不会改变,并在一次转换完成后通过Reset信号对积分器与后级滤波器进行复位,然后开始下一个转换周期。其有效位数ENOB、转换周期数M、待定系数b、c之间存在以下非线性关系:
ENOB=2log2(M)+log2(bc)-1 (3)
由于b和c的取值位于0和1之间,M>>1,因此由式(3)可以得到:b、c的乘积越大ENOB越大,M的值越大ENOB越大;但太大的b、c值会导致积分器的摆幅过大,使得ADC的功耗增大、线性度降低,太大的M值会导致单次转换需要的周期数太大,使得ADC的速度太慢;这就涉及到了参数的折中选取,事实上在设计时ENOB通常是一个确定的指标,而当ENOB确定时M的值完全由b、c的乘积决定:
由式(4)可得:当b、c的乘积越大时单次转换需要的周期数M越少,因此在进行增量式sigma delta ADC建模时需要考虑的是在固定的ENOB条件下怎样合理的选取b、c值,使得积分器的摆幅被控制在较小范围的同时得到一个较小的M值以确保ADC的转换速度不会太慢。
现有技术在确定b、c值时有两种方法:1、采用SD tools直接计算得到,这种方法主要用于传统型sigma delta ADC,所得的值对增量式sigma delta ADC并不完全适用;2、采用手动迭代的方式多次建模仿真得到满足条件的值,该方法得到的值可以满足增量式sigma delta ADC的基本工作条件,但不够精确且耗费时间。
为解决现有技术缺陷,本发明提出一种基于两步式搜索的增量式sigma deltaADC参数优化系统,专门针对增量式sigma delta ADC的b、c值确定,可以快捷、精确地解出满足条件的最优b、c值,使得ADC在满足精度、积分器摆幅等设计规格的同时工作在最快速度模式。
发明内容
本发明旨在解决以上现有技术的问题。提出了一种方法。本发明的技术方案如下:
一种基于两步式搜索的增量式sigma delta ADC参数优化系统,其包括:反馈通路、量化器、第一级积分器、第二级积分器、第一前馈通路、第二前馈通路、第三前馈通路、待定系数b及待定系数c,其中,所述反馈通路连接于待定系数b之前的求和节点和量化器的输出端之间,将量化器输出的输出信号进行处理得到反馈信号;第一前馈通路连接于调制器的输出端和量化器的输入端之间,第二前馈通路连接于第一级积分器的输出端和量化器的输入端之间,第三前馈通路连接于第二级积分器的输出端和量化器的输入端之间,前馈通路在量化之前对输入信号与第一级、第二级积分器的输出信号进行加权求和;待定系数b和待定系数c分别连接在第一级、第二级积分器之前,在传统增量式sigma delta ADC的基础上,引入两步式搜索算法,求解出满足设计要求的最优b、c值。
进一步的,所述增量式sigma delta ADC,其有效位数ENOB、转换周期数M、待定系数b、c之间存在以下非线性关系:
ENOB=2log2(M)+log2(bc)-1 (1)
在设计时ENOB是一个确定的指标,而当ENOB确定时M的值完全由b、c的乘积决定:
由式(2)可得:当b、c的乘积越大时单次转换需要的周期数M越少。
进一步的,所述在传统增量式sigma delta ADC的基础上,引入两步式搜索算法,求解出满足设计要求的最优b、c值,包括以下步骤:
首先在simulink中搭建二阶增量式sigma delta ADC的模型,将输入信号幅值、积分器采样频率、前向通路系数b、c值设置为变量;建模完成后在matlab中根据设计需求对输入信号幅值、过采样率、积分器采样频率、积分器最大摆幅指标进行幅值,并将前向通路系数b、c进行初始化并得到一个初始周期数;初始化完成后进行第一步粗略查找,从1到0.1以0.1为步长依次分别为b、c赋值,调用simulink模型计算积分器最大摆幅,每次计算后记录结果然后开始下一次计算,当b、c均≤0.1时停止查找并输出b、c的初筛值;将粗略查找得到的b、c值作为一个定点,将该点周围±0.2以内的值以0.01为步长为b、c赋值进行第二步精细查找,多次计算与比较后输出b、c的最终值,即为满足设计要求的最优解。
进一步的,所述simulink建模的过程中,选取CIFF结构的调制器模型,并设置以下参数为变量:输入信号最大幅度umax、单次转换周期数M(在增量式sigma delta ADC中M也是过采样率)、积分器采样频率1/M、待定前向通路系数b、c。
进一步的,在初始化的过程中,根据设计需求对ADC有效位数ENOB、输入信号最大幅度umax、单次转换周期数M、第一级积分器最大摆幅out1max、第二级积分器最大摆幅out2max进行赋值,并将待定前向通路系数b、c进行初始化,初始化b、c均取值为0.01,同时由式(2)计算出M的初始最小值Mmin。
进一步的,在粗略查找的过程中,从1到0.1以0.1为步长依次分别为b、c赋值,计算相应的M值,若M小于当前的最小周期数Mmin,则调用simulink模型计算积分器摆幅,若两级积分器的摆幅out1和out2均未超过设计要求的out1max和out2max,则记录该次计算的b、c值,同时将该次计算得到的周期数M记为最小周期数Mmin,然后开始下一次计算;当b、c均≤0.1时停止查找并输出最后一次记录的b、c值与Mmin值,该步骤的输出结果即可定位最优解的大致位置。
进一步的,在精细查找的过程中,将粗略查找得到的b、c值作为一个定点,将该点周围±0.2以内的值以0.01为步长依次为b、c赋值,计算相应的M值,若M小于当前的最小周期数Mmin,则调用simulink模型计算积分器摆幅,若两级积分器的摆幅out1和out2均未超过设计要求的out1max和out2max,则记录该次计算的b、c值,同时将该次计算得到的周期数M记为最小周期数Mmin,然后开始下一次计算;当b、c超过初筛值±0.2范围或超过0.01-1的取值边界时停止查找并输出最后一次记录的b、c值与Mmin值,即为满足设计要求的最优解。
本发明的优点及有益效果如下:
1、本发明基于增量式sigma delta ADC的基础理论编写了相关代码程序和simulink数学模型,利用不断调用模型仿真结果的方式多次求解并对比得出最优b、c值,设计者直接输入需求即可得到增量式sigma delta ADC的前馈通路系数最优解,相较于手动仿真进行参数迭代的传统方法更加精确、快捷,实现了一定程度的电子设计自动化。
2、本发明采用两步式搜索算法对最优参数进行查找,先进行0.1精度的粗略定位,然后在该点周围±0.2范围内进行0.01精度的精细查找,相较于穷举法省略了大部分不必要的运算,在计算最优解的同时充分考虑到了计算时长,测试结果表明30秒内即可解出最优参数,节省了大量时间。
附图说明
图1是本发明提供优选实施例本发明采用的二阶CIFF sigma delta调制器系统框图;
图2是本发明采用的算法流程图;
图3是当b=0.62、c=0.67、umax=0.6时第一级积分器的输出;
图4是当b=0.62、c=0.67、umax=0.6时第二级积分器的输出;
图5是当b=0.62、c=0.67、输入信号为-0.6~0.6时ADC的量化误差。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
本发明解决上述技术问题的技术方案是:
本申请在传统增量式sigma delta ADC的基础上,引入两步式搜索算法,通过待定系数b、c与ADC转换周期数M、有效位数ENOB之间的非线性关系ENOB=2log2(M)+log2(bc)-1,在0.01-1范围内解出满足设计要求的最优b、c值,相较于传统方法可以更加准确、快速地确定增量式sigma delta ADC速度、精度、功耗的最佳折中点。
实施例
假设设计需求为ADC有效位数ENOB≥12bit,输入信号最大摆幅umax=0.6,两级积分器的最大输出摆幅out1max、out2max绝对值均为0.5,使用本发明所提出的基于两步式搜索的增量式sigma delta ADC参数优化算法求解使ADC单次转换周期数M最小的b、c值步骤如下:
首先参照图1的系统框图在simulink中搭建二阶CIFF sigma delta调制器,设置输入信号为0.6,积分器采样频率为1/M;模型搭建完后如图2所示,对两级积分器最大摆幅out1max、out2max、输入信号最大摆幅umax、ENOB、前向通路系数b、c等变量进行初始化。
变量设置完毕后按照图2的流程直接运行算法,经过粗略搜索、精细搜索两轮搜索后最终得到最优解b=0.62,c=0.67,M=214。
为了验证所得参数是否正确,将以上参数带入到simulink模型中运行仿真,由图3、图4可得两级积分器摆幅都在±0.5以内,说明所得解可以满足积分器不溢出且充分利用了积分器的摆幅范围。
验证摆幅达标后还需要验证在该组参数下ADC是否能达到既定的ENOB≥12bit,这里采用的方法是使用图1的模型,当输入信号在-0.6~0.6之间变化时测ADC的输出数字码,将输出数字码转换成模拟值后与输入真实值进行作差,所得的结果除以最小分辨率1/2^12后即可得到在整个量程范围内量化误差的大小。
最终测得量化误差随输入信号变化曲线如图5所示,可以看出在整个量程范围内ADC的量化误差都在±0.3LSB以内,符合设计要求。
本领域技术人员应当理解,本发明所公布的两步式搜索的增量式sigma deltaADC参数优化算法,可以在不脱离本发明内容的基础上做出各种改进。
上述实施例阐明的系统、装置、模块或单元,具体可以由计算机芯片或实体实现,或者由具有某种功能的产品来实现。一种典型的实现设备为计算机。具体的,计算机例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后,技术人员可以对本发明作各种改动或修改,这些等效变化和修饰同样落入本发明权利要求所限定的范围。
Claims (7)
1.一种基于两步式搜索的增量式sigma delta ADC参数优化系统,其特征在于,包括:反馈通路、量化器、第一级积分器、第二级积分器、第一前馈通路、第二前馈通路、第三前馈通路、待定系数b及待定系数c,其中,所述反馈通路连接于待定系数b之前的求和节点和量化器的输出端之间,反馈通路用于将量化器输出的输出信号进行处理得到反馈信号进行下一次运算;第一级积分器连接在待定系数b和前馈通路2之间、第二级积分器连接在待定系数c和前馈通路3之间,积分器用于sigma delta调制器中模拟电压的加减运算;第一前馈通路连接于调制器的输出端和量化器的输入端之间,第二前馈通路连接于第一级积分器的输出端和量化器的输入端之间,第三前馈通路连接于第二级积分器的输出端和量化器的输入端之间,前馈通路的作用是在量化之前对输入信号与第一级、第二级积分器的输出信号进行加权求和;待定系数b和待定系数c分别连接在第一级、第二级积分器之前,待定系数用于确定积分器的闭环增益,在传统增量式sigma delta ADC的基础上,引入两步式搜索算法,求解出满足设计要求的最优b、c值,在电路中利用采样电容与积分电容的比例实现并应用于sigma delta调制器中,使得ADC在满足精度、积分器摆幅等设计规格的同时工作在最快速度模式。
3.根据权利要求2所述的一种基于两步式搜索的增量式sigma delta ADC参数优化系统,其特征在于,所述在传统增量式sigma delta ADC的基础上,引入两步式搜索算法,求解出满足设计要求的最优b、c值,包括以下步骤:
首先在simulink中搭建二阶增量式sigma delta ADC的模型,将输入信号幅值、积分器采样频率、前向通路系数b、c值设置为变量;建模完成后在matlab中根据设计需求对输入信号幅值、过采样率、积分器采样频率、积分器最大摆幅指标进行幅值,并将前向通路系数b、c进行初始化并得到一个初始周期数;初始化完成后进行第一步粗略查找,从1到0.1以0.1为步长依次分别为b、c赋值,调用simulink模型计算积分器最大摆幅,每次计算后记录结果然后开始下一次计算,当b、c均≤0.1时停止查找并输出b、c的初筛值;将粗略查找得到的b、c值作为一个定点,将该点周围±0.2以内的值以0.01为步长为b、c赋值进行第二步精细查找,多次计算与比较后输出b、c的最终值,即为满足设计要求的最优解。
4.根据权利要求3所述的一种基于两步式搜索的增量式sigma delta ADC参数优化系统,其特征在于,所述simulink建模的过程中,选取CIFF结构的调制器模型,并设置以下参数为变量:输入信号最大幅度umax、单次转换周期数M(在增量式sigma delta ADC中M也是过采样率)、积分器采样频率1/M、待定前向通路系数b、c。
5.根据权利要求4所述的一种基于两步式搜索的增量式sigma delta ADC参数优化系统,其特征在于,在初始化的过程中,根据设计需求对ADC有效位数ENOB、输入信号最大幅度umax、单次转换周期数M、第一级积分器最大摆幅out1max、第二级积分器最大摆幅out2max进行赋值,并将待定前向通路系数b、c进行初始化,初始化b、c均取值为0.01,同时由式(2)计算出M的初始最小值Mmin。
6.根据权利要求5所述的一种基于两步式搜索的增量式sigma delta ADC参数优化系统,其特征在于,在粗略查找的过程中,从1到0.1以0.1为步长依次分别为b、c赋值,计算相应的M值,若M小于当前的最小周期数Mmin,则调用simulink模型计算积分器摆幅,若两级积分器的摆幅out1和out2均未超过设计要求的out1max和out2max,则记录该次计算的b、c值,同时将该次计算得到的周期数M记为最小周期数Mmin,然后开始下一次计算;当b、c均≤0.1时停止查找并输出最后一次记录的b、c值与Mmin值,该步骤的输出结果即可定位最优解的大致位置。
7.根据权利要求6所述的一种基于两步式搜索的增量式sigma delta ADC参数优化系统,其特征在于,在精细查找的过程中,将粗略查找得到的b、c值作为一个定点,将该点周围±0.2以内的值以0.01为步长依次为b、c赋值,计算相应的M值,若M小于当前的最小周期数Mmin,则调用simulink模型计算积分器摆幅,若两级积分器的摆幅out1和out2均未超过设计要求的out1max和out2max,则记录该次计算的b、c值,同时将该次计算得到的周期数M记为最小周期数Mmin,然后开始下一次计算;当b、c超过初筛值±0.2范围或超过0.01-1的取值边界时停止查找并输出最后一次记录的b、c值与Mmin值,即为满足设计要求的最优解。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211574301.6A CN116127893A (zh) | 2022-12-08 | 2022-12-08 | 一种基于两步式搜索的增量式sigma delta ADC参数优化系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211574301.6A CN116127893A (zh) | 2022-12-08 | 2022-12-08 | 一种基于两步式搜索的增量式sigma delta ADC参数优化系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116127893A true CN116127893A (zh) | 2023-05-16 |
Family
ID=86309015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211574301.6A Pending CN116127893A (zh) | 2022-12-08 | 2022-12-08 | 一种基于两步式搜索的增量式sigma delta ADC参数优化系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116127893A (zh) |
-
2022
- 2022-12-08 CN CN202211574301.6A patent/CN116127893A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3182599B1 (en) | Adaptive digital quantization noise cancellation filters for mash adcs | |
US6894627B2 (en) | Increasing the SNR of successive approximation type ADCs without compromising throughput performance substantially | |
US7576671B2 (en) | Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters | |
US9041569B2 (en) | Method and apparatus for calibration of successive approximation register analog-to-digital converters | |
CN109347477B (zh) | 一种逐次逼近型模数转换器权重校准方法 | |
CN108988860B (zh) | 一种基于sar adc的校准方法及sar adc系统 | |
Keane et al. | Digital background calibration for memory effects in pipelined analog-to-digital converters | |
CN116155283A (zh) | 基于全连接神经网络的ti-adc失配误差校准方法 | |
CN116015292A (zh) | 一种基于全连接神经网络的adc校准方法 | |
CN110504966B (zh) | 一种模数转换器的校准系统及方法 | |
CN115833835A (zh) | 一种逐次逼近型模数转换器、过采样方法及装置 | |
US7532139B2 (en) | System and method for converting analog values into digital form | |
CN113315522B (zh) | 一种24位低失真Sigma-Delta模数转换器 | |
Yamamoto et al. | A delta-sigma modulator with a widely programmable center frequency and 82-dB peak SNDR | |
US5936561A (en) | Apparatus and methods for digitally compensated multi-bit sigma-delta analog-to-digital conversion | |
CN117176173A (zh) | 模数转换器及终端设备 | |
CN116127893A (zh) | 一种基于两步式搜索的增量式sigma delta ADC参数优化系统 | |
CN115940951A (zh) | 模数转换器的校准方法 | |
Sun et al. | Digital background calibration in pipelined ADCs using commutated feedback capacitor switching | |
CN114584140B (zh) | 一种级间增益误差校准方法、装置、设备及介质 | |
CN110380729B (zh) | 基于预测和局部过采样的逐次逼近模数转换器量化方法 | |
Tani et al. | Behavior-level analysis of a successive stochastic approximation analog-to-digital conversion system for multi-channel biomedical data acquisition | |
Kiss | Adaptive digital compensation of analog circuit imperfections for cascaded delta-sigma analog-to-digital converters | |
CN118523777A (zh) | 适用于sdadc调制器电容失配的整形算法 | |
US20220385296A1 (en) | Capacitance-to-digital conversion circuit, a capacitance-to-digital conversion method and an electronic chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |