CN116126116B - 时钟复位电路、方法、装置、系统级芯片和存储介质 - Google Patents

时钟复位电路、方法、装置、系统级芯片和存储介质 Download PDF

Info

Publication number
CN116126116B
CN116126116B CN202310099141.2A CN202310099141A CN116126116B CN 116126116 B CN116126116 B CN 116126116B CN 202310099141 A CN202310099141 A CN 202310099141A CN 116126116 B CN116126116 B CN 116126116B
Authority
CN
China
Prior art keywords
reset
clock
signal
circuit
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310099141.2A
Other languages
English (en)
Other versions
CN116126116A (zh
Inventor
刘菲
邓志
何颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xindong Microelectronics Technology Wuhan Co ltd
Original Assignee
Xindong Microelectronics Technology Wuhan Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xindong Microelectronics Technology Wuhan Co ltd filed Critical Xindong Microelectronics Technology Wuhan Co ltd
Priority to CN202310099141.2A priority Critical patent/CN116126116B/zh
Publication of CN116126116A publication Critical patent/CN116126116A/zh
Application granted granted Critical
Publication of CN116126116B publication Critical patent/CN116126116B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)

Abstract

本申请涉及时钟复位技术领域，提供了一种时钟复位电路、方法、装置、系统级芯片和存储介质，通过复位同步器根据输入的复位源信号跨时钟到当前时钟，将跨时钟域后的复位信号传输至时钟休眠控制器，复位同步器能够将异步复位信号同步到当前时钟域内，帮助电路过滤掉复位源信号中的毛刺，解决错误复位的问题；设计了复位源时钟休眠机制，采用时钟休眠控制器和多源时钟门控电路根据来自多个复位源同步复位电路对应的时钟门控使能信号进行时钟同步，以输出目标时钟信号，解决了复位释放时存在的数据亚稳态的问题，并降低了复位切换过程中产生的功耗，还解决了各触发器复位释放不同步的问题。

Description

时钟复位电路、方法、装置、系统级芯片和存储介质
技术领域
本申请涉及时钟复位技术领域，特别地涉及一种时钟复位电路、方法、装置、系统级芯片和存储介质。
背景技术
在专用集成电路(Application Specific Integrated Circuit，ASIC)设计中，复位和时钟占据同样重要的位置，随着片上系统(System on Chip，SoC)设计的发展，功能模块数量正飞速增长，而为了保证所有功能模块的触发器能在同一时刻复位，现有的全局复位设计已经暴露出越来越明显的问题。现有常用的全局复位设计会存在以下几种问题：第一，当复位源存在毛刺时，时钟复位电路无法起到过滤的作用，导致错误复位的现象；第二，复位信号释放时，因无法满足复位恢复时间和复位解除时间，导致复位信号释放的不确定性，使输出数据产生亚稳态的问题；第三，在片上系统中，复位的负载数量非常庞大，且负载位于片上系统中的相对位置具有差异，使得不同负载的复位偏移差异巨大，难以保证在系统中与复位相关的延迟都足够短，能满足复位信号在一个时钟内传播到所有的复位负载上，并且该复位信号依然能满足复位解除时间和复位恢复时间，即距离复位源延时短的触发器已经完成复位功能，而距离复位源延时长的触发器还未完成复位的功能，此现象会导致严重的各触发器复位释放不同步的问题，复位树能一定程度上解决该问题，但复位树需要满足与时钟树的偏移一致，具有一定难度，且复位树无法完全解决复位结束可能造成的时序问题，因为全局网络的延时较大，并且不可以直接连到寄存器的复位端，仍然需要局部走线，这对于时序要求紧张的场合，较难满足时序，复位树会占用全局时钟资源，多个复位信号会占用更多的全局时钟资源。
发明内容
为了解决或至少部分地解决上述技术问题，本申请提供了一种时钟复位电路、方法、装置、系统级芯片和存储介质，能够帮助时钟复位电路过滤掉复位源中的毛刺，能更好地兼容不同复位长度的复位源，提高电路的兼容性，多个复位源都能被检测到，满足任意复位源的作用和释放过程。
第一方面，本申请提供了一种时钟复位电路，包括：
多个复位源同步复位电路，每个所述复位源同步复位电路包括复位同步器和时钟休眠控制器；所述时钟复位电路还包括多源时钟门控电路；
所述复位同步器，用于根据输入的复位源信号跨时钟到当前时钟，生成跨时钟域后的复位信号，将所述跨时钟域后的复位信号传输至所述时钟休眠控制器；其中，所述复位源同步复位电路与所述复位源信号一一对应；
所述时钟休眠控制器，用于根据所述跨时钟域后的复位信号生成重建复位信号和时钟门控使能信号；将所述时钟门控使能信号传输至所述多源时钟门控电路；其中，所述重建复位信号用于作为后续电路的复位源信号；
所述多源时钟门控电路，用于根据来自所述多个复位源同步复位电路对应的时钟门控使能信号进行时钟同步，以输出目标时钟信号，所述目标时钟信号用于作为所述后续电路的时钟信号。
可选地，所述复位同步器包括：
第一D触发器和第二D触发器，所述第一D触发器的时钟端和所述第二D触发器的时钟端连接当前时钟信号；
所述第一D触发器的复位端和所述第二D触发器的复位端用于输入所述上电复位信号；
所述第一D触发器的输入端连接所处复位源同步复位电路对应的复位源信号；所述第一D触发器的输出端连接所述第二D触发器的输入端，第二D触发器的输出端输出所述跨时钟域后的复位信号。
可选地，所述时钟休眠控制器包括：计数器和逻辑电路；
所述计数器用于根据所述跨时钟域后的复位信号的上升沿和下降沿控制开启、关闭和计数；
所述逻辑电路，用于判断所述计数器的计数值，以根据所述判断结果控制生成所述重建复位信号和输出所述时钟门控使能信号。
可选地，在所述根据所述跨时钟域后的复位信号的上升沿和下降沿控制开启、关闭和计数方面，所述计数器具体用于：
在检测到所述跨时钟域后的复位信号时，配置所述计数器的初始计数值；
当检测到所述跨时钟域后的复位信号的下降沿时，开启所述计数器；
控制所述时钟门控使能信号下拉，控制计数值自加1；
当检测到所述计数器的计数值达到第五预设阈值时，关断所述计数器。
可选地，在所述判断所述计数器的计数值，以根据所述判断结果控制生成所述重建复位信号和输出所述时钟门控使能信号方面，所述逻辑电路具体用于：
在所述计数器开启后，判断所述计数器的计数值是否为第一预设阈值；
若是，则控制所述重建复位信号下拉；
所述计数器还用于，控制计数值自加1；
所述逻辑电路跳转至所述判断所述计数器的计数值是否为第一预设阈值的步骤。
可选地，所述逻辑电路还用于，若判断所述计数器的计数值不为第一预设阈值，则判断所述计数值是否为第二预设阈值；其中，所述第二预设阈值大于所述第一预设阈值；若是，则控制所述时钟门控使能信号上拉；
所述计数器还用于，控制计数值自加1；
所述逻辑电路跳转至所述判断所述计数器的计数值是否达到第一预设阈值的步骤。
可选地，所述逻辑电路还用于，若判断所述计数器的计数值不为第二预设阈值，则判断所述计数值是否为第三预设阈值；其中，所述第三预设阈值大于所述第二预设阈值；若是，则控制所述时钟门控使能信号下拉；
所述计数器还用于，控制计数值自加1；
所述逻辑电路跳转至所述判断所述计数器的计数值是否达到第一预设阈值的步骤。
可选地，所述逻辑电路还用于，若判断所述计数器的计数值不为第三预设阈值，则判断所述计数值是否为第四预设阈值；其中，所述第四预设阈值大于所述第三预设阈值；若是，则控制所述重建复位信号上拉；
所述计数器还用于，控制计数值自加1；
所述逻辑电路跳转至所述判断所述计数器的计数值是否达到第一预设阈值的步骤。
可选地，所述逻辑电路还用于，若判断所述计数器的计数值不为第四预设阈值，则判断所述计数值是否为第五预设阈值；其中，所述第五预设阈值大于所述第四预设阈值；若是，则控制所述时钟门控使能信号上拉；所述时钟休眠控制器还用于控制所述计数器关闭；所述逻辑电路跳转至所述当检测到所述跨时钟域后的复位信号的下降沿时，开启所述计数器的步骤；
若所述计数值不为第五预设阈值，则所述计数器还用于，控制计数值自加1；所述逻辑电路跳转至所述判断所述计数器的计数值是否达到第一预设阈值的步骤。
可选地，所述第四预设阈值和所述第一预设阈值用于控制重建复位源的复位时间；
所述第五预设阈值和所述第三预设阈值用于控制复位源跳变前后时钟休眠的时间；
所述第三预设阈值和所述第二预设阈值用于控制时钟唤醒的时间。
可选地，所述多源时钟门控电路包括：多输入与门和时钟门控电路；
所述多输入与门，用于根据所有所述复位源同步电路对应的时钟门控使能信号输出多源门控使能信号；
所述时钟门控电路，用于根据所述多源门控使能信号控制所述当前的时钟信号的休眠以及唤醒，以在所述当前的时钟信号被唤醒时，输出所述目标时钟信号。
可选地，在所述根据所述多源门控使能信号控制时钟的休眠以及唤醒，以在时钟信号被唤醒时，输出所述目标时钟信号方面，所述时钟门控电路具体用于：
当所述多源门控使能信号的使能端拉高时，输出所述目标时钟信号；
当所述多源门控使能信号的使能端拉低时，输出低电平。
第二方面，本申请提供了一种时钟复位方法，应用于系统级芯片，所述系统级芯片包括上述时钟复位电路，所述时钟复位电路包括多个复位源同步复位电路，每个所述复位源同步复位电路包括复位同步器和时钟休眠控制器；所述时钟复位电路还包括多源时钟门控电路；所述方法包括：
所述复位同步器根据输入的复位源信号跨时钟到当前时钟，生成跨时钟域后的复位信号，将所述跨时钟域后的复位信号传输至所述时钟休眠控制器；其中，所述复位源同步复位电路与所述复位源信号一一对应；
所述时钟休眠控制器根据所述跨时钟域后的复位信号生成重建复位信号和时钟门控使能信号；将所述时钟门控使能信号传输至所述多源时钟门控电路；其中，所述重建复位信号用于作为后续电路的复位源信号；
所述多源时钟门控电路根据来自所述多个复位源同步复位电路对应的时钟门控使能信号进行时钟同步，以输出目标时钟信号，所述目标时钟信号用于作为所述后续电路的时钟信号。
第三方面，本申请的实施方式还提供了一种系统级芯片，所述系统级芯片包括如第一方面所述的时钟复位电路。
第四方面，本申请的实施方式还提供了一种时钟复位装置，所述时钟复位装置包括如第一方面所述的系统级芯片。
第五方面，本申请的实施方式还提供了一种计算机可读存储介质，存储有程序指令，程序指令被计算机执行时使得计算机执行前述的时钟复位电路。
本申请的实施方式，通过复位同步器根据输入的复位源信号跨时钟到当前时钟，生成跨时钟域后的复位信号，将所述跨时钟域后的复位信号传输至时钟休眠控制器，复位同步器能够将异步复位信号同步到当前时钟域内，帮助电路过滤掉复位源信号中的毛刺，解决错误复位的问题；时钟休眠控制器根据跨时钟域后的复位信号生成重建复位信号和时钟门控使能信号；将时钟门控使能信号传输至所述多源时钟门控电路；其中，重建复位信号用于作为后续电路的复位源信号；多源时钟门控电路根据来自多个复位源同步复位电路对应的时钟门控使能信号进行时钟同步，以输出目标时钟信号，目标时钟信号用于作为后续电路的时钟信号，时钟休眠控制器和多源时钟门控电路能够在复位作用以及复位释放的前后一段时间内，使时钟进入休眠状态，复位信号稳定的时间段里，使时钟被唤醒，复位释放稳定后，时钟被唤醒，使复位源满足复位恢复时间以及复位解除时间，如此，解决了复位释放时存在的数据亚稳态的问题，并降低了复位切换过程中产生的功耗，能够保证复位源到达触发器的最长延时，满足任意复位源的作用和释放过程，解决各触发器复位释放不同步的问题。
附图说明
为了更清楚地说明本申请的实施方式，下面将对相关的附图做出简单介绍。可以理解，下面描述中的附图仅用于示意本申请的一些实施方式，本领域普通技术人员还可以根据这些附图获得本文中未提及的许多其他的技术特征和连接关系等。
图1为本申请实施方式所提供的一种时钟复位电路的结构示意图；
图2为本申请实施方式所提供的一种多复位源输入的时钟休眠控制器的流程图；
图3为本申请实施方式所提供的一种无时序违例的多复位源的时钟复位电路的时序图；
图4为本申请实施方式所提供的一种时钟复位方法的流程示意图；
图5为本申请实施方式所提供的一种时钟复位方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及所述附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置显示该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
为解决上述复位源毛刺、复位释放亚稳态以及复位功能不同步的问题，本申请提出了一种时钟复位电路，其中，异步复位信号会被同步到当前时钟域内，帮助电路过滤掉复位源中的毛刺，解决错误复位的问题；复位时间过短的复位源将会被展宽，能更好地兼容不同复位长度的复位源，提高电路的兼容性；通过加入了复位源时钟休眠机制，在复位作用以及复位释放的前后一段时间内，时钟会被强制为休眠状态；复位信号稳定的时间段里，时钟会被唤醒，即在复位信号上升沿的前后一段时间内以及复位信号下降沿的前后一段时间内，时钟处于非工作状态，复位信号处于稳定时间段，时钟恢复正常工作状态；复位释放稳定后，时钟被唤醒，复位源满足复位恢复时间以及复位解除时间，时钟上升沿采样到的是稳定的复位信号；通过进行时钟休眠控制，解决了复位释放时，存在的数据亚稳态的问题，并降低了复位切换过程中产生的功耗；并且该功能满足在复位作用和复位释放的前后一段时间内时钟保持休眠状态，该时钟休眠的时间保证了复位源到达各个触发器的不同延时，并能在同一个时钟的上升沿被复位，其中休眠时间在本设计中可配置，保证了复位源到达触发器的最长延时，使本设计适应于所使用的应用场景，时钟休眠机制更是适用于多复位源的场景；多个复位源都能被检测到，存在任意一个复位源产生跳变，本设计的时钟休眠机制都会被触发，即在产生跳变的复位源前后时间段内，时钟停止工作，满足任意复位源的作用和释放过程。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行详细说明。
如图1所示，本申请的一种实施方式提出了一种时钟复位电路，图1为本申请实施方式所提供的一种时钟复位电路的结构示意图，所述时钟复位电路包括：
多个复位源同步复位电路100，每个所述复位源同步复位电路100包括复位同步器10和时钟休眠控制器20；所述时钟复位电路还包括多源时钟门控电路30；
所述复位同步器10，用于根据输入的复位源信号(如图1中的Rn1,Rn2……Rnx)跨时钟到当前时钟，生成跨时钟域后的复位信号(Rs1,Rs2……Rsx)，将所述跨时钟域后的复位信号传输至所述时钟休眠控制器；
所述时钟休眠控制器20，用于根据所述跨时钟域后的复位信号(Rs1,Rs2……Rsx)生成重建复位信号(Ps1,Ps2……Psx)和时钟门控使能信号(Rc1,Rc2……Rcx)；将所述时钟门控使能信号(Rc1,Rc2……Rcx)传输至所述多源时钟门控电路；其中，所述重建复位信号(Ps1,Ps2……Psx)用于作为后续电路40的复位源信号；
所述多源时钟门控电路30，用于根据来自所述多个复位源同步复位电路对应的时钟门控使能信号(Rc1,Rc2……Rcx)进行时钟同步，以输出目标时钟信号Cout，所述目标时钟信号Cout用于作为所述后续电路40的时钟信号。
其中，复位源同步复位电路与复位源信号一一对应，输入的复位源信号(Rn1,Rn2……Rnx)不限制数量，可以为任意个，根据实际需求进行配置，通过复位同步器10，可以有效地过滤复位源信号中的毛刺，防止输出不被期望的复位结果，并输出跨时钟域后的复位信号(Rs1,Rs2……Rsx)。
复位源同步复位电路中的时钟休眠控制器根据跨时钟域后的复位信号(Rs1,Rs2……Rsx)生成重建复位信号(Ps1,Ps2……Psx)和时钟门控使能信号(Rc1,Rc2……Rcx)，重建复位信号(Ps1,Ps2……Psx)作为后续电路40的复位源信号，能够实现后续电路的同步复位；时钟门控使能信号(Rc1,Rc2……Rcx)能够用于多源时钟门控电路进行时钟的休眠和唤醒，多源时钟门控电路监控所有时钟门控使能信号，输出合适的多源门控使能信号，并作为时钟门控电路(如图1中的CG)的使能信号，控制时钟的休眠时间以及唤醒时间。
重建后的目标时钟信号Cout作为后续触发器的时钟输入信号，在复位作用和复位释放时刻保证每一个触发器都能在下一个时钟沿被采样到，使所有触发器在同一个时钟周期内被复位以及被释放，解决了复位紊乱的问题，并且在复位释放的前后合理的时间段内保持时钟的休眠，保证了复位恢复时间以及复位释放时间，解决了复位过程存在的亚稳态问题。该电路适应于任意数量的复位源，解决了每一个复位源的作用和释放的时序违例问题。
通过在复位作用以及复位释放的前后一段时间内，使时钟进入休眠状态，复位信号稳定的时间段里，使时钟被唤醒，复位释放稳定后，时钟被唤醒，使复位源满足复位恢复时间以及复位解除时间，如此，解决了复位释放时存在的数据亚稳态的问题，并降低了复位切换过程中产生的功耗，能够保证复位源到达触发器的最长延时，满足任意复位源的作用和释放过程，解决各触发器复位释放不同步的问题。
可选地，所述复位同步器10包括：
第一D触发器和第二D触发器，所述第一D触发器的时钟端和所述第二D触发器的时钟端连接当前时钟信号CL；
所述第一D触发器的复位端和所述第二D触发器的复位端用于输入所述上电复位信号Pn；
所述第一D触发器的输入端连接所处复位源同步复位电路对应的复位源信号Rn1；所述第一D触发器的输出端连接所述第二D触发器的输入端，第二D触发器的输出端输出所述跨时钟域后的复位信号(Rs1,Rs2……Rsx)。
其中，复位同步器由两级D触发器构成，能够使输入的复位源信号Rn1跨时钟同步到当前时钟，并且跨时钟域后的复位信号Rs1经过第二D触发器输出，能有效地过滤复位源中的毛刺，防止输出不被期望的复位结果。
可选地，所述时钟休眠控制器20包括：计数器和逻辑电路；
所述计数器用于根据所述跨时钟域后的复位信号(Rs1,Rs2……Rsx)的上升沿和下降沿控制开启、关闭和计数；
所述逻辑电路，用于判断所述计数器的计数值，以根据所述判断结果控制生成所述重建复位信号(Ps1,Ps2……Psx)和输出所述时钟门控使能信号(Rc1,Rc2……Rcx)。
其中，通过跨时钟域后的复位信号(Rs1,Rs2……Rsx)的上升沿、下降沿以及根据实际需求情况配置的时钟休眠时间控制计数器的计数开始和结束；根据配置的时钟休眠时间控制输出对应的时钟门控使能信号(Rc1,Rc2……Rcx)以及对应的重建复位信号(Ps1,Ps2……Psx)。
可选地，参见图2，在所述根据所述跨时钟域后的复位信号的上升沿和下降沿控制开启、关闭和计数方面，所述计数器具体用于：
在检测到所述跨时钟域后的复位信号时，配置所述计数器的初始计数值；
当检测到所述跨时钟域后的复位信号的下降沿时，开启所述计数器；
控制所述时钟门控使能信号下拉，控制计数值自加1；
当检测到所述计数器的计数值达到第五预设阈值时，关断所述计数器。
用户可以根据需求配置时钟休眠及唤醒的时间，从而，时钟休眠控制器20能够输出用于控制时钟休眠和唤醒，其中，控制时钟门控使能信号(Rc1,Rc2……Rcx)下拉，可以控制时钟休眠。
可选地，参见图2，在所述判断所述计数器的计数值，以根据所述判断结果控制生成所述重建复位信号和输出所述时钟门控使能信号方面，所述逻辑电路具体用于：
在所述计数器开启后，判断所述计数器的计数值是否为第一预设阈值TH1；
若是，则控制所述重建复位信号下拉；
所述计数器还用于，控制计数值自加1；
所述逻辑电路跳转至所述判断所述计数器的计数值是否为第一预设阈值的步骤。
其中，控制重建复位信号(Ps1,Ps2……Psx)下拉，可以停止复位信号释放。
可选地，所述逻辑电路还用于，若判断所述计数器的计数值不为第一预设阈值，则判断所述计数值是否为第二预设阈值TH2；其中，所述第二预设阈值TH2大于所述第一预设阈值TH1；若是，则控制所述时钟门控使能信号上拉；
所述计数器还用于，控制计数值自加1；
所述逻辑电路跳转至所述判断所述计数器的计数值是否达到第一预设阈值的步骤。
其中，控制时钟门控使能信号(Rc1,Rc2……Rcx)上拉，可以用于控制时钟唤醒。
可选地，所述逻辑电路还用于，若判断所述计数器的计数值不为第二预设阈值TH2，则判断所述计数值是否为第三预设阈值TH3；其中，所述第三预设阈值TH3大于所述第二预设阈值TH2；若是，则控制所述时钟门控使能信号(Rc1,Rc2……Rcx)下拉；
所述计数器还用于，控制计数值自加1；
所述逻辑电路跳转至所述判断所述计数器的计数值是否达到第一预设阈值的步骤。
其中，控制时钟门控使能信号(Rc1,Rc2……Rcx)下拉，可以用于控制时钟休眠，通过配置第三预设阈值TH3-第二预设阈值TH2控制时钟唤醒的时间。
可选地，所述逻辑电路还用于，若判断所述计数器的计数值不为第三预设阈值TH3，则判断所述计数值是否为第四预设阈值TH4；其中，所述第四预设阈值TH4大于所述第三预设阈值TH3；若是，则控制所述重建复位信号(Ps1,Ps2……Psx)上拉；
所述计数器还用于，控制计数值自加1；
所述逻辑电路跳转至所述判断所述计数器的计数值是否达到第一预设阈值的步骤。
其中，控制重建复位信号(Ps1,Ps2……Psx)上拉，可以控制复位信号释放，通过配置第四预设阈值TH4-第一预设阈值TH1控制重建复位源的复位时间。
可选地，所述逻辑电路还用于，若判断所述计数器的计数值不为第四预设阈值TH4，则判断所述计数值是否为第五预设阈值TH5；其中，所述第五预设阈值TH5大于所述第四预设阈值TH4；若是，则控制所述时钟门控使能信号上拉；所述时钟休眠控制器还用于控制所述计数器关闭；所述逻辑电路跳转至所述当检测到所述跨时钟域后的复位信号的下降沿时，开启所述计数器的步骤；
若所述计数值不为第五预设阈值TH5，则所述计数器还用于，控制计数值自加1；所述逻辑电路跳转至所述判断所述计数器的计数值是否达到第一预设阈值的步骤。
其中，通过配置第二预设阈值TH2以及第五预设阈值TH5-第三预设阈值TH3控制复位源跳变前后时钟休眠的时间。
如图2所示，图2为本申请提供的一种多复位源输入的时钟休眠控制器的流程图，其中，跨时钟域后的复位信号(Rs1,Rs2……Rsx)分别输入到对应的时钟休眠控制器；可根据用户的需求配置计数器的初始计数值，当电路检测到跨时钟域后的复位信号(Rs1,Rs2……Rsx)跳变时，开启休眠计数器，当检测到跨时钟域后的复位信号(Rs1,Rs2……Rsx)的下降沿时，对休眠计数器进行清零；并在检测到跨时钟域后的复位信号(Rs1,Rs2……Rsx)的上升沿时，开启休眠计数器的技术功能；用户可以根据需求配置时钟休眠及唤醒的时间，即图2中的休眠计数器的预设阈值：第一预设阈值TH1、第二预设阈值TH2……第五预设阈值TH5，其中，通过配置第四预设阈值TH4-第一预设阈值TH1控制重建复位源的复位时间；通过配置第二预设阈值TH2以及第五预设阈值TH5-第三预设阈值TH3控制复位源跳变前后时钟休眠的时间；通过配置第三预设阈值TH3-第二预设阈值TH2控制时钟唤醒的时间；当休眠计数器计数到阈值TH5时结束计数，直到检测到下一个跳变沿。
可选地，所述多源时钟门控电路包括：多输入与门和时钟门控电路；
所述多输入与门，用于根据所有所述复位源同步电路对应的时钟门控使能信号输出多源门控使能信号；
所述时钟门控电路，用于根据所述多源门控使能信号控制所述当前的时钟信号的休眠以及唤醒，以在所述当前的时钟信号被唤醒时，输出所述目标时钟信号。
多源时钟门控电路主要由多输入与门以及时钟门控电路组成，监控所有时钟门控使能信号，输出合适的多源门控使能信号，并作为时钟门控电路(如图1中的CG)的使能信号，控制时钟的休眠时间以及唤醒时间。
可选地，在所述根据所述多源门控使能信号控制时钟的休眠以及唤醒，以在时钟信号被唤醒时，输出所述目标时钟信号方面，所述时钟门控电路具体用于：
当所述多源门控使能信号的使能端拉高时，输出所述目标时钟信号；
当所述多源门控使能信号的使能端拉低时，输出低电平。
如图3所示，图3为无时序违例的多复位源的时钟复位电路的时序图，输入的复位源信号(Rn1,Rn2……Rnx)经过复位同步器同步到当前时钟CL，得到跨时钟域后的复位信号(Rs1,Rs2……Rsx)；根据同步后的复位信号的上升沿和下降沿控制时钟休眠控制器中计数器的开始和结束，输出对应的时钟门控使能信号(Rc1,Rc2……Rcx)以及重建复位信号(Ps1,Ps2……Psx)，其中，muxn兼顾了两个重建复位信号的跳变，使得最终输出的目标时钟信号Cout，在Ps1以及Ps2上升沿和下降沿的前后一段时间都会保持休眠的状态，而在复位信号都稳定的时间段内保持唤醒状态。
本申请的时钟复位电路，通过复位同步器根据输入的复位源信号跨时钟到当前时钟，生成跨时钟域后的复位信号，将所述跨时钟域后的复位信号传输至时钟休眠控制器，复位同步器能够将异步复位信号同步到当前时钟域内，帮助电路过滤掉复位源信号中的毛刺，解决错误复位的问题；时钟休眠控制器根据跨时钟域后的复位信号生成重建复位信号和时钟门控使能信号；将时钟门控使能信号传输至所述多源时钟门控电路；其中，重建复位信号用于作为后续电路的复位源信号；多源时钟门控电路根据来自多个复位源同步复位电路对应的时钟门控使能信号进行时钟同步，以输出目标时钟信号，目标时钟信号用于作为后续电路的时钟信号，时钟休眠控制器和多源时钟门控电路能够在复位作用以及复位释放的前后一段时间内，使时钟进入休眠状态，复位信号稳定的时间段里，使时钟被唤醒，复位释放稳定后，时钟被唤醒，使复位源满足复位恢复时间以及复位解除时间，如此，解决了复位释放时存在的数据亚稳态的问题，并降低了复位切换过程中产生的功耗，能够保证复位源到达触发器的最长延时，满足任意复位源的作用和释放过程，解决各触发器复位释放不同步的问题。
如图4所示，本申请的一种实施方式提出了一种时钟复位方法，图4为本申请实施方式所提供的一种时钟复位方法的步骤流程图，时钟复位方法应用于系统级芯片，所述系统级芯片包所述时钟复位电路，该方法包括：
101、复位同步器根据输入的复位源信号跨时钟到当前时钟，生成跨时钟域后的复位信号，将所述跨时钟域后的复位信号传输至所述时钟休眠控制器；其中，所述复位源同步复位电路与所述复位源信号一一对应；
102、时钟休眠控制器根据所述跨时钟域后的复位信号生成重建复位信号和时钟门控使能信号；将所述时钟门控使能信号传输至所述多源时钟门控电路；其中，所述重建复位信号作为后续电路的复位源信号；
103、多源时钟门控电路根据来自所述多个复位源同步复位电路对应的时钟门控使能信号进行时钟同步，以输出目标时钟信号，所述目标时钟信号作为所述后续电路的时钟信号。
其中，复位源同步复位电路与复位源信号一一对应，输入的复位源信号(Rn1,Rn2……Rnx)不限制数量，可以为任意个，根据实际需求进行配置，通过复位同步器10，可以有效地过滤复位源信号中的毛刺，防止输出不被期望的复位结果，并输出跨时钟域后的复位信号(Rs1,Rs2……Rsx)。
复位源同步复位电路中的时钟休眠控制器根据跨时钟域后的复位信号(Rs1,Rs2……Rsx)生成重建复位信号(Ps1,Ps2……Psx)和时钟门控使能信号(Rc1,Rc2……Rcx)，重建复位信号(Ps1,Ps2……Psx)作为后续电路40的复位源信号，能够实现后续电路的同步复位；时钟门控使能信号(Rc1,Rc2……Rcx)能够多源时钟门控电路进行时钟的休眠和唤醒，多源时钟门控电路监控所有时钟门控使能信号，输出合适的多源门控使能信号，并作为时钟门控电路的使能信号，控制时钟的休眠时间以及唤醒时间。
重建后的目标时钟信号Cout作为后续触发器的时钟输入信号，在复位作用和复位释放时刻保证每一个触发器都能在下一个时钟沿被采样到，使所有触发器在同一个时钟周期内被复位以及被释放，解决了复位紊乱的问题，并且在复位释放的前后合理的时间段内保持时钟的休眠，保证了复位恢复时间以及复位释放时间，解决了复位过程存在的亚稳态问题。该电路适应于任意数量的复位源，解决了每一个复位源的作用和释放的时序违例问题。
通过在复位作用以及复位释放的前后一段时间内，使时钟进入休眠状态，复位信号稳定的时间段里，使时钟被唤醒，复位释放稳定后，时钟被唤醒，使复位源满足复位恢复时间以及复位解除时间，如此，解决了复位释放时存在的数据亚稳态的问题，并降低了复位切换过程中产生的功耗，能够保证复位源到达触发器的最长延时，满足任意复位源的作用和释放过程，解决各触发器复位释放不同步的问题。
可选地，复位同步器包括第一D触发器和第二D触发器，第一D触发器的时钟端和所述第二D触发器的时钟端连接当前时钟信号CL；所述第一D触发器的复位端和所述第二D触发器的复位端用于输入所述上电复位信号Pn；所述第一D触发器的输入端连接所处复位源同步复位电路对应的复位源信号Rn1；所述第一D触发器的输出端连接所述第二D触发器的输入端，第二D触发器的输出端输出所述跨时钟域后的复位信号(Rs1,Rs2……Rsx)。
其中，复位同步器由两级D触发器构成，能够使输入的复位源信号Rn1跨时钟同步到当前时钟，并且跨时钟域后的复位信号Rs1经过第二D触发器输出，能有效地过滤复位源中的毛刺，防止输出不被期望的复位结果。
可选地，所述时钟休眠控制器包括：计数器和逻辑电路；所述时钟休眠控制器根据所述跨时钟域后的复位信号生成重建复位信号和时钟门控使能信号，包括：
通过计数器根据所述跨时钟域后的复位信号(Rs1,Rs2……Rsx)的上升沿和下降沿控制开启、关闭和计数；
通过逻辑电路，判断所述计数器的计数值，以根据所述判断结果控制生成所述重建复位信号(Ps1,Ps2……Psx)和输出所述时钟门控使能信号(Rc1,Rc2……Rcx)。
其中，通过跨时钟域后的复位信号(Rs1,Rs2……Rsx)的上升沿、下降沿以及根据实际需求情况配置的时钟休眠时间控制计数器的计数开始和结束；根据配置的时钟休眠时间控制输出对应的时钟门控使能信号(Rc1,Rc2……Rcx)以及对应的重建复位信号(Ps1,Ps2……Psx)。
可选地，参见图2，所述根据所述跨时钟域后的复位信号的上升沿和下降沿控制开启、关闭和计数，包括：
在检测到所述跨时钟域后的复位信号时，配置所述计数器的初始计数值；
当检测到所述跨时钟域后的复位信号的下降沿时，开启所述计数器；
控制所述时钟门控使能信号下拉，控制计数器的计数值自加1；
当检测到所述计数器的计数值达到第五预设阈值时，关断所述计数器。
用户可以根据需求配置时钟休眠及唤醒的时间，从而，时钟休眠控制器能够输出用于控制时钟休眠和唤醒，其中，控制时钟门控使能信号(Rc1,Rc2……Rcx)下拉，可以控制时钟休眠。
可选地，参见图2，所述判断所述计数器的计数值，以根据所述判断结果控制生成所述重建复位信号和输出所述时钟门控使能信号，包括：
在所述计数器开启后，判断所述计数器的计数值是否为第一预设阈值TH1；
若是，则控制所述重建复位信号下拉；
控制所述计数器的计数值自加1；
所述逻辑电路跳转至所述判断所述计数器的计数值是否为第一预设阈值的步骤。
其中，控制重建复位信号(Ps1,Ps2……Psx)下拉，可以停止复位信号释放。
可选地，所述方法还包括：
若判断所述计数器的计数值不为第一预设阈值，则判断所述计数值是否为第二预设阈值TH2；其中，所述第二预设阈值TH2大于所述第一预设阈值TH1；若是，则控制所述时钟门控使能信号上拉；
控制所述计数器的计数值自加1；
所述逻辑电路跳转至所述判断所述计数器的计数值是否达到第一预设阈值的步骤。
其中，控制时钟门控使能信号(Rc1,Rc2……Rcx)上拉，可以用于控制时钟唤醒。
可选地，所述方法还包括：
若判断所述计数器的计数值不为第二预设阈值TH2，则判断所述计数值是否为第三预设阈值TH3；其中，所述第三预设阈值TH3大于所述第二预设阈值TH2；若是，则控制所述时钟门控使能信号(Rc1,Rc2……Rcx)下拉；
控制所述计数器的计数值自加1；
所述逻辑电路跳转至所述判断所述计数器的计数值是否达到第一预设阈值的步骤。
其中，控制时钟门控使能信号(Rc1,Rc2……Rcx)下拉，可以用于控制时钟休眠，通过配置第三预设阈值TH3-第二预设阈值TH2控制时钟唤醒的时间。
可选地，所述方法还包括：
若判断所述计数器的计数值不为第三预设阈值TH3，则判断所述计数值是否为第四预设阈值TH4；其中，所述第四预设阈值TH4大于所述第三预设阈值TH3；若是，则控制所述重建复位信号(Ps1,Ps2……Psx)上拉；
控制所述计数器的计数值自加1；
所述逻辑电路跳转至所述判断所述计数器的计数值是否达到第一预设阈值的步骤。
其中，控制重建复位信号(Ps1,Ps2……Psx)上拉，可以控制复位信号释放，通过配置第四预设阈值TH4-第一预设阈值TH1控制重建复位源的复位时间。
可选地，所述方法还包括：
若判断所述计数器的计数值不为第四预设阈值TH4，则判断所述计数值是否为第五预设阈值TH5；其中，所述第五预设阈值TH5大于所述第四预设阈值TH4；若是，则控制所述时钟门控使能信号上拉；所述时钟休眠控制器还用于控制所述计数器关闭；所述逻辑电路跳转至所述当检测到所述跨时钟域后的复位信号的下降沿时，开启所述计数器的步骤；
若所述计数值不为第五预设阈值TH5，则所述计数器还用于，控制所述计数器的计数值自加1；所述逻辑电路跳转至所述判断所述计数器的计数值是否达到第一预设阈值的步骤。
其中，通过配置第二预设阈值TH2以及第五预设阈值TH5-第三预设阈值TH3控制复位源跳变前后时钟休眠的时间。
如图2所示，图2为本申请提供的一种多复位源输入的时钟休眠控制器的流程图，其中，跨时钟域后的复位信号(Rs1,Rs2……Rsx)分别输入到对应的时钟休眠控制器；可根据用户的需求配置计数器的初始计数值，当电路检测到跨时钟域后的复位信号(Rs1,Rs2……Rsx)跳变时，开启休眠计数器，当检测到跨时钟域后的复位信号(Rs1,Rs2……Rsx)的下降沿时，对休眠计数器进行清零；并在检测到跨时钟域后的复位信号(Rs1,Rs2……Rsx)的上升沿时，开启休眠计数器的计数功能；用户可以根据需求配置时钟休眠及唤醒的时间，即图2中的休眠计数器的预设阈值：第一预设阈值TH1、第二预设阈值TH2……第五预设阈值TH5，其中，通过配置第四预设阈值TH4-第一预设阈值TH1控制重建复位源的复位时间；通过配置第二预设阈值TH2以及第五预设阈值TH5-第三预设阈值TH3控制复位源跳变前后时钟休眠的时间；通过配置第三预设阈值TH3-第二预设阈值TH2控制时钟唤醒的时间；当休眠计数器计数到阈值TH5时结束计数，直到检测到下一个跳变沿。
可选地，所述多源时钟门控电路包括：多输入与门和时钟门控电路；所述多源时钟门控电路根据来自所述多个复位源同步复位电路对应的时钟门控使能信号进行时钟同步，以输出目标时钟信号，包括：
通过所述多输入与门根据所有所述复位源同步电路对应的时钟门控使能信号输出多源门控使能信号；
通过所述时钟门控电路根据所述多源门控使能信号控制所述当前的时钟信号的休眠以及唤醒，以在所述当前的时钟信号被唤醒时，输出所述目标时钟信号Cout。
多源时钟门控电路主要由多输入与门以及时钟门控电路组成，监控所有时钟门控使能信号，输出合适的多源门控使能信号，并作为时钟门控电路的使能信号，控制时钟的休眠时间以及唤醒时间。
可选地，在所述根据所述多源门控使能信号控制时钟的休眠以及唤醒，以在时钟信号被唤醒时，输出所述目标时钟信号方面，所述时钟门控电路具体用于：
当所述多源门控使能信号的使能端拉高时，输出所述目标时钟信号；
当所述多源门控使能信号的使能端拉低时，输出低电平。
如图3所示，图3为无时序违例的多复位源的时钟复位电路的时序图，输入的复位源信号(Rn1,Rn2……Rnx)经过复位同步器同步到当前时钟CL，得到跨时钟域后的复位信号(Rs1,Rs2……Rsx)；根据同步后的复位信号的上升沿和下降沿控制时钟休眠控制器中计数器的开始和结束，输出对应的重建复位信号(Ps1,Ps2……Psx)以及时钟门控使能信号(Rc1,Rc2……Rcx)，其中，多源时钟门控电路兼顾了两个重建复位信号的跳变，使得最终输出的目标时钟信号Cout在Ps1以及Ps2上升沿和下降沿的前后一段时间都会保持休眠的状态，而在复位信号都稳定的时间段内保持唤醒状态。
本申请的时钟复位方法，应用于时钟复位电路，通过复位同步器根据输入的复位源信号跨时钟到当前时钟，生成跨时钟域后的复位信号，将所述跨时钟域后的复位信号传输至时钟休眠控制器，复位同步器能够将异步复位信号同步到当前时钟域内，帮助电路过滤掉复位源信号中的毛刺，解决错误复位的问题；时钟休眠控制器根据跨时钟域后的复位信号生成重建复位信号和时钟门控使能信号；将时钟门控使能信号传输至所述多源时钟门控电路；其中，重建复位信号用于作为后续电路的复位源信号；多源时钟门控电路根据来自多个复位源同步复位电路对应的时钟门控使能信号进行时钟同步，以输出目标时钟信号，目标时钟信号用于作为后续电路的时钟信号，时钟休眠控制器和多源时钟门控电路能够在复位作用以及复位释放的前后一段时间内，使时钟进入休眠状态，复位信号稳定的时间段里，使时钟被唤醒，复位释放稳定后，时钟被唤醒，使复位源满足复位恢复时间以及复位解除时间，如此，解决了复位释放时存在的数据亚稳态的问题，并降低了复位切换过程中产生的功耗，能够保证复位源到达触发器的最长延时，满足任意复位源的作用和释放过程，解决各触发器复位释放不同步的问题。
如图5所示，图5为本申请实施方式所提供的一种时钟复位方法的流程示意图，本申请的一种实施方式提出了一种时钟复位方法，应用于系统级芯片，所述系统级芯片包所述时钟复位电路，所述方法包括如下步骤：
201、复位同步器根据输入的复位源信号跨时钟到当前时钟，生成跨时钟域后的复位信号，将所述跨时钟域后的复位信号传输至所述时钟休眠控制器；
其中，所述复位源同步复位电路与所述复位源信号一一对应。
202、所述复位同步器中的计数器根据所述跨时钟域后的复位信号的上升沿和下降沿控制开启、关闭和计数；
203、所述复位同步器中的逻辑电路判断所述计数器的计数值，以根据所述判断结果控制生成所述重建复位信号和输出所述时钟门控使能信号；将所述时钟门控使能信号传输至所述多源时钟门控电路；
其中，重建复位信号用于作为后续电路的复位源信号。
204、多源时钟门控电路中的多输入与门根据所有所述复位源同步电路对应的时钟门控使能信号输出多源门控使能信号；
205、多源时钟门控电路中的时钟门控电路CG根据所述多源门控使能信号控制所述当前的时钟信号的休眠以及唤醒，以在所述当前的时钟信号被唤醒时，输出所述目标时钟信号，所述目标时钟信号用于作为所述后续电路的时钟信号。
本申请的时钟复位方法，通过复位同步器中的计数器根据所述跨时钟域后的复位信号的上升沿和下降沿控制开启、关闭和计数；复位同步器中的逻辑电路判断所述计数器的计数值，以根据所述判断结果控制生成所述重建复位信号和输出所述时钟门控使能信号；多源时钟门控电路中的多输入与门根据所有所述复位源同步电路对应的时钟门控使能信号输出多源门控使能信号；多源时钟门控电路中的时钟门控电路CG根据所述多源门控使能信号控制所述当前的时钟信号的休眠以及唤醒，以在所述当前的时钟信号被唤醒时，输出所述目标时钟信号，所述目标时钟信号用于作为所述后续电路的时钟信号，通过在复位作用以及复位释放的前后一段时间内，使时钟进入休眠状态，复位信号稳定的时间段里，使时钟被唤醒，复位释放稳定后，时钟被唤醒，使复位源满足复位恢复时间以及复位解除时间，如此，解决了复位释放时存在的数据亚稳态的问题，并降低了复位切换过程中产生的功耗，能够保证复位源到达触发器的最长延时，满足任意复位源的作用和释放过程，解决各触发器复位释放不同步的问题。
如图2所示，图2为本申请实施方式所提供的一种多复位源输入的时钟休眠控制器的流程图，以一个复位源同步复位电路为例，所述根据所述跨时钟域后的复位信号生成重建复位信号和时钟门控使能信号，包括如下步骤：
301、输入跨时钟域后的复位信号Rs1；
302、配置计数器的初始值；
303、检测到跨时钟域后的复位信号Rs1跳变后，开启计数器1；
304、控制时钟门控使能信号1下拉；
305、计数器1的计数值自加1；
306、逻辑电路判断计数器1的计数值1是否等于第一预设阈值TH1；
307、若是，则控制重建复位信号1下拉；
308、计数器1的计数值自加1；跳转至步骤306；
309、若否，则逻辑电路判断计数器1的计数值1是否等于第二预设阈值TH2；
310、若是，则控制时钟门控使能信号1上拉；
311、计数器1的计数值自加1；跳转至步骤306；
312、若否，则逻辑电路判断计数器1的计数值1是否等于第三预设阈值TH3；
313、若是，则控制时钟门控使能信号1下拉；
314、计数器1的计数值自加1；跳转至步骤306；
315、若否，则逻辑电路判断计数器1的计数值1是否等于第四预设阈值TH4；
316、若是，则控制重建复位信号1上拉；
317、计数器1的计数值自加1；跳转至步骤306；
318、若否，则逻辑电路判断计数器1的计数值1是否等于第五预设阈值TH5；
319、若是，则控制时钟门控使能信号1上拉；
320、关断计数器1；跳转至步骤303；
321、若否，则计数器1的计数值自加1；跳转至步骤306。
其中，跨时钟域后的复位信号(Rs1,Rs2……Rsx)分别输入到对应的时钟休眠控制器；可根据用户的需求配置计数器的初始计数值，当电路检测到跨时钟域后的复位信号(Rs1,Rs2……Rsx)跳变时，开启休眠计数器，当检测到跨时钟域后的复位信号(Rs1,Rs2……Rsx)的下降沿时，对休眠计数器进行清零；并在检测到跨时钟域后的复位信号(Rs1,Rs2……Rsx)的上升沿时，开启休眠计数器的计数功能；用户可以根据需求配置时钟休眠及唤醒的时间，即图2中的休眠计数器的预设阈值：第一预设阈值TH1、第二预设阈值TH2……第五预设阈值TH5，其中，通过配置第四预设阈值TH4-第一预设阈值TH1控制重建复位源的复位时间；通过配置第二预设阈值TH2以及第五预设阈值TH5-第三预设阈值TH3控制复位源跳变前后时钟休眠的时间；通过配置第三预设阈值TH3-第二预设阈值TH2控制时钟唤醒的时间；当休眠计数器计数到阈值TH5时结束计数，直到检测到下一个跳变沿，通过上述方法步骤，可以实现准确控制时钟休眠和唤醒，从而实现任意复位源的作用和释放过程，解决各触发器复位释放不同步的问题。
本申请的实施方式还提供了一种系统级芯片，包括图1所示的时钟复位电路。
本申请的实施方式还提供了一种时钟复位装置，系统级芯片，该系统级芯片包括图1所示的时钟复位电路。
本申请的实施方式还提供了一种计算机可读存储介质，存储有程序指令，程序指令被计算机执行时使得计算机执行前述时钟复位方法。
本申请实施例还提供一种计算机程序产品，其中，所述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质，所述计算机程序可操作来使计算机执行如本申请实施例中记载的任何一种时钟复位方法所描述的部分或全部步骤。该计算机程序产品可以为一个软件安装包。
尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
本领域技术人员应明白，本申请的实施例可提供为方法、装置(设备)、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。计算机程序存储/分布在合适的介质中，与其它硬件一起提供或作为硬件的一部分，也可以采用其他分布形式，如通过Internet或其它有线或无线电信系统。
本申请是参照本申请实施例的方法、装置(设备)和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程人车轨迹分析设备的处理器以产生一个机器，使得通过计算机或其他可编程人车轨迹分析设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程人车轨迹分析设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程人车轨迹分析设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管结合具体特征及其实施例对本申请进行了描述，显而易见的，在不脱离本申请的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本申请的示例性说明，且视为已覆盖本申请范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (13)

1.一种时钟复位电路，其特征在于，包括：
多个复位源同步复位电路，每个所述复位源同步复位电路包括复位同步器和时钟休眠控制器；所述时钟复位电路还包括多源时钟门控电路；
所述复位同步器，用于根据输入的复位源信号跨时钟到当前时钟，生成跨时钟域后的复位信号，将所述跨时钟域后的复位信号传输至所述时钟休眠控制器；其中，所述复位源同步复位电路与所述复位源信号一一对应；
所述时钟休眠控制器包括计数器和逻辑电路；
所述计数器用于根据所述跨时钟域后的复位信号的上升沿和下降沿控制开启、关闭和计数；
所述逻辑电路，用于判断所述计数器的计数值，以根据判断结果控制生成重建复位信号和时钟门控使能信号，以及将所述时钟门控使能信号传输至所述多源时钟门控电路；其中，所述重建复位信号用于作为后续电路的复位源信号；
所述多源时钟门控电路包括：多输入与门和时钟门控电路；
所述多输入与门，用于根据所有所述复位源同步复位电路对应的时钟门控使能信号输出多源门控使能信号；
所述时钟门控电路，用于根据所述多源门控使能信号控制当前时钟信号的休眠以及唤醒，以在当前时钟信号被唤醒时，输出目标时钟信号；所述目标时钟信号用于作为所述后续电路的时钟信号。
2.根据权利要求1所述的时钟复位电路，其特征在于，所述复位同步器包括：
第一D触发器和第二D触发器，所述第一D触发器的时钟端和所述第二D触发器的时钟端连接当前时钟信号；
所述第一D触发器的复位端和所述第二D触发器的复位端用于输入上电复位信号；
所述第一D触发器的输入端连接所处复位源同步复位电路对应的复位源信号；所述第一D触发器的输出端连接所述第二D触发器的输入端，第二D触发器的输出端输出所述跨时钟域后的复位信号。
3.根据权利要求1所述的时钟复位电路，其特征在于，在所述根据所述跨时钟域后的复位信号的上升沿和下降沿控制开启、关闭和计数方面，所述计数器用于：
在检测到所述跨时钟域后的复位信号时，配置所述计数器的初始计数值；
当检测到所述跨时钟域后的复位信号的下降沿时，开启所述计数器；
控制所述时钟门控使能信号下拉，控制计数值自加1；
当检测到所述计数器的计数值达到第五预设阈值时，关断所述计数器。
4.根据权利要求3所述的时钟复位电路，其特征在于，在所述判断所述计数器的计数值，以根据所述判断结果控制生成所述重建复位信号和输出所述时钟门控使能信号方面，所述逻辑电路用于：
在所述计数器开启后，判断所述计数器的计数值是否为第一预设阈值；
若是，则控制所述重建复位信号下拉；所述逻辑电路跳转至所述判断所述计数器的计数值是否为第一预设阈值的步骤；
此时，所述计数器还用于，控制计数值自加1。
5.根据权利要求4所述的时钟复位电路，其特征在于，所述逻辑电路还用于，若判断所述计数器的计数值不为第一预设阈值，则判断所述计数值是否为第二预设阈值；其中，所述第二预设阈值大于所述第一预设阈值；若是，则控制所述时钟门控使能信号上拉；
此时，所述计数器还用于，控制计数值自加1；
所述逻辑电路跳转至所述判断所述计数器的计数值是否达到第一预设阈值的步骤。
6.根据权利要求5所述的时钟复位电路，其特征在于，所述逻辑电路还用于，若判断所述计数器的计数值不为第二预设阈值，则判断所述计数值是否为第三预设阈值；其中，所述第三预设阈值大于所述第二预设阈值；若是，则控制所述时钟门控使能信号下拉；
此时，所述计数器还用于，控制计数值自加1；
所述逻辑电路跳转至所述判断所述计数器的计数值是否达到第一预设阈值的步骤。
7.根据权利要求6所述的时钟复位电路，其特征在于，所述逻辑电路还用于，若判断所述计数器的计数值不为第三预设阈值，则判断所述计数值是否为第四预设阈值；其中，所述第四预设阈值大于所述第三预设阈值；若是，则控制所述重建复位信号上拉；
此时，所述计数器还用于，控制计数值自加1；
所述逻辑电路跳转至所述判断所述计数器的计数值是否达到第一预设阈值的步骤。
8.根据权利要求7所述的时钟复位电路，其特征在于，所述逻辑电路还用于，若判断所述计数器的计数值不为第四预设阈值，则判断所述计数值是否为第五预设阈值；其中，所述第五预设阈值大于所述第四预设阈值；若是，则控制所述时钟门控使能信号上拉；所述时钟休眠控制器还用于控制所述计数器关闭；所述逻辑电路跳转至所述当检测到所述跨时钟域后的复位信号的下降沿时，开启所述计数器的步骤；
若所述计数值不为第五预设阈值，则所述计数器还用于，控制计数值自加1；所述逻辑电路跳转至所述判断所述计数器的计数值是否达到第一预设阈值的步骤。
9.根据权利要求8所述的时钟复位电路，其特征在于，所述第四预设阈值和所述第一预设阈值用于控制重建复位源的复位时间；
所述第五预设阈值和所述第三预设阈值用于控制复位源跳变前后时钟休眠的时间；
所述第三预设阈值和所述第二预设阈值用于控制时钟唤醒的时间。
10.根据权利要求1所述的时钟复位电路，其特征在于，在所述根据所述多源门控使能信号控制时钟的休眠以及唤醒，以在时钟信号被唤醒时，输出所述目标时钟信号方面，所述时钟门控电路用于：
当所述多源门控使能信号的使能端拉高时，输出所述目标时钟信号；
当所述多源门控使能信号的使能端拉低时，输出低电平。
11.一种时钟复位方法，其特征在于，应用于系统级芯片，所述系统级芯片包括如权利要求1至10中任一项所述的时钟复位电路，所述时钟复位电路包括多个复位源同步复位电路，每个所述复位源同步复位电路包括复位同步器和时钟休眠控制器；所述时钟复位电路还包括多源时钟门控电路；所述方法包括：
所述复位同步器根据输入的复位源信号跨时钟到当前时钟，生成跨时钟域后的复位信号，将所述跨时钟域后的复位信号传输至所述时钟休眠控制器；其中，所述复位源同步复位电路与所述复位源信号一一对应；
所述时钟休眠控制器根据所述跨时钟域后的复位信号生成重建复位信号和时钟门控使能信号；将所述时钟门控使能信号传输至所述多源时钟门控电路；其中，所述重建复位信号用于作为后续电路的复位源信号；
所述多源时钟门控电路根据来自所述多个复位源同步复位电路对应的时钟门控使能信号进行时钟同步，以输出目标时钟信号，所述目标时钟信号用于作为所述后续电路的时钟信号。
12.一种系统级芯片，其特征在于，所述系统级芯片包括如权利要求1至10中任一项所述的时钟复位电路。
13.一种时钟复位装置，其特征在于，所述时钟复位装置包括如权利要求12所述的系统级芯片。
CN202310099141.2A 2023-02-03 2023-02-03 时钟复位电路、方法、装置、系统级芯片和存储介质 Active CN116126116B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310099141.2A CN116126116B (zh) 2023-02-03 2023-02-03 时钟复位电路、方法、装置、系统级芯片和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310099141.2A CN116126116B (zh) 2023-02-03 2023-02-03 时钟复位电路、方法、装置、系统级芯片和存储介质

Publications (2)

Publication Number Publication Date
CN116126116A CN116126116A (zh) 2023-05-16
CN116126116B true CN116126116B (zh) 2023-12-01

Family

ID=86297140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310099141.2A Active CN116126116B (zh) 2023-02-03 2023-02-03 时钟复位电路、方法、装置、系统级芯片和存储介质

Country Status (1)

Country Link
CN (1) CN116126116B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6260152B1 (en) * 1998-07-30 2001-07-10 Siemens Information And Communication Networks, Inc. Method and apparatus for synchronizing data transfers in a logic circuit having plural clock domains
CN101021739A (zh) * 2007-03-28 2007-08-22 威盛电子股份有限公司 复位系统及复位方法
CN106502357A (zh) * 2016-10-27 2017-03-15 珠海格力电器股份有限公司 一种复位电路及电子设备
JP2019028651A (ja) * 2017-07-28 2019-02-21 キヤノン株式会社 同期リセット回路とその制御方法
CN109799870A (zh) * 2018-12-29 2019-05-24 深圳云天励飞技术有限公司 一种时钟控制电路及控制方法
CN110308763A (zh) * 2019-06-28 2019-10-08 西安紫光国芯半导体有限公司 一种多时钟电路及基于该电路产生目标时钟的方法
US10999050B1 (en) * 2020-05-04 2021-05-04 Stmicroelectronics International N.V. Methods and apparatus for data synchronization in systems having multiple clock and reset domains
CN114546083A (zh) * 2020-11-26 2022-05-27 中移物联网有限公司 一种复位同步器电路及其时钟门控方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1615106A1 (en) * 2004-07-05 2006-01-11 STMicroelectronics Limited Reset in a system-on-chip circuit
US9494969B2 (en) * 2014-08-12 2016-11-15 Freescale Semiconductor, Inc. Reset circuitry for integrated circuit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6260152B1 (en) * 1998-07-30 2001-07-10 Siemens Information And Communication Networks, Inc. Method and apparatus for synchronizing data transfers in a logic circuit having plural clock domains
CN101021739A (zh) * 2007-03-28 2007-08-22 威盛电子股份有限公司 复位系统及复位方法
CN106502357A (zh) * 2016-10-27 2017-03-15 珠海格力电器股份有限公司 一种复位电路及电子设备
JP2019028651A (ja) * 2017-07-28 2019-02-21 キヤノン株式会社 同期リセット回路とその制御方法
CN109799870A (zh) * 2018-12-29 2019-05-24 深圳云天励飞技术有限公司 一种时钟控制电路及控制方法
CN110308763A (zh) * 2019-06-28 2019-10-08 西安紫光国芯半导体有限公司 一种多时钟电路及基于该电路产生目标时钟的方法
US10999050B1 (en) * 2020-05-04 2021-05-04 Stmicroelectronics International N.V. Methods and apparatus for data synchronization in systems having multiple clock and reset domains
CN114546083A (zh) * 2020-11-26 2022-05-27 中移物联网有限公司 一种复位同步器电路及其时钟门控方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
《基于eSTT-MRAM的SoC芯片设计与验证》;卢楷文;《中国优秀硕士学位论文全文数据库 信息技术辑》(第01期);全文 *
《基于SoC的可复用IP软核设计方法的研究》;赵尔宁;《中国优秀硕博士学位论文全文数据库（硕士） 信息技术辑》(第04期);全文 *
《面向多核DSP的低功耗时钟复位系统设计》;杨清发;《中国优秀硕士学位论文全文数据库 信息技术辑》(第03期);全文 *

Also Published As

Publication number Publication date
CN116126116A (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
US20160363955A1 (en) Clock gating with an asynchronous wrapper cell
CN100538652C (zh) 在具有多个时间域的系统中对事件进行时间排序的设备和方法
US6587913B2 (en) Interleaved memory device for burst type access in synchronous read mode with the two semi-arrays independently readable in random access asynchronous mode
US6204695B1 (en) Clock-gating circuit for reducing power consumption
WO2015014162A1 (zh) 一种soc芯片的mcu唤醒装置和方法
TW200408923A (en) Method and apparatus for reducing clock frequency during low workload periods
US20040246810A1 (en) Apparatus and method for reducing power consumption by a data synchronizer
CN106802709B (zh) 低功耗电路及其控制方法
US8659563B2 (en) Electronic device with a page turning function during a sleep mode of the electronic device
CN103631360A (zh) 一种支持睡眠模式的芯片及方法
EP3125430A2 (en) Double sampling state retention flip-flop
US20100169695A1 (en) Autonomous multi-device event synchronization and sequencing technique eliminating master and slave assignments
US20150295560A1 (en) Reset scheme for scan chains with asynchronous reset signals
CN106227293A (zh) 一种系统时钟
CN116126116B (zh) 时钟复位电路、方法、装置、系统级芯片和存储介质
TWI249661B (en) Synchronizer apparatus for synchronizing data from one clock domain to another clock domain
CN111522593B (zh) 具有高适应性的芯片休眠唤醒控制系统及控制方法
CN103176504B (zh) 一种多时钟切换电路
CN108121842A (zh) 多处理器系统芯片的低功耗工作方式的验证方法和装置
CN104160354A (zh) 时基外围装置
CN203151515U (zh) 智能多时钟源时间同步装置
US9171596B2 (en) Short asynchronous glitch
US10763829B2 (en) Counter circuitry and method
CN110912539A (zh) 时钟发生器和产生时钟信号的方法
US5944835A (en) Method and programmable device for generating variable width pulses

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant