CN116112741A - 数据处理方法、装置、非易失性存储介质和计算机设备 - Google Patents

数据处理方法、装置、非易失性存储介质和计算机设备 Download PDF

Info

Publication number
CN116112741A
CN116112741A CN202310108492.5A CN202310108492A CN116112741A CN 116112741 A CN116112741 A CN 116112741A CN 202310108492 A CN202310108492 A CN 202310108492A CN 116112741 A CN116112741 A CN 116112741A
Authority
CN
China
Prior art keywords
video stream
video
signal characteristic
stream
characteristic parameters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310108492.5A
Other languages
English (en)
Inventor
雷伟林
卢长军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Leyard Optoelectronic Co Ltd
Original Assignee
Leyard Optoelectronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Leyard Optoelectronic Co Ltd filed Critical Leyard Optoelectronic Co Ltd
Priority to CN202310108492.5A priority Critical patent/CN116112741A/zh
Publication of CN116112741A publication Critical patent/CN116112741A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/004—Diagnosis, testing or measuring for television systems or their details for digital television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/44016—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving splicing one content stream with another content stream, e.g. for substituting a video clip

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

本发明公开了一种数据处理方法、装置、非易失性存储介质和计算机设备。其中，该方法包括：对原始视频流进行检测，得到原始视频流的信号特征参数，其中，原始视频流用于传输视频的视频数据；将信号特征参数写入原始视频流，得到目标视频流；传输目标视频流至显示驱动可编程逻辑阵列，其中，显示驱动可编程逻辑阵列根据从目标视频流中读出的信号特征参数和视频数据驱动显示设备显示视频。本发明解决了由于现有技术中进行视频显示时存在时间延迟造成的用户体验感不佳的技术问题。

Description

数据处理方法、装置、非易失性存储介质和计算机设备
技术领域
本发明涉及图像及视频显示领域，具体而言，涉及一种数据处理方法、装置、非易失性存储介质和计算机设备。
背景技术
随着LED显示屏的应用场景的增多，LED显示屏为了满足显示具有不同特征的视频源，需要实现根据显示的视频流的信号特征调整显示视频流的显示方式。
现有技术中，LED显示系统通常包括通讯控制MCU、视频控制FPGA和显示驱动FPGA，图1示出了现有技术中视频流显示时数据传输的示意图，如图1所示，用户可以通过上位机软件经网口发送命令至通讯控制MCU，通讯控制MCU解析命令并重新打包编码发送至视频控制FPGA，视频控制FPGA根据命令对视频流进行检测，并把检测结果反馈至通讯控制MCU，通讯控制MCU将检测结果重新打包为通讯命令流，然后通过通讯命令流发送给显示驱动FPGA，显示驱动FPGA可以根据检测结果实现视频显示。由于MCU本身的处理速率相对于FPGA要慢得多，因此，当视频流的信号特征发生变化时，视频控制FPGA检测到结果不同，反馈给MCU，再由MCU发送给显示驱动FPGA，而整个系统得反应时间会明显慢，用户的体验感不佳。
针对上述的问题，目前尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种数据处理方法、装置、非易失性存储介质和计算机设备，以至少解决由于现有技术中进行视频显示时存在时间延迟造成的用户体验感不佳的技术问题。
根据本发明实施例的一个方面，提供了一种数据处理方法，包括：对原始视频流进行检测，得到原始视频流的信号特征参数，其中，原始视频流用于传输视频的视频数据；将信号特征参数写入原始视频流，得到目标视频流；传输目标视频流至显示驱动可编程逻辑阵列，其中，显示驱动可编程逻辑阵列根据从目标视频流中读出的信号特征参数和视频数据驱动显示设备显示视频。
可选地，将信号特征参数写入原始视频流，得到目标视频流，包括：确定原始视频流中的非视频数据位置，其中，非视频数据位置为原始视频流中除视频数据占据的位置以外的位置；将信号特征参数写入非视频数据位置，得到目标视频流。
可选地，确定原始视频流中的非视频数据位置，包括：确定原始视频流的场同步信号的信号脉冲同步头为非视频数据位置；或者，确定原始视频流的行同步信号的信号脉冲同步头为非视频数据位置。
可选地，将信号特征参数写入原始视频流，得到目标视频流，包括：根据信号特征参数，生成参数码流包，其中，参数码流包包括码流包头、码流包尾和信号特征参数码流，信号特征参数码流为二进制比特流；将参数码流包写入原始视频流，得到目标视频流。
可选地，信号特征参数，包括以下至少之一：帧率，分辨率，图像动态范围类型，视频维度。
根据本发明实施例的另一方面，还提供了一种数据处理方法，包括：接收视频控制可编程逻辑阵列发出的目标视频流，其中，目标视频流为视频控制可编程逻辑阵列将原始视频流的信号特征参数写入原始视频流中得到的，原始视频流用于传输视频的视频数据；从目标视频流中读出信号特征参数和视频数据；根据信号特征参数和视频数据驱动显示设备显示视频。
可选地，从目标视频流中读出信号特征参数，包括：对目标视频流中的非视频数据位置进行采样，得到信号特征参数，其中，非视频数据位置为原始视频流中除视频数据占据的位置以外的位置，视频控制可编程逻辑阵列将信号特征参数写入原始视频流的非视频数据位置以得到目标视频流。
根据本发明实施例的另一方面，还提供了一种数据处理装置，包括：检测模块，用于对原始视频流进行检测，得到原始视频流的信号特征参数，其中，原始视频流用于传输视频的视频数据；编码模块，用于将信号特征参数写入原始视频流，得到目标视频流；传输模块，用于传输目标视频流至显示驱动可编程逻辑阵列，其中，显示驱动可编程逻辑阵列根据从目标视频流中读出的信号特征参数和视频数据驱动显示设备显示视频。
根据本发明实施例的另一方面，还提供了一种数据处理装置，包括：接收模块，用于接收视频控制可编程逻辑阵列发出的目标视频流，其中，目标视频流为视频控制可编程逻辑阵列将原始视频流的信号特征参数写入原始视频流中得到的，原始视频流用于传输视频的视频数据；解码模块，用于从目标视频流中读出信号特征参数和视频数据；驱动模块，用于根据信号特征参数和视频数据驱动显示设备显示视频。
根据本发明实施例的又一方面，还提供了一种非易失性存储介质，非易失性存储介质包括存储的程序，其中，在程序运行时控制非易失性存储介质所在设备执行上述中任意一项数据处理方法。
根据本发明实施例的再一方面，还提供了一种计算机设备，计算机设备包括处理器，处理器用于运行程序，其中，程序运行时执行上述中任意一项数据处理方法。
在本发明实施例中，采用视频控制可编程逻辑阵列直接将检测视频流得到的信号特征参数发送至显示驱动可编程逻辑阵列的方式，通过对原始视频流进行检测，得到原始视频流的信号特征参数；将信号特征参数写入原始视频流，得到目标视频流；传输目标视频流至显示驱动可编程逻辑阵列，显示驱动可编程逻辑阵列根据从目标视频流中读出的信号特征参数和视频数据驱动显示设备显示视频，达到了将检测视频流得到的信号特征参数写入视频流发送至显示驱动可编程逻辑阵列的目的，从而实现了减少视频显示时的时间延迟的技术效果，进而解决了由于现有技术中进行视频显示时存在时间延迟造成的用户体验感不佳的技术问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了现有技术中视频流显示时数据传输的示意图；
图2示出了一种用于实现数据处理方法的计算机终端的硬件结构框图；
图3是根据本发明实施例提供的数据处理方法一的流程示意图；
图4是根据本发明实施例提供的数据处理方法二的流程示意图；
图5是根据本发明可选实施例提供的视频流显示时数据传输的示意图；
图6是根据本发明可选实施例提供的发送视频流信号的示意图；
图7是根据本发明实施例提供的数据处理装置一的结构框图；
图8是根据本发明实施例提供的数据处理装置二的结构框图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
首先，对本申请实施例进行描述的过程中出现的部分名词或者术语适用于如下解释：
微控制单元(Microcontroller Unit，简称MCU)又称单片微型计算机，是一种芯片级的计算机。
可编程逻辑阵列(Field Programmable Gate Array，简称FPGA)是一种半定制电路，能够有效的解决原有的器件门电路数较少的问题。
根据本发明实施例，提供了一种数据处理的方法实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
本申请实施例一所提供的方法实施例可以在移动终端、计算机终端或者类似的运算装置中执行。图2示出了一种用于实现数据处理方法的计算机终端的硬件结构框图。如图2所示，计算机终端10可以包括一个或多个(图中采用102a、102b，……，102n来示出)处理器(处理器可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)、用于存储数据的存储器104。除此以外，还可以包括：显示器、输入/输出接口(I/O接口)、通用串行总线(USB)端口(可以作为BUS总线的端口中的一个端口被包括)、网络接口、电源和/或相机。本领域普通技术人员可以理解，图2所示的结构仅为示意，其并不对上述电子装置的结构造成限定。例如，计算机终端10还可包括比图2中所示更多或者更少的组件，或者具有与图2所示不同的配置。
应当注意到的是上述一个或多个处理器和/或其他数据处理电路在本文中通常可以被称为“数据处理电路”。该数据处理电路可以全部或部分的体现为软件、硬件、固件或其他任意组合。此外，数据处理电路可为单个独立的处理模块，或全部或部分的结合到计算机终端10中的其他元件中的任意一个内。如本申请实施例中所涉及到的，该数据处理电路作为一种处理器控制(例如与接口连接的可变电阻终端路径的选择)。
存储器104可用于存储应用软件的软件程序以及模块，如本发明实施例中的数据处理方法对应的程序指令/数据存储装置，处理器通过运行存储在存储器104内的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现上述的应用程序的数据处理方法。存储器104可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器104可进一步包括相对于处理器远程设置的存储器，这些远程存储器可以通过网络连接至计算机终端10。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
显示器可以例如触摸屏式的液晶显示器(LCD)，该液晶显示器可使得用户能够与计算机终端10的用户界面进行交互。
数据处理方法一的执行主体为视频控制可编程逻辑阵列，也即视频控制FPGA，图3是根据本发明实施例提供的数据处理方法一的流程示意图，如图3所示，该方法包括如下步骤：
步骤S302，对原始视频流进行检测，得到原始视频流的信号特征参数，其中，原始视频流用于传输视频的视频数据。
本步骤中，视频控制FPGA可以对原始视频流进行检测。因为LED显示屏的应用场景较为广泛，输入LED显示屏的视频流可能具有各种各样的特征，在LED显示屏对输入的视频流进行显示时，LED显示屏需要检测视频源的信号特征参数，并根据视频源的特征调整显示参数。
步骤S304，将信号特征参数写入原始视频流，得到目标视频流。
本步骤中，视频控制FPGA可以将信号特征参数写入原始视频流，得到目标视频流，因此信号特征参数可以和原始视频流一起传输至显示驱动FPGA。
步骤S306，传输目标视频流至显示驱动可编程逻辑阵列，其中，显示驱动可编程逻辑阵列根据从目标视频流中读出的信号特征参数和视频数据驱动显示设备显示视频。
本步骤中，视频控制FPGA可以将写入了信号特征参数的目标视频流传输至显示驱动FPGA，显示驱动FPGA可以读出信号特征参数，并根据信号特征参数确定显示参数，以显示目标视频流表示的视频。
通过上述步骤，可以达到将检测视频流得到的信号特征参数写入视频流发送至显示驱动可编程逻辑阵列的目的，从而实现了减少视频显示时的时间延迟的技术效果，进而解决了由于现有技术中进行视频显示时存在时间延迟造成的用户体验感不佳的技术问题。
作为一种可选的实施例，将信号特征参数写入原始视频流，得到目标视频流，可以通过以下步骤实现：确定原始视频流中的非视频数据位置，其中，非视频数据位置为原始视频流中除视频数据占据的位置以外的位置；将信号特征参数写入非视频数据位置，得到目标视频流。
可选地，在视频流中通常包括多种信号，并且在信号传输的一个周期内并非所有时间都在传送有效视频数据，有一小部分时间无需传输有效视频数据，因此可以利用这段无需传输有效视频数据的无效时间传输检测信息。原始视频流中也可以包括无效时间，即非视频数据位置，并不传输视频数据，可以用于传输信号特征参数。
作为一种可选的实施例，确定原始视频流中的非视频数据位置，可以通过以下步骤实现：确定原始视频流的场同步信号的信号脉冲同步头为非视频数据位置；或者，确定原始视频流的行同步信号的信号脉冲同步头为非视频数据位置。
可选地，在原始视频流中可以包括多种信号，例如场同步信号、行同步信号和数据使能消隐信号等，这些信号传输过程中均包括无需传输有效视频数据的时间，这些无效时间都可以用来传输信号特征参数。本可选实时例提供两种传输信号特征参数的位置，分别为场同步信号的信号脉冲同步头和行同步信号的信号脉冲同步头，也就是在场信号或行信号高脉冲同步头期间传输信号特征参数。
作为一种可选的实施例，将信号特征参数写入原始视频流，得到目标视频流，可以通过以下步骤实现：根据信号特征参数，生成参数码流包，其中，参数码流包包括码流包头、码流包尾和信号特征参数码流，信号特征参数码流为二进制比特流；将参数码流包写入原始视频流，得到目标视频流。
可选地，可以将信号特征参数以固定形式传输至显示驱动FPGA，以便于显示驱动FPGA读取，并提高传输的可靠性。可以根据信号特征参数，生成符合固定格式的参数码流包，参数码流包的格式固定，可以包括码流包头、码流包尾和信号特征参数码流。将生成的参数码流包写入原始视频流可以得到目标视频流，并随着目标视频流发送至显示驱动FPGA。
作为一种可选的实施例，信号特征参数，可以包括以下至少之一：帧率，分辨率，图像动态范围类型，视频维度。信号特征参数表征了原始视频流的特征，可以是原始视频流的帧率、分辨率、图像动态范围类型或视频维度，也可以是这几种特征的组合。
数据处理方法二的执行主体为显示驱动可编程逻辑阵列，也即显示驱动FPGA，图4是根据本发明实施例提供的数据处理方法二的流程示意图，如图4所示，该方法包括如下步骤：
步骤S402，接收视频控制可编程逻辑阵列发出的目标视频流，其中，目标视频流为视频控制可编程逻辑阵列将原始视频流的信号特征参数写入原始视频流中得到的，原始视频流用于传输视频的视频数据。
本步骤中，显示驱动FPGA可以接收视频控制FPGA传输的目标视频流，目标视频流中包括了原始视频流的信号特征参数，原始视频流用于传输LED显示屏即将显示的视频的视频数据。
步骤S404，从目标视频流中读出信号特征参数和视频数据。
步骤S406，根据信号特征参数和视频数据驱动显示设备显示视频。
本步骤中，显示驱动FPGA可以从目标视频流中读出信号特征参数和即将显示的视频的视频数据，并根据信号特征参数确定LED显示屏显示视频的参数，并以确定好的显示参数显示视频。
通过上述步骤，可以达到将检测视频流得到的信号特征参数写入视频流发送至显示驱动可编程逻辑阵列的目的，从而实现了减少视频显示时的时间延迟的技术效果，进而解决了由于现有技术中进行视频显示时存在时间延迟造成的用户体验感不佳的技术问题。
作为一种可选的实施例，从目标视频流中读出信号特征参数，可以通过以下步骤实现：对目标视频流中的非视频数据位置进行采样，得到信号特征参数，其中，非视频数据位置为原始视频流中除视频数据占据的位置以外的位置，视频控制可编程逻辑阵列将信号特征参数写入原始视频流的非视频数据位置以得到目标视频流。
可选地，目标视频流中非视频数据位置即为传输信号特征参数的位置，所以显示驱动FPGA可以对非视频数据位置进行采样，得到信号特征参数。信号特征参数可以以参数码流包的形式传输，显示驱动FPGA在读取到固定格式时，即可识别其为参数码流包，并且读出参数码流包中包括的信号特征参数。
作为一种具体的实施例，图5是根据本发明可选实施例提供的视频流显示时数据传输的示意图，如图5所示，视频流输入视频控制FPGA后，视频控制FPGA检测视频流信号特征，得到检测结果，即信号特征参数。该检测结果直接通过视频流通道传输给显示驱动FPGA，整个流程不经过通讯控制MCU，不需要通讯控制MCU将该检测结果编码后通过通讯流通道传输给显示驱动FPGA。但本发明仍旧保留有通讯控制MCU接收用户命令的过程，可以实现根据用户命令进行视频流传输和检测，只是在视频控制FPGA接收到输入的视频流后，可以检测视频流的信号特征，并且直接将信号特征和视频流一起发送是显示驱动FPGA，而无需通过通讯控制MCU中转。
图6是根据本发明可选实施例提供的发送视频流信号的示意图，如图6所示，对于视频流而言，通常包括场同步信号，行同步信号，数据使能消隐信号等。在一场的时间内，大部分时间都是传送有效视频流，但是仍然有一小部无需传送有效视频数据，可以利用该无效时间插空传输检测信息，检测信息即信号特征参数。比如60hz帧率的视频，一场周期时间为16.66ms，其中包括传送有效视频流的时间，也包括一小部无需传送有效视频数据的无效时间。如图6所示，对于高脉冲期间的场同步信号，此时无需传送有效视频流，则可以利用场信号高脉冲同步头期间，传送检测信息。为了提高传输的可靠性，可以采用码流包形式传送，该码流包包括码流包头，码流包尾。比如16进制形式下可以将BDXXXX54作为一个码流包，其中BD为固定值包头，54为固定值包尾，而XXXX为传送的有效检测信息。当检测信息为视频流信号检测的帧率时，若显示设备支持的帧率包括60hz/50hz/24hz/48hz等，可以采用二进制两个bit位表示，如00表示60hz帧率，01表示50hz帧率，10表示24hz帧率，11表示48hz帧率等，若要支持更多的帧率，则可以通过扩展到3-4位的bit位传送。有n个bit位，可以传送2n种帧率信息。另外，支持SDR/HDR信号检测传输可以采用1-2位的bit表示，如0表示支持SDR信号检测传输，1表示支持HDR信号检测传输等。以此方法，可以扩展传送更多的视频流信号特征信息。显示驱动FPGA通过检测场信号的高脉冲同步头(低脉冲同步头也可)读出检测信息。当高脉冲场同步头出现时，显示驱动FPGA持续地采样检测输入的视频流数据，当检测到BDxxxx54的包结构码流时，通过解析有效数据信息，从而收到视频流信号特征信息，从而决定对应的显示驱动方式和处理参数，以快速反应达到最佳的显示状态效果。本发明简化了视频控制FPGA向通讯控制MCU反馈结果和通讯控制MCU将检测结果打包编码发送的时间，因为FPGA的处理时间比MCU快速得多，从而大幅度提高了系统的响应时间。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的数据处理方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。
根据本发明实施例，还提供了一种用于实施上述数据处理方法一的数据处理装置一，图7是根据本发明实施例提供的数据处理装置一的结构框图，如图7所示，该数据处理装置一包括：检测模块72，编码模块74和传输模块76，下面对该装置进行说明。
检测模块72，用于对原始视频流进行检测，得到原始视频流的信号特征参数，其中，原始视频流用于传输视频的视频数据。
编码模块74，与检测模块72连接，用于将信号特征参数写入原始视频流，得到目标视频流。
传输模块76，与编码模块74连接，用于传输目标视频流至显示驱动可编程逻辑阵列，其中，显示驱动可编程逻辑阵列根据从目标视频流中读出的信号特征参数和视频数据驱动显示设备显示视频。
此处需要说明的是，上述检测模块72，编码模块74和传输模块76对应于实施例中的步骤S302至步骤S306，多个模块与对应的步骤所实现的实例和应用场景相同，但不限于上述实施例所公开的内容。需要说明的是，上述模块作为装置的一部分可以运行在实施例提供的计算机终端10中。
根据本发明实施例，还提供了一种用于实施上述数据处理方法二的数据处理装置二，图8是根据本发明实施例提供的数据处理装置二的结构框图，如图8所示，该数据处理装置二包括：接收模块82，解码模块84和驱动模块86，下面对该装置进行说明。
接收模块82，用于接收视频控制可编程逻辑阵列发出的目标视频流，其中，目标视频流为视频控制可编程逻辑阵列将原始视频流的信号特征参数写入原始视频流中得到的，原始视频流用于传输视频的视频数据。
解码模块84，与接收模块82连接，用于从目标视频流中读出信号特征参数和视频数据。
驱动模块86，与解码模块84连接，用于根据信号特征参数和视频数据驱动显示设备显示视频。
此处需要说明的是，上述接收模块82，解码模块84和驱动模块86对应于实施例中的步骤S402至步骤S406，多个模块与对应的步骤所实现的实例和应用场景相同，但不限于上述实施例所公开的内容。需要说明的是，上述模块作为装置的一部分可以运行在实施例提供的计算机终端10中。
本发明的实施例可以提供一种计算机设备，可选地，在本实施例中，上述计算机设备可以位于计算机网络的多个网络设备中的至少一个网络设备。该计算机设备包括存储器和处理器。
其中，存储器可用于存储软件程序以及模块，如本发明实施例中的数据处理方法和装置对应的程序指令/模块，处理器通过运行存储在存储器内的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现上述的数据处理方法。存储器可包括高速随机存储器，还可以包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器可进一步包括相对于处理器远程设置的存储器，这些远程存储器可以通过网络连接至计算机终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
处理器可以通过传输装置调用存储器存储的信息及应用程序，以执行下述步骤：对原始视频流进行检测，得到原始视频流的信号特征参数，其中，原始视频流用于传输视频的视频数据；将信号特征参数写入原始视频流，得到目标视频流；传输目标视频流至显示驱动可编程逻辑阵列，其中，显示驱动可编程逻辑阵列根据从目标视频流中读出的信号特征参数和视频数据驱动显示设备显示视频。
可选地，上述处理器还可以执行如下步骤的程序代码：将信号特征参数写入原始视频流，得到目标视频流，包括：确定原始视频流中的非视频数据位置，其中，非视频数据位置为原始视频流中除视频数据占据的位置以外的位置；将信号特征参数写入非视频数据位置，得到目标视频流。
可选地，上述处理器还可以执行如下步骤的程序代码：确定原始视频流中的非视频数据位置，包括：确定原始视频流的场同步信号的信号脉冲同步头为非视频数据位置；或者，确定原始视频流的行同步信号的信号脉冲同步头为非视频数据位置。
可选地，上述处理器还可以执行如下步骤的程序代码：将信号特征参数写入原始视频流，得到目标视频流，包括：根据信号特征参数，生成参数码流包，其中，参数码流包包括码流包头、码流包尾和信号特征参数码流，信号特征参数码流为二进制比特流；将参数码流包写入原始视频流，得到目标视频流。
可选地，上述处理器还可以执行如下步骤的程序代码：信号特征参数，包括以下至少之一：帧率，分辨率，图像动态范围类型，视频维度。
可选地，上述处理器还可以执行如下步骤的程序代码：接收视频控制可编程逻辑阵列发出的目标视频流，其中，目标视频流为视频控制可编程逻辑阵列将原始视频流的信号特征参数写入原始视频流中得到的，原始视频流用于传输视频的视频数据；从目标视频流中读出信号特征参数和视频数据；根据信号特征参数和视频数据驱动显示设备显示视频。
可选地，上述处理器还可以执行如下步骤的程序代码：从目标视频流中读出信号特征参数，包括：对目标视频流中的非视频数据位置进行采样，得到信号特征参数，其中，非视频数据位置为原始视频流中除视频数据占据的位置以外的位置，视频控制可编程逻辑阵列将信号特征参数写入原始视频流的非视频数据位置以得到目标视频流。
采用本发明实施例，提供了一种数据处理的方案。采用视频控制可编程逻辑阵列直接将检测视频流得到的信号特征参数发送至显示驱动可编程逻辑阵列的方式，通过对原始视频流进行检测，得到原始视频流的信号特征参数；将信号特征参数写入原始视频流，得到目标视频流；传输目标视频流至显示驱动可编程逻辑阵列，显示驱动可编程逻辑阵列根据从目标视频流中读出的信号特征参数和视频数据驱动显示设备显示视频，达到了将检测视频流得到的信号特征参数写入视频流发送至显示驱动可编程逻辑阵列的目的，从而实现了减少视频显示时的时间延迟的技术效果，进而解决了由于现有技术中进行视频显示时存在时间延迟造成的用户体验感不佳的技术问题。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令终端设备相关的硬件来完成，该程序可以存储于一非易失性存储介质中，存储介质可以包括：闪存盘、只读存储器(Read-Only Memory，ROM)、随机存取器(RandomAccess Memory，RAM)、磁盘或光盘等。
本发明的实施例还提供了一种非易失性存储介质。可选地，在本实施例中，上述非易失性存储介质可以用于保存上述实施例所提供的数据处理方法所执行的程序代码。
可选地，在本实施例中，上述非易失性存储介质可以位于计算机网络中计算机终端群中的任意一个计算机终端中，或者位于移动终端群中的任意一个移动终端中。
可选地，在本实施例中，非易失性存储介质被设置为存储用于执行以下步骤的程序代码：对原始视频流进行检测，得到原始视频流的信号特征参数，其中，原始视频流用于传输视频的视频数据；将信号特征参数写入原始视频流，得到目标视频流；传输目标视频流至显示驱动可编程逻辑阵列，其中，显示驱动可编程逻辑阵列根据从目标视频流中读出的信号特征参数和视频数据驱动显示设备显示视频。
可选地，在本实施例中，非易失性存储介质被设置为存储用于执行以下步骤的程序代码：将信号特征参数写入原始视频流，得到目标视频流，包括：确定原始视频流中的非视频数据位置，其中，非视频数据位置为原始视频流中除视频数据占据的位置以外的位置；将信号特征参数写入非视频数据位置，得到目标视频流。
可选地，在本实施例中，非易失性存储介质被设置为存储用于执行以下步骤的程序代码：确定原始视频流中的非视频数据位置，包括：确定原始视频流的场同步信号的信号脉冲同步头为非视频数据位置；或者，确定原始视频流的行同步信号的信号脉冲同步头为非视频数据位置。
可选地，在本实施例中，非易失性存储介质被设置为存储用于执行以下步骤的程序代码：将信号特征参数写入原始视频流，得到目标视频流，包括：根据信号特征参数，生成参数码流包，其中，参数码流包包括码流包头、码流包尾和信号特征参数码流，信号特征参数码流为二进制比特流；将参数码流包写入原始视频流，得到目标视频流。
可选地，在本实施例中，非易失性存储介质被设置为存储用于执行以下步骤的程序代码：信号特征参数，包括以下至少之一：帧率，分辨率，图像动态范围类型，视频维度。
可选地，在本实施例中，非易失性存储介质被设置为存储用于执行以下步骤的程序代码：接收视频控制可编程逻辑阵列发出的目标视频流，其中，目标视频流为视频控制可编程逻辑阵列将原始视频流的信号特征参数写入原始视频流中得到的，原始视频流用于传输视频的视频数据；从目标视频流中读出信号特征参数和视频数据；根据信号特征参数和视频数据驱动显示设备显示视频。
可选地，在本实施例中，非易失性存储介质被设置为存储用于执行以下步骤的程序代码：从目标视频流中读出信号特征参数，包括：对目标视频流中的非视频数据位置进行采样，得到信号特征参数，其中，非视频数据位置为原始视频流中除视频数据占据的位置以外的位置，视频控制可编程逻辑阵列将信号特征参数写入原始视频流的非视频数据位置以得到目标视频流。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个非易失性取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (11)

1.一种数据处理方法，其特征在于，包括：
对原始视频流进行检测，得到所述原始视频流的信号特征参数，其中，所述原始视频流用于传输视频的视频数据；
将所述信号特征参数写入所述原始视频流，得到目标视频流；
传输所述目标视频流至显示驱动可编程逻辑阵列，其中，所述显示驱动可编程逻辑阵列根据从所述目标视频流中读出的所述信号特征参数和所述视频数据驱动显示设备显示所述视频。
2.根据权利要求1所述的方法，其特征在于，所述将所述信号特征参数写入所述原始视频流，得到目标视频流，包括：
确定所述原始视频流中的非视频数据位置，其中，所述非视频数据位置为所述原始视频流中除所述视频数据占据的位置以外的位置；
将所述信号特征参数写入所述非视频数据位置，得到所述目标视频流。
3.根据权利要求2所述的方法，其特征在于，所述确定所述原始视频流中的非视频数据位置，包括：
确定所述原始视频流的场同步信号的信号脉冲同步头为所述非视频数据位置；或者，
确定所述原始视频流的行同步信号的信号脉冲同步头为所述非视频数据位置。
4.根据权利要求1所述的方法，其特征在于，所述将所述信号特征参数写入所述原始视频流，得到目标视频流，包括：
根据所述信号特征参数，生成参数码流包，其中，所述参数码流包包括码流包头、码流包尾和信号特征参数码流，所述信号特征参数码流为二进制比特流；
将所述参数码流包写入所述原始视频流，得到所述目标视频流。
5.根据权利要求1至4中任意一项所述的方法，其特征在于，所述信号特征参数，包括以下至少之一：帧率，分辨率，图像动态范围类型，视频维度。
6.一种数据处理方法，其特征在于，包括：
接收视频控制可编程逻辑阵列发出的目标视频流，其中，所述目标视频流为所述视频控制可编程逻辑阵列将原始视频流的信号特征参数写入所述原始视频流中得到的，所述原始视频流用于传输视频的视频数据；
从所述目标视频流中读出所述信号特征参数和所述视频数据；
根据所述信号特征参数和所述视频数据驱动显示设备显示所述视频。
7.根据权利要求6所述的方法，其特征在于，所述从所述目标视频流中读出所述信号特征参数，包括：
对所述目标视频流中的非视频数据位置进行采样，得到所述信号特征参数，其中，所述非视频数据位置为所述原始视频流中除所述视频数据占据的位置以外的位置，所述视频控制可编程逻辑阵列将所述信号特征参数写入所述原始视频流的非视频数据位置以得到所述目标视频流。
8.一种数据处理装置，其特征在于，包括：
检测模块，用于对原始视频流进行检测，得到所述原始视频流的信号特征参数，其中，所述原始视频流用于传输视频的视频数据；
编码模块，用于将所述信号特征参数写入所述原始视频流，得到目标视频流；
传输模块，用于传输所述目标视频流至显示驱动可编程逻辑阵列，其中，所述显示驱动可编程逻辑阵列根据从所述目标视频流中读出的所述信号特征参数和所述视频数据驱动显示设备显示所述视频。
9.一种数据处理装置，其特征在于，包括：
接收模块，用于接收视频控制可编程逻辑阵列发出的目标视频流，其中，所述目标视频流为所述视频控制可编程逻辑阵列将原始视频流的信号特征参数写入所述原始视频流中得到的，所述原始视频流用于传输视频的视频数据；
解码模块，用于从所述目标视频流中读出所述信号特征参数和所述视频数据；
驱动模块，用于根据所述信号特征参数和所述视频数据驱动显示设备显示所述视频。
10.一种非易失性存储介质，其特征在于，所述非易失性存储介质包括存储的程序，其中，在所述程序运行时控制所述非易失性存储介质所在设备执行权利要求1至7中任意一项所述数据处理方法。
11.一种计算机设备，其特征在于，包括：存储器和处理器，
所述存储器存储有计算机程序；
所述处理器，用于执行所述存储器中存储的计算机程序，所述计算机程序运行时使得所述处理器执行权利要求1至7中任意一项所述数据处理方法。
CN202310108492.5A 2023-01-31 2023-01-31 数据处理方法、装置、非易失性存储介质和计算机设备 Pending CN116112741A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310108492.5A CN116112741A (zh) 2023-01-31 2023-01-31 数据处理方法、装置、非易失性存储介质和计算机设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310108492.5A CN116112741A (zh) 2023-01-31 2023-01-31 数据处理方法、装置、非易失性存储介质和计算机设备

Publications (1)

Publication Number Publication Date
CN116112741A true CN116112741A (zh) 2023-05-12

Family

ID=86255893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310108492.5A Pending CN116112741A (zh) 2023-01-31 2023-01-31 数据处理方法、装置、非易失性存储介质和计算机设备

Country Status (1)

Country Link
CN (1) CN116112741A (zh)

Similar Documents

Publication Publication Date Title
EP3503570A1 (en) Method of transmitting video frames from a video stream to a display and corresponding apparatus
EP2332046A2 (en) Improved audio and video testing methodology
CN111510773A (zh) 一种分辨率调整方法、显示屏、计算机存储介质和设备
KR20130085831A (ko) 디스플레이 장치 및 디스플레이 장치의 제어 방법
CN112422888B (zh) 视频拼接方法、装置、电子设备及计算机可读存储介质
CN1957323B (zh) 显示装置和使用其的显示系统
CN116112741A (zh) 数据处理方法、装置、非易失性存储介质和计算机设备
JP2000013775A (ja) 画像再生方法、画像再生装置及び画像データ作成装置
KR100621020B1 (ko) 휴대단말기의 표시부 제어장치 및 방법
CN113114298A (zh) 一种采用毫米波通讯的显示装置
WO2021120124A1 (zh) 用于视频显示的方法、装置及计算机存储介质
CN116016823B (zh) 一种视频注入装置及系统
CN113141487A (zh) 视频传输模组、方法、显示装置和电子设备
CN111757034A (zh) 一种基于fpga的视频同步显示方法、装置和存储介质
CN113938631A (zh) 一种基准监视器、图像帧截取方法及系统
CN115734004A (zh) 视频处理方法、装置、系统和设备
CN112995559A (zh) 视频处理方法、装置及系统、显示控制器和显示控制系统
JPH1040206A (ja) データ通信装置
TWI384880B (zh) 用來進行影音串流之影像轉換之方法及其裝置
CN115776576A (zh) 视频处理方法、装置、计算机可读存储介质及处理器
JP4085882B2 (ja) 映像装置
CN105472467A (zh) 界面显示方法及系统
CN110677553B (zh) 一种拼接墙信号同步显示方法、装置、系统和设备
CN114495855A (zh) 视频数据转换电路、方法及显示设备
CN112055159B (zh) 画质处理装置和显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination