CN116110463A - 包括多堆叠存储块的非易失性存储器件及其操作方法 - Google Patents

包括多堆叠存储块的非易失性存储器件及其操作方法 Download PDF

Info

Publication number
CN116110463A
CN116110463A CN202211381624.3A CN202211381624A CN116110463A CN 116110463 A CN116110463 A CN 116110463A CN 202211381624 A CN202211381624 A CN 202211381624A CN 116110463 A CN116110463 A CN 116110463A
Authority
CN
China
Prior art keywords
block
memory
memory block
sub
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211381624.3A
Other languages
English (en)
Inventor
李耀翰
柳载德
赵志虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220039874A external-priority patent/KR20230068252A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN116110463A publication Critical patent/CN116110463A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

根据本发明构思的示例实施例，一种存储器系统的操作方法，该存储器系统包括存储器控制器和非易失性存储器件，非易失性存储器件在存储器控制器的控制下操作，并且非易失性存储器包括第一存储块和第二存储块，该方法包括：由存储器控制器确定第一存储块是否满足块重置条件；响应于第一存储块满足块重置条件，将接通电压施加到第一存储块中包括的虚设单元的字线；将预编程在第一存储块中的数据传输到第二存储块；擦除第一存储块；以及重新编程第一存储块的虚设单元。

Description

包括多堆叠存储块的非易失性存储器件及其操作方法
相关申请的交叉引用
本申请基于并要求2021年11月10日在韩国知识产权局提交的韩国专利申请No.10-2021-0154260和2022年3月30日在韩国知识产权局提交的韩国专利申请No.10-2022-0039874的优先权，其全部公开内容通过引用并入本文。
技术领域
本发明构思涉及一种包括多堆叠存储块的非易失性存储器件和/或其操作方法。
背景技术
使用半导体芯片的系统使用动态随机存取存储器(DRAM)作为工作存储器或主存储器来存储由主机使用的数据或指令或执行计算操作，并使用包括非易失性存储器的存储设备作为存储介质。随着对具有大容量的存储设备的需求增长，堆叠在非易失性存储器的衬底上的存储单元和字线的数量已经增加。
发明内容
一个或多个示例实施例涉及一种高度可靠的非易失性存储器件，其中监测虚设字线的阈值电压并基于监测的结果执行块重置操作。
根据本发明构思的示例实施例，一种存储器系统的操作方法，该存储器系统包括存储器控制器和非易失性存储器件，非易失性存储器件在存储器控制器的控制下操作，并且非易失性存储器件包括第一存储块和第二存储块，该方法包括：由存储器控制器确定第一存储块是否满足块重置条件；响应于第一存储块满足块重置条件，将接通电压施加到第一存储块中包括的虚设单元的字线；将第一存储块中被预编程的数据传输到第二存储块；擦除第一存储块；以及重新编程第一存储块的虚设单元。
根据本发明构思的示例实施例，一种非易失性存储器件的操作方法，该非易失性存储器件包括第一存储块至第三存储块，第一存储块至第三存储块中的每一个包括第一子块、第二子块和虚设块，其中，第一子块包括第一多个存储单元，第二子块包括第二多个存储单元，并且虚设块包括多个虚设单元，第二子块布置在第一子块上，以及虚设块布置在第一子块与第二子块之间。该方法包括：接收用于第一存储块执行操作的命令；以及响应于第一存储块满足块重置条件，由第一存储块执行块重置操作，其中，执行块重置操作包括将接通电压施加到第一存储块的虚设块中包括的虚设字线，将先前在第一存储块的第一子块或第二子块中被编程的数据传输到第二存储块，对第一存储块完全地执行擦除操作，以及重新编程第一存储块的虚设单元。
根据本发明构思的示例实施例，一种半导体装置包括：存储器控制器，被配置为产生编程命令、读取命令或擦除命令中的任何一种；以及非易失性存储器件，其在存储器控制器的控制下进行操作，非易失性存储器件包括第一存储块和第二存储块，其中，存储器控制器被配置为确定第一存储块是否满足块重置条件，以及非易失性存储器件被配置为：响应于第一存储块满足块重置条件，将接通电压施加到第一存储块中包括的虚设单元的字线，将先前在第一存储块中被编程的数据传输到第二存储块，然后擦除第一存储块，以及重新编程第一存储块的虚设单元。
附图说明
根据以下结合附图的详细描述，将更清楚地理解本发明构思的示例实施例，在附图中：
图1是根据本发明构思的一些示例实施例的非易失性存储器件的块重置方法的流程图；
图2是根据本发明构思的一些示例实施例的存储器系统的概念框图；
图3是根据本发明构思的一些示例实施例的非易失性存储器件的框图；
图4是示出了根据本发明构思的一些示例实施例的存储块的透视图；
图5是根据本发明构思的一些示例实施例的非易失性存储器件的等效电路图；
图6是根据本发明构思的一些示例实施例的非易失性存储器件的擦除方法的流程图；
图7是根据本发明构思的一些示例实施例的非易失性存储器件的编程方法的流程图；
图8是根据本发明构思的一些示例实施例的非易失性存储器件的编程方法的流程图；
图9是示出了根据本发明构思的一些示例实施例的被编程的存储单元的阈值电压的分布的图；
图10是根据本发明构思的一些示例实施例的当发生读取错误时非易失性存储器件的数据恢复方法的流程图；
图11是示出了根据本发明构思的一些示例实施例的非易失性存储器件的结构的截面图；
图12是根据本发明构思的一些示例实施例的计算系统的框图；以及
图13是根据本发明构思的一些示例实施例的固态驱动(SSD)系统的框图。
具体实施例
在下文中，将参考附图来详细描述示例实施例。
在参考附图进行描述时，相同或对应的元件被赋予相同的附图标记，并且省略对其的重复描述。
图1是根据本发明构思的一些示例实施例的非易失性存储器件的块重置方法S100的流程图。
参考图1，非易失性存储器件的块重置方法S100可以包括多个操作S110至S150。多个单元串可以被划分为两个子块，如稍后参考图5所描述的，或者可以被划分为三个或更多个子块。多个单元串可以包括位于子块之间的虚设块，如稍后参考图5所描述的。
在操作S110中，可以确定第一存储块(图3中的BLK1)是否满足块重置条件。为了确定是否满足块重置条件，可以监测虚设块(图4和图5中的DB)中包括的虚设单元的阈值电压(Vth，DC)。可以将虚设单元的阈值电压(Vth，DC)与第一参考电压V1进行比较。当虚设单元的阈值电压(Vth，DC)的电压电平大于第一参考电压V1的电压电平时，在读取操作期间可能发生错误。换言之，第一参考电压V1的电压电平可以具有阈值，在该阈值处第一存储块(图3中的BLK1)可以正常执行读取操作。正常执行读取操作或其他操作意味着在针对读取操作设计的条件下执行读取操作。在除了设计条件之外的条件(例如，如果第一参考电压V1的电压电平低于阈值电压)下执行的读取操作可能导致读取操作不成功。因此，第一参考电压V1的电压电平可以具有参考值，该参考值用于确定块重置操作是否是必要的或期望的。第一参考电压V1的电压电平可以具有预设值，或者可以具有由用户输入的值。稍后参考图9更详细地描述第一参考电压V1的电压电平。
当虚设单元的阈值电压(Vth，DC)的电压电平大于0V且小于第一参考电压V1的电压电平时，第一存储块(图3中的BLK1)可以不满足块重置条件。因此，可以终止操作S110。换言之，当虚设单元的阈值电压(Vth，DC)的电压电平大于0V且小于第一参考电压V1的电压电平时，可以确定块重置操作是不必要的或不期望的。
当虚设单元的阈值电压(Vth，DC)的电压电平小于0V或大于第一参考电压V1的电压电平时，第一存储块(图3中的BLK1)可以满足块重置条件。因此，可以执行操作S120。换言之，当虚设单元的阈值电压(Vth，DC)的电压电平小于0V或大于第一参考电压V1的电压电平时，可以确定块重置操作是必要的或期望的。因此，也可以确定执行块重置操作。
在操作S120中，可以将接通电压施加到虚设单元的字线。接通电压的电压电平可以大于虚设单元的阈值电压(Vth，DC)的电压电平。当虚设单元的阈值电压(Vth，DC)的电压电平大于0V且小于第一参考电压V1的电压电平时，接通电压的电压电平可以大于施加到虚设单元的字线的电压的电压电平，以接通虚设单元。例如，接通电压的电压电平可以大于通过读取电压可达到的或读取电压被配置为获得的最大电压电平(例如，第一电压电平)。读取电压可以包括：在读取操作期间施加到子块中包括的存储单元的字线的电压。例如，接通电压的电压电平可以大于第一参考电压V1的电压电平。因此，可以在虚设单元中提供通道。
在操作S130中，可以将预编程在第一存储块(图3中的BLK1)中包括的子块中的数据传输到第二存储块(图3中的BLK2)。例如，当第一子块(图5中的SB1)和布置在第一子块(图5中的SB1)的上端(例如，上方)的第二子块(图5中的SB2)包括在第一存储块(图5中的BLK1)中，并且第一子块(图5中的SB1)是预编程的时，可以将预编程在第一子块(图5中的SB1)中的数据传输到第二存储块(图3中的BLK2)。第二存储块(图3中的BLK2)可以包括正常存储块。正常存储块可以表示如下存储块：该存储块中包括的虚设单元的阈值电压(Vth，DC)的电压电平大于0V且小于第一参考电压V1的电压电平。
在操作S140中，可以对整个第一存储块(图5中的BLK1)执行擦除操作。因此，在第一存储块中包括的第一子块(图5中的SB1)、第二子块(图5中的SB2)和虚设块(图4和图5中的DB)中编程的数据(图5中的BLK1)可以全部擦除。换言之，可以通过擦除在第一子块SB1、第二子块SB2和虚设块DB中编程的数据来重置第一存储块。
在操作S150中，可以重新编程虚设块(图4和图5中的DB)中包括的虚设单元。被重新编程的虚设单元的阈值电压(Vth，DC)的电压电平可以小于第一参考电压V1的电压电平。通过重新编程虚设单元，可以控制将虚设单元的阈值电压(Vth，DC)的电压电平保持在一定范围内。
根据本发明构思，即使当虚设单元的阈值电压(Vth，DC)的电压电平大于第一参考电压V1的电压电平并因此存储块不能执行正常读取操作时，也可以通过在操作S120中接通的虚设单元将预编程的数据传输到另一存储块，从而可以防止数据丢失。此外，可以对不能执行正常读取操作的整个存储块执行擦除操作，以恢复有缺陷的存储块，因此可以提高非易失性存储器件的生产率。此外，可以将虚设单元的阈值电压(Vth，DC)的电压电平保持在一定范围内，因此可以提高非易失性存储器件的操作的可靠性。
包括多个操作S110至S150的块重置方法S100可以适用于非易失性存储器件的编程操作、擦除操作和读取操作中的每一种。稍后参考图7至图10更详细地描述非易失性存储器件的详细操作。
图2是根据本发明构思的一些示例实施例的存储器系统100的概念框图。
参考图2，存储器系统100可以包括存储器控制器110和至少一个非易失性存储器件(NVM)120。在图2中，存储器系统100包括一个非易失性存储器件120。然而，本发明构思不限于此，并且存储器系统100可以包括多个非易失性存储器件。非易失性存储器件120可以包括与非(NAND)闪存。
在一些示例实施例中，存储器系统100可以包括嵌入在电子设备中的内部存储器。例如，存储器系统100可以包括嵌入式通用闪存(UFS)存储器件、嵌入式多媒体卡(eMMC)或固态驱动(SSD)。在一些示例实施例中，存储器系统100可以包括从电子装置可拆卸的外部存储器。例如，存储器系统100可以包括UFS存储卡、紧凑型闪存(CF)卡、安全数字(SD)卡、微型安全数字(Micro-SD)卡、迷你安全数字(Mini-SD)卡、极速数字(xD)卡和记忆棒中的至少一种。
存储器控制器110可以处理来自主机的请求。存储器控制器110可以根据来自主机的请求来控制非易失性存储器件120的操作。存储器控制器110可以控制非易失性存储器件120，使得非易失性存储器件120执行编程操作、读取操作和擦除操作中的任何一种。此外，存储器控制器110还可以控制非易失性存储器件120，使得执行非易失性存储器件120的内部管理操作或后台操作，而不管来自主机的请求。
存储器控制器110可以执行固件。例如，当非易失性存储器件120是NAND闪存器件时，存储器控制器110可以执行固件(例如，闪存转换层)以控制主机与非易失性存储器件120之间的通信。存储器控制器110可以通过使用片上系统(SoC)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等来实现。
尽管未示出，存储器控制器110还可以包括纠错码(ECC)单元。ECC单元可以通过检测并纠正从主机输入的数据或从非易失性存储器件120输出的数据中的错误，来提供准确的数据。
非易失性存储器件120可以在存储器控制器110的控制下执行编程操作、读取操作和擦除操作。非易失性存储器件120可以从存储器控制器110接收写入命令CMD、地址ADDR、控制信号CTRL和数据DATA，并且将数据写入与地址ADDR相对应的存储单元。非易失性存储器件120可以从存储器控制器110接收读取命令CMD和地址ADDR，并且向存储器控制器110输出从与地址ADDR相对应的存储单元读取的数据DATA。非易失性存储器件120可以从存储器控制器110接收擦除命令CMD和地址ADDR，并且从与地址ADDR相对应的存储单元中擦除数据。
非易失性存储器件120可以包括存储单元阵列121和控制电路122。存储单元阵列121可以包括多个存储块BLK1至BLKn。多个存储块BLK1至BLKn中的每一个可以实现为其中多个存储单元具有二维阵列结构或三维阵列结构的存储单元阵列。存储单元可以包括NAND闪存单元，但不限于此，并且存储单元可以包括电阻式存储单元，例如电阻式随机存取存储器(RAM；ReRAM)存储单元、相变RAM(PRAM)存储单元和磁阻式RAM(MRAM)存储单元。多个存储块BLK1至BLKn中的每一个可以是用于擦除操作的单位，并且根据一些示例实施例，可以以多个存储块的每一个中包括的子块为单位来执行擦除操作。
如稍后参考图4所述，多个存储块BLK1至BLKn中的每一个可以包括沿着相对于衬底的竖直方向堆叠的第一子块(图4中的SB1)和第二子块(图4中的SB2)。此外，多个存储块BLK1至BLKn中的每一个可以包括位于第一子块(图4中的SB1)与第二子块(图4中的SB2)之间的虚设块(图4中的DB)。虚设块(图4中的DB)可以包括：在工艺中定义的第一堆叠和第二堆叠的边界表面(或接合部分)，以及与该边界表面相邻的虚设单元。然而，本发明构思不限于此，并且根据一些示例实施例，多个存储块BLK1至BLKn中的每一个可以包括n个子块，其中n是大于或等于3的自然数，并且(n-1)个虚设块布置在子块的边界处。
基于从存储器控制器110接收的编程命令，控制电路122可以执行编程操作，使得存储单元阵列121的存储单元的阈值电压具有目标状态。可以基于编程电压的电压增加，通过编程循环来执行编程操作，并且每个编程循环可以包括编程周期和验证周期。基于从存储器控制器110接收的读取命令，控制电路122可以对从存储单元阵列121中包括的存储单元中选择的存储单元执行读取操作。基于从存储器控制器110接收的擦除命令，控制电路122可以对从存储单元阵列121中包括的存储单元中选择的存储单元执行擦除操作。
控制电路122可以监测位于存储单元阵列121中包括的存储单元中的子块的边界处的虚设单元的阈值电压。控制电路122可以将虚设单元的阈值电压的监测结果发送给存储器控制器110。基于虚设单元的阈值电压的监测结果，存储器控制器110可以确定是否执行上面参考图1所描述的块重置操作S100。
例如，当虚设单元的阈值电压的电压电平大于第一参考电压V1的电压电平时，存储器控制器110可以产生块重置命令CMD，并将所产生的块重置命令CMD发送给控制电路122。基于接收到的块重置命令CMD，控制电路122可以对从存储单元阵列121中包括的存储块中选择的存储块执行块重置操作。下面更详细地描述非易失性存储器件120的配置。
图3是根据本发明构思的一些示例实施例的非易失性存储器件120的框图。详细地，图3是作为示例用于描述图2中的非易失性存储器件120的框图。
参考图3，非易失性存储器件120可以包括存储单元阵列121、控制电路122、电压发生器123、行解码器124、页缓冲器单元125、以及输入/输出(I/O)电路单元126。尽管未示出，非易失性存储器件120还可以包括输入/输出接口。
存储单元阵列121可以连接到字线WL、串选择线SSL、地选择线GSL和位线BL。存储单元阵列121可以经由字线WL、串选择线SSL和地选择线GSL连接到行解码器124，并且可以经由位线BL连接到页缓冲器单元125。
存储单元阵列121可以包括三维(3D)存储单元阵列。3D存储单元阵列可以单片地设置在具有有源区和电路的存储单元阵列的至少一个物理层级处，其中，有源区布置在硅衬底上，并且电路与存储单元的操作相关联并设置在衬底上或衬底中。术语“单片”可以意味着构成阵列的每个层级的层直接堆叠在阵列的每一下层级的层之上。3D存储单元阵列可以包括竖直布置的NAND串，使得至少一个存储单元位于另一存储单元上。至少一个存储单元可以包括电荷陷阱层。然而，本发明构思不限于此，并且在另一示例实施例中，存储单元阵列121可以包括二维存储单元阵列。
存储单元阵列121可以包括多个存储块BLK1至BLKn。多个存储块BLK1至BLKn中的每一个可以包括多个存储单元和多个选择晶体管。多个存储单元可以连接到字线WL，并且多个选择晶体管可以连接到串选择线SSL或地选择线GSL。多个存储单元可以包括NAND闪存单元，但不限于此。
多个存储块BLK1至BLKn中的每一个可以具有3D结构(或竖直结构)。例如，多个存储块BLK1至BLKn中的每一个可以包括沿着与衬底垂直的方向延伸的多个NAND串。然而，本发明构思不限于此，并且多个存储块BLK1至BLKn中的每一个可以具有二维结构。多个存储块BLK1至BLKn中的每一个可以包括多个子块。例如，多个存储块BLK1至BLKn中的每一个可以包括两个或更多个子块。
存储单元阵列121中包括的每个存储单元可以包括存储两个比特或更多个比特的数据的多级单元(MLC)、存储三个比特的数据的三级单元(TLC)、或存储四个比特的数据的四级单元(QLC)。因此，多个存储块BLK1至BLKn可以包括以下中的至少一种：包括MLC的多级单元块、包括TLC的三级单元块、以及包括QLC的四级单元块。
当将编程电压施加到存储单元阵列121时，多个存储单元可以处于编程状态，并且当将擦除电压施加到存储单元阵列121时，多个存储单元可以处于擦除状态。每个存储单元可以具有根据阈值电压Vth来区分的擦除状态或至少一个编程状态。例如，当存储单元是MLC时，存储单元可以具有擦除状态或至少三个编程状态。
基于从存储器控制器(图2中的110)接收的命令CMD、地址ADDR和控制信号CTRL，控制电路122可以输出用于对存储单元阵列121执行编程操作、读取操作、擦除操作和块重置操作的各种内部控制信号。控制电路122可以将行地址R_ADDR提供给行解码器124，将列地址提供给输入/输出电路单元126，以及将电压控制信号CTRL_VOL提供给电压发生器123。控制电路122可以监测存储单元阵列121中包括的虚设单元的阈值电压，并将监测结果发送给存储器控制器(图2中的110)。
基于从控制电路122接收的电压控制信号CTRL_VOL，电压发生器123可以产生各种类型的电压以确保存储单元阵列121执行编程操作、块编程操作、读取操作和擦除操作。例如，电压发生器123可以产生字线电压VWL，例如，编程电压、读取电压、通过电压、擦除电压、擦除验证电压或接通电压。
行解码器124可以经由多条串选择线SSL、多条字线WL和多条地选择线GSL连接到存储单元阵列121。行解码器124可以响应于行地址R-ADDR来选择存储单元阵列121的多个存储块BLK1至BLKn中的任何一个，并且可以选择所选存储块的字线WL中的任何一条。例如，在编程操作期间，行解码器124可以将编程电压和验证电压施加到所选字线，并且可以将通过电压施加到未选字线。另外，响应于行地址R_ADDR，行解码器124可以从串选择线SSL中选择一些串选择线或者从地选择线GSL中选择一些地选择线。
根据操作模式，页缓冲器单元125可以用作写入驱动器或检测放大器。在读取操作期间，页缓冲器单元125可以在控制电路122的控制下读出所选存储单元的位线BL。所读出的数据可以存储在页缓冲器单元125内设置的锁存器中。此外，页缓冲器单元125可以在控制电路122的控制下经由数据线DL将锁存器中存储的数据转储到输入/输出电路单元126。
输入/输出电路单元126可以临时存储经由输入/输出线I/O从非易失性存储器件120的外部接收的命令CMD、地址ADDR和数据DATA。输入/输出电路单元126可以临时存储非易失性存储器件120的读取数据，并在指定时间经由输入/输出电路单元126将读取数据输出到外部。
图4是示出了根据本发明构思的一些示例实施例的第一存储块BLK1的透视图。详细地，图4代表性地示出了图3中的多个存储块BLK1至BLKn中的第一存储块BLK1。第一存储块BLK1可以包括具有3D结构或竖直结构的NAND串或单元串，并且第一存储块BLK1可以包括沿着多个方向X、Y和Z延伸的结构。在下文中，参考图1和图2。
参考图4，可以沿着相对于衬底SUB的竖直方向Z设置第一存储块BLK1。衬底SUB可以具有第一导电类型(例如，p型)，并且可以具有位于其上的公共源极线CSL，该公共源极线CSL掺杂有第二导电类型(例如，n型)的杂质。
可以在衬底SUB的位于公共源极线CSL之间的区域中沿着竖直方向Z顺序地设置沿着第二水平方向Y延伸的多个绝缘材料IL。多个绝缘材料IL可以设置为在第一水平方向X上彼此间隔开一定距离。绝缘材料IL可以包括例如氧化硅的绝缘材料。
沟道结构P可以设置在衬底SUB上在公共源极线CSL之间，沟道结构P沿着第二水平方向Y顺序地布置并且在竖直方向Z上穿过绝缘材料IL。沟道结构P可以经由绝缘材料IL连接到衬底SUB。沟道结构P可以包括多种材料。例如，沟道结构P可以包括表面层S和内部层I。表面层S可以包括具有第一导电类型的硅材料，并且可以用作沟道区。在一些示例实施例中，沟道结构P可以被称为竖直沟道结构或柱。内部层I可以包括绝缘材料，例如氧化硅或气隙。
可以沿着绝缘材料IL、沟道结构P以及衬底SUB的暴露表面设置电荷存储层CS。电荷存储层CS可以包括栅极绝缘层(也被称为“遂穿绝缘层”)、电荷陷阱层和阻挡绝缘层。例如，电荷存储层CS可以具有氧化物-氮化物-氧化物(ONO)结构。此外，栅电极GE(诸如地选择线GSL、串选择线SSL以及字线WL1至WL8)可以设置在电荷存储层CS的暴露表面上。
漏极接触部或漏电极DR可以设置在沟道结构P上。例如，漏电极DR可以包括掺杂有第二导电类型的杂质的硅材料。位线BL1至BL3可以设置在漏电极DR上，位线BL1至BL3沿着第一水平方向X延伸并布置为在第二水平方向Y上彼此间隔开一定距离。
第一存储块BLK1可以包括沿着竖直方向Z堆叠的第一子块SB1和第二子块SB2。第一子块SB1可以包括第一字线WL1至第三字线WL3，并且第二子块SB2可以包括第六字线WL6至第八字线WL8。在图4中，每个子块仅包括三条字线。然而，这是为了便于说明，并且每个子块可以包括多于三条字线。
第一存储块BLK1可以包括位于第一子块SB1与第二子块SB2之间的虚设块DB。虚设块DB可以包括：在非易失性存储器件(图3中的120)的制造工艺步骤中定义的堆叠间区域INT-ST，以及与该堆叠间区域INT-ST相邻的虚设单元(图5中的DC1和DC2)。堆叠间区域INT-ST的上表面可以表示在制造工艺步骤中定义的第一存储块BLK1的第一堆叠和第二堆叠的边界表面(或接合部分)。
虚设块DB可以包括第四字线WL4和第五字线WL5，并且第四字线WL4和第五字线WL5可以被称为“虚设字线”。第四字线WL4和第五字线WL5可以包括与堆叠间区域INT-ST相邻的字线。换言之，虚设字线(例如，第四字线WL4和第五字线WL5)可以包括与第一存储块BLK1的第一堆叠和第二堆叠的接合部分相邻的字线。在图4中，虚设块DB包括两条虚设字线。然而，这是为了便于说明，并且虚设块DB可以包括多于两条虚设字线。
图5是根据本发明构思的一些示例实施例的非易失性存储器件的等效电路图。详细地，图5是图4中的第一存储块BLK1的等效电路图。
参考图5，第一存储块BLK1可以包括NAND串NS11至NS33、字线WL1至WL8、位线BL1至BL3、地选择线GSL1至GSL3、串选择线SSL1至SSL3、以及公共源极线CSL。在图5中，单元串NS11至NS33中的每一个包括与八条字线WL1至WL8连接的六个存储单元MC1至MC6和两个虚设单元DC1和DC2。然而，本发明构思不限于此。
例如，一个或多个虚设单元可以设置在每个单元串中的串选择晶体管SST与第六存储单元MC6之间。根据一些示例实施例，一个或多个虚设单元可以设置在每个单元串中的地选择晶体管GST与第一存储单元MC1之间。
虚设单元DC1和DC2可以具有与存储单元MC1至MC6相同的结构，并且可以是未编程(例如，当编程被禁止时)，或者是与存储单元MC1至MC6编程的方式不同的方式编程的。例如，当存储单元MC1至MC6编程为具有两个或更多个阈值电压分布时，虚设单元DC1和DC2可以编程为具有一个阈值电压分布范围，或具有数量小于存储单元MC的阈值电压分布的阈值电压分布。
每个单元串(例如，NS11)可以包括彼此串联连接的串选择晶体管SST、多个存储单元MC1至MC6、多个虚设单元DC1和DC2以及地选择晶体管GST。多个存储单元MC1至MC6以及多个虚设单元DC1和DC2中的每一个可以连接到字线WL1至WL8中的对应字线。地选择晶体管GST可以连接到对应的地选择线(例如，GSL1)。串选择晶体管SST可以连接到对应的串选择线(例如，SSL1)，并且可以连接到位线BL1至BL3中的对应位线。地选择晶体管GST可以连接到公共源极线CSL。
图6是根据本发明构思的一些示例实施例的非易失性存储器件的擦除方法的流程图。详细地，图6是用于存储块中包括的子块的擦除方法的流程图。在下文中，参考图1至图5，并且省略重复描述。
参考图6，用于子块的擦除方法S200可以包括多个操作S210至S240。
在操作S210中，存储器控制器(图2中的110)可以从其主机接收用于第一子块(图4中的SB1)或第二子块(图4中的SB2)的擦除命令。例如，第一子块(图4中的SB1)和第二子块(图4中的SB2)可以处于编程状态，并且擦除命令可以包括对第一子块(图4中的SB1)和第二子块(图4中的SB2)中的任何一个子块执行擦除操作的命令。下文中，为了便于说明，主要描述用于第二子块(图4的SB2)的擦除操作。然而，本发明构思不限于此。
在操作S220中，存储器控制器(图2中的110)可以确定第一存储块(图4中的BLK1)是否满足块重置条件。
存储器控制器(图2中的110)可以从控制电路(图3中的122)接收虚设块(图4的DB)的阈值电压的监测信息。存储器控制器(图2中的110)可以将虚设块(图4中的DB)中包括的虚设单元的阈值电压(Vth，DC)的电压电平与第一参考电压V1的电压电平进行比较。第一参考电压V1的电压电平可以具有第一存储块(图4中的BLK1)可以正常执行读取操作的阈值，如参考图1中的操作S110所描述的，并且可以具有用于确定块重置操作是否是必要的或期望的参考值。
当虚设单元的阈值电压(Vth，DC)的电压电平大于0V且小于第一参考电压V1的电压电平时，存储器控制器(图2中的110)可以确定第一存储块(图4中的BLK1)不满足块重置条件。因此，可以控制非易失性存储器件(图2中的120)执行操作S230。
当虚设单元的阈值电压(Vth，DC)的电压电平小于0V或大于第一参考电压V1的电压电平时，存储器控制器(图2中的110)可以确定第一存储块(图4中的BLK1)满足块重置操作。因此，可以控制非易失性存储器件(图2中的120)执行操作S240。
在操作S230中，当虚设单元的阈值电压(Vth，DC)的电压电平大于0V且小于第一参考电压V1的电压电平时，非易失性存储器件(图2中的120)可以在存储器控制器(图2中的110)的控制下对第二子块(图4中的SB2)执行擦除操作。
例如，可以将擦除体电压施加到衬底(图4中的SUB)，并且可以将擦除电压施加到第二子块(图4中的SB2)的第六字线至第八字线(图4中的WL6至WL8)。擦除体电压可以具有比擦除电压的电压电平相对较大的电压电平，并且擦除电压可以包括地电压。在这种情况下，可以向虚设块(图4中的DB)的第四字线WL5和第五字线WL6施加用于不将空穴注入到第一子块(图4中的SB1)中的电压，并且可以不向第一子块(图4中的SB1)的第一字线WL1至第三字线WL3施加电压。
在操作S240中，当虚设单元的阈值电压(Vth，DC)的电压电平小于0V或大于第一参考电压V1的电压电平时，非易失性存储器件(图2中的120)可以在存储器控制器(图2中的110)的控制下执行块重置操作。块重置操作可以表示参考图1所描述的操作S120至S150。
因此，非易失性存储器件(图2中的120)可以通过将接通电压施加到虚设单元中包括的字线来接通虚设块(图4中的DB)中包括的虚设单元(图1中的S120)，然后将第一子块(图4中的SB1)中编程的数据传输到第二存储块(图2中的BLK2)(图1中的S130)。在这种情况下，第二存储块可以包括正常存储块，该正常存储块包括其中阈值电压(Vth，DC)的电压电平大于0V且小于第一参考电压V1的电压电平的虚设单元。随后，可以对整个第一存储块(图4中的BLK1)执行擦除操作(图1中的S140)，并且可以重新编程第一存储块(图4中的BLK1)中包括的虚设单元(图1中的S150)。
换言之，即使在第一存储块BLK1接收到针对第二子块(图4中的SB2)的擦除命令的情况下，当第一存储块BLK1满足块重置操作时，也可以对包括第一子块(图4中的SB1)的整个第一存储块BLK1执行擦除操作。在这种情况下，可以将第一子块(图4中的SB1)中预编程的数据传输到第二存储块(图2中的BLK2)，因此，可以恢复该数据。因此，可以提高非易失性存储器件(图2中的120)的可靠性。
图7是根据本发明构思的一些示例实施例的非易失性存储器件的编程方法的流程图。详细地，图7是在图4中的第二子块SB2是编程的情况下对第一子块SB1中包括的存储单元进行编程的方法的流程图。下文中，参考图3至图6，并且省略重复描述。
参考图7，用于第一子块SB1的编程方法S300可以包括多个操作S310至S350。
在操作S310中，存储器控制器(图2中的110)可以从其主机接收用于第一子块(图4中的SB1)中包括的存储单元的编程命令。
在操作S320中，存储器控制器(图2中的110)可以确定第一存储块(图4中的BLK1)是否满足块重置条件。
存储器控制器(图2中的110)可以从控制电路(图3中的122)接收虚设块(图4中的DB)中包括的虚设单元的阈值电压(Vth，DC)的监测信息。存储器控制器(图2中的110)可以将虚设单元的阈值电压(Vth，DC)的电压电平与第一参考电压V1的电压电平进行比较。第一参考电压V1的电压电平可以具有第一存储块(图4中的BLK1)可以正常执行读取操作的阈值，如上面参考图1中的操作S110所描述的，并且可以具有用于确定块重置操作是否是必要的或期望的参考值。
当虚设单元的阈值电压(Vth，DC)的电压电平大于0V且小于第一参考电压V1的电压电平时，存储器控制器(图2中的110)可以确定第一存储块(图4中的BLK1)不满足块重置条件。因此，可以控制非易失性存储器件(图2中的120)执行操作S330。当虚设单元的阈值电压(Vth，DC)的电压电平小于0V或大于第一参考电压V1的电压电平时，存储器控制器(图2中的110)可以确定第一存储块(图4中的BLK1)满足块重置操作。因此，可以控制非易失性存储器件(图2中的120)执行操作S340。
在操作S330中，当虚设单元的阈值电压(Vth，DC)的电压电平大于0V且小于第一参考电压V1的电压电平时，非易失性存储器件(图2中的120)可以在存储器控制器(图2中的110)的控制下对第一子块(图4中的SB1)执行编程操作。
例如，可以将块通过电压施加到第二子块(图4中的SB2)的图4中的第六字线WL6至第八字线WL8以及虚设块(图4中的DB)的第四字线WL5和第五字线WL6。块通过电压的电压电平可以比被编程的存储单元的阈值电压可具有的电压电平中的最大电压电平大。因此，块通过电压的电压电平可以高于阈值电压。因此，可以在第二子块(图4中的SB2)和虚设块(图4中的DB)中提供通道，而不管第二子块(图4中的SB2)的存储单元以及虚设块(图4中的DB)的虚设单元是否是编程的。块通过电压的电压电平可以等于或类似于接通电压的电压电平。
可以将编程电压施加到第一子块(图4中的SB1)的所选字线，并且可以将通过电压施加到未选择字线。可以通过增量步进脉冲编程(ISPP)来执行编程循环，并且施加到第一子块(图4中的SB1)的所选字线的编程电压的电压电平可以逐渐增加。施加到第一子块(图4中的SB1)的未选择字线的通过电压可以等于或不同于块通过电压的电压电平。
在操作S340中，当虚设单元的阈值电压(Vth，DC)的电压电平小于0V或大于第一参考电压V1的电压电平时，非易失性存储器件(图2中的120)可以在存储器控制器(图2中的110)的控制下对第二存储块(图2中的BLK2)进行编程。第二存储块(图2中的BLK2)可以包括正常存储块，该正常存储块包括其中阈值电压的电压电平大于0V且小于第一参考电压V1的电压电平的虚设单元。
在操作S350中，非易失性存储器件(图2中的120)可以在存储器控制器(图2中的110)的控制下对第一存储块(图4中的BLK1)执行块重置操作。块重置操作可以表示参考图1所描述的操作S120至S150。
因此，非易失性存储器件(图2中的120)可以将接通电压施加到虚设块(图4中的DB)中包括的虚设单元的字线(图1中的S120)，然后将第二子块(图4中的SB2)中预编程的数据传输到第二存储块(图2中的BLK2)或第n存储块(图2中的BLKn)的未编程的子块。随后，非易失性存储器件(图2中的120)可以对整个第一存储块(图4中的BLK1)执行擦除操作(图1中的S140)，并且重新编程虚设块(图4中的DB)中包括的虚设单元(图1中的S150)。
图8是根据本发明构思的一些示例实施例的非易失性存储器件的编程方法的流程图。详细地，图8是在图4中的第一子块SB1是编程的状态下对第二子块SB2的存储单元进行编程的方法的流程图。下文中，参考图3至图6，并且省略重复描述。
参考图8，用于第二子块的编程方法S400可以包括多个操作S410至S480。
在操作S410中，存储器控制器(图2中的110)可以从其主机接收用于第二子块(图4中的SB2)中包括的存储单元的编程命令。
在操作S420中，存储器控制器(图2中的110)可以确定第一存储块(图4中的BLK1)是否满足虚设块关断条件。存储器控制器(图2中的110)可以从控制电路(图3中的122)接收虚设块(图4的DB)的阈值电压的监测信息。存储器控制器(图2中的110)可以将虚设块(图4中的DB)中包括的虚设单元的阈值电压(Vth，DC)的电压电平与第二参考电压V2的电压电平进行比较。
当虚设单元的阈值电压(Vth，DC)的电压电平大于第二参考电压V2的电压电平时，不可以正常关断虚设单元。换言之，第二参考电压V2的电压电平可以具有阈值，在该阈值处虚设单元可以电阻挡第一子块(图4中的SB1)和第二子块(图4中的SB2)。因此，第二参考电压V2的电压电平可以具有用于确定是否可以以子块为单位执行操作的参考值。第二参考电压V2的电压电平可以是预设值，或者可以是由用户输入的值。稍后参考图9更详细地描述第二参考电压V2的电压电平。
当虚设单元的阈值电压(Vth，DC)的电压电平大于0V且小于第二参考电压V2的电压电平时，存储器控制器(图2中的110)可以确定第一存储块(图4中的BLK1)满足虚设块关断条件。因此，可以控制非易失性存储器件(图2中的120)执行操作S430。当虚设单元的阈值电压(Vth，DC)的电压电平小于0V或大于第二参考电压V2的电压电平时，存储器控制器(图2中的110)可以确定第一存储块(图4中的BLK1)不满足虚设块关断条件。因此，可以控制非易失性存储器件(图2中的120)执行操作S450。
在操作S430中，当虚设单元的阈值电压(Vth，DC)的电压电平大于0V且小于第二参考电压V2的电压电平时，非易失性存储器件(图2中的120)可以在存储器控制器(图2中的110)的控制下关断虚设块(图4中的DB)的虚设单元。可以将关断电压施加到虚设字线(图4中的WL4和WL5)。例如，关断电压可以包括地电压。因此，第一子块(图4中的SB1)和第二子块(图4中的SB2)可以彼此电分离。
在操作S440中，非易失性存储器件(图2中的120)可以对第二子块(图4中的SB2)执行编程操作。可以将编程电压施加到第二子块(图4中的SB2)的所选字线，并且可以将通过电压施加到未选择字线。在这种情况下，当在操作S430中关断虚设块(图4中的DB)的虚设单元时，第一子块(图4中的SB1)和第二子块(图4中的SB2)可以彼此电分离。因此，可以将地电压施加到第一子块的字线(图4中的WL1至WL3)，或者可以不向其施加电压。
在操作S450中，存储器控制器(图2中的110)可以确定第一存储块(图4中的BLK1)是否满足块重置条件。当虚设单元的阈值电压(Vth，DC)的电压电平小于0V或大于第二参考电压V2的电压电平时，存储器控制器(图2中的110)可以确定第一存储块(图4中的BLK1)是否满足块重置条件。存储器控制器(图2中的110)可以将虚设单元的阈值电压(Vth，DC)的电压电平与第一参考电压V1的电压电平进行比较。第一参考电压V1的电压电平可以包括第一存储块(图4中的BLK1)可以正常执行读取操作的阈值，如上面参考图1中的操作S110所描述的。
当虚设单元的阈值电压(Vth，DC)的电压电平大于0V且小于第一参考电压V1的电压电平时，存储器控制器(图2中的110)可以确定第一存储块(图4中的BLK1)不满足块重置条件。因此，可以控制非易失性存储器件(图2中的120)执行操作S460。当虚设单元的阈值电压(Vth，DC)的电压电平小于0V或大于第一参考电压V1的电压电平时，可以确定第一存储块(图3中的BLK1))满足块重置条件。因此，可以控制非易失性存储器件(图2中的120)执行操作S470。
在操作S460中，当虚设单元的阈值电压(Vth，DC)的电压电平大于0V且小于第一参考电压V1的电压电平时，非易失性存储器件(图2中的120)可以在存储器控制器(图2中的110)的控制下接通虚设块(图4中的DB)。为了接通虚设块(图4中的DB)，可以将接通电压施加到虚设字线(图4中的WL4和WL5)。
接通电压的电压电平可以大于虚设单元的阈值电压(Vth，DC)的电压电平。当虚设单元的阈值电压(Vth，DC)的电压电平大于0V且小于第一参考电压V1的电压电平时，接通电压的电压电平可以大于施加到虚设单元的字线的电压的电压电平，以接通虚设单元。例如，接通电压的电压电平可以大于读取电压可达到的最大电压电平。读取电压可以包括：在读取操作期间施加到子块中包括的存储单元的字线的电压。例如，接通电压的电压电平可以大于第一参考电压V1的电压电平。因此，可以在虚设单元中提供通道。第一子块(图4中的SB1)和第二子块(图4中的SB2)可以彼此电连接。
在操作S440中，非易失性存储器件(图2中的120)可以对第二子块(图4中的SB2)执行编程操作。可以将编程电压施加到第二子块(图4中的SB2)的所选字线，并且可以将通过电压施加到未选择字线。在这种情况下，当在操作S450中接通虚设块(图4中的DB)时，第一子块(图4中的SB1)和第二子块(图4中的SB2)彼此电连接，因此，可以将通过电压施加到第一子块(图4中的SB1)的字线。施加到第一子块(图4中的SB1)的字线的通过电压可以等于施加到虚设单元的接通电压，或者可以具有不同的电压电平。
在操作S470中，当虚设单元的阈值电压(Vth，DC)的电压电平小于0V或大于第一参考电压V1的电压电平时，存储器控制器(图2中的110)可以将用于编程的数据编程在第二存储块(图2中的BLK2)中。第二存储块(图2中的BLK2)可以包括正常存储块，该正常存储块包括其中阈值电压(Vth，DC)的电压电平大于0V且小于第一参考电压V1的电压电平的虚设单元。
在操作S480中，非易失性存储器件(图2中的120)可以在存储器控制器(图2中的110)的控制下对第一存储块(图4中的BLK1)执行块重置操作。块重置操作可以表示参考图1所描述的操作S120至S150。
因此，可以将接通电压施加到虚设块(图4中的DB)中包括的虚设字线(图5中的WL4和WL5)(图1中的S120)。随后，可以将第一子块(图4中的SB1)中编程的数据传输到未编程的第二存储块(图2中的BLK2)或第n存储块(图2中的BLKn)的子块(图1中的S130)。此后，可以对整个第一存储块(图4中的BLK1)执行擦除操作(图1中的S140)，并且可以重新编程虚设块(图4中的DB)中包括的虚设单元(图1中的S150)。
图9是示出了根据本发明构思的一些示例实施例的编程的存储单元的阈值电压分布的图。详细地，图9是示出了第一参考电压(图1中的V1)和第二参考电压(图8中的V2)的图，并参考图1至图8进行描述。
参考图9，横轴可以指示存储单元的阈值电压，并且纵轴可以指示单元计数，即，存储单元的数量。根据存储单元(图5中的MC1至MC6)中存储的比特的数量，存储单元(图5中的MC1至MC6)可以分类为SLC、MLC、TLC或QLC。在图10中，为了便于说明，存储单元(图5中的MC1至MC6)是TLC。然而，本发明构思不限于此。
存储单元(图5中的MC1至MC6)可以处于擦除状态或者其中编程有一个或多个比特的状态。存储单元(图5中的MC1至MC6)可以被编程为第一状态S1至第八状态S8中的任何一个，并且第一状态S1至第八状态S8可以定义作为存储单元(图5中的MC1至MC6)的阈值电压Vth的范围。第一状态S1可以表示擦除状态，并且第八状态S8可以表示其中编程有最大量(例如，第一量)的数据的状态。
第一参考电压V1的电压电平可以等于当存储单元(图5中的MC1至MC6)被编程为第八状态S8时存储单元(图5中的MC1至MC6)的阈值电压可以具有的电压电平的最大值Vth8max。
第二参考电压V2的电压电平可以等于如下值：将存储单元(图5中的MC1至MC6)被编程为第八状态S8时存储单元(图5中的MC1至MC6)的阈值电压可以具有的电压电平的最大值Vth8max减去在执行读取操作之后沟道的电压电平而获得的值。第二参考电压V2可以包括当地电压施加到字线时发生负升压的电压，或者可以表示用于维持沟道电位的电压。第二参考电压V2的电压电平可以小于第一参考电压V1的电压电平。
图10是根据本发明构思的一些示例实施例的当发生读取错误时非易失性存储器件的数据恢复方法的流程图。下文中，参考图3至图6，并且省略重复描述。
参考图10，非易失性存储器件的数据恢复方法S500可以包括多个操作S510至S540。
在操作S510中，当非易失性存储器件(图2中的120)基于读取命令执行读取操作时，可能发生ECC错误。非易失性存储器件(图2中的120)可以检测ECC错误。ECC错误可以包括错误地读取在存储单元中编程的数据的情况、或者未准确地检测或纠正包括错误的数据的情况。当读取周期增加时，可能会发生ECC错误。
在操作S520中，存储器控制器(图2中的110)可以确定第一存储块(图4中的BLK1)是否满足块重置条件。存储器控制器(图2中的110)可以从控制电路(图3中的122)接收虚设块(图4中的DB)中包括的虚设单元的阈值电压(Vth，DC)的监测信息。存储器控制器(图2中的110)可以将虚设单元的阈值电压(Vth，DC)的电压电平与第一参考电压V1的电压电平进行比较。如上面参考图1中的操作S110所述，第一参考电压V1的电压电平可以具有第一存储块(图4中的BLK1)可以正常执行读取操作的阈值，并且可以具有用于确定块重置操作是否是必要的或期望的参考值。
当虚设单元的阈值电压(Vth，DC)的电压电平大于0V且小于第一参考电压V1的电压电平时，存储器控制器(图2中的110)可以确定第一存储块(图4中的BLK1)不满足块重置条件。因此，存储器控制器110可以基于第一参考电压V1来确定是否重置第一存储块BLK1。因此，可以控制非易失性存储器件(图2中的120)执行操作S530。当虚设单元的阈值电压(Vth，DC)的电压电平小于0V或大于第一参考电压V1的电压电平时，存储器控制器110可以确定第一存储块(图3中的BLK1)满足块重置条件。因此，可以控制非易失性存储器件(图2中的120)执行操作S540。
在操作S530中，当虚设单元的阈值电压(Vth，DC)的电压电平大于0V且小于第一参考电压V1的电压电平时，非易失性存储器件(图2中的120)可以在存储器控制器(图2中的110)的控制下将第一存储块(图2中的BLK1)中存储的数据传输到第二存储块(图2中的BLK2)。第二存储块(图2中的BLK2)可以包括读取周期小于参考值的存储块。因此，可以对传输到第二存储块(图2中的BLK2)的数据重新执行读取操作。
在操作S540中，当虚设单元的阈值电压(Vth，DC)的电压电平小于0V或大于第一参考电压V1的电压电平时，非易失性存储器件(图2中的120)可以在存储器控制器(图2中的110)的控制下执行块重置操作。块重置操作可以表示参考图1所描述的操作S120至S150。
因此，非易失性存储器件(图2中的120)可以通过将接通电压施加到虚设单元中包括的字线来接通虚设块(图4中的DB)中包括的虚设单元(图1中的S120)，然后将第一存储块(图2中的BLK1)中编程的数据传输到第二存储块(图2中的BLK2)(图1中的S130)。在这种情况下，第二存储块可以包括正常存储块，该正常存储块包括其中阈值电压(Vth，DC)的电压电平大于0V且小于第一参考电压V1的电压电平的虚设单元。此外，第二存储块(图2中的BLK2)可以包括读取周期小于参考值的存储块。随后，可以对整个第一存储块(图4中的BLK1)执行擦除操作(图1中的S140)，并且可以重新编程第一存储块(图4中的BLK1)中包括的虚设单元(图1中的S150)。
图11是示出了根据本发明构思的一些示例实施例的非易失性存储器件的结构的截面图。详细地，图11是示出了图2和图3中的非易失性存储器件120的结构的图。在下文中，参考图1和图2。
参考图11，非易失性存储器件120可以包括外围电路区PERI和单元区CELL。外围电路区PERI和单元区CELL中的每一个可以包括外部焊盘接合区PA、字线接合区WLBA和位线接合区BLBA。
非易失性存储器件120可以具有芯片到芯片(C2C)结构。可以通过在第一晶片上制造包括单元区域CELL的上芯片、在与第一晶片不同的第二晶片上制造包括外围电路区域PERI的下芯片、然后通过接合方法将上芯片和下芯片彼此连接来提供C2C结构。例如，接合方法可以表示将设置在上芯片的最上面金属层上的接合金属与设置在下芯片的最上面金属层上的接合金属彼此电连接的方法。例如，当接合金属包括铜(Cu)时，接合方法可以包括Cu-Cu接合方法。在另一示例实施例中，接合金属不仅可以包括Cu，还可以包括铝(A1)或钨(W)。
外围电路区PERI可以包括第一衬底210、层间绝缘层215、多个电路元件220a、220b和220c、第一金属层230a、230b和230c、以及第二金属层240a、240b和240c，其中，多个电路元件220a、220b和220c设置在第一衬底210上，第一金属层230a、230b和230c分别连接到多个电路元件220a、220b和220c，并且第二金属层240a、240b和240c设置在第一金属层230a、230b和230c上。在一些示例实施例中，第一金属层230a、230b和230c可以包括具有相对高的电阻率的W，并且第二金属层240a、240b和240c可以包括具有相对低的电阻率的Cu。
在图11中，仅示出了第一金属层230a、230b和230c以及第二金属层240a、240b和240c。然而，本发明构思不限于此，并且至少一个金属层还可以设置在第二金属层240a、240b和240c上。设置在第二金属层240a、240b和240c上的至少一个金属层的至少一部分可以包括电阻率比第二金属层240a、240b和240c中包括的Cu高的Al等。
层间绝缘层215可以布置在第一衬底210上以覆盖多个电路元件220a、220b和220c、第一金属层230a、230b和230c以及第二金属层240a、240b和240c，并且可以包括诸如氧化硅和氮化硅的绝缘材料。
下接合金属271b和272b可以设置在字线接合区WLBA的第二金属层240b上。在字线接合区WLBA中，外围电路区PERI中的下接合金属271b和272b可以以接合方式电连接到单元区CELL中的上接合金属371b和372b，并且下接合金属271b和272b以及上接合金属371b和372b可以由铝(Al)、铜(Cu)、钨(W)等形成。
单元区CELL可以提供至少一个存储块。单元区CELL可以包括第二衬底310和公共源极线320。字线330可以在与第二衬底310的上表面垂直的方向(Z轴方向)上堆叠在第二衬底310上。串选择线和地选择线可以分别布置在字线330之上和之下，并且多条字线330可以布置在串选择线与地选择线之间。
在位线接合区BLBA中，沟道结构CH可以沿着与第二衬底310的上表面垂直的方向(Z轴方向)延伸，并穿过字线330、串选择线和地选择线。沟道结构CH可以包括数据存储层、沟道层和掩埋绝缘层。沟道层可以与第一金属层350c和第二金属层360c电连接。例如，第一金属层350c可以包括位线接触部，并且第二金属层360c可以包括位线。位线360c可以沿着与第二衬底310的上表面平行的方向(Y轴方向)延伸。
布置有沟道结构CH和位线360c的区域可以被定义为位线接合区BLBA。位线360c可以与页缓冲器393中包括的电路元件220c电连接。例如，位线360c可以与外围电路区PERI的上接合金属371c和372c连接，并且上接合金属371c和372c可以与下接合金属271c和272c连接，该下接合金属271c和272c与页缓冲器393的电路元件220c连接。页缓冲器393可以对应于参考图3所描述的页缓冲器单元。
在字线接合区WLBA中，字线330可以各自沿着与第一方向(Y轴方向)垂直并且与第二衬底310的上表面平行的第二方向(X轴方向)延伸，并且可以连接到多个单元接触插塞340。字线330和单元接触插塞340可以通过由沿着第二方向延伸以具有不同长度的字线330中的至少一些提供的焊盘彼此连接。第一金属层350b和第二金属层360b可以顺序连接在与字线330连接的单元接触插塞340上。单元接触插塞340可以通过单元区CELL的上接合金属371b和372b以及外围电路区PERI的下接合金属271b和272b在字线接合区WLBA中连接到外围电路区PERI。
单元接触插塞340可以与行解码器124中包括的电路元件220b电连接。电路元件220b的工作电压可以与页缓冲器393中包括的电路元件220c的工作电压不同。例如，电路元件220b的工作电压可以小于电路元件220c的工作电压。行解码器124可以对应于图3中的行解码器124。
公共源极线接触插塞380可以布置在外部焊盘接合区PA中。公共源极线接触插塞380可以包括导电材料(例如，金属、金属化合物、多晶硅等)，并且可以电连接到公共源极线320。第一金属层350a和第二金属层360a可以顺序堆叠在共源极线接触插塞380上。布置有共源极线接触插塞380、第一金属层350a和第二金属层360a的区域可以被定义为外部焊盘接合区PA。
外部焊盘接合区PA可以包括输入/输出焊盘205和305。覆盖第一衬底210的下表面的下绝缘层201可以设置在第一衬底210的下方，并且第一输入/输出焊盘205可以设置在下绝缘层201上。第一输入/输出焊盘205可以通过第一输入/输出接触插塞203与多个电路元件220a、220b和220c中的至少一个连接，并且可以通过下绝缘层201与第一衬底210分离。侧绝缘层可以布置在第一输入/输出接触插塞203与第一衬底210之间，并将第一输入/输出接触插塞203与第一衬底210彼此电分离。
覆盖第二衬底310的上表面的上绝缘层301可以设置在第二衬底310上，并且第二输入/输出焊盘305可以布置在上绝缘层301上。第二输入/输出焊盘305可以通过第二输入/输出接触插塞303与多个电路元件220a、220b和220c中的至少一个连接。在一些示例实施例中，第二输入/输出焊盘305可以电连接到电路元件220a。
第二衬底310、公共源极线320等可以不布置在其中布置有第二输入/输出接触插塞303的区域中。此外，第二输入/输出焊盘305可以在第三方向(Z轴方向)上不与字线330重叠。第二输入/输出接触插塞303可以在与第二衬底310的上表面平行的方向上与第二衬底310分离，并且可以经由层间绝缘层315连接到第二输入/输出焊盘305。
根据一些示例实施例，可以选择性地设置第一输入/输出焊盘205和第二输入/输出焊盘305。例如，非易失性存储器件120可以仅包括布置在第一衬底210上的第一输入/输出焊盘205，或者可以仅包括布置在第二衬底310上的第二输入/输出焊盘305。在一些示例实施例中，非易失性存储器件120可以包括第一输入/输出焊盘205和第二输入/输出焊盘305两者。
在单元区CELL和外围电路区PERI中各自包括的外部焊盘接合区PA和位线接合区BLBA中的每一个中，最上面金属层的金属图案可以存在作为虚设图案，或者最上面金属层可以是空的。
在外部焊盘接合区PA中，非易失性存储器件120可以在外围电路区PERI的最上面金属层中具有与单元区CELL的上金属图案372a相同形状的下金属图案273a，以与设置在单元区CELL的最上面金属层中的上金属图案372a相对应。设置在外围电路区PERI的最上面金属层中的下金属图案273a可以不连接到外围电路区PERI中的附加接触部。类似地，在外部焊盘接合区PA中，具有与外围电路区PERI的下金属图案273a相同形状的上金属图案372a可以设置在单元区CELL的上金属层上，以与形成在外围电路区PERI的最上面金属层上的下金属图案273a相对应。
下接合金属271b和272b可以设置在字线接合区WLBA的第二金属层240b上。在字线接合区WLBA中，外围电路区PERI的下接合金属271b和272b可以通过接合方法与单元区CELL的上接合金属371b和372b电连接。
此外，在位线接合区BLBA中，具有与外围电路区PERI的下金属图案252相同形状的上金属图案392可以设置在单元区CELL的最上面金属层中，以与设置在外围电路区PERI的最上面金属层上的下金属图案252相对应。在单元区CELL的最上面金属层中设置的上金属图案392上可以不设置接触部。
图12是根据本发明构思的一些示例实施例的计算系统200的框图。
参考图12，计算系统200可以包括存储器系统210、处理器220、RAM 230、输入/输出设备240以及电源设备250。尽管图12中未示出，但计算系统200还可以包括能够与视频卡、声卡、存储卡、通用串行总线(USB)设备或其他电子设备进行通信的端口。计算系统200可以实现为个人计算机，或者可以实现为便携式电子设备，例如膝上型计算机、移动电话、个人数字助理(PDA)和相机。
处理器220可以执行特定的操作或任务。根据一些示例实施例，处理器220可以包括微处理器和中央处理单元(CPU)。处理器220可以经由总线260(例如，地址总线、控制总线和数据总线)与RAM230、输入/输出设备240和存储器系统210进行通信。根据一些示例实施例，处理器220可以连接到扩展总线，例如外围组件互连(PCI)总线。
存储器系统210可以经由总线260与处理器220、RAM 230、以及输入/输出设备240进行通信。根据来自处理器220的请求，存储器系统210可以存储接收到的数据或将所存储的数据提供给处理器220、RAM 230、或输入/输出设备240。
同时，存储器系统210可以包括参考图2所描述的存储器系统100。存储器系统210可以包括存储器211和存储器控制器212。存储器211可以对应于参考图2至图10所描述的非易失性存储器件120。换言之，存储器系统210可以包括参考图2至图10所描述的非易失性存储器件120。
根据参考图1以及图6至图10所描述的根据一些示例实施例的操作方法，存储器211可以在存储器控制器212的控制下进行操作。例如，存储器211可以基于虚设单元的阈值电压电平来执行块重置操作。存储器控制器212可以确定虚设单元的阈值电压电平是否满足用于执行块重置操作的条件，并且可以基于该确定来控制存储器211的块重置操作。
RAM 230可以存储计算系统200的操作所需或期望的数据。例如，RAM 230可以实现为DRAM、移动DRAM、静态RAM(SRAM)、PRAM、铁电RAM(FRAM)、ReRAM(RRAM)和/或磁RAM(MRAM)。
输入/输出设备240可以包括输入装置(例如，键盘、小键盘和鼠标)和输出装置(例如，打印机和显示器)。电源设备250可以施加计算系统200的操作所需或期望的工作电压。
图13是根据本发明构思的一些示例实施例的SSD系统300的框图。
参考图13，SSD系统300可以包括主机310和SSD 320。SSD 320可以经由信号连接器与主机310交换信号(SGL)并经由电源连接器接收电力(PWR)。
SSD 320可以包括SSD控制器321、辅助电源322以及多个存储器件323、324和325。多个存储器件323、324和325可以包括竖直堆叠的NAND闪存器件。多个存储器件323、324和325中的至少一个可以包括参考图2至图10所描述的非易失性存储器件120。例如，根据参考图6至图10所描述的根据一些示例实施例的操作方法，多个存储设备323、324和325中的至少一个可以在SSD控制器321的控制下执行块重置操作。
上面公开的任何元件和/或功能块可以包括或在处理电路中实现，例如包括逻辑电路的硬件；硬件/软件组合，例如，执行软件的处理器；或其组合。例如，存储器控制器110、存储器控制器212和SSD控制器321可以实现为处理电路。处理电路具体地可以包括但不限于中央处理单元(CPU)、算术逻辑单元(ALU)、数字信号处理器、微型计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器、专用集成电路(ASIC)等。处理电路可以包括电子元件，例如晶体管、电阻器、电容器等中的至少一种。处理电路可以包括电子元件，例如包括AND门、OR门、NAND门、NOT门等中的至少一种的逻辑门。
处理器、控制器和/或处理电路可以被配置为通过被具体地编程以(例如，使用FPGA或ASIC)执行动作或步骤来执行这些动作或步骤，或者可以被配置为通过执行从存储器接收的指令来执行动作或步骤，或者前面两者的组合。尽管已参考本发明构思的示例实施例详细示出和描述了本发明构思，但应当理解，在不脱离权利要求的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.一种存储器系统的操作方法，所述存储器系统包括存储器控制器和非易失性存储器件，所述非易失性存储器件在所述存储器控制器的控制下操作，并且所述非易失性存储器件包括第一存储块和第二存储块，所述方法包括：
由所述存储器控制器确定所述第一存储块是否满足块重置条件；
响应于所述第一存储块满足所述块重置条件，将接通电压施加到所述第一存储块中包括的虚设单元的字线；
将预编程在所述第一存储块中的数据传输到所述第二存储块；
擦除所述第一存储块；以及
重新编程所述第一存储块的虚设单元。
2.根据权利要求1所述的方法，其中，由所述存储器控制器确定所述第一存储块是否满足所述块重置条件包括：
响应于所述第一存储块中包括的虚设单元的阈值电压的电压电平小于零或大于第一参考电压的电压电平，确定所述第一存储块满足所述块重置条件，
其中，所述第一参考电压的电压电平具有阈值，在所述阈值处所述第一存储块能够执行读取操作。
3.根据权利要求2所述的方法，其中，所述第一参考电压的电压电平等于当在所述第一存储块中包括的存储单元中编程第一量的数据时所述存储单元的阈值电压的第一电压电平。
4.根据权利要求1所述的方法，其中，所述接通电压的电压电平大于在读取操作期间施加到所述第一存储块中包括的存储单元的字线的读取电压的第一电压电平。
5.根据权利要求1所述的方法，其中，所述第二存储块包括不满足所述块重置条件的存储块。
6.一种非易失性存储器件的操作方法，所述非易失性存储器件包括第一存储块、第二存储块和第三存储块，所述第一存储块至所述第三存储块中的每一个包括第一子块、第二子块和虚设块，所述第一子块包括多个第一存储单元，所述第二子块包括多个第二存储单元，并且所述虚设块包括多个虚设单元，所述第二子块布置在所述第一子块上，并且所述虚设块布置在所述第一子块与所述第二子块之间，所述方法包括：
接收用于所述第一存储块执行第一操作的命令；以及
响应于所述第一存储块满足块重置条件，由所述第一存储块执行块重置操作，
其中，执行所述块重置操作包括：
将接通电压施加到所述第一存储块的虚设块中包括的虚设字线，
将先前编程在所述第一存储块的第一子块或第二子块中的数据传输到所述第二存储块，
对所述第一存储块全部地执行擦除操作，以及
重新编程所述第一存储块的虚设单元。
7.根据权利要求6所述的方法，其中，
当所述第一存储块的虚设单元的阈值电压的电压电平小于零或大于第一参考电压的电压电平时，满足所述块重置条件，并且
所述第一参考电压的电压电平具有阈值，在所述阈值处所述第一存储块能够执行读取操作。
8.根据权利要求6所述的方法，其中，所述接通电压的电压电平大于在读取操作期间施加到所述第一存储块的存储单元的字线的读取电压的第一电压电平。
9.根据权利要求6所述的方法，其中，所述第二存储块和所述第三存储块不满足所述块重置条件。
10.根据权利要求6所述的方法，其中，所述命令包括用于所述第一存储块的第一子块的擦除命令，所述第一子块是要被擦除的子块，并且
所述方法还包括：
响应于所述第一存储块不满足所述块重置条件，由所述第一存储块基于所述命令，通过向所述第一存储块的虚设字线施加不将空穴注入所述第一存储块的第二子块中的电压，来执行第一操作，所述第二子块是不被擦除的子块。
11.根据权利要求6所述的方法，其中，
所述第一存储块的第二子块包含先前编程的数据，
所述命令包括用于所述第一存储块的第一子块的编程命令，
所述方法还包括：
响应于所述第一存储块不满足所述块重置条件，由所述第一存储块基于所述命令，通过将块通过电压施加到所述第一存储块的第二子块中包括的字线和所述第一存储块的虚设字线，来执行第一操作，其中，所述块通过电压的电压电平等于所述接通电压的电压电平。
12.根据权利要求11所述的方法，还包括：
响应于所述第一存储块满足所述块重置条件，在执行所述块重置操作之前，在所述第二存储块中编程要在所述第一存储块的第一子块中编程的数据，
其中，将先前编程在所述第一存储块中的数据传输到所述第二存储块包括：将先前编程在所述第一存储块的第二子块中的数据传输到所述第二存储块的子块，所述第二存储块的子块未被编程。
13.根据权利要求6所述的方法，其中，
所述第一存储块的第一子块上具有先前编程的数据，
所述命令包括用于所述第一存储块的第二子块的编程命令，以及
所述方法还包括：
响应于所述第一存储块满足虚设块关断条件，将关断电压施加到所述第一存储块的虚设字线；以及
响应于所述第一存储块不满足所述虚设块关断条件，确定所述第一存储块是否满足所述块重置条件。
14.根据权利要求13所述的方法，其中，
如果所述第一存储块的虚设单元的阈值电压的电压电平小于零或大于第二参考电压的电压电平，则满足所述虚设块关断条件，并且
所述第二参考电压的电压电平具有阈值，在所述阈值处所述第一存储块的虚设单元能够电阻挡所述第一存储块的第一子块和所述第一存储块的第二子块。
15.根据权利要求13所述的方法，还包括：
响应于所述第一存储块不满足所述块重置条件，在所述第一存储块基于所述命令执行第一操作之前，将所述接通电压施加到所述第一存储块的虚设字线；以及
响应于所述第一存储块满足所述块重置条件，在所述第一存储块执行所述块重置操作之前，在所述第二存储块中编程要在所述第一存储块的第二子块中编程的数据，
其中，将先前编程在所述第一存储块中的数据传输到所述第二存储块包括：将先前编程在所述第一存储块的第一子块中的数据传输到所述第二存储块的子块，所述第二存储块的子块未被编程。
16.根据权利要求6所述的方法，其中，所述命令包括用于所述第一存储块的第一子块或第二子块的读取命令，并且
所述方法还包括：
由所述非易失性存储器件检测所述第一存储块的纠错码ECC错误；以及
响应于所述第一存储块不满足所述块重置条件，将先前编程在所述第一存储块的第一子块或第二子块中的数据传输到所述第二存储块。
17.一种半导体装置，包括：
存储器控制器，被配置为产生编程命令、读取命令或擦除命令中的任何一种；以及
非易失性存储器件，在所述存储器控制器的控制下进行操作，所述非易失性存储器件包括第一存储块和第二存储块，
其中，所述存储器控制器被配置为确定所述第一存储块是否满足块重置条件，以及
所述非易失性存储器件被配置为：响应于所述第一存储块满足所述块重置条件，将接通电压施加到所述第一存储块中包括的虚设单元的字线，将先前编程在所述第一存储块中的数据传输到所述第二存储块，擦除所述第一存储块，并重新编程所述第一存储块的虚设单元。
18.根据权利要求17所述的半导体装置，其中，如果所述第一存储块中包括的虚设单元的阈值电压的电压电平小于零或大于第一参考电压的电压电平，则满足所述块重置条件，以及
所述第一参考电压的电压电平具有阈值，在所述阈值处所述第一存储块能够执行读取操作。
19.根据权利要求18所述的半导体装置，其中，所述第一参考电压的电压电平等于在所述第一存储块中包括的存储单元中编程第一量的数据时所述存储单元的阈值电压的第一电压电平。
20.根据权利要求17所述的半导体装置，其中，所述第一存储块包括：
第一子块，包括未被编程的第一存储单元；
第二子块，布置在所述第一子块的上方，所述第二子块包括未被编程的第二存储单元；以及
虚设块，布置在所述第一子块与所述第二子块之间并且包括所述虚设单元，
其中，所述存储器控制器还被配置为：在编程所述第一存储块的第二子块之前，确定所述第一存储块是否满足虚设块关断条件，并且响应于所述第一存储块不满足所述虚设块关断条件，确定所述第一存储块是否满足所述块重置条件，
其中，所述非易失性存储器件还被配置为：响应于所述第一存储块满足所述虚设块关断条件，将关断电压施加到所述第一存储块的虚设单元的字线，并且响应于所述第一存储块既不满足所述虚设块关断条件也不满足所述块重置条件，将所述接通电压施加到所述第一存储块的虚设单元的字线，
其中，如果所述第一存储块的虚设单元的阈值电压的电压电平小于零或大于第二参考电压的电压电平，则满足所述虚设块关断条件，并且
其中，所述第二参考电压的电压电平具有阈值，在所述阈值处所述第一存储块的虚设单元能够电阻挡所述第一子块和所述第二子块。
CN202211381624.3A 2021-11-10 2022-11-03 包括多堆叠存储块的非易失性存储器件及其操作方法 Pending CN116110463A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2021-0154260 2021-11-10
KR20210154260 2021-11-10
KR10-2022-0039874 2022-03-30
KR1020220039874A KR20230068252A (ko) 2021-11-10 2022-03-30 멀티 스택 메모리 블록을 포함하는 비휘발성 메모리 장치 및 그의 동작 방법

Publications (1)

Publication Number Publication Date
CN116110463A true CN116110463A (zh) 2023-05-12

Family

ID=86229386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211381624.3A Pending CN116110463A (zh) 2021-11-10 2022-11-03 包括多堆叠存储块的非易失性存储器件及其操作方法

Country Status (2)

Country Link
US (1) US20230146041A1 (zh)
CN (1) CN116110463A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI826161B (zh) * 2022-12-02 2023-12-11 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Also Published As

Publication number Publication date
US20230146041A1 (en) 2023-05-11

Similar Documents

Publication Publication Date Title
US9959933B2 (en) Non-volatile memory devices and methods of operating the same
US11158381B2 (en) Non-volatile memory device and operating method thereof
US10957397B2 (en) Non-volatile memory device, storage device, and programming method thereof for performing an erase detect operation
US10366769B2 (en) Nonvolatile memory device and programming method for fast and slow cells thereof
US8045385B2 (en) Methods of operating nonvolatile memory devices to inhibit parasitic charge accumulation therein
US10777278B2 (en) Non-volatile memory device and erasing method of the same
US11081186B2 (en) Non-volatile memory device and erasing method of the same
US11100981B2 (en) Memory system and operating method of memory system
US20110205802A1 (en) Nonvolatile memory device and method of reading the same
US20170177242A1 (en) Memory system and operation method for the same
US11315649B2 (en) Memory controller, memory device and memory system having improved threshold voltage distribution characteristics and related operating methods
US9582196B2 (en) Memory system
US20170139638A1 (en) Memory system and operating method thereof
US20230146041A1 (en) Non-volatile memory device including multi-stack memory block and operating method thereof
KR20230068252A (ko) 멀티 스택 메모리 블록을 포함하는 비휘발성 메모리 장치 및 그의 동작 방법
US11742052B2 (en) Nonvolatile memory device and storage device including nonvolatile memory device
US11594293B2 (en) Memory device with conditional skip of verify operation during write and operating method thereof
US20230039489A1 (en) Semiconductor device performing block program and operating method thereof
US11798645B2 (en) Storage device for performing reliability check by using error correction code (ECC) data
US11989091B2 (en) Memory system for performing recovery operation, memory device, and method of operating the same
US20230125101A1 (en) Nonvolatile memory device and operation method thereof
US20230154551A1 (en) Semiconductor device for improving retention performance and operating method thereof
KR20170024713A (ko) 메모리 시스템 및 그의 동작방법
KR20230069802A (ko) 리텐션 성능 개선을 위한 반도체 장치 및 그의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication