CN116107763B - 一种数据发送方法、装置、设备及存储介质 - Google Patents

一种数据发送方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN116107763B
CN116107763B CN202310382884.0A CN202310382884A CN116107763B CN 116107763 B CN116107763 B CN 116107763B CN 202310382884 A CN202310382884 A CN 202310382884A CN 116107763 B CN116107763 B CN 116107763B
Authority
CN
China
Prior art keywords
data
pointer position
current
cache
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310382884.0A
Other languages
English (en)
Other versions
CN116107763A (zh
Inventor
席诗琼
孙力军
乔文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Suiyuan Intelligent Technology Co ltd
Original Assignee
Beijing Suiyuan Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Suiyuan Intelligent Technology Co ltd filed Critical Beijing Suiyuan Intelligent Technology Co ltd
Priority to CN202310382884.0A priority Critical patent/CN116107763B/zh
Publication of CN116107763A publication Critical patent/CN116107763A/zh
Application granted granted Critical
Publication of CN116107763B publication Critical patent/CN116107763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明公开了一种数据发送方法、装置、设备及存储介质。包括：获取上行端口当前接收数据的第一信号值，其中，第一信号值用于表示接收数据的数据量；当第一信号值小于等于预设阈值时，确定内部缓存情况，其中，内部缓存情况包括空缓存、满缓存和非空非满缓存；当内部缓存情况为非空非满缓存时，根据当前接收数据确定当前写起始指针位置和当前写指针位置；获取读指针位置，根据读指针位置和当前写起始指针位置确定发送数据，并将发送数据发送至下行端口。通过在当前接收数据的第一信号值小于等于预设阈值且内部缓存情况为非空非满缓存时，通过当前接收数据确定指针位置，并且通过指针位置确定发送数据，减小了芯片面积，提高了数据发送效率。

Description

一种数据发送方法、装置、设备及存储介质
技术领域
本发明涉及数据传输技术领域，尤其涉及一种数据发送方法、装置、设备及存储介质。
背景技术
在人工智能计算芯片内，常用到多维矩阵数据操作，如padding、reshape以及de-slice等，在做这些操作时，芯片基于AXI总线对数据进行搬运。
现有技术芯片在对数据进行搬运时，若每行的数据量较小，则虽然发送的数据的地址是连续的，但是数据还是会被切成多笔发送；或者由多组命令不同的strobe对于同一个地址多次发送数据。
现有技术在数据量较小，发送地址连续的情况下仍将数据切成多笔发送的方式，增加了芯片面积，降低了数据发送效率。
发明内容
本发明提供了一种数据发送方法、装置、设备及存储介质，以实现高效的数据发送。
根据本发明的一方面，提供了一种数据发送方法，该方法包括：
获取上行端口当前接收数据的第一信号值，其中，第一信号值用于表示接收数据的数据量；
当第一信号值小于等于预设阈值时，确定内部缓存情况，其中，内部缓存情况包括空缓存、满缓存和非空非满缓存；
当内部缓存情况为非空非满缓存时，根据当前接收数据确定当前写起始指针位置和当前写指针位置；
获取读指针位置，根据读指针位置和当前写起始指针位置确定发送数据，并将发送数据发送至下行端口。
可选的，确定内部缓存情况，包括：获取内部缓存的历史写指针位置和历史写起始指针位置；当读指针位置和历史写起始指针位置相同时，确定内部缓存情况为空缓存；根据读指针位置确定临界位置，当历史写指针位置到达临界位置时，确定内部缓存情况为满缓存；否则，确定内部缓存情况为非空非满缓存。
可选的，根据当前接收数据确定当前写起始指针位置和当前写指针位置，包括：将当前接收数据存入内部缓存的目标位置；获取历史缓存数据的第一数据地址和当前接收数据的第二数据地址；判断第一数据地址和第二数据地址是否为连续地址，若是，根据当前接收数据和历史缓存数据确定当前写起始指针位置和当前写指针位置；否则，将目标位置作为当前写起始指针位置和当前写指针位置。
可选的，在将当前接收数据存入内部缓存的目标位置之前，还包括：判断第一数据地址和第二数据地址是否发生重叠，若是，将重叠部分作为目标位置；否则，将历史缓存数据对应的最大值位置的下一位置作为目标位置。
可选的，根据当前接收数据和历史缓存数据确定当前写起始指针位置和当前写指针位置，包括：将历史缓存数据和当前接收数据进行合并以生成合并数据，确定合并数据对应的合并信号值；判断合并信号值是否大于预设阈值，若是，将目标位置作为当前写起始指针位置和当前写指针位置；否则，将历史写起始指针位置作为当前写起始指针位置。
可选的，根据读指针位置和当前写起始指针位置确定发送数据，包括：读取内部缓存中读指针位置至当前写起始指针位置之间的数据；将数据作为发送数据。
可选的，方法还包括：当第一信号值小于等于预设阈值且内部缓存情况为空缓存时，直接将当前接收数据存入内部缓存；当第一信号值大于预设阈值时，将当前接收数据作为发送数据。
根据本发明的另一方面，提供了一种数据发送装置，该装置包括：
第一信号值获取模块，用于获取上行端口当前接收数据的第一信号值，其中，第一信号值用于表示接收数据的数据量；
内部缓存情况确定模块，用于当第一信号值小于等于预设阈值时，确定内部缓存情况，其中，内部缓存情况包括空缓存、满缓存和非空非满缓存；
指针位置确定模块，用于当内部缓存情况为非空非满缓存时，根据当前接收数据确定当前写起始指针位置和当前写指针位置；
发送数据确定模块，用于获取读指针位置，根据读指针位置和当前写起始指针位置确定发送数据，并将发送数据发送至下行端口。
根据本发明的另一方面，提供了一种电子设备，所述电子设备包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行本发明任一实施例所述的一种数据发送方法。
根据本发明的另一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现本发明任一实施例所述的一种数据发送方法。
本发明实施例的技术方案，通过在当前接收数据的第一信号值小于等于预设阈值且内部缓存情况为非空非满缓存时，通过当前接收数据确定指针位置，并且通过指针位置确定发送数据，减小了芯片面积，提高了数据发送效率。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明实施例一提供的一种数据发送方法的流程图；
图2是根据本发明实施例一提供的另一种数据发送方法的流程图；
图3是根据本发明实施例二提供的另一种数据发送方法的流程图；
图4是根据本发明实施例二提供的一种数据发送流程示意图；
图5是根据本发明实施例二提供的一种内部缓存中指针位置示意图；
图6是根据本发明实施例三提供的一种数据发送装置的结构示意图；
图7是实现本发明实施例的一种数据发送方法的电子设备的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例一
图1为本发明实施例一提供了一种数据发送方法的流程图，本实施例可适用于芯片基于AXI总线对数据进行发送的情况，该方法可以由数据发送装置来执行，该数据发送装置可以采用硬件和/或软件的形式实现，该数据发送装置可配置于计算机中。如图1所示，该方法包括：
S110、获取上行端口当前接收数据的第一信号值，其中，第一信号值用于表示接收数据的数据量。
其中，上行端口是指芯片的upstream端口，芯片可以对来自upstream端口的一批或多批数据进行处理，每批数据中包含多笔接收数据，芯片可以依次接收各笔接收数据，当前接收数据表示当前芯片正在接收的一笔数据，第一信号值表示当前接收数据的数据量。在接收数据时可以获取到数据的属性信息，属性信息包括信号值awlen以及地址awaddr，信号值用于表示接收数据的数据量，即当前接收数据的awlen=0表示当前接收数据中含有1个数据，awlen=1表示当前接收数据中含有2个数据。地址为判断数据合并的标准，当接收数据之间的地址连续时，才能进行数据合并的操作。
S120、当第一信号值小于等于预设阈值时，确定内部缓存情况，其中，内部缓存情况包括空缓存、满缓存和非空非满缓存。
其中，预设阈值是用户在芯片内部进行设置的，用户可以根据AXI总线的特性对预设阈值进行调整，芯片可以确定当前接收数据的第一信号值，然后将第一信号值与预设阈值进行比较，当第一信号值小于等于预设阈值时，芯片才可以进一步判断当前接收数据是否能进行合并。当第一信号值大于预设阈值时，芯片不需要进行数据合并，可以直接将当前接收数据发送至下行端口downstream。内部缓存情况是指芯片内部缓存buffer的存储情况。其中，内部缓存情况包括空缓存、满缓存和非空非满缓存。当内部缓存情况为空缓存时，表明此时芯片内部没有存储数据，芯片可以直接将当前接收数据存入内部缓存，然后获取下一笔接收数据进行判断；当内部缓存情况为满缓存时，表明此时芯片内部数据已经存满；而当内部缓存情况为非空非满缓存时，表明此时芯片内部存有待发送的历史缓存数据，此时需要进一步判断当前接收数据和历史缓存数据是否能进行合并。
可选的，确定内部缓存情况，包括：获取内部缓存的历史写指针位置和历史写起始指针位置；当读指针位置和历史写起始指针位置相同时，确定内部缓存情况为空缓存；根据读指针位置确定临界位置，当历史写指针位置到达临界位置时，确定内部缓存情况为满缓存；否则，确定内部缓存情况为非空非满缓存。
具体的，确定内部缓存情况是为了确定此时内部buffer内有没有历史缓存数据，内部缓存情况包括空缓存、满缓存和非空非满缓存，芯片可以根据内部缓存的读指针位置和历史写起始指针位置确定内部缓存是否为空缓存，当读指针位置和历史写起始指针位置相同时，内部缓存情况为空缓存，需要说明的是，历史写起始指针位置和历史写指针位置之间的位置即使存在数据，该部分数据也是不能被读的，因为不能确认当前接收数据是否能够和历史缓存数据合并。满缓存的判断和历史写指针位置和读指针的位置有关，当历史写指针位置即将超过读指针位置时确定内部缓存为满缓存，即根据读指针位置可以确定读指针之前的临界位置，而当历史写指针位置到达临界位置时，表示历史写指针位置即将超过读指针位置，此时确定内部缓存情况为满缓存。当内部缓存情况既不为空缓存也不为满缓存时，即可确定内部缓存情况为非空非满缓存。
S130、当内部缓存情况为非空非满缓存时，根据当前接收数据确定当前写起始指针位置和当前写指针位置。
具体的，当前写起始指针位置表示存入当前接收数据后，写起始指针所在的位置，当前写指针位置表示存入当前接收数据后，写指针所在的位置。当内部缓存情况为非空非满缓存时，表明此时芯片内部存有待发送的历史缓存数据，此时需要进一步判断当前接收数据和历史缓存数据是否能进行合并，进而确定当前写起始指针位置和当前写指针位置。
图2为本发明实施例一提供了一种数据发送方法的流程图，步骤S130主要包括如下的步骤S131至步骤S135：
S131、当内部缓存情况为非空非满缓存时，将当前接收数据存入内部缓存的目标位置。
具体的，当内部缓存情况为非空非满缓存时，可将当前接收数据存入内部缓存的目标位置，目标位置是指根据内部缓存的地址确定出当前接受数据在内部缓存的存入位置。
可选的，在将当前接收数据存入内部缓存的目标位置之前，还包括：判断第一数据地址和第二数据地址是否发生重叠，若是，将重叠部分作为目标位置；否则，将历史缓存数据对应的最大值位置的下一位置作为目标位置。
其中，第一数据地址是指历史缓存数据对应的数据地址，第二数据地址是指当前接收数据对应的数据地址，可以通过判断第一数据地址和第二数据地址是否发生重叠来判断数据是否冲突，若发生重叠，可以将重叠部分作为目标位置，进而将当前接收数据存入目标位置，实现当前接收数据对历史缓存数据的覆盖，若没有发生重叠，可以将历史缓存数据对应的最大值位置的下一位置作为目标位置，此时可以将当前接收数据存入目标位置然后进一步判断当前接收数据和历史缓存数据能否进行合并。
示例性的，若历史缓存数据对应的第一数据地址awaddr=5，awlen=1，当前接收数据对应的第二数据地址awaddr=10，awlen=1，则历史缓存数据和当前接收数据不存在重叠，此时可以直接将当前接收数据存入历史缓存数据对应的最大值位置的下一位置，即历史接受数据对应的内部buffer位置为2，此时可以将当前接收数据存入内部buffer位置3。若历史缓存数据对应的第一数据地址为5和6，当前接收数据对应的第二数据地址为6和7，则此时第一数据地址和第二数据地址发生重叠，芯片会将重叠部分作为当前接收数据的目标位置，实现对历史缓存数据的覆盖，需要说明的是，在发生数据重叠时，并不是直接覆盖历史缓存数据，控制器也会考虑strb值来进一步确定覆盖方式。
进一步的，第M笔awlen=1，awaddr=0，则将数据存入buffer（保存的数据为地址0、1的数据），等待。第M+1笔awlen=1，awaddr=1（发送的数据为地址1、2的数据），此时两笔数据可以合并。对于地址1的数据，若第M笔和第M+1笔的wstrb不存在冲突，则无影响；若存在冲突，则第M+1笔数据对第M笔数据进行覆盖。
S132、获取历史缓存数据的第一数据地址和当前接收数据的第二数据地址。
S133、判断第一数据地址和第二数据地址是否为连续地址，若是，执行S134，否则，执行S135。
具体的，可以通过判断历史缓存数据对应的第一数据地址与当前接收数据对应的第二数据地址是否为连续地址进一步判断数据能否进行合并，只有当第一数据地址和第二数据地址为连续地址时，才能将当前接收数据和历史缓存数据进行合并，若第一数据地址和第二数据地址不为连续地址，不能对当前接收数据和历史缓存数据执行合并的操作。
S134、根据当前接收数据和历史缓存数据确定当前写起始指针位置和当前写指针位置。
具体的，可以将当前接收数据和历史缓存数据进行合并，并将合并后数据对应的合并信号值与预设阈值进行比较即可确定出当前写起始指针位置和当前写指针位置，然后进一步根据当前写起始指针位置和读指针位置判断是否可以将合并数据作为发送数据。
可选的，根据当前接收数据和历史缓存数据确定当前写起始指针位置和当前写指针位置，包括：将历史缓存数据和当前接收数据进行合并以生成合并数据，确定合并数据对应的合并信号值；判断合并信号值是否大于预设阈值，若是，将目标位置作为当前写起始指针位置和当前写指针位置；否则，将历史写起始指针位置作为当前写起始指针位置。
其中，历史写起始指针位置表示在当前接收数据存入内部buffer之前，写起始指针所在的位置，在不产生发送数据时，历史写起始指针位置和读指针位置一致。当第一数据地址和第二数据地址为连续地址时，可以将内部缓存的历史缓存数据和当前接收数据进行合并，生成合并数据，并确定合并数据对应的合并信号值，当合并信号值大于预设阈值时，可以将确定出的目标位置作为当前写起始指针位置和当前写指针位置，此时，当前写起始指针位置相对历史写起始指针位置产生变化，同时读指针位置和当前写起始指针位置不一致，此时可以将读指针位置和当前写起始指针位置之间的合并数据作为发送数据。而当合并信号值小于等于预设阈值时，芯片可以继续获取下一笔接收数据进行合并的判断，此时直接将历史写起始指针位置作为当前写起始指针位置，此时，虽然内部缓存内存储有数据，但是由于合并信号值小于等于预设阈值，所以芯片还可以进一步进行数据合并的操作，此时不产生发送数据，当前写起始指针位置和读指针位置一致。
示例性的，可以令预设阈值为3，历史缓存数据对应的awlen=1，awaddr=0，当前接收数据对应的awlen=1，awaddr=2，此时由于地址连续，可以将当前接收数据和历史缓存数据进行合并，合并后awlen=3，未大于预设阈值，因此将数据合并为awlen=3，awaddr=0的数据，存入buffer等待下一笔数据。又例如，可以令预设阈值为3，历史缓存数据对应的awlen=3，awaddr=0，当前接收数据对应的awlen=0，awaddr=4，此时若合并数据，则合并后awaddr=0，awlen=4，大于预设阈值3，则不能进行数据合并，此时当前写起始指针位置和当前写指针位置都指向当前接收数据，芯片会将当前写起始指针位置至读指针位置之间的数据，即历史缓存数据对应的awlen=3，awaddr=0的数据作为发送数据。
S135、将目标位置作为当前写起始指针位置和当前写指针位置。
具体的，若第一数据地址和第二数据地址不为连续地址，则表明历史缓存数据不能与当前接收数据进行合并，此时当前写起始指针位置和当前写指针位置指向目标位置，芯片会将当前写起始指针位置至读指针位置之间的数据，即历史缓存数据作为发送数据。
示例性的，历史缓存数据对应的awlen=1，awaddr=0，当前接收数据对应的awlen=1，awaddr=4，则此时第一数据地址和第二数据地址不为连续地址，不能将历史缓存数据和当前接收数据进行合并，芯片会将当前写起始指针位置至读指针位置之间的数据，即历史缓存数据对应的awlen=1，awaddr=0的数据作为发送数据。
S140、获取读指针位置，根据读指针位置和当前写起始指针位置确定发送数据，并将发送数据发送至下行端口。
具体的，当读指针位置和当前写起始指针位置不一致时，可以根据读指针位置和当前写起始指针位置确定发送数据，即将读指针位置和当前写起始指针位置之间的数据作为发送数据，并将发送数据发送至下行端口。
可选的，方法还包括：当第一信号值小于等于预设阈值且内部缓存情况为空缓存时，直接将当前接收数据存入内部缓存；当第一信号值大于预设阈值时，将当前接收数据作为发送数据。
具体的，当第一信号值小于等于预设阈值且内部缓存情况为空缓存时，表明此时内部buffer内没有历史缓存数据，可以直接将当前接收数据存入内部缓存以等待下一笔接收数据进行数据合并判断。当第一信号值大于预设阈值时，则不对当前接收数据执行合并的操作，可以直接将当前接收数据作为发送数据发送至下行端口。
本发明实施例的技术方案，通过在当前接收数据的第一信号值小于等于预设阈值且内部缓存情况为非空非满缓存时，通过当前接收数据确定指针位置，并且通过指针位置确定发送数据，减小了芯片面积，提高了数据发送效率。
实施例二
图3为本发明实施例二提供的一种数据发送方法的流程图，本实施例在上述实施例一的基础上增加了对根据读指针位置和当前写起始指针位置确定发送数据的具体说明。其中，步骤S210-S230的具体内容与实施例一中的步骤S110-S130大致相同，因此本实施方式中不再进行赘述。如图3所示，该方法包括：
S210、获取上行端口当前接收数据的第一信号值，其中，第一信号值用于表示接收数据的数据量。
S220、当第一信号值小于等于预设阈值时，确定内部缓存情况，其中，内部缓存情况包括空缓存、满缓存和非空非满缓存。
可选的，确定内部缓存情况，包括：获取内部缓存的历史写指针位置和历史写起始指针位置；当读指针位置和历史写起始指针位置相同时，确定内部缓存情况为空缓存；根据读指针位置确定临界位置，当历史写指针位置到达临界位置时，确定内部缓存情况为满缓存；否则，确定内部缓存情况为非空非满缓存。
S230、当内部缓存情况为非空非满缓存时，根据当前接收数据确定当前写起始指针位置和当前写指针位置。
可选的，根据当前接收数据和历史缓存数据确定当前写起始指针位置和当前写指针位置，包括：将历史缓存数据和当前接收数据进行合并以生成合并数据，确定合并数据对应的合并信号值；判断合并信号值是否大于预设阈值，若是，将目标位置作为当前写起始指针位置和当前写指针位置；否则，将历史写起始指针位置作为当前写起始指针位置。
可选的，在将当前接收数据存入内部缓存的目标位置之前，还包括：判断第一数据地址和第二数据地址是否发生重叠，若是，将重叠部分作为目标位置；否则，将历史缓存数据对应的最大值位置的下一位置作为目标位置。
可选的，根据当前接收数据和历史缓存数据确定当前写起始指针位置和当前写指针位置，包括：将历史缓存数据和当前接收数据进行合并以生成合并数据，确定合并数据对应的合并信号值；判断合并信号值是否大于预设阈值，若是，将目标位置作为当前写起始指针位置和前写指针位置；否则，将历史写起始指针位置作为当前写起始指针位置。
S240、获取读指针位置，读取内部缓存中读指针位置至当前写起始指针位置之间的数据。
S250、将数据作为发送数据，并将发送数据发送至下行端口。
具体的，当读指针位置和当前写起始指针位置不一致时，此时产生发送数据，可以读取内部缓存中读指针位置至当前写起始指针位置之间的数据作为发送数据，并将发送数据发送至下行端口。
可选的，方法还包括：当第一信号值小于等于预设阈值且内部缓存情况为空缓存时，直接将当前接收数据存入内部缓存；当第一信号值大于预设阈值时，将当前接收数据作为发送数据。
具体实施方式：
图4为本发明实施例二提供的一种数据发送流程示意图，如图4所示，判断是否对数据进行合并操作的判断条件为信号值awlen是否小于等于N，当前接收到的数据为upstream发来的第M笔数据。若uptream发送的数据awlen>N，则不对数据进行合并，直接将数据发送至downstream；若uptream发送的数据awlen<=N，需要进一步判断内部buffer是否为空，若内部buffer为空，则将数据保存至内部buffer，等待第M+1笔数据。若第M+1笔数据可以和第M笔数据合并且awlen<=N，则合并后等待第M+2笔数据；若不能合并或者合并后awlen>N，则将第M笔数据发送至downstream，将第M+1笔数据保存，等待第M+2笔数据。若内部buffer不为空，则需要判断第M笔数据是否能和内部buffer内存储的数据合并，若不能，直接将内部buffer内存储的数据发送至downstream，若第M笔数据能和内部buffer内存储的数据合并且awlen<=N，则合并后等待第M+1笔数据，若不能合并或者合并后awlen>N，则将内部buffer内存储的数据发送至downstream。
示例性的，当N为3，接收第M笔数据前buffer为空时，情况1：若接收的第M笔数据awlen=5，则不做合并，直接将第M笔数据发送至downstream。情况2：若接收的第M笔awlen=1，awaddr=0，则将数据存入buffer，等待第M+1笔数据；若第M+1笔awlen=1，awaddr=2，此时buffer内有数据，且合并后awlen<N，因此将数据合并为awlen=3，awaddr=0的数，存入buffer等待。若第M+2笔awlen=0，awaddr=4，此时若合并数据，则合并后awaddr=0，awlen=4（4>N），不能合并，把第M笔和第M+1笔合并后的数（awlen=3，awaddr=0）发送至downstream，同时将第M+2笔数存入buffer。情况3：若第M笔awlen=1，awaddr=0，则将数据存入buffer（保存的数据为地址0、1的数据）等待。第M+1笔awlen=1，awaddr=1（发送的数据为地址1、2的数据），此时两笔数据可以合并；对于地址1，若第M笔和第M+1笔的wstrb不存在冲突，则无影响；若存在冲突，则第M+1笔数据对第M笔数据进行覆盖。
需要说明的是，本实施方式采用了一个深度为N+2的buffer，有一个读指针read_addr；一个写指针：write_now_addr；和一个标志写起始位置的写起始指针：write_first_addr。其中，read_addr和write_now_addr表示当前读、写地址，对于write_first_addr，在awlen>N时不起作用；在awlen<=N时，始终指向即将发送的这一笔数据的第一个数。若当前正在向buffer中写的这一笔数（第M笔）awlen>N，则write_first_addr不起作用，它的值和write_now_addr时刻保持一致。若当前正在向buffer中写的这一笔数（第M笔）awlen<=N，且不能与上一笔（第M-1笔）合并，则在写第一个数时，write_first_addr和write_now_addr的值一致，写其他数时，write_first_addr的值保持不变。若当前正在向buffer中写的这一笔数（第M笔）awlen<=N，且可以与上一笔（第M-1笔）合并，则write_first_addr的值保持不变。
图5为本发明实施例二提供的一种内部缓存中指针位置示意图，如图5所示，read_addr、write_now_addr和write_first_addr将buffer分成了3个区域：write_first_addr和write_now_addr之间的为“可写但不可读”区域，因为第M+1笔数有可能会向这一区域写数据，因此这一部分不可读。write_now_addr和read_addr之间为“可写”区域。因为这一部分已经被读走，是空的；read_addr和write_first_addr之间为“可读”区域。因为在收到第M笔数据时，write_first_addr已经发生了跳转，在write_first_addr之前的部分都可读。
本实施方式采用1个读指针和2个写指针相配合的方法，对于普通fifo，buffer的状态只有“有数据”和“无数据”两种，本方法在2个写指针之间开辟了一块“有数据但不能读”的特殊状态，使得提升DTE在向外写数据的传输效率的同时，最大限度减少buffer的使用，减少芯片面积，并且整个过程由硬件完成，软件透明，引入本module后，其upstream和downstream均无感知。
本发明实施例的技术方案，通过在当前接收数据的第一信号值小于等于预设阈值且内部缓存情况为非空非满缓存时，通过当前接收数据确定指针位置，并且通过指针位置确定发送数据，减小了芯片面积，提高了数据发送效率。
实施例三
图6为本发明实施例三提供的一种数据发送装置的结构示意图。如图6所示，该装置包括：第一信号值获取模块310，用于获取上行端口当前接收数据的第一信号值，其中，第一信号值用于表示接收数据的数据量；内部缓存情况确定模块320，用于当第一信号值小于等于预设阈值时，确定内部缓存情况，其中，内部缓存情况包括空缓存、满缓存和非空非满缓存；指针位置确定模块330，用于当内部缓存情况为非空非满缓存时，根据当前接收数据确定当前写起始指针位置和当前写指针位置；发送数据确定模块340，用于获取读指针位置，根据读指针位置和当前写起始指针位置确定发送数据，并将发送数据发送至下行端口。
可选的，内部缓存情况确定模块320，具体包括：内部缓存情况确定单元，用于：获取内部缓存的历史写指针位置和历史写起始指针位置；当读指针位置和历史写起始指针位置相同时，确定内部缓存情况为空缓存；根据读指针位置确定临界位置，当历史写指针位置到达临界位置时，确定内部缓存情况为满缓存；否则，确定内部缓存情况为非空非满缓存。
可选的，指针位置确定模块330，具体包括：当前接收数据存储单元，用于将当前接收数据存入内部缓存的目标位置；数据地址获取单元，用于获取历史缓存数据的第一数据地址和当前接收数据的第二数据地址；连续地址判断单元，用于判断第一数据地址和第二数据地址是否为连续地址；连续地址指针确定单元，用于在第一数据地址和第二数据地址为连续地址时，根据当前接收数据和历史缓存数据确定当前写起始指针位置和当前写指针位置。非连续地址指针确定单元，用于在第一数据地址和第二数据地址不为连续地址时，将目标位置作为当前写起始指针位置和当前写指针位置。
可选的，指针位置确定模块330，还包括：目标位置确定单元，用于在将当前接收数据存入内部缓存的目标位置之前，判断第一数据地址和第二数据地址是否发生重叠，若是，将重叠部分作为目标位置；否则，将历史缓存数据对应的最大值位置的下一位置作为目标位置。
可选的，连续地址指针确定单元，具体用于：将历史缓存数据和当前接收数据进行合并以生成合并数据，确定合并数据对应的合并信号值；判断合并信号值是否大于预设阈值，若是，将目标位置作为当前写起始指针位置和当前写指针位置；否则，将历史写起始指针位置作为当前写起始指针位置。
可选的，发送数据确定模块340，具体包括：发送数据读取单元，用于：读取内部缓存中读指针位置至当前写起始指针位置之间的数据；将数据作为发送数据。
可选的，装置还包括：空缓存数据存储模块，用于当第一信号值小于等于预设阈值且内部缓存情况为空缓存时，直接将当前接收数据存入内部缓存；数据直接发送模块，用于当第一信号值大于预设阈值时，将当前接收数据作为发送数据。
本发明实施例的技术方案，通过在当前接收数据的第一信号值小于等于预设阈值且内部缓存情况为非空非满缓存时，通过当前接收数据确定指针位置，并且通过指针位置确定发送数据，减小了芯片面积，提高了数据发送效率。
本发明实施例所提供的一种数据发送装置可执行本发明任意实施例所提供的一种数据发送方法，具备执行方法相应的功能模块和有益效果。
实施例四
图7示出了可以用来实施本发明的实施例的电子设备10的结构示意图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备（如头盔、眼镜、手表等）和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本发明的实现。
如图7所示，电子设备10包括至少一个处理器11，以及与至少一个处理器11通信连接的存储器，如只读存储器（ROM）12、随机访问存储器（RAM）13等，其中，存储器存储有可被至少一个处理器执行的计算机程序，处理器11可以根据存储在只读存储器（ROM）12中的计算机程序或者从存储单元18加载到随机访问存储器（RAM）13中的计算机程序，来执行各种适当的动作和处理。在RAM 13中，还可存储电子设备10操作所需的各种程序和数据。处理器11、ROM 12以及RAM 13通过总线14彼此相连。输入/输出（I/O）接口15也连接至总线14。
电子设备10中的多个部件连接至I/O接口15，包括：输入单元16，例如键盘、鼠标等；输出单元17，例如各种类型的显示器、扬声器等；存储单元18，例如磁盘、光盘等；以及通信单元19，例如网卡、调制解调器、无线通信收发机等。通信单元19允许电子设备10通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
处理器11可以是各种具有处理和计算能力的通用和/或专用处理组件。处理器11的一些示例包括但不限于中央处理单元（CPU）、图形处理单元（GPU）、各种专用的人工智能（AI）计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器（DSP）、以及任何适当的处理器、控制器、微控制器等。处理器11执行上文所描述的各个方法和处理，例如一种数据发送方法。也即：获取上行端口当前接收数据的第一信号值，其中，第一信号值用于表示接收数据的数据量；当第一信号值小于等于预设阈值时，确定内部缓存情况，其中，内部缓存情况包括空缓存、满缓存和非空非满缓存；当内部缓存情况为非空非满缓存时，根据当前接收数据确定当前写起始指针位置和当前写指针位置；获取读指针位置，根据读指针位置和当前写起始指针位置确定发送数据，并将发送数据发送至下行端口。
在一些实施例中，一种数据发送方法可被实现为计算机程序，其被有形地包含于计算机可读存储介质，例如存储单元18。在一些实施例中，计算机程序的部分或者全部可以经由ROM 12和/或通信单元19而被载入和/或安装到电子设备10上。当计算机程序加载到RAM 13并由处理器11执行时，可以执行上文描述的一种数据发送方法的一个或多个步骤。备选地，在其他实施例中，处理器11可以通过其他任何适当的方式（例如，借助于固件）而被配置为执行一种数据发送方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列（FPGA）、专用集成电路（ASIC）、专用标准产品（ASSP）、芯片上系统的系统（SOC）、负载可编程逻辑设备（CPLD）、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本发明的上下文中，计算机可读存储介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。备选地，计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器（RAM）、只读存储器（ROM）、可擦除可编程只读存储器（EPROM或快闪存储器）、光纤、便捷式紧凑盘只读存储器（CD-ROM）、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互，可以在电子设备上实施此处描述的系统和技术，该电子设备具有：用于向用户显示信息的显示装置（例如，CRT（阴极射线管）或者LCD（液晶显示器）监视器）；以及键盘和指向装置（例如，鼠标或者轨迹球），用户可以通过该键盘和该指向装置来将输入提供给电子设备。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈（例如，视觉反馈、听觉反馈、或者触觉反馈）；并且可以用任何形式（包括声输入、语音输入或者、触觉输入）来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统（例如，作为数据服务器）、或者包括中间件部件的计算系统（例如，应用服务器）、或者包括前端部件的计算系统（例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互）、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信（例如，通信网络）来将系统的部件相互连接。通信网络的示例包括：局域网（LAN）、广域网（WAN）、区块链网络和互联网。
计算系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与VPS服务中，存在的管理难度大，业务扩展性弱的缺陷。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (7)

1.一种数据发送方法，其特征在于，包括：
获取上行端口当前接收数据的第一信号值，其中，所述第一信号值用于表示接收数据的数据量；
当所述第一信号值小于等于预设阈值时，确定内部缓存情况，其中，所述内部缓存情况包括空缓存、满缓存和非空非满缓存；
当所述内部缓存情况为非空非满缓存时，根据所述当前接收数据确定当前写起始指针位置和当前写指针位置；
获取读指针位置，根据所述读指针位置和所述当前写起始指针位置确定发送数据，并将所述发送数据发送至下行端口；
其中，所述根据所述当前接收数据确定当前写起始指针位置和当前写指针位置，包括：
将所述当前接收数据存入内部缓存的目标位置；
获取历史缓存数据的第一数据地址和所述当前接收数据的第二数据地址；
判断所述第一数据地址和所述第二数据地址是否为连续地址，若是，根据所述当前接收数据和所述历史缓存数据确定所述当前写起始指针位置和所述当前写指针位置；
否则，将所述目标位置作为所述当前写起始指针位置和所述当前写指针位置；
其中，所述根据所述当前接收数据和所述历史缓存数据确定所述当前写起始指针位置和所述当前写指针位置，包括：
将所述历史缓存数据和所述当前接收数据进行合并以生成合并数据，确定所述合并数据对应的合并信号值；
判断所述合并信号值是否大于预设阈值，若是，将所述目标位置作为所述当前写起始指针位置和所述当前写指针位置；
否则，将历史写起始指针位置作为所述当前写起始指针位置；
其中，所述根据所述读指针位置和所述当前写起始指针位置确定发送数据，包括：
读取内部缓存中所述读指针位置至所述当前写起始指针位置之间的数据；
将所述数据作为所述发送数据。
2.根据权利要求1所述的方法，其特征在于，所述确定内部缓存情况，包括：
获取内部缓存的历史写指针位置和历史写起始指针位置；
当所述读指针位置和所述历史写起始指针位置相同时，确定所述内部缓存情况为空缓存；
根据所述读指针位置确定临界位置，当所述历史写指针位置到达所述临界位置时，确定所述内部缓存情况为满缓存；
否则，确定所述内部缓存情况为非空非满缓存。
3.根据权利要求1所述的方法，其特征在于，在所述将所述当前接收数据存入内部缓存的目标位置之前，还包括：
判断所述第一数据地址和所述第二数据地址是否发生重叠，若是，将所述重叠部分作为所述目标位置；
否则，将所述历史缓存数据对应的最大值位置的下一位置作为所述目标位置。
4.根据权利要求1所述的方法，其特征在于，所述方法还包括：
当所述第一信号值小于等于预设阈值且所述内部缓存情况为空缓存时，直接将所述当前接收数据存入内部缓存；
当所述第一信号值大于预设阈值时，将所述当前接收数据作为发送数据。
5.一种数据发送装置，其特征在于，包括：
第一信号值获取模块，用于获取上行端口当前接收数据的第一信号值，其中，所述第一信号值用于表示接收数据的数据量；
内部缓存情况确定模块，用于当所述第一信号值小于等于预设阈值时，确定内部缓存情况，其中，所述内部缓存情况包括空缓存、满缓存和非空非满缓存；
指针位置确定模块，用于当所述内部缓存情况为非空非满缓存时，根据所述当前接收数据确定当前写起始指针位置和当前写指针位置；
发送数据确定模块，用于获取读指针位置，根据所述读指针位置和所述当前写起始指针位置确定发送数据，并将所述发送数据发送至下行端口；
其中，所述指针位置确定模块，具体包括：
当前接收数据存储单元，用于将所述当前接收数据存入内部缓存的目标位置；
数据地址获取单元，用于获取历史缓存数据的第一数据地址和当前接收数据的第二数据地址；
连续地址判断单元，用于判断所述第一数据地址和所述第二数据地址是否为连续地址；
连续地址指针确定单元，用于在所述第一数据地址和所述第二数据地址为连续地址时，根据所述当前接收数据和所述历史缓存数据确定所述当前写起始指针位置和所述当前写指针位置；
非连续地址指针确定单元，用于在所述第一数据地址和所述第二数据地址不为连续地址时，将所述目标位置作为所述当前写起始指针位置和所述当前写指针位置；
其中，所述连续地址指针确定单元，具体用于：
将所述历史缓存数据和所述当前接收数据进行合并以生成合并数据，确定所述合并数据对应的合并信号值；
判断所述合并信号值是否大于预设阈值，若是，将所述目标位置作为所述当前写起始指针位置和所述当前写指针位置；
否则，将历史写起始指针位置作为所述当前写起始指针位置；
其中，所述发送数据确定模块，具体包括：发送数据读取单元，用于：
读取内部缓存中所述读指针位置至所述当前写起始指针位置之间的数据；
将所述数据作为所述发送数据。
6.一种电子设备，其特征在于，所述电子设备包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-4中任一项所述的方法。
7.一种计算机存储介质，其特征在于，所述计算机存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现权利要求1-4中任一项所述的方法。
CN202310382884.0A 2023-04-12 2023-04-12 一种数据发送方法、装置、设备及存储介质 Active CN116107763B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310382884.0A CN116107763B (zh) 2023-04-12 2023-04-12 一种数据发送方法、装置、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310382884.0A CN116107763B (zh) 2023-04-12 2023-04-12 一种数据发送方法、装置、设备及存储介质

Publications (2)

Publication Number Publication Date
CN116107763A CN116107763A (zh) 2023-05-12
CN116107763B true CN116107763B (zh) 2023-06-20

Family

ID=86264098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310382884.0A Active CN116107763B (zh) 2023-04-12 2023-04-12 一种数据发送方法、装置、设备及存储介质

Country Status (1)

Country Link
CN (1) CN116107763B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102591815B (zh) * 2011-12-27 2015-07-29 Tcl集团股份有限公司 一种用环形数据缓冲区读写批量数据的方法及装置
JP5598493B2 (ja) * 2012-03-30 2014-10-01 富士通株式会社 情報処理装置、演算装置および情報転送方法
US10114589B2 (en) * 2016-11-16 2018-10-30 Sandisk Technologies Llc Command control for multi-core non-volatile memory
CN110321301B (zh) * 2018-03-30 2023-09-22 华为技术有限公司 一种数据处理的方法及装置
CN114205183A (zh) * 2020-08-26 2022-03-18 希姆通信息技术（上海）有限公司 基于实时操作系统的at指令协议栈的通信方法及系统
CN112992220A (zh) * 2021-04-13 2021-06-18 深圳市汇春科技股份有限公司 异步ram读写方法、装置、终端设备和可读存储介质
CN115481079B (zh) * 2021-06-15 2023-07-07 珠海一微半导体股份有限公司 一种数据调度系统、可重构处理器及数据调度方法
CN114564149B (zh) * 2022-02-25 2024-03-26 上海英方软件股份有限公司 一种数据存储方法、装置、设备及存储介质
CN114527953B (zh) * 2022-04-24 2022-07-08 深圳云豹智能有限公司 存储器数据处理系统、方法、装置、计算机设备和介质

Also Published As

Publication number Publication date
CN116107763A (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
CN112540806B (zh) 一种小程序页面渲染方法、装置、电子设备及存储介质
CN114936173B (zh) 一种eMMC器件的读写方法、装置、设备和存储介质
CN116166583B (zh) 一种数据精度的转换方法、装置、dma控制器及介质
CN116107763B (zh) 一种数据发送方法、装置、设备及存储介质
CN114564149B (zh) 一种数据存储方法、装置、设备及存储介质
CN116594563A (zh) 分布式存储扩容方法、装置、电子设备和存储介质
CN117009283A (zh) 一种多核多芯片数据处理方法、装置、芯片及存储介质
CN116578502A (zh) 访问请求处理装置、处理方法、设备及存储介质
CN116243983A (zh) 处理器、集成电路芯片、指令处理方法、电子设备和介质
CN116303141A (zh) 一种数据传输方法、装置、设备及介质
CN116126916A (zh) 一种基于智能网卡的数据查询方法、装置及设备
CN116579914B (zh) 一种图形处理器引擎执行方法、装置、电子设备及存储介质
CN116821046B (zh) 异构单元间的数据自动同步方法、装置、设备及介质
CN116991781B (zh) 一种请求处理装置、方法、芯片、存储介质及电子设备
CN116226251A (zh) 一种数据导出方法、装置、电子设备和存储介质
CN117609245A (zh) 一种分页查询方法、装置、设备及介质
CN117033029A (zh) 一种数据传输方法、装置、设备及介质
CN117806619A (zh) 数据处理方法、装置、电子设备及介质
CN116225979A (zh) 数据处理单元、数据处理方法以及电子设备
CN117632431A (zh) 云计算任务的调度方法、装置、设备及存储介质
CN117827949A (zh) 一种基于内存队列的数据批量写入数据库方法及装置
CN117573267A (zh) 一种应用程序数据的显示方法、系统、电子设备及存储介质
CN117997871A (zh) 地址分配方法、装置、电子设备及存储介质
CN117874390A (zh) 一种页面管理方法、装置、电子设备及存储介质
CN116185670A (zh) 内存间的数据交换方法、装置、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant