CN116097345A - 显示装置及其驱动方法 - Google Patents

Abstract

根据本公开的实施方式的显示装置包括：显示面板，其包括像素，所述像素包括驱动元件和发光器件；主机系统，其被配置为渲染要施加给像素的图像数据，改变垂直消隐时段的长度，并在输出经渲染的图像数据之前输出渲染完成信号；时序控制器，其被配置为基于渲染完成信号在垂直消隐时段中设置感测时段；和感测电路，其被配置为在感测时段中感测驱动元件的电特性，其中感测时段开始于第一时刻，所述第一时刻比垂直消隐时段的结束时间早预定时间，并且无论垂直消隐时段的长度变化如何，所述预定时间的长度是固定的。

Description

显示装置及其驱动方法

技术领域

本公开涉及一种电致发光显示装置。

背景技术

根据发光层的材料，电致发光显示装置分为无机发光显示装置和有机发光显示装置。电致发光显示装置的多个像素中的每一像素包括自发光的发光器件并且通过使用基于图像数据灰度级的数据电压来控制发光器件发出的光量以调节亮度。

电致发光显示装置使用外部补偿技术提高图像质量。外部补偿技术基于像素的电特性感测像素电压或电流，并基于感测结果调制输入图像的数据，从而补偿像素之间的电特性偏差。

然而，在传统的外部补偿技术中，当帧频快速变化时，补偿像素与非补偿像素之间的亮度偏差会增加，因此，补偿像素在显示面板中的位置可能会被用户感知。

发明内容

技术问题

因此，本公开提供了一种显示装置及其驱动方法，即使在基于外部补偿方法补偿像素之间的电特性偏差的过程中帧频基于输入图像而变化时，也能够防止用户感知补偿像素的位置。

技术方案

根据本公开的实施方式的显示装置包括：显示面板，其包括像素，所述像素包括驱动元件和发光器件；主机系统，其被配置为渲染要施加给像素的图像数据，改变垂直消隐时段的长度，并在输出经渲染的图像数据之前输出渲染完成信号；时序控制器，其被配置为基于渲染完成信号在垂直消隐时段中设置感测时段；和感测电路，其被配置为在感测时段中感测驱动元件的电特性，其中感测时段开始于第一时刻，所述第一时刻比垂直消隐时段的结束时间早预定时间，并且无论垂直消隐时段的长度变化如何，所述预定时间的长度是固定的。

有益效果

在本实施方式中，即使在基于外部补偿方法补偿像素之间的电特性偏差的过程中帧频基于输入图像而变化时，用户也不会感知补偿像素的位置。

根据本实施方式的效果不限于以上示例，其他各种效果也可以包括在本公开中。

附图说明

图1是示出根据本公开的实施方式的电致发光显示装置的图。

图2是示出包括在图1的电致发光显示装置中的像素阵列的图。

图3是图2的像素阵列中包含的像素的等效电路图。

图4是示出用于改变帧频的主机系统的配置的图。

图5是用于说明第N帧图像的处理结束时刻的存储器控制操作的图。

图6是用于说明第N+1帧图像的处理执行时刻的存储器控制操作的图。

图7是示出在主机系统和时序控制器之间传送和接收基于可变帧频的信号的示例的图。

图8和9是用于说明基于输入图像改变帧频的可变刷新率(VRR)技术的图。

图10和11是用于说明在外部补偿技术中亮度恢复时段的长度基于包括感测像素的像素组线的位置而变化的示例的图。

图12A和12B是示出基于亮度恢复时段的长度来不同地设置用于补偿基于感测的亮度损失的亮度补偿增益的示例的图。

图13是示出在本公开的比较例中，参照垂直有源时段的最末数据使能信号，在垂直消隐时段中设置感测时段的示例的图。

图14是示出当如图13所示设置感测时段时，对应于相同像素组线的亮度恢复时段的长度基于帧频的变化而变化的示例的图。

图15是示出在本公开的实施方式中，参照渲染完成信号在垂直消隐时段中设置感测时段的示例的图。

图16是示出当如图15所示设置感测时段时，对应于相同像素组线的亮度恢复时段的长度固定，与帧频的变化无关的示例的图。

图17是示出当如图15所示设置感测时段时，对应于相同像素组线的亮度恢复时段的长度固定，与帧频的变化无关的另一示例的图。

图18是示出施加到感测像素组线的扫描信号和数据电压的驱动时序的图。

图19是示出在垂直消隐时段中从主机系统传送到时序控制器的控制数据包的图。

具体实施方式

本公开的优点和特征及其实现方法将通过下面参考附图描述的实施方式而变得清楚。然而，本公开不限于本文公开的示例性实施方式，而是将以各种形式实施。这些示例性实施方式仅以举例的方式提供，以便本领域技术人员能够充分理解本公开的公开内容和本公开的范围。进一步，本公开仅由权利要求的范围限定。

附图中公开的用于描述本公开的各种实施方式的形状、尺寸、比例、角度、数量等仅仅是示例，本公开不限于此。相同的附图标记通常表示相同的元件。在整个说明书中，相同的元件由相同的附图标记指示。本文使用的诸如“包括”、“具有”和“包含”之类的术语通常旨在允许添加其他组件，除非这些术语与“仅”一起使用。除非上下文另有明确说明，否则这里的单数形式也意指包括复数形式。

即使没有明确说明，说明书各实施方式中的元件也被解释为包括误差范围。

在描述位置关系时，例如，两部分之间的位置关系描述为“在……上”、“在……上方”、“在……下方”和“在……旁”时，在这两个部分之间可设置一个或多个其他部分，除非使用了“紧接”或“直接”。

要理解的是，尽管这里会使用术语“第一”、“第二”等描述各种部件，但这些部件不受这些术语限制。这些术语仅仅是用于区分一个部件与其他部件。例如，在本发明的范围内，第一部件可以被命名为第二部件，类似地，第二部件可被命名为第一部件。

在整个申请中相似的参考标记表示相似的元件。

在说明书中，设置在显示面板的基板上的栅极驱动电路可以用具有n型金属氧化物半导体场效应晶体管(MOSFET)结构的薄膜晶体管(TFT)实现，但不限于此，也可以用具有p型MOSFET结构的TFT实现。TFT可以是包括栅极、源极和漏极的三电极元件。源极可以是向晶体管提供载流子的电极。在TFT中，载流子可以从源极开始流动。漏极可以是载流子从TFT流出的电极。也就是说，在MOSFET中，载流子从源极流向漏极。在n型TFT(NMOS)中，由于载流子是电子，源极电压可以低于漏极电压，使得电子从源极流向漏极。在n型TFT中，由于电子从源极流向漏极，电流会从漏极流向源极。另一方面，在p型TFT(PMOS)中，由于载流子是空穴，源极电压可以高于漏极电压，使得空穴从源极流向漏极。在p型TFT中，由于空穴从源极流向漏极，电流会从源极流向漏极。需要说明的是，MOSFET的源极和漏极并不是固定的，而是可以互换的。例如，MOSFET的源极和漏极可以互换。因此，在描述本公开的实施方式时，源极和漏极中的一个将被描述为第一电极，源极和漏极中的另一个将被描述为第二电极。

在以下描述中，当相关已知功能或配置的详细描述被确定为不必要地模糊说明书的重点时，将省略详细描述。下面，将参照附图详细描述本公开的实施方式。

图1是示出根据本公开的实施方式的电致发光显示装置的图。图2是示出包括在图1的电致发光显示装置中的像素阵列的图。图3是图2的像素阵列中包含的像素的等效电路图。图4是示出用于改变帧频的主机系统的配置的图。图5是用于说明第N帧图像的处理结束时刻的存储器控制操作的图。图6是用于说明第N+1帧图像的处理执行时刻的存储器控制操作的图。

参考图1至图3，根据本公开的实施方式的电致发光显示装置可包括显示面板10、时序控制器11、多个面板驱动电路121和13、以及感测电路122。面板驱动电路121和13可包括连接到显示面板10的多条数据线15的数模转换器(DAC)121和连接到显示面板10的多条栅极线17的栅极驱动器13。面板驱动电路121和13以及感测电路122可装备在数据集成电路(IC)12中。

显示面板10可包括多条数据线15、多条读出线16和多条栅极线17。而且，多个像素PXL可分别设置在由数据线15、读出线16和栅极线17的交叉限定的多个像素区域中。基于布置成矩阵类型的像素PXL，可在显示面板10的显示区域AA中设置图2所示的像素阵列。

在像素阵列中，像素PXL可在一个方向上分组为像素组线。每个像素组线(Line1至Line4)可包括在栅极线17的延伸方向(或水平方向)上彼此相邻的多个像素PXL。像素组线可表示在一个水平方向上彼此相邻布置的一组像素PXL，而不是物理信号线。因此，配置相同像素组线的像素PXL可连接到同一栅极线17。配置相同像素组线的像素PXL可连接到不同的数据线15，但不限于此。配置相同像素组线的像素PXL可连接到不同的读出线16，但不限于此，用于实现不同颜色的多个像素PXL可共享一条读出线16。

在像素阵列中，每个像素PXL可通过数据线15连接到DAC 121并且可通过读出线16连接到感测电路122。DAC 121和感测电路122可嵌入数据集成电路12，但不限于此。感测电路122可安装在数据集成电路12外部的控制印刷电路板(PCB)(未示出)上。

在像素阵列中，每个像素PXL可通过高电平电源线18连接到高电平像素电源EVDD。而且，每个像素PXL可通过栅极线17(1)至17(4)连接到栅极驱动器13。

在像素阵列中，像素PXL可包括用于实现第一颜色的多个像素、用于实现第二颜色的多个像素和用于实现第三颜色的多个像素，此外，像素PXL还可包括用于实现第四颜色的多个像素。第一至第四颜色中的每一个可以是从红色、绿色、蓝色和白色中选择的一种颜色。

每个像素PXL可如图3中那样实现，但不限于此。在第k(k是整数)像素组线中设置的一个像素PXL可包括发光器件EL、驱动薄膜晶体管(TFT)DT、存储电容器Cst、第一开关TFTST1和第二开关TFT ST2。第一开关TFT ST1和第二开关TFT ST2可连接到相同的栅极线17(k)。

发光器件EL可基于像素电流发光。发光器件EL可包括连接到源极节点Ns的阳极、连接到低电平像素电源EVSS的阴极、以及设置在阳极和阴极之间的有机或无机化合物层。有机或无机化合物层可包括空穴注入层(HIL)、空穴传输层(HTL)、发射层(EML)、电子传输层(ETL)和电子注入层(EIL)。当施加到阳极的电压比施加到阴极的低电平像素电源EVSS高出工作点电压时，发光器件EL可开启。当发光器件EL开启时，穿过空穴传输层(HIL)的空穴和穿过电子传输层(ETL)的电子可移动到发射层(EML)以产生激子，因此，发射层(EML)可发光。

驱动TFT DT可以是驱动元件。驱动TFT DT可基于栅极节点Ng和源极节点Ns之间的电压差产生在发光器件EL中流动的像素电流。驱动TFT DT可包括连接到栅极节点Ng的栅极、连接到高电平像素电源EVDD的第一电极和连接到源极节点Ns的第二电极。存储电容器Cst可连接在栅极节点Ng和源极节点Ns之间并且可存储驱动TFT DT的栅极-源极电压。

第一开关TFT ST1可基于栅极信号SCAN(k)允许电流在数据线15和栅极节点Ng之间流动，并且可将充入数据线15的数据电压施加到栅极节点Ng。第一开关TFT ST1可包括连接到栅极线17(k)的栅极、连接到数据线15的第一电极和连接到栅极节点Ng的第二电极。第二开关TFT ST2可基于栅极信号SCAN(k)允许电流在读出线16和源极节点Ns之间流动，并且可将源极节点Ns的基于像素电流的电压传输到读出线16。第二开关TFT ST2可包括连接到栅极线17(k)的栅极、连接到源极节点Ns的第一电极和连接到读出线16的第二电极。

这样的像素结构仅仅是一个实施例，本公开的技术精神不限于该像素结构。应当注意，本公开的技术精神可以应用于感测驱动TFT DT的电特性(例如，阈值电压或电子迁移率)的多种像素结构。

主机系统14可通过多种接口电路连接到时序控制器11，并且可将驱动面板所需的多种信号DATA、DE和SC-FLAG传输到时序控制器11。如图4所示，主机系统14可包括图形处理单元GPU和存储器DDR，并且可基于预定应用和根据目的处理输入图像源，以将处理后的图像源传送到时序控制器11。图像源可流式输入，因此需要将图像源暂时存放在存储器DDR中，以用于数据处理。图像源一般以一帧为单位进行处理，这是为了降低数据处理的复杂度和成本。

图形处理单元GPU使用基于各种图像处理命令以一帧为单位处理图像数据的方法来执行渲染操作，并使用绘制命令将图像处理后的帧数据存储在存储器DDR中。如图5和6中所示，存储器DDR被划分为两个区域A和B，以便在不同区域同时执行渲染操作和传输操作。当在区域A中正在对第N帧图像数据执行渲染操作时，可以与数据使能信号DE同步地从区域B传送第N-1帧图像数据。当第N帧图像数据的渲染操作完成时，图形处理单元GPU将第N帧图像数据与数据使能信号DE同步，并将第N帧图像数据从区域A传送至时序控制器11。此时，图形处理单元GPU在区域B中对第N+1帧图像数据进行图像处理，并对第N+1帧图像数据进行渲染操作。

输入图像的复杂度可以实时改变。复杂图像比简单图像在渲染处理花费的时间增加更多。为此，在存储器DDR的第一区域中传输数据所花费的时间可能与在第二区域中渲染数据所花费的时间不匹配。例如，当第N+1帧图像数据比第N帧图像数据更复杂时，图形处理单元GPU仍然会在区域B中对第N+1帧图像数据进行渲染操作，此时区域A中的第N帧图像数据的传输已完成。此时，图形处理单元GPU延长垂直消隐时段直到第N+1帧图像数据的渲染操作完成，从而防止第N+1帧图像数据在渲染不稳定的状态下被传输。在垂直消隐时段中，由于数据使能信号DE仅在逻辑低状态下被传送，而没有转变，所以不能传送图像数据。

如上所述，图形处理单元GPU可以基于图像的复杂度改变垂直消隐时段的长度，从而确保数据渲染时间。当一帧中的垂直消隐时段的长度变化时，帧频也随之变化，这被称为可变刷新率(VRR)技术。VRR技术用于根据输入图像改变帧频以防止图像撕裂现象并提供更平滑的图像屏幕。在可变帧频环境中，垂直消隐时段的长度根据帧频而变化，但垂直有源时段的长度是固定的。垂直消隐时段可被设置为在预定可变帧频范围内，在最快帧频中最短，并且随着帧频变慢而增加。

当在第一区域或第二区域中完成数据渲染操作时，图形处理单元GPU在传输渲染完成的图像数据之前的垂直消隐时段中传输渲染完成信号SC-FLAG。在图形处理单元GPU传输渲染完成信号SC-FLAG后经过特定时间后，图形处理单元GPU将具有转变状态的数据使能信号DE与后续帧的渲染完成的图像数据同步，并将渲染完成的图像数据和数据使能信号DE传输给时序控制器11。无论帧频如何变化，该特定时间的长度是固定的。

主机系统14可以实现为应用处理器、个人计算机、机顶盒等，但不限于此。主机系统14可以安装在系统板上，但不限于此。主机系统14还可以包括接收用户命令/数据的输入单元和产生主电源的主电源单元。

时序控制器11从主机系统14接收与可变帧频同步的数据使能信号DE、输入图像数据DATA和渲染完成信号SC-FLAG。

时序控制器11基于渲染完成信号SC-FLAG在垂直消隐时段中设置感测时段。时序控制器11可基于渲染完成信号SC-FLAG实现感测驱动，从而可以防止对应于相同像素组线的亮度恢复时段的长度因帧频的变化而改变，并且可增加感测的可靠性。时序控制器11可在无论帧频如何变化的情况下，都固定对应于相同像素组线的亮度恢复时段的长度，因此可解决当帧频快速变化时由于补偿像素和非补偿像素之间的亮度偏差而使得补偿像素的位置被用户感知的问题。这将参考图15至图19详细描述。

时序控制器11可控制面板驱动电路121和13以及感测电路122的操作时序，使得显示驱动、感测驱动和亮度恢复驱动在时间上分开。

显示驱动是在一帧的垂直有源时段中向像素组线施加用于显示驱动的第一数据电压(以下称为显示数据电压)以在显示面板10中再现输入图像的操作。感测驱动是在一帧的垂直消隐时段中向设置在特定像素组线(以下称为感测像素组线)中的像素PXL施加第二数据电压(以下称为感测数据电压)以感测并补偿相应像素PXL的电特性的操作。此外，亮度恢复驱动是将施加有亮度补偿增益的第三数据电压(以下称为亮度恢复数据电压)施加到已完成感测操作的感测像素组线的像素PXL以补偿由感测操作引起的亮度损失的操作。因为第三数据电压是亮度补偿增益被施加到第一数据电压的电压，所以第三数据电压可以不同于第一数据电压。执行亮度恢复驱动，直到后续帧的第二数据电压被施加到布置在感测像素组线中的像素PXL。

在显示驱动中，时序控制器11可以基于时序信号，例如数据使能信号DE,产生用于控制数据集成电路12的操作时序的第一数据控制信号DDC和用于控制栅极驱动器13的操作时序的第一栅极控制信号GDC。在感测驱动中，时序控制器11可以基于时序信号，例如数据使能信号DE，产生用于控制数据集成电路12的操作时序的第二数据控制信号DDC和用于控制栅极驱动器13的操作时序的第二栅极控制信号GDC。此外，在亮度恢复驱动中，时序控制器11可以基于时序信号，例如数据使能信号DE，产生用于控制数据集成电路12的操作时序的第三数据控制信号DDC和用于控制栅极驱动器13的操作时序的第三栅极控制信号GDC。

时序控制器11可以基于栅极控制信号GDC和数据控制信号DDC单独控制显示面板10的每个像素组线的显示驱动时序、感测驱动时序和亮度恢复驱动时序，因此，在显示图像的过程中，可以以像素组线为单位，实时感测和补偿每个像素PXL的电特性。

时序控制器11可控制面板驱动电路121和13各自的操作，使得在一帧的垂直有源时段中执行显示驱动；并且可控制感测电路122和面板驱动电路121和13各自的操作，使得在一帧的垂直有源时段之前的垂直消隐时段中执行感测驱动。此外，时序控制器11可控制面板驱动电路121和13的操作，使得针对感测像素组线，在感测驱动的结束时间和显示驱动的开始时间之间执行亮度恢复驱动。

垂直有源时段对应于数据使能信号DE的转变时段并且是显示数据电压被施加到设置在所有像素组线中的像素PXL的时段。垂直消隐时段对应于数据使能信号DE的非转变时段并且是停止施加显示数据电压的时段，垂直消隐时段可包括感测时段并且可部分地包括亮度恢复时段。在感测时段中，可将感测数据电压施加到设置在感测像素组线中的像素PXL；在感测时段之后的亮度恢复时段中，可将亮度恢复数据电压施加到设置在感测像素组线中的像素PXL。

基于时序控制器11的控制，栅极驱动器13分别产生显示扫描信号SCAN、感测扫描信号和亮度恢复扫描信号。

为了实现显示驱动，在垂直有源时段中，栅极驱动器13可根据第一栅极控制信号GDC产生显示扫描信号，并将显示扫描信号依次提供给连接至像素组线的栅极线17。

为了实现感测驱动，在垂直消隐时段中，栅极驱动器13可根据第二栅极控制信号GDC产生感测扫描信号，并将感测扫描信号提供给连接至感测像素组线的栅极线17。随后，为了实现亮度恢复驱动，栅极驱动器13可根据第三栅极控制信号GDC产生亮度恢复扫描信号，并且可以进一步将亮度恢复扫描信号提供给连接至感测像素组线的栅极线17。

在每个垂直消隐时段感测驱动一个像素组线的情况下，可以基于多个垂直消隐时段中的操作来随机分布感测像素组线的位置。当感测像素组线的位置随机分布时，可在视觉整体效果上最小化感测像素组线的位置被感知的不利影响。

可基于面板内栅极驱动器(GIP)类型，在显示面板10的非显示区域NA中设置栅极驱动器13。

DAC 121可连接到数据线15。DAC 121可基于时序控制器11的控制分别产生显示数据电压Vdata、感测数据电压和亮度恢复数据电压。

为了实现显示驱动，在垂直有源时段中，DAC 121可基于第一数据控制信号DDC将渲染后的图像数据DATA转换为显示数据电压，并与显示扫描信号SCAN同步地将显示数据电压提供给数据线15。

为了实现感测驱动，在垂直消隐时段中，DAC 121可基于第二数据控制信号DDC产生具有特定电平的感测数据电压，并与感测扫描信号同步地将感测数据电压提供给数据线15。

为了实现亮度恢复驱动，DAC 121可基于第三数据控制信号DDC将反映了亮度补偿增益的图像数据DATA转换成亮度恢复数据电压，并且可以与亮度恢复扫描信号同步地进一步将亮度恢复数据电压提供给数据线15。

在感测驱动中，感测电路122可通过读出线16连接到感测像素组线的目标像素PXL。在垂直消隐时段所包括的感测时段中，感测电路122可通过读出线16感测每一目标像素PXL中包含的驱动TFT DT的电特性。感测电路122可实现为电压感测型，或者可实现为电流感测型。

电压感测型感测电路122可包括采样电路和模数转换器(ADC)。采样电路可直接采样在读出线16的寄生电容中存储的目标像素PXL的特定节点电压。ADC可将采样电路采样获得的模拟电压转换为数字感测值，并可将数字感测值传输至时序控制器11。

电流感测型感测电路122可包括电流积分器、采样电路和ADC。电流积分器可对在目标像素PXL中流动的像素电流执行积分以输出感测电压。采样电路可采样电流积分器输出的感测电压。ADC可将采样电路采样获得的模拟电压转换成数字感测值，并将数字感测值传输至时序控制器11。

图7是示出在主机系统和时序控制器之间传送和接收基于可变帧频的信号的示例的图。图8和9是用于说明基于输入图像改变帧频的可变刷新率(VRR)技术的图。

参考图7，主机系统14基于输入图像的渲染时间改变垂直消隐时段的长度(即，数据使能信号的非转变时段的长度)。可以通过帧频的变化来解决由于图像快速变化引起的断屏、抖屏、输入延迟等问题。基于输入图像的数据渲染时间，主机系统14可在40Hz到240Hz的频率范围内调整帧频，或者在静止图像中，主机系统14可在1Hz至10Hz的频率范围内调整帧频，但不限于此。可变帧频的范围可以基于型号和规格而不同地设置。

主机系统14可以如图8所示固定垂直有源时段Vactive的长度，且可基于输入图像的数据渲染时间调整垂直消隐时段Vblank的长度，从而改变帧频。例如，如图9所示，主机系统14可包括第一垂直消隐时段Vblank1以实现144Hz模式。主机系统14可包括从第一垂直消隐时段Vblank1增加“X”时段的第二垂直消隐时段Vblank2以实现100Hz模式。主机系统14可包括从第一垂直消隐时段Vblank1增加“Y”时段的第三垂直消隐时段Vblank3以实现80Hz模式。主机系统14可包括从第一垂直消隐时段Vblank1增加“Z”时段的第四垂直消隐时段Vblank4以实现60Hz模式。

图10至12B是用于说明在外部补偿技术中针对感测像素组线的位置补偿亮度恢复时段的长度偏差的感测像素组线补偿(SLC)技术的图。

将描述如下情况：当帧频环境是如图10所示的X Hz的固定帧频环境时，在第N-1帧的垂直消隐时段Vblank中感测第m-1像素组线的像素(即，被提供SCAN(m-1)的像素组线的像素)，并且在第N帧(X Hz)的垂直消隐时段Vblank中感测第四像素组线的像素(即，被提供SCAN(4)的像素组线的像素)。

在第一显示时段DTME1中，第m-1像素组线的像素可基于第m-1显示扫描信号SCAN(m-1)而被充入显示数据电压(WT-DIS操作)，然后，可以在第一显示时段DTME1的其他时间保持基于显示数据电压的发光状态(HLD-DIS操作)。第一显示时段DTME1可与第N-1帧的垂直有源时段Vactive和垂直消隐时段Vblank部分重叠。

在第一显示时段DTME1之后的感测时段STME中，第m-1像素组线的像素可基于感测扫描信号而被充入感测数据电压(WT-SEN操作)，然后，可以在非发光状态下被感测。感测时段STME可以在第N-1帧的垂直消隐时段Vblank中。

在感测时段STME之后的第一亮度恢复时段RTME1中，第m-1像素组线的像素可基于亮度恢复扫描信号而被充入亮度恢复数据电压(WT-RCV操作)，然后，可以在第一亮度恢复时段RTME1的其他时间保持基于亮度恢复数据电压的发光状态(HLD-RCV操作)。第一亮度恢复时段RTME1可与第N-1帧的垂直消隐时段Vblank和第N帧的垂直有源时段Vactive部分重叠。

在第二显示时段DTME2中，第四像素组线的像素可基于第四显示扫描信号SCAN(4)而被充入显示数据电压(WT-DIS操作)，然后，可以在第二显示时段DTME2的其他时间保持基于显示数据电压的发光状态(HLD-DIS操作)。第二显示时段DTME2可以与第N帧的垂直有源时段Vactive和垂直消隐时段Vblank部分重叠。

在第二显示时段DTME2之后的感测时段STME中，第四像素组线的像素可以基于感测扫描信号而被充入感测数据电压(WT-SEN操作)，然后，可以在非发光状态下被感测。感测时段STME可以在第N帧的垂直消隐时段Vblank中。

在感测时段STME之后的第二亮度恢复时段RTME2中，第四像素组线的像素可以基于亮度恢复扫描信号而被充入亮度恢复数据电压(WT-RCV操作)，然后，可以在第二亮度恢复时段RTME2的其他时间保持基于亮度恢复数据电压的发光状态(HLD-RCV操作)。第二亮度恢复时段RTME2可以与第N帧的垂直消隐时段Vblank和第N+1帧的垂直有源时段Vactive部分重叠。

由于帧频环境为固定帧频环境，因此第N-1帧的垂直消隐时段Vblank的长度可以与第N帧的垂直消隐时段Vblank的长度相同。此外，在第N-1帧的垂直消隐时段Vblank和第N帧的垂直消隐时段Vblank的每一个中，感测时段STME可以具有相同的时间长度。另外，由于帧频环境为固定帧频环境，因此对第m-1像素组线的像素进行显示驱动操作、感测驱动操作和亮度恢复驱动操作所需的一帧的长度可以与对第四像素组线的像素进行显示驱动操作、感测驱动操作和亮度恢复驱动操作所需的一帧的长度相同。

在第N-1帧的垂直有源时段Vactive中，第m-1显示扫描信号SCAN(m-1)的相位可以晚于第四显示扫描信号SCAN(4)的相位。因此，对于第m-1像素组线的像素，第一显示时段DTME1可以相对较短，而第一亮度恢复时段RTME1可以相对较长。

在第N帧的垂直有源时段Vactive中，第四显示扫描信号SCAN(4)的相位可以晚于第m-1显示扫描信号SCAN(m-1)的相位。因此，对于第四像素组线的像素，第二显示时段DTME2可以相对较长，而第二亮度恢复时段RTME2可以相对较短。

然而，如图11所示，在一个屏幕中的所有像素显示具有相同亮度的图像的情况下，在垂直消隐时段Vblank的感测时段STME期间，感测像素组线PXL-B的像素可以不发光，因此，可以实现比非感测像素组线PXL-A的像素低“△L”的亮度。感测像素组线PXL-B可以是图10的实施方式中的第m-1和第四像素组线。

在图10的实施方式中，第一亮度恢复时段RTME1和第二亮度恢复时段RTME2可用于补偿亮度损失。第一亮度恢复时段RTME1和第二亮度恢复时段RTME2可具有不同的时间长度，因此，可以不同地施加亮度补偿增益。如图11所示，当施加亮度补偿增益时，亮度恢复时段中的亮度可以相对高于显示时段中的亮度，因此，一个屏幕中的所有像素可基本实现相同的亮度。

亮度补偿增益的大小与亮度恢复时段的时间长度之间可以具有反比关系。无论感测像素组线的相对位置如何，所有感测像素组线都可以具有相同长度的感测时段，因此可以具有相同的亮度损失。然而，感测像素组线可基于其间的相对位置而具有长度不同的亮度恢复时段，因此，用于补偿亮度损失的亮度补偿增益的大小可不同地施加于感测像素组线。

如图12A所示，可以针对基于特定时间长度分组的每个亮度恢复时段区块，不同地设置亮度补偿增益的大小。因此，可以简化亮度补偿增益逻辑，并且可以提高补偿处理速度。

如图12B所示，可以针对对于每个感测像素组线而言不同的每个亮度恢复时段，不同地设置亮度补偿增益的大小。因此，可以提高补偿的精度。

基于亮度补偿增益对图像数据执行的校正操作可以由时序控制器执行。时序控制器还可包括SLC补偿逻辑电路，用于将亮度补偿增益应用到要施加于感测像素组线的像素的图像数据。

如上文参考图10至12B所述的SLC技术可以在固定帧频环境中用简单的逻辑来实现。可以为每一帧预先确定感应像素组线的位置，但是由于帧频环境是固定帧频环境，因此对应于相同感测像素组线的亮度恢复时段的长度不随帧频变化。也就是说，由于帧频环境为固定帧频环境，因此亮度恢复时段可以预先映射到感测像素组线的位置，从而具有不同的固定长度。此外，亮度补偿增益可以针对具有不同的固定长度的亮度恢复时段而预先不同地设置。

图13是示出在本公开的比较例中，参照垂直有源时段的最末数据使能信号，在垂直消隐时段中设置感测时段的示例的图。图14是示出当如图13所示设置感测时段时，对应于相同像素组线的亮度恢复时段的长度基于帧频的变化而变化的示例的图。

参考图13，时序控制器可以相对于垂直有源时段的最末数据使能信号(最末DE)的下降沿FE，在垂直消隐时段Vblank中设置感测时段，其中垂直消隐时段Vblank的长度基于帧频的速率而变化。例如，时序控制器可以将感测时段设置为，从相对于下降沿FE延迟ΔT的t1时刻到t2时刻。此时，从t2时刻开始的亮度恢复时段的长度根据帧频的速率而变化。

在如图13所示的可变帧频环境中设置感测时段的情况下，难以应用上述SLC技术。这是因为对应于相同感测像素组线的亮度恢复时段的长度基于帧频的变化而变化。

例如，如图14所示，假定在帧频为J Hz的第N-1帧和帧频为高于J Hz的K Hz的第N帧中，连续感测第四像素组线的像素(即，被提供SCAN(4)的像素组线的像素)。

垂直消隐时段Vblank被设置为在第N-1帧中更长，第N-1帧具有比第N帧低的帧频。第N-1帧和第N帧中的亮度恢复时段的长度由垂直消隐时段Vblank决定。因此，对于相同的第四像素组线，第N-1帧的第一亮度恢复时段RTME1可以比第N帧的第二亮度恢复时段RTME2长。

在可变帧频环境下，亮度恢复时段的长度基于帧频以及感测像素组线的相对位置而更多地变化，由于无法根据帧频的变化预测亮度恢复时段的长度变化，因此，不能应用SLC技术。这将在下面另外描述。

时序控制器可以参考从主机系统传送的输入数据使能信号DE来确定每个帧的帧频，而不是从主机系统单独接收关于可变帧频的信息。在特定的帧中，时序控制器可以将输入数据使能信号DE的转变时段(即，在逻辑低电压和逻辑高电压之间交替生成脉冲的时段)确定为相应帧的垂直有源时段Vactive，并且可以将输入数据使能信号DE的非转变时段(即，仅保持逻辑低电压而没有脉冲的时段)确定为相应帧的垂直消隐时段Vblank。

然而，时序控制器可能直到输入数据使能信号DE的第一个脉冲在第N帧中开始上升，才获知第N-1帧的垂直消隐时段Vblank，并且还可能直到输入数据使能信号DE的第一个脉冲在第N+1帧中开始上升，才获知第N帧的垂直消隐时段Vblank。换言之，时序控制器可能无法基于第N-1帧的帧频(J Hz)预测第一亮度恢复时段RTME1的长度变化，因此，难以将适当的亮度补偿增益应用到第一亮度恢复时段RTME1。同样地，时序控制器可能无法基于第N帧的帧频(K Hz)预测第二亮度恢复时段RTME2的长度变化，因此，难以将适当的亮度补偿增益应用到第二亮度恢复时段RTME2。

当没有基于适当的亮度补偿增益来补偿对应于相同感测像素组线的第一亮度恢复时段RTME1和第二亮度恢复时段RTME2的长度偏差时，感测像素组线可被感知为线暗淡。

图15是示出在本公开的实施方式中，参照渲染完成信号在垂直消隐时段中设置感测时段的示例的图。图16是示出当如图15所示设置感测时段时，对应于相同像素组线的亮度恢复时段的长度固定，而与帧频的变化无关的示例的图。

参考图15，根据本公开的实施方式的时序控制器基于从主机系统传送的渲染完成信号SC-FLAG在第N-1帧的垂直消隐时段Vblank中设置感测时段。渲染完成信号SC-FLAG是比垂直消隐时段Vblank的结束时间早特定时间TC的脉冲，并且基于渲染完成信号SC-FLAG的脉冲边沿来设置感测时段。这里，脉冲边沿表示上升沿或下降沿，垂直消隐时段Vblank的结束时间与第N帧的第一个数据使能信号的上升沿RE同步。另外，特定时间TC的长度固定，与帧频的变化无关，且具有前周期和后周期。

时序控制器在固定长度的特定时间TC中分配前周期to1至to2作为感测时段，分配后周期to2至RE作为亮度恢复时间段，因此，如图16所示，对应于相同像素组线的亮度恢复时段的长度不随帧频的变化而变化。第一时刻to1可以与渲染完成信号SC-FLAG的下降沿FE同步。

时序控制器在垂直消隐时段Vblank中分配固定的特定时间TC以外的时段作为图像保持时段。垂直消隐时段Vblank中的图像保持时段的开始时间可以与第N-1帧的最末数据使能信号的下降沿FE同步。

图像保持时段的长度可以基于帧频的速率而变化，因此可以定义为垂直消隐时段Vblank中的可变时段。另一方面，包括感测时段的特定时间TC的长度可以是固定的，而与帧频的速率无关，因此，特定时间TC可以定义为垂直消隐时段Vblank中的固定时段。可变时段可以设置在第N-1帧中的最末数据使能信号的下降沿FE和渲染完成信号SC-FLAG的下降沿FE之间，并且固定时段可以设置在渲染完成信号SC-FLAG的下降沿FE和第N帧中的第一个数据使能信号的上升沿RE之间。

图17是示出当如图15所示设置感测时段时，对应于相同像素组线的亮度恢复时段的长度的固定，而与帧频的变化无关的另一示例的图。图18是示出施加到感测像素组线的扫描信号和数据电压的驱动时序的图。

参考图17和18，根据本公开的实施方式的电致发光显示装置在基于外部补偿方法补偿像素之间的电特性偏差的过程中，即使帧频基于输入图像而变化，也能够防止用户感知补偿像素的位置。换句话说，在根据本公开的实施方式的电致发光显示装置中，在可变帧频环境下应用SLC技术的情况中，无论帧频的变化如何，对应于相同像素组线的亮度恢复时段的长度可以是恒定的，因而可以防止感测像素组线被感知为线暗淡。

如图17和18所示，在第N-1帧到第N+1帧具有不同帧频(例如，“I Hz”、“K Hz”和“LHz”)的可变帧频环境中，无论帧频的变化如何，时序控制器可以将第N帧中的第一亮度恢复时段RTME1的长度和第N+1帧中的第二亮度恢复时段RTME2的长度设置为恒定。这是可实现的，因为感测时段STME设置在相对于渲染完成信号SC-FLAG的特定时间TC中。

下面将参照图17和18结合图1简要描述电致发光显示装置在可变帧频环境中的操作。这里，假定设置在第四像素组线中的目标像素被感测驱动。

时序控制器11在第N-1帧的垂直消隐时段Vblank1中从主机系统14接收渲染完成信号SC-FLAG，根据渲染完成信号SC-FLAG在垂直消隐时段Vblank1中设置感测时段STME，并输出感测驱动所需的第二栅极控制信号GDC和第二数据控制信号DDC以及面板驱动电路121和13的亮度恢复驱动所需的第三栅极控制信号GDC和第三数据控制信号DDC。

在感测时段STME中，面板驱动电路121和13基于第二栅极控制信号GDC和第二数据控制信号DDC产生用于感测驱动的第二数据电压Vdata2以及与第二数据电压Vdata2同步的感测扫描信号P2。在感测时段STME中，面板驱动电路121和13向目标像素施加第二栅极控制信号GDC、第二数据控制信号DDC以及感测扫描信号P2(WT-SEN操作)，以执行目标像素的感测驱动。在感测驱动中，包括在目标像素中的驱动元件基于第二数据电压Vdata2执行导通操作，但是包括在目标像素中的发光器件不发光。在感测时段STME中，感测电路122感测包括在目标像素中的驱动元件的电特性(阈值电压和/或迁移率)。

面板驱动电路121和13在感测时段STME之后的第一亮度恢复时段RTME1中，基于第三栅极控制信号GDC和第三数据控制信号DDC产生用于亮度恢复驱动的第三数据电压Vdata3以及与第三数据电压Vdata3同步的亮度恢复扫描信号P3。用于亮度恢复驱动的第三数据电压Vdata3是施加了亮度补偿增益的数据电压，以补偿感测时段STME期间由于不发光引起的亮度损失。亮度补偿增益是基于图12A和12B所示的方法预先以一个或多个像素组线为单位设定的。面板驱动电路121和13在第N帧的亮度恢复时段RTME中向目标像素提供施加了亮度补偿增益的第三数据电压Vdata3和亮度恢复扫描信号P3(WT-RCV操作)，以执行目标像素的亮度恢复驱动(HLD-RCV操作)。这样的WT-RCV操作在第N-1帧的第一垂直消隐时段Vblank1中执行，并且HLD-RCV操作在第N帧的垂直有源时段Vactive中执行，直至将显示扫描信号P1施加到目标像素。

时序控制器11在第N帧的垂直有源时段Vactive中从主机系统14接收第N帧的数据使能信号DE和渲染图像数据DATA，并产生面板驱动电路121和13的显示驱动所需的第一栅极控制信号GDC和第一数据控制信号DDC。时序控制器11将第N帧的第一栅极控制信号GDC、第一数据控制信号DDC以及渲染图像数据DATA输出至面板驱动电路121和13。在第N帧的垂直有源时段Vactive中，面板驱动电路121和13向目标像素提供第一数据电压Vdata1和显示扫描信号P1(WT-DIS操作)，以执行目标像素的显示驱动(HLD-DIS操作)。这样的WT-DIS操作在第N帧的垂直有源时段Vactive中执行，并且HLD-DIS操作在第N+1帧的垂直消隐时段Vblank2中保持，直至接收到渲染完成信号SC-FLAG。

根据本实施方式，无论帧频如何变化，对应于相同像素组线的亮度恢复时段RTME1或RTME2的长度可以是恒定的。这是因为时序控制器11基于渲染完成信号SC-FLAG控制面板驱动电路，使得在垂直消隐时段的固定时段中执行感测驱动。

根据本实施方式，因为亮度恢复时段的长度仅基于显示扫描信号SCAN(1)至SCAN(m)的供给顺序而改变，而不基于帧频的变化而改变，所以时序控制器11可以基于图12A和12B所示的方法选择适合于亮度恢复时段的长度的亮度补偿增益，并且可以将亮度补偿增益提供给面板驱动电路121和13。因此，面板驱动电路121和13可以产生施加了适当的亮度补偿增益的第三数据电压并且可以将产生的第三数据电压施加到感测像素组线的像素，从而防止感测像素组线被感知为线暗淡。

根据本实施方式，当连续的第一帧和第二帧的帧频不同时，在第一帧和第二帧中，数据使能信号在一帧中被脉冲化的垂直有源时段的长度相同。另一方面，在第一帧和第二帧中，数据使能信号在一帧中未被脉冲化的垂直消隐时段的长度不同。

在本实施方式中，感测时段STME设置在显示时段DTME和亮度恢复时段RTME1或RTME2之间。这里，感测时段STME和亮度恢复时段RTME1或RTME2对应于相同像素。显示时段DTME可称为第一发光时段，亮度恢复时段RTME1或RTME2可称为第二发光时段。第二发光时段的亮度高于第一发光时段的亮度，从而补偿了感测时段STME期间的亮度损失。这是可实现的，因为应用了亮度补偿增益。基于这种差分亮度实现，感测像素和非感测像素之间的亮度偏差减小。换言之，基于差分亮度实现的整体感知效果，感测像素组线不被感知为线暗淡。

图19是示出在垂直消隐时段中从主机系统传送到时序控制器的控制数据包的图。

参考图19，主机系统可以将渲染完成信号SC-FLAG处理成控制数据包并且可以传送处理的渲染完成信号SC-FLAG。渲染完成信号SC-FLAG可以由包开始信号和包结束信号进行打包并被传送，因此，可以最小化在传送过程中出现的信号失真。

通过以上说明，本领域技术人员可以在不偏离本公开的技术思想的范围内进行各种变更和修改。因此，本公开的技术范围不应仅限于说明书中的内容，而应根据权利要求书的范围来确定。

Claims (18)

1.一种显示装置，包括：

显示面板，其包括像素，所述像素包括驱动元件和发光器件；

主机系统，其被配置为渲染要施加给所述像素的图像数据，改变垂直消隐时段的长度，并在输出经渲染的图像数据之前输出渲染完成信号；

时序控制器，其被配置为基于所述渲染完成信号在所述垂直消隐时段中设置感测时段；和

感测电路，其被配置为在所述感测时段中感测所述驱动元件的电特性，

其中，所述感测时段开始于第一时刻，所述第一时刻比所述垂直消隐时段的结束时间早预定时间，并且无论所述垂直消隐时段的长度变化如何，所述预定时间的长度是恒定的。

2.根据权利要求1所述的显示装置，其中

所述主机系统被配置为固定数据使能信号在一帧中被脉冲化的垂直有源时段的长度，

所述主机系统被配置为改变数据使能信号在一帧中未被脉冲化的所述垂直消隐时段的长度。

3.根据权利要求1所述的显示装置，其中，基于与所述第一时刻同步的所述渲染完成信号的脉冲边沿设置所述感测时段。

4.根据权利要求2所述的显示装置，还包括面板驱动电路，

所述面板驱动电路被配置为在所述垂直有源时段中向所述像素提供用于显示驱动的第一数据电压和与所述第一数据电压同步的显示扫描信号，

所述面板驱动电路被配置为在所述感测时段中向所述像素提供用于感测驱动的第二数据电压和与所述第二数据电压同步的感测扫描信号。

5.根据权利要求4所述的显示装置，其中

在所述显示扫描信号的脉冲边沿和所述感测时段结束的第二时刻之间还设置有亮度恢复时段，用于补偿在所述感测时段期间由于不发光引起的亮度损失，

无论所述垂直消隐时段如何变化，与所述像素对应的所述亮度恢复时段的长度是固定的。

6.根据权利要求5所述的显示装置，其中，所述面板驱动电路还被配置为在所述亮度恢复时段中向所述像素提供进一步施加了亮度补偿增益的第三数据电压和与所述第三数据电压同步的亮度恢复扫描信号。

7.根据权利要求6所述的显示装置，其中

所述像素包括在被顺序提供所述显示扫描信号的多个像素组线之一中，

在同一帧中，第二像素组线的亮度恢复时段的长度比第一像素组线的亮度恢复时段的长度的长，

所述第一像素组线的显示扫描信号的提供顺序比所述第二像素组线的显示扫描信号的提供顺序早。

8.根据权利要求7所述的显示装置，其中，对应于所述第一像素组线的亮度补偿增益大于对应于所述第二像素组线的亮度补偿增益。

9.根据权利要求2所述的显示装置，其中，基于后续帧的第一个数据使能信号的上升沿设置所述垂直消隐时段的结束时间。

10.一种显示装置，包括：

显示面板，其包括像素，所述像素包括驱动元件和发光器件；

时序控制器，其被配置为基于渲染完成信号在垂直消隐时段中设置感测时段；和

感测电路，其被配置为在所述感测时段中感测所述驱动元件的电特性，其中

所述垂直消隐时段包括可变时段和固定时段，所述可变时段的长度基于帧频的速率而变化，所述固定时段的长度固定而与所述帧频的速率无关，

所述感测时段被包括于所述固定时段内。

11.根据权利要求10所述的显示装置，还包括主机系统，所述主机系统被配置为渲染要施加给所述像素的图像数据，改变所述帧频的速率，并在输出经渲染的图像数据之前输出所述渲染完成信号。

12.根据权利要求10所述的显示装置，其中

所述可变时段设置在所述渲染完成信号的脉冲边沿和第一帧的最末数据使能信号的下降沿之间，

所述固定时段设置在所述渲染完成信号的脉冲边沿和第二帧的第一个数据使能信号的上升沿之间，

所述第二帧在所述第一帧之后。

13.根据权利要求12所述的显示装置，其中

在所述第一帧和所述第二帧中，数据使能信号在一帧中被脉冲化的垂直有源时段的长度相同，

在所述第一帧和所述第二帧中，数据使能信号在一帧中未被脉冲化的所述垂直消隐时段的长度不同。

14.根据权利要求12所述的显示装置，其中，所述第一帧的帧频不同于所述第二帧的帧频。

15.根据权利要求14所述的显示装置，其中

还设置有对应于所述像素的第一发光时段和第二发光时段，所述感测时段位于所述第一发光时段和所述第二发光时段之间，

所述第一帧和所述第二帧中的所述第一发光时段的长度不同，

所述第一帧和所述第二帧中的所述第二发光时段的长度相同。

16.根据权利要求15所述的显示装置，其中，所述第二发光时段的亮度高于所述第一发光时段的亮度。

17.一种显示装置的驱动方法，所述显示装置包括像素，所述像素包括驱动元件和发光器件，所述驱动方法包括：

渲染要施加给所述像素的图像数据，改变垂直消隐时段的长度，并在输出经渲染的图像数据之前输出渲染完成信号；

基于所述渲染完成信号在所述垂直消隐时段中设置感测时段；和

在所述感测时段中感测所述驱动元件的电特性，

其中，所述感测时段开始于第一时刻，所述第一时刻比所述垂直消隐时段的结束时间早预定时间，并且无论所述垂直消隐时段的长度变化如何，所述预定时间的长度是固定的。

18.一种显示装置的驱动方法，所述显示装置包括像素，所述像素包括驱动元件和发光器件，所述驱动方法包括：

基于渲染完成信号在垂直消隐时段中设置感测时段；和

在所述感测时段中感测所述驱动元件的电特性，

其中

所述垂直消隐时段包括可变时段和固定时段，所述可变时段的长度基于帧频的速率而变化，所述固定时段的长度固定而与所述帧频的速率无关，

所述感测时段设置于所述固定时段内。

Images