CN116095990A - 精细线路基板及其制作方法 - Google Patents

精细线路基板及其制作方法 Download PDF

Info

Publication number
CN116095990A
CN116095990A CN202310106854.7A CN202310106854A CN116095990A CN 116095990 A CN116095990 A CN 116095990A CN 202310106854 A CN202310106854 A CN 202310106854A CN 116095990 A CN116095990 A CN 116095990A
Authority
CN
China
Prior art keywords
layer
circuit
forming
metal
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310106854.7A
Other languages
English (en)
Inventor
陈先明
陆帅龙
黄聚尘
宝玥
黄高
黄本霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Yueya Semiconductor Co ltd
Original Assignee
Nantong Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Yueya Semiconductor Co ltd filed Critical Nantong Yueya Semiconductor Co ltd
Priority to CN202310106854.7A priority Critical patent/CN116095990A/zh
Publication of CN116095990A publication Critical patent/CN116095990A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请提供一种精细线路基板及其制作方法,该方法包括:准备芯板,所述芯板包括第一介质层以及分别嵌入在所述第一介质层的两个表面内的第一线路层和第二线路层;在芯板的表面形成第一绝缘层和第二绝缘层;在第一绝缘层上形成第一开孔,在第二绝缘层上形成第二开孔;形成第一光阻层和第二光阻层;形成第一金属层和第二金属层;以撕膜的方式去除第一金属层中位于第一开孔以外的第一金属层部分和第二金属层中位于第二开孔以外的第二金属层部分;形成第三线路层和第四线路层;形成第一阻焊层和第二阻焊层。该方法能够缩短精细线路的制作工艺流程,并避免擦花和刮伤等,提高制作良率。

Description

精细线路基板及其制作方法
技术领域
本申请涉及封装基板技术领域,尤其涉及一种精细线路基板及其制作方法。
背景技术
随着电子技术的日益发展,电子产品的性能要求越来越高,导致电子元件及线路板基板线路越来越复杂;同时电子产品尺寸要求越来越小,越来越薄。从而使得电子元件及线路板基板线路集成化、小型化、多功能化是必然趋势。将线宽以及间距减小,就能够大大提高基板的布线密度,精细线路基板作为一种解决方案相应的出现。
目前制作精细线路的制作工艺流程长,效率相对较低,且产品良率较低。
发明内容
有鉴于此,本申请的目的在于提出一种精细线路基板及其制作方法。
基于上述目的,本申请提供了精细线路基板制作方法,包括:
准备芯板,所述芯板包括第一介质层以及分别嵌入在所述第一介质层的两个表面内的第一线路层和第二线路层;
在所述第一线路层的表面层压第一绝缘层;在所述第二线路层的表面层压第二绝缘层;
在所述第一绝缘层上形成第一开孔,并在所述第二绝缘层上形成第二开孔;
在所述第一绝缘层上形成第一光阻层,所述第一光阻层具有贯通所述第一开孔的第三线路图案;在所述第二绝缘层上形成第二光阻层,所述第二光阻层具有贯通所述第二开孔的第四线路图案;
在所述第一光阻层表面形成填充所述第三线路图案和所述第一开孔的第一金属层;在所述第二光阻层表面形成填充所述第四线路图案和所述第二开孔的第二金属层;
在所述第一金属层上粘贴粘性膜,通过撕除所述粘性膜以去除所述第一金属层中位于所述第三线路第一开孔以外的第一金属层部分和第二金属层中位于第二开孔以外的第二金属层部分;
移除所述第一光阻层和第二光阻层,形成第三线路层和第四线路层;
在所述第三线路层上形成第一阻焊层,在所述第一阻焊层上形成第一阻焊开窗以暴露出所述第三线路层;在所述第四线路层上形成第二阻焊层,在所述第二阻焊层上形成第二阻焊开窗以暴露出所述第四线路层。
本申请实施例还提供了精细线路基板,采用权利要求如前任一项所述的精细线路基板制作方法制作得到。
从上面所述可以看出,本申请提供的精细线路基板及其制作方法,通过采用真空蒸镀形成金属膜层,并通过金属撕膜等退膜方法形成线路层,能够缩短精细线路的制作工艺流程,并避免擦花和刮伤等,提高制作良率。这样,能够在一定程度上解决精细线路的制作工艺流程长,效率相对较低,且产品良率较低的问题。
附图说明
为了更清楚地说明本申请或相关技术中的技术方案,下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例的精细线路基板的截面示意图;
图2a-图2g示出了本申请实施例的精细线路基板的制造方法的各个步骤的中间结构的截面示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本申请进一步详细说明。
需要说明的是,除非另外定义,本申请实施例使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
一些制作精细线路的制作工艺,在制作线路层时,主要采用电镀工艺形成金属层,并在采用电镀工艺后,进行车削、磨削或铣削等退膜方法形成线路层。这样,会存在工艺流程长,生产效率低以及存在线路层擦花和刮伤等风险,导致线路层良率较低。
基于此,本申请实施例提供了精细线路基板制作方法,通过采用真空蒸镀形成金属膜层,并通过金属撕膜等退膜方法形成线路层,能够缩短精细线路的制作工艺流程,并避免擦花和刮伤等,提高制作良率。这样,能够在一定程度上解决精细线路的制作工艺流程长,效率相对较低,且产品良率较低的问题。
如图1所示,本申请实施例提供的精细线路基板,包括芯板10、第一绝缘层20、第三线路层30、第二绝缘层40和第四线路层50。其中,第一绝缘层20和第二绝缘层40分别设置在芯板10的相对的两个表面(也即芯板10的上表面和下表面)。第三线路层30和第四线路层50可以分别设置在第一绝缘层20和第二绝缘层40远离芯板10的表面。
其中,所述芯板10可以包括第一介质层11、第一线路层12和第二线路层13。所述第一线路层12和所述第二线路层13相对设置,所述第一介质层11设置在所述第一线路层12和所述第二线路层13之间。也即,所述第一介质层11填充在所述第一线路层12和所述第二线路层13之间。应当理解的是,第一介质层11也即核心层。
在一些实施例中,所述第一线路层12与所述第二线路层13之间通过第一导通柱层14连接,从而实现第一线路层12与所述第二线路层13的电连接。也即,所述第一线路层12和所述第二线路层13之间设置有第一导通柱层14。通常,第一导通柱层14可以包括在第一介质层11的长度方向对称分布的第一子导通柱层和第二子导通柱层,对于嵌埋封装结构的散热以及信号传输稳定更具优势。第一导通柱层14可以为铜导通柱层。
本实施方案提及的导通铜柱层可以包括至少一个铜通孔柱作为IO通道,以实现层与层之间的导通,多个铜通孔柱的尺寸和/或形状可以相同,也可以不同;铜通孔柱可以为实心铜柱,也可以是表面镀铜的空心柱;优选,导通铜柱层包括多个铜通孔柱作为IO通道。
其中,第一绝缘层20设置在所述第一线路层12远离所述芯板10的表面。第一绝缘层20的材质可以为树脂,例如味之素(ABF)树脂或聚丙烯(PP)树脂。第三线路层30设置在所述第一绝缘层20远离所述芯板10的一侧。
在一些实施例中,所述第三线路层30与所述第一线路层12之间通过第二导通柱层31连接,从而实现第三线路层30与所述第一线路层12的电连接。也即,所述第三线路层30和所述第一线路层12之间设置有第二导通柱层31。通常,第二导通柱层31可以为铜导通柱层。第二导通柱层31的端部可以与第一绝缘层20平齐,也可以高出第一绝缘层20。
在一些实施例中,还可以包括设置在所述第一绝缘层20远离所述芯板10的表面的第一阻焊层60。其中,所述第一阻焊层60上设置有暴露所述第三线路层30的第一阻焊开窗。
其中,第二绝缘层40设置在所述第二线路层13远离所述芯板10的表面。第二绝缘层40的材质可以为树脂,例如味之素(ABF)树脂或聚丙烯(PP)树脂。第四线路层50设置在所述第二绝缘层40远离所述芯板10的一侧。
在一些实施例中,所述第四线路层50与所述第二线路层13之间通过第三导通柱层51连接,从而实现第四线路层50与所述第二线路层13的电连接。也即,所述第四线路层50和所述第二线路层13之间设置有第三导通柱层51。通常,第三导通柱层51可以为铜导通柱层。第三导通柱层51的端部可以与第二绝缘层40平齐,也可以高出第二绝缘层40。
在一些实施例中,还可以包括设置在所述第二绝缘层40远离所述芯板10的表面的第二阻焊层70。其中,所述第二阻焊层70上设置有暴露第四线路层50的第二阻焊开窗。
本申请实施例提供的精细线路基板,能够得到线宽以及间距较小,整版的布线密度较高的精细线路基板,具有线路基板的线路集成化和小型化等优势。
参照图2a-图2g示出了本申请实施例的精细线路基板的制造方法的各个步骤的中间结构的截面示意图。
所述制造方法可以包括如下步骤:准备芯板10,所述芯板10包括第一介质层11、第一线路层12和第二线路层13;所述第一线路层12和所述第二线路层13相对设置,所述第一介质层11设置在所述第一线路层12和所述第二线路层13之间-步骤(a),如图2a所示。可以理解为,所述第一介质层11填充在所述第一线路层12和所述第二线路层13之间。应当理解的是,第一介质层11也即核心层。这样,可以使得芯板10中第一线路层12和第二线路层13的线宽较小,且间距较小,具有线路集成化和小型化等优点。
在一些实施例中,所述第一线路层12与所述第二线路层13之间通过第一导通柱层14连接,从而实现第一线路层12与所述第二线路层13的电连接。也即,所述第一线路层12和所述第二线路层13之间设置有第一导通柱层14。通常,第一导通柱层14可以包括在第一介质层11的长度方向对称分布的第一子导通柱层和第二子导通柱层,对于嵌埋封装结构的散热以及信号传输稳定更具优势。第一导通柱层14可以为铜导通柱层。
接着,在所述第一线路层12的表面形成第一绝缘层20;在所述第二线路层13的表面形成第二绝缘层40-步骤(b),如图2b所示。通常,可以通过层压的方式分别形成第一绝缘层20和第二绝缘层40。
第一绝缘层20的材质可以为树脂,例如味之素(ABF)树脂或聚丙烯(PP)树脂。第二绝缘层40的材质可以为树脂,例如味之素(ABF)树脂或聚丙烯(PP)树脂。也即,所述第一绝缘层20的材质为味之素树脂或聚丙烯树脂。所述第二绝缘层40的材质为味之素树脂或聚丙烯树脂。通常,第一绝缘层20与第二绝缘层40的材质可以相同,也可以不相同。
然后,在所述第一绝缘层20上形成第一开孔21,并在所述第二绝缘层40上形成第二开孔41;其中,所述第一开孔21与所述第二开孔41对应设置-步骤(c),如图2c所示。通常,第一开孔21和第二开孔41可以分别设置为多个,且第一开孔21和第二开孔41的数量可以分别与第一导通柱层14中的导通柱的数量相同。且第一开孔21和第二开孔41的位置分别与第一导通柱层14中的导通柱的位置相对应。这样,通过第一开孔21可以在形成第三线路层30,形成用于导通所述第三线路层30与所述第一线路层12的第二导通柱层31;通过第二开孔41,可以在形成第四线路层50的同时,形成用于导通所述第四线路层50与所述第二线路层13的第三导通柱层51。可以简化工艺流程,减小精细线路基板的制作时长。
在一些实施例中,可以通过镭射例如激光镭射等分别形成第一开孔21和第二开孔41。例如,可以在第一绝缘层20上与第一导通柱层14中的导通柱相对应的位置处和第二绝缘层40上与第一导通柱层14中的导通柱相对应的位置处进行镭射对钻,从而分别形成第一开孔21和第二开孔41。
接着,在所述第一绝缘层20上形成第一光阻层80,所述第一光阻层80具有第三线路图案81;在所述第二绝缘层40上形成第二光阻层90,所述第二光阻层90具有第四线路图案91-步骤(d),如图2d所示。通常,该步骤可以包括如下子步骤:
在所述第一绝缘层20远离所述芯板10的表面施加第一光阻材料。通常,可以采用贴膜或者涂覆的方式施加第一光阻材料。
对所述第一光阻材料进行曝光显影处理,形成第三线路图案81,得到第一光阻层80。通常,所述第三线路图案81与所述第一开孔21对应设置。
在所述第二绝缘层40远离所述芯板10的表面施加第二光阻材料。通常,可以采用贴膜或者涂覆的方式施加第二光阻材料。
对所述第二光阻材料进行曝光显影处理,形成第四线路图案91,得到第二光阻层90。通常,所述第四线路图案91与所述第二开孔41对应设置。
然后,在所述第一光阻层80表面形成第一金属层32;在所述第二光阻层90表面形成第二金属层52-步骤(e),如图2e所示。通常,可以分别通过真空蒸镀的方法形成第一金属层32和第二金属层52。第一金属层32和第二金属层52可以分别为金属铜层。所述第一金属层32与所述第三线路层30对应的部分可以贯穿所述第一开孔21和所述第三线路图案81;所述第二金属层52与所述第四线路层50对应的部分可以贯穿所述第二开孔41和所述第四线路图案91。
在一些实施例中,真空蒸镀具体可以通过在真空环境中(低于10-5Pa),利用电子枪激发电子束,在磁场中进行偏转,打入金属源坩埚中,形成熔池,再将金属蒸发至第一光阻层80的表面,并淀积成膜。通过采用真空蒸镀工艺,能够使得所得的第一金属层32和第二金属层52分别具备更好的成膜致密度,这样可以在拥有与磁控溅射相似的成膜均匀性的前提下,具有制作流程更简单的优点。
在一些实施例中,第一金属层32可以为金属铜层。所述在所述第一光阻层80表面形成第一金属层32包括如下子步骤:在所述第一光阻层80的表面进行真空蒸镀形成第一金属铬层;在所述第一光阻层80的表面进行真空蒸镀形成第一金属层32。通过在第一金属层32形成之前,先形成金属铬层,能够提高第一金属层32与第一绝缘层20的结合强度,进而提高后续的第三线路层30与第一绝缘层20的结合能力,使得制备所得的精细线路基板具有良好的电学稳定性等。
在一些实施例中,所述第二金属层52可以为金属铜层。所述在所述第二光阻层90表面形成第二金属层52包括如下子步骤:在所述第二光阻层90的表面进行真空蒸镀形成第二金属铬层;在所述第二光阻层90的表面进行真空蒸镀形成第二金属层52。通过在第二金属层52形成之前,先形成金属铬层,能够提高第二金属层52与第二绝缘层40的结合强度,进而提高后续的第四线路层50与第二绝缘层40的结合能力,使得制备所得的精细线路基板具有良好的电学稳定性等。
接着,以撕膜的方式去除所述第一金属层32中位于第一开孔21以外的第一金属层32部分和第二金属层52中位于第二开孔41以外的第二金属层52部分,形成第三线路层30和第四线路层50-步骤(f),如图2f所示。通常,可以通过金属撕膜的方式。该步骤可以包括如下子步骤:
在所述第一金属层32远离所述芯板10的表面形成第一粘性膜,在所述第二金属层52远离所述芯板10的表面形成第二粘性膜;
分别撕除所述第一粘性膜和所述第二粘性膜,以去除所述第一金属层32中位于第一开孔21以外的第一金属层32部分和第二金属层52中位于第二开孔41以外的第二金属层52部分。
通过金属撕膜的方式,能够通过第一粘性膜和所述第二粘性膜的粘性将所述第一金属层32中位于第一开孔21以外的第一金属层32部分和第二金属层52中位于第二开孔41以外的第二金属层52部分,避免对第三线路层30和第四线路层50的擦花和刮伤等,能够缩短精细线路的制作工艺流程,并避免擦花和刮伤第三线路层30和第四线路层50等,提高制作良率。
在一些实施例中,所述第一粘性膜可以为蓝膜;所述第二粘性膜可以为蓝膜。
然后,移除所述第一光阻层80和所述第二光阻层90,形成第三线路层30和第四线路层50-步骤(g),如图2g所示。这样,可以同时得到第三线路层30、第四线路层50、第二导通柱层31和第三导通柱层51等。
接着,在所述第一绝缘层20远离所述芯板10的表面形成第一阻焊层60,所述第一阻焊层60上设置有第一阻焊开窗以暴露所述第三线路层30;在所述第二绝缘层40远离所述芯板10的表面形成第二阻焊层70,所述第二阻焊层70上设置有第二阻焊开窗以暴露所述第四线路层50-步骤(h),如图1所示。通常,第一阻焊开窗的数量可以与第一导通柱层14中的导通柱的数量和第一开孔21的数量相同。第一阻焊开窗的具体设置位置与对应的导通柱的位置和对应的第一开孔21的位置可以均为对应设置。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本申请的范围(包括权利要求)被限于这些例子;在本申请的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,步骤可以以任意顺序实现,并存在如上所述的本申请实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。
另外,为简化说明和讨论,并且为了不会使本申请实施例难以理解,在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外,可以以框图的形式示出装置,以便避免使本申请实施例难以理解,并且这也考虑了以下事实,即关于这些框图装置的实施方式的细节是高度取决于将要实施本申请实施例的平台的(即,这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如,电路)以描述本申请的示例性实施例的情况下,对本领域技术人员来说显而易见的是,可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本申请实施例。因此,这些描述应被认为是说明性的而不是限制性的。
尽管已经结合了本申请的具体实施例对本申请进行了描述,但是根据前面的描述,这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。
本申请实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此,凡在本申请实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (12)

1.一种精细线路基板制作方法,其特征在于,包括:
准备芯板,所述芯板包括第一介质层以及分别嵌入在所述第一介质层的两个表面内的第一线路层和第二线路层;
在所述第一线路层的表面层压第一绝缘层;在所述第二线路层的表面层压第二绝缘层;
在所述第一绝缘层上形成第一开孔,并在所述第二绝缘层上形成第二开孔;
在所述第一绝缘层上形成第一光阻层,所述第一光阻层具有贯通所述第一开孔的第三线路图案;在所述第二绝缘层上形成第二光阻层,所述第二光阻层具有贯通所述第二开孔的第四线路图案;
在所述第一光阻层表面形成填充所述第三线路图案和所述第一开孔的第一金属层;在所述第二光阻层表面形成填充所述第四线路图案和所述第二开孔的第二金属层;
在所述第一金属层上粘贴粘性膜,通过撕除所述粘性膜以去除所述第一金属层中位于所述第三线路第一开孔以外的第一金属层部分和第二金属层中位于第二开孔以外的第二金属层部分;
移除所述第一光阻层和第二光阻层,形成第三线路层和第四线路层;
在所述第三线路层上形成第一阻焊层,在所述第一阻焊层上形成第一阻焊开窗以暴露出所述第三线路层;在所述第四线路层上形成第二阻焊层,在所述第二阻焊层上形成第二阻焊开窗以暴露出所述第四线路层。
2.根据权利要求1所述的精细线路基板制作方法,其特征在于,所述以撕膜的方式去除所述第一金属层中位于第一开孔以外的第一金属层部分和第二金属层中位于第二开孔以外的第二金属层部分包括:
在所述第一金属层远离所述芯板的表面形成第一粘性膜,在所述第二金属层远离所述芯板的表面形成第二粘性膜;
分别撕除所述第一粘性膜和所述第二粘性膜,以去除所述第一金属层中位于第一开孔以外的第一金属层部分和第二金属层中位于第二开孔以外的第二金属层部分。
3.根据权利要求2所述的精细线路基板制作方法,其特征在于,所述第一粘性膜为蓝膜;所述第二粘性膜为蓝膜。
4.根据权利要求1所述的精细线路基板制作方法,其特征在于,所述在所述第一绝缘层上形成第一光阻层,所述第一光阻层具有第三线路图案包括:
在所述第一绝缘层远离所述芯板的表面施加第一光阻材料;
对所述第一光阻材料进行曝光显影处理,形成第三线路图案,得到第一光阻层;
所述在所述第二绝缘层上形成第二光阻层,所述第二光阻层具有第四线路图案包括:
在所述第二绝缘层远离所述芯板的表面施加第二光阻材料;
对所述第二光阻材料进行曝光显影处理,形成第四线路图案,得到第二光阻层。
5.根据权利要求1所述的精细线路基板制作方法,其特征在于,所述在所述第一光阻层表面形成第一金属层包括:
在所述第一光阻层的表面进行真空蒸镀形成第一金属铬层;
在所述第一光阻层的表面进行真空蒸镀形成第一金属层;
所述在所述第二光阻层表面形成第二金属层包括:
在所述第二光阻层的表面进行真空蒸镀形成第二金属铬层;
在所述第二光阻层的表面进行真空蒸镀形成第二金属层。
6.根据权利要求5所述的精细线路基板制作方法,其特征在于,所述第一金属层为金属铜层;所述第二金属层为金属铜层。
7.根据权利要求1所述的精细线路基板制作方法,其特征在于,第一线路层和第二线路层之间设置有第一导通柱层;所述第三线路层与所述第一线路层之间设置有第二导通柱层,所述第二导通柱层设置在所述第一开孔内;所述第四线路层与所述第二线路层之间设置有第三导通柱层,所述第三导通柱层设置在所述第二开孔内。
8.根据权利要求1所述的精细线路基板制作方法,其特征在于,所述第一绝缘层的材质为味之素树脂或聚丙烯树脂;
所述第二绝缘层的材质为味之素树脂或聚丙烯树脂。
9.根据权利要求1所述的精细线路基板制作方法,其特征在于,所述第一开孔通过镭射钻孔形成;所述第二开孔通过镭射钻孔形成。
10.一种精细线路基板,其特征在于,采用权利要求1-9任一项所述的精细线路基板制作方法制作得到。
11.根据权利要求10所述的精细线路基板,其特征在于,包括:
芯板;所述芯板包括第一介质层以及分别嵌入在所述第一介质层的两个表面内的第一线路层和第二线路层;
第一绝缘层,设置在所述第一线路层的表面;
第三线路层,设置在所述第一绝缘层的表面;
第一阻焊层,设置在所述第三线路层的表面;所述第一阻焊层上设置有第一阻焊开窗以暴露所述第三线路层;
第二绝缘层,所述第二线路层远离所述芯板的表面;
第四线路层,设置在所述第二绝缘层远离所述芯板的一侧;
第二阻焊层,设置在所述第四线路层的表面;所述第二阻焊层上设置有第二阻焊开窗以暴露所述第四线路层。
12.根据权利要求11所述的精细线路基板,其特征在于,所述第一线路层和所述第二线路层之间设置有第一导通柱层;所述第三线路层与所述第一线路层之间设置有第二导通柱层;所述第四线路层与所述第二线路层之间设置有第三导通柱层。
CN202310106854.7A 2023-02-13 2023-02-13 精细线路基板及其制作方法 Pending CN116095990A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310106854.7A CN116095990A (zh) 2023-02-13 2023-02-13 精细线路基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310106854.7A CN116095990A (zh) 2023-02-13 2023-02-13 精细线路基板及其制作方法

Publications (1)

Publication Number Publication Date
CN116095990A true CN116095990A (zh) 2023-05-09

Family

ID=86206244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310106854.7A Pending CN116095990A (zh) 2023-02-13 2023-02-13 精细线路基板及其制作方法

Country Status (1)

Country Link
CN (1) CN116095990A (zh)

Similar Documents

Publication Publication Date Title
US8277668B2 (en) Methods of preparing printed circuit boards and packaging substrates of integrated circuit
US10966324B2 (en) Wiring board, multilayer wiring board, and method of manufacturing wiring board
US20090288873A1 (en) Wiring board and method of manufacturing the same
US6350365B1 (en) Method of producing multilayer circuit board
JP2023044649A (ja) モールド成形プロセスに基づくパッケージ基板及びその製造方法
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
KR20160002361A (ko) 인쇄 배선판 및 그 제조 방법
US6946737B2 (en) Robust interlocking via
US8510940B2 (en) Method of fabricating a multi-trace via substrate
CN107960009A (zh) 电路板结构与其制造方法
CN116095990A (zh) 精细线路基板及其制作方法
JP4052434B2 (ja) 多層基板及びその製造方法
JP4187049B2 (ja) 多層配線基板とそれを用いた半導体装置
CN211457534U (zh) 微细层间线路结构
JP2005136282A (ja) 多層配線基板及びその製造方法
JP2005108941A (ja) 多層配線板及びその製造方法
JP2004134467A (ja) 多層配線基板、多層配線基板用基材およびその製造方法
TWI690249B (zh) 微細層間線路結構及其製法
CN114269065B (zh) 内埋导电线路的线路板及其制作方法
US20240114632A1 (en) Circuit board structure and method for forming the same
US6444403B1 (en) Resin laminated wiring sheet, wiring structure using the same, and production method thereof
KR100704917B1 (ko) 인쇄회로기판 및 그 제조방법
JP2006310758A (ja) 回路配線板、及びその製造方法
CN116207081A (zh) 一种嵌埋同轴电感的基板及其制作方法
JP3425807B2 (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination