CN116093953B - 一种锁相环的控制方法、锁相环、逆变器及存储介质 - Google Patents

一种锁相环的控制方法、锁相环、逆变器及存储介质 Download PDF

Info

Publication number
CN116093953B
CN116093953B CN202310342900.3A CN202310342900A CN116093953B CN 116093953 B CN116093953 B CN 116093953B CN 202310342900 A CN202310342900 A CN 202310342900A CN 116093953 B CN116093953 B CN 116093953B
Authority
CN
China
Prior art keywords
phase
locked loop
signal
control method
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310342900.3A
Other languages
English (en)
Other versions
CN116093953A (zh
Inventor
王利
李泽庆
刘初铭
胡孝平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Hongjiali New Energy Co ltd
Original Assignee
Shenzhen Hongjiali New Energy Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Hongjiali New Energy Co ltd filed Critical Shenzhen Hongjiali New Energy Co ltd
Priority to CN202310342900.3A priority Critical patent/CN116093953B/zh
Publication of CN116093953A publication Critical patent/CN116093953A/zh
Application granted granted Critical
Publication of CN116093953B publication Critical patent/CN116093953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/01—Arrangements for reducing harmonics or ripples
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/12—Circuit arrangements for ac mains or ac distribution networks for adjusting voltage in ac networks by changing a characteristic of the network load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/24—Arrangements for preventing or reducing oscillations of power in networks
    • H02J3/241—The oscillation concerning frequency
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/38—Arrangements for parallely feeding a single network by two or more generators, converters or transformers
    • H02J3/40—Synchronising a generator for connection to a network or to another generator
    • H02J3/44—Synchronising a generator for connection to a network or to another generator with means for ensuring correct phase sequence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2300/00—Systems for supplying or distributing electric power characterised by decentralized, dispersed, or local generation
    • H02J2300/20—The dispersed energy generation being of renewable origin
    • H02J2300/22—The renewable source being solar energy
    • H02J2300/24—The renewable source being solar energy of photovoltaic origin
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2300/00—Systems for supplying or distributing electric power characterised by decentralized, dispersed, or local generation
    • H02J2300/20—The dispersed energy generation being of renewable origin
    • H02J2300/28—The renewable source being wind energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/40—Arrangements for reducing harmonics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种锁相环的控制方法、锁相环、逆变器及存储介质。该锁相环控制方法包括：首先对输入信号执行鉴相操作，其进一步包括将所述输入信号分别进行第一Park变换、第一滤波操作、延时操作和第二Park变换。接着，响应于所述鉴相操作，将其输出的信号执行第二滤波操作；最终，响应于所述第二滤波操作，将其输出的信号执行电压控制振荡操作，以便作为所述锁相环的输出信号。本发明的锁相环控制方法通过选取反Park变换后的α分量作为基准信号，以此解决了电网电压直流偏置问题。同时，该方法采用1/4基波周期延时的方法构造正交分量，并引入拉格朗日插值多项式逼近分数阶延时，从而降低了频率变化造成的延时计算误差。

Description

一种锁相环的控制方法、锁相环、逆变器及存储介质
技术领域
本发明一般地涉及智能电网领域。更具体地，本发明涉及一种锁相环的控制方法、锁相环、逆变器及存储介质。
背景技术
微电网是智能电网的基本组成单元，其包括分布式发电、储能系统和控制系统等几个部分。典型的单相交流微电网被广泛应用于绿色建筑、工业园区等用电场合，这些应用场合的系统可以由光伏、风电、储能、电动汽车和负载等部分构成。在该系统中，并网逆变器是分布式能源和储能系统与交流电网之间的接口电路，其运行的稳定性直接影响微电网的性能。然而，在非理想情况下，由于电网电压难免存在谐波、幅值突变、直流偏置、频率变化等问题，极大影响同步算法的性能，甚至可能造成并网逆变器的损坏。
为了实现微电网安全高效地运行，必须解决电网同步问题。目前应用最广泛的同步技术为锁相环（“Phase-Locked Loop”，简称“PLL”）技术，其中锁相环主要包括鉴相器(“Phase detector”，简称“PD”)、环路滤波器(“Loop filter”，简称“LF”)和电压控制振荡器(“Voltage control oscillator”，简称“VCO”)三个部分。进一步，根据PD的不同，单相锁相环可以分为静止坐标系锁相环和同步旋转坐标系锁相环两类。具体地，在实现同步技术时，对于静止坐标系锁相环来说，常采用正弦信号相乘来实现鉴相功能，但是该方法不可避免地存在两倍频率的干扰问题，从而影响锁相环的控制精度。
与之对应地，对于单相同步旋转坐标系锁相环来说，则是根据三相电压锁相原理，并利用旋转坐标变换来实现鉴相功能。虽然该方法动态响应快且易于软件实现，但是对于单相交流微电网系统来说，其只有一个电压向量，因此无法进行旋转坐标变换，从而不能直接利用三相SRF-PLL来实现电网同步。为此，虽然科学技术人员利用不同的方法来解决上述问题，但其均存在不同的缺点。例如，有些人设计正交信号发生器（“Quadrature SignalGeneration”，简称“QSG”）来产生与电网电压幅值相同的正交分量，并且利用坐标变换来实现鉴相。该方法虽然在理想电网下可以达到较好的锁相效果，但是在电网电压发生畸变或者存在直流偏置等问题时，将会出现较大的锁相误差和低频振荡问题。
进一步地，有些文献中提到利用二阶广义积分器（“Second Order GeneralizedIntegrator”，简称“SOGI”）来完成对正弦信号的积分运算，进而构造出电网电压的正交分量，从而形成SOGI-PLL控制方法。现有技术中，还有人在电路中设计一个直流偏置预测回路，以用于消除虚拟正交分量的直流分量。另外，还有人提出一种SOGI-PLL改进型锁相环算法。该方法在前级SOGI中增加积分支路来抑制直流偏移，并在后级锁相环环路中引入滑动平均值滤波器，以此替代锁相环的积分控制器，从而实现在增强滤波性能的同时加快动态响应速度。
上述现有技术中的种种方法，虽然能解决部分电网同步问题，但是其或者存在不能有效抑制电网电压的直流偏置和谐波问题；或者存在由于频率变化造成的锁相误差问题；亦或者存在计算量过大，实现复杂的问题。由此可见，现有技术中的各种方法在解决微电网同步问题中均有其局限性。
发明内容
为解决上述背景技术中的一个或多个问题，本发明提供了一种锁相环的控制方法、锁相环、逆变器及计算机可读存储介质。由此，本发明的控制方法将IPT反Park变换的α分量作为基准，可以实现滤除电网电压的直流分量的功能。进一步，将上述α分量进行延时以构造正交分量，并采用拉格朗日插值多项式估计分数阶延时，从而提升了延时算法的精度，并增强了锁相环的频率适应性。另外，本发明通过采用PI+多谐振控制器的方案来构建LF，从而抑制了电网电压谐波对系统的影响。为此，本发明在如下的多个方面提供解决方案。
具体地，一方面，本发明公开了一种锁相环的控制方法。该方法包括：对输入信号执行鉴相操作，所述鉴相操作包括：将所述输入信号进行第一Park变换，以便输出dq分量信号；响应于所述第一Park变换，将所述dq分量信号执行第一滤波操作；响应于所述第一滤波操作，将滤波后的信号进行反Park变换，以便输出第一分量信号和第二分量信号；响应于所述反Park变换，对所述第一分量信号执行延时操作，以便输出所述第一分量信号的正交分量信号；以及将所述第一分量信号和其正交分量信号进行第二Park变换，其结果作为所述鉴相操作的输出信号；响应于所述鉴相操作，将其输出的信号执行第二滤波操作；以及响应于所述第二滤波操作，将其输出的信号执行电压控制振荡操作，以便作为所述锁相环的输出信号。
在一个实施例中，所述执行延时操作为执行1/4基波周期延时，其延时环节传递函数D(z)表示为：
Figure SMS_1
，其中，z为Z变换的自变量，/>
Figure SMS_2
s为并网逆变器的开关频率，/>
Figure SMS_3
为锁相环的输出频率。
在另一个实施例中，所述执行1/4基波周期延时包括利用拉格朗日插值多项式来估计分数阶延时的操作，其传递函数表示为：
Figure SMS_4
，其中，z为Z变换的自变量，/>
Figure SMS_5
，I和F分别为/>
Figure SMS_6
s//>
Figure SMS_7
的整数部分和小数部分，N为拉格朗日插值多项式的最高次数，/>
Figure SMS_8
为多项式系数。
在又一个实施例中，所述执行第二滤波操作包括在比例积分调节器上并联多谐振控制器，以输出角频率误差信号Δω。
在一个实施例中，所述多谐振控制器的传递函数为：
Figure SMS_9
，其中，s为拉普拉斯变换的自变量/>
Figure SMS_10
和/>
Figure SMS_11
分别为/>
Figure SMS_12
次谐波频率下谐振控制器的谐振增益和开环截止频率。
在另一个实施例中，所述执行电压控制振荡操作包括对所述第二滤波操作输出的角频率误差信号Δω和电网标称频率叠加和进行积分操作。
另一方面，本发明还公开了一种基于上述的控制方法工作的锁相环。该锁相环包括：鉴相器，其配置用于对输入信号执行前述的鉴相操作；环路滤波器，其与所述鉴相器电连接，并且配置用于执行前述的第二滤波操作；以及电压控制振荡器，其与所述环路滤波器电连接，并且配置用于执行前述的电压控制振荡操作。
又一方面，本发明还公开了一种包括上述锁相环的单相并网逆变器。该逆变器包括：单相逆变桥，LCL滤波器、控制单元以及上述的锁相环。
另一方面，本发明还公开了一种计算机可读存储介质，其上存储有用于控制锁相环的程序指令，当所述程序指令由处理器执行时，使得其实现前述的锁相环的控制方法。
通过上述多个方面及其实施例所描述的方案可以看出，本发明通过将IPT反Park变换的α分量延时T/4基波周期，以构造出正交分量，并且对该正交分量和α分量进行反Park变换。因此，相较于现有技术来说，上述技术手段的使用使得本发明的方案可以有效滤除电网电压的直流分量。进一步地，本发明采用拉格朗日插值多项式来估计分数阶延时，将
Figure SMS_13
s//>
Figure SMS_14
的整数部分和小数部分分别进行计算，从而提升了T/4延时算法的精度，进而增强了锁相环的频率适应性。
另外，考虑到电网电压低次谐波对锁相环的影响，本发明通过在传统比例积分调节器上并联多谐振控制器来构建低通滤波器，从而提升了锁相环对低次谐波的抗干扰性能。综上所述，正是由于本发明采用了上述技术手段，才使得本发明的改进反Park变换的锁相环控制技术与现有技术相比，可以明显抑制电网直流偏置和低次谐波的干扰，并且具有频率适应性强和动静态性能较好等优点。
附图说明
通过参考附图阅读下文的详细描述，可以更好地理解本发明的上述特征和优点，并且其众多目的、特征和优点对于本领域技术人员而言是显而易见的。下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可根据这些附图获得其他的附图，其中:
图1是示出根据本发明实施例的控制方法的总体流程框图；
图2是示出根据本发明实施例的鉴相操作的流程框图；
图3是示出根据本发明实施例的锁相环的结构框图；
图4是示出根据本发明实施例的锁相环的详细原理框图；
图5是示出根据本发明实施例的单相并网逆变器的结构框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1是示出根据本发明实施例的控制方法100的总体流程框图。
如图1所示，本发明的一种用于锁相环的控制方法总体可以包括步骤S101~S103。具体地，首先方法100的流程开始于步骤S101。在该步骤处，执行对输入信号的鉴相操作。需要说明的是，本发明的鉴相操作的过程有别于现有技术，将反Park变换输出的一个分量信号进行延时操作，并将拉格朗日插值多项式作用于该延时操作，以此来逼近分数阶延时。由此，本发明的鉴相操作不但解决了微电网电压直流偏置的问题，而且还降低了由于频率变化所造成的延时计算误差的问题。关于本发明的鉴相操作的具体实施方式详见下文的对于图2的描述。
接下来，本发明的控制方法100的流程前进到步骤S102。在该步骤处，响应于上述的鉴相操作，将所述鉴相操作输出的信号执行第二滤波操作。需要说明的是，本发明的第二滤波操作的过程有别于现有技术，其是一种包括比例积分（简称“PI”）调节器的环路滤波操作，并且为了弥补传统PI调节器对低次谐波扰动抑制能力差的缺陷，本发明的第二滤波操作的过程中还叠加有多谐振控制器。最终，本发明的控制方法100的流程终止于步骤S103。在该步骤处，响应于上述的第二滤波操作，将所述第二滤波操作输出的信号执行电压控制振荡操作，该电压控制振荡操作的输出信号即为锁相环的输出信号。
图2是示出根据本发明实施例的鉴相操作200的流程框图。可以理解的是，图2中的鉴相操作200的流程图是图1中步骤S101（鉴相操作）的进一步细化的实施方式。因此，图1中对鉴相操作S101的描述同样也适用于图2中针对鉴相操作200的描述。
如图2所示，本发明的鉴相操作200的流程可以包括步骤S201~S205。首先，鉴相操作的流程开始于步骤S201。在该步骤处，将输入信号进行第一Park变换，以便输出dq分量信号。在一些应用场景中，所述输入信号可以是微电网电压信号us和反Park变换的输出信号。进一步地，在Park变换的过程中，将各电磁量（电流、电压等）在静止坐标系下的αβ分量转换到旋转坐标系下的dq分量。在一个实施例中，输入信号通过上述Park变换，输出dq分量ud和uq。
接着，鉴相操作200的流程前进到步骤S202。在该步骤处，响应于上述第一Park变换，将所述dq分量信号执行第一滤波操作。这里，所述第一滤波操作主要是通过低通滤波器滤除dq分量中的高次谐波，以便减少干扰。随后，鉴相操作200的流程来到步骤S203。在该步骤处，响应于所述第一滤波操作，将滤波后的信号进行反Park变换，以便输出第一分量信号（即
Figure SMS_16
分量信号）和第二分量信号（即/>
Figure SMS_18
分量信号），其中/>
Figure SMS_20
分量信号可以看作是电网电压us信号的正交分量。接下来，鉴相操作200执行步骤S204。在该步骤处，响应于上述反Park变换，对所述/>
Figure SMS_17
分量信号执行延时操作，以便输出/>
Figure SMS_21
分量信号的正交分量信号/>
Figure SMS_23
。在一个实施例中，本发明的对/>
Figure SMS_24
分量信号执行延时操作可以为执行1/4基波周期延时，其延时环节传递函数D(z)可以表示为：/>
Figure SMS_15
，其中，z为Z变换的自变量，/>
Figure SMS_19
s为并网逆变器的开关频率，/>
Figure SMS_22
为锁相环的输出频率。
进一步地，作为对上述执行1/4基波周期延时的改进措施，本发明的控制方法中还包括利用拉格朗日插值多项式来估计分数阶延时的操作，其传递函数可以表示为：
Figure SMS_25
，其中，z为Z变换的自变量，/>
Figure SMS_26
，I和F分别为/>
Figure SMS_27
s//>
Figure SMS_28
的整数部分和小数部分，N为拉格朗日插值多项式的最高次数，/>
Figure SMS_29
为多项式系数。正如本领域技术人员所熟知的，由于电网频率的变化，/>
Figure SMS_30
可能不是整数，因此可以将其表示为整数部分I和分数部分F之和。现有技术中，通常只考虑了其整数部分，而忽略了其分数部分，因此造成计算精度下降。与之相反地，本发明采用上述在1/4基波周期延时的基础上加入拉格朗日插值多项式技术，使得本发明的锁相环的控制方法解决了现有技术中存在的电网频率变化引起的计算精度问题。
最终，鉴相操作200的流程终止于步骤S205。在该步骤处，将所述
Figure SMS_31
分量信号和其正交分量信号/>
Figure SMS_32
进行第二Park变换，其结果作为所述鉴相操作的输出信号。关于Park变换的原理在步骤S201中已作阐述，此处不再赘述。在该过程中，/>
Figure SMS_33
分量信号和其正交分量信号
Figure SMS_34
经过Park变换后输出/>
Figure SMS_35
信号，以此作为鉴相器最终的输出信号并将其传送给环路滤波器，以便进行第二滤波操作。
图3是示出根据本发明实施例的锁相环300的结构框图。所述锁相环是一种反馈控制电路，利用其可以实现外部的输入信号与内部的振荡信号同步，以此保证微电网中的电子设备的正常工作。可以理解的是，图3中的锁相环300的结构框图是图1和图2的方法的对应实体框图。因此，图1和图2中关于锁相环控制方法的描述同样也适用于对于图3中锁相环相应结构的描述。
如图3所示，本发明的锁相环300可以包括鉴相器310、环路滤波器320和电压振荡控制器330。作为锁相环的重要组成部分，鉴相器是一种能够鉴别出输入信号的相位差的器件，并且可以获得输出电压与两个输入信号之间的相位差的确定关系。特别地，本发明的鉴相器310配置用于对输入信号执行前述的鉴相操作，其可以进一步包括依次电连接的第一Park变换器311、第一滤波器312、反Park变换器313、延时器314和第二Park变换器315。其中，所述第一Park变换器配置用于对输入信号执行前述的第一Park变换，以便输出dq分量信号；所述第一滤波器配置用于对所述第一Park变换器输出的dq分量信号执行滤波操作，以便滤除造成干扰的高次谐波。所述反Park变换器配置用于执行前述的反Park变换，以便输出
Figure SMS_36
分量信号和/>
Figure SMS_37
分量信号。所述延时器配置用于执行前述的对/>
Figure SMS_38
分量信号进行延时操作，以便输出/>
Figure SMS_39
分量信号的正交分量信号/>
Figure SMS_40
。
如上所述，本发明的锁相环还可以包括环路滤波器320和电压振荡控制器330。其中，所述环路滤波器与鉴相器电连接，其可以包括比例积分调节器和与比例积分调节器并联的多谐振控制器。进一步地，所述多谐振控制器的传递函数为：
Figure SMS_41
，其中，s为拉普拉斯变换的自变量，/>
Figure SMS_42
和/>
Figure SMS_43
分别为/>
Figure SMS_44
次谐波频率下谐振控制器的谐振增益和开环截止频率。在工作过程中，所述环路滤波器配置用于执行前述的第二滤波操作，以便向电压振荡控制器330输出角频率误差信号Δω。所述电压振荡控制器330与所述环路滤波器电连接，并且配置用于执行前述的电压控制振荡操作。在工作过程中，电压控制振荡器对环路滤波器输出的角频率误差信号Δω和电网标称频率叠加和进行积分操作。
图4是示出根据本发明实施例的锁相环400的详细原理框图。可以理解的是，图4中的锁相环400是图3中的锁相环300的进一步细化的实施方式，并且图4的锁相环的相关结构与图3的锁相环结构形成对应关系。例如，图4中的鉴相器410、T/4延时器411、环路滤波器420和压控振荡器430分别对应于图3中的鉴相器310、延时器314、环路滤波器320和电压控制振荡器330。因此，图3中关于锁相环300的描述同样也适用于对图4中锁相环400的描述。需要说明的是，为了简化附图，图4中并没有用文字在相应单元标注出诸如“第一Park变换器”、“第一滤波器”、“反Park变换器”和“第二Park变换器”等这些名称，但是本领域技术人员根据图4中绘出的结构单元并对比图3，可以获知该结构单元的名称。
如图4所示，本发明的锁相环400可以包括鉴相器410、环路滤波器420和压控振荡器430。关于上述三个部件的描述详见对图3中相关单元的描述，此处不再赘述。下面将结合图4详细描述本发明的锁相环400的工作原理。
本发明的锁相环在工作过程中，首先将电网电压信号u s和反Park变换的输出信号
Figure SMS_47
进行Park变换，从而输出dq分量信号u d和u q。接着，利用LPF滤除dq分量信号的高次谐波。随后，将滤波后的信号经过反Park变换，进而获得/>
Figure SMS_51
信号和/>
Figure SMS_55
信号，其中/>
Figure SMS_48
可看作电网电压u s的正交分量。如图4所示，根据一阶环路滤波器的传递函数可以得到Park变换的输入和反Park变换的输出之间的时域关系，再结合欧拉公式可以得到Park变换的矩阵关系式，进而可得到其的拉氏变换公式。进一步地，由该拉氏变换公式可以分别推导出/>
Figure SMS_50
和/>
Figure SMS_53
与电网电压/>
Figure SMS_56
之间的传递函数/>
Figure SMS_45
和/>
Figure SMS_49
，其中/>
Figure SMS_54
是以/>
Figure SMS_57
为中心角频率的二阶带通滤波器，其可以滤除电网电压的直流和高频分量；相应地，/>
Figure SMS_46
为二阶低通滤波器，且在50Hz处的幅值为1，相位为-90°。由此可知，/>
Figure SMS_52
是电网电压u s的正交分量。
进一步地，由于
Figure SMS_59
为带通滤波器，其虽然可以滤除电网电压的直流分量和高次谐波，但仍然保留基波的所有信息。基于此，本发明以/>
Figure SMS_61
（即图4中的/>
Figure SMS_64
）为研究对象，将其延时T/4基波周期，进而得到对应的正交分量/>
Figure SMS_60
（即图4中的/>
Figure SMS_63
）。接着，为了解决电网频率变化引起的计算精度问题，本发明采用拉格朗日插值多项式来估计分数阶延时。最终，/>
Figure SMS_65
信号和/>
Figure SMS_66
信号经Park变换向环路滤波器输出q轴分量/>
Figure SMS_58
（即图4中的/>
Figure SMS_62
），从而完成鉴相。
具体地，如图4所示，在具有频率适应性的T/4延时改进策略中，延时环节的传递函数D(z)可以表示为：
Figure SMS_67
(1)
其中：z为Z变换的自变量，f s为并网逆变器的开关频率，
Figure SMS_68
为锁相环的输出频率。众所周知，如果电网频率变化，则/>
Figure SMS_69
可能不是整数。于是，可以将/>
Figure SMS_70
表示为整数部分I和分数部分F之和。由此，为了提高延时计算精度，本发明利用拉格朗日插值法逼近分数阶延时环节，即：
Figure SMS_71
(2)
其中： z为Z变换的自变量，N为拉格朗日插值多项式的最高次数，
Figure SMS_72
为多项式系数。
进一步地，本发明还设计了拉格朗日插值多项式的最高次数N。具体地，对于不同次拉格朗日插值多项式，通过观察当分数阶延时环节分别逼近F=0.2，0.5和0.8时所对应的频率响应曲线，可以看出：当N取1-3时，在一定频率范围内，计算的插值多项式可以逼近原延时环节。但当N取4或更大时，得到的插值多项式无论在幅值还是相位上，都与原环节存在较大的差异。因此，在综合考虑幅频和相频特性的基础上，本发明取N=3次多项式来逼近分数阶延时环节，可以取得最优的效果。
接下来，在图4中的环路滤波器420的设计中，本发明考虑了电网电压低次谐波对锁相环的影响。因此本发明在传统LF的PI调节器上并联多谐振控制器，从而提升了锁相环对低次谐波的抗干扰性能。具体地，在设计过程中，根据多谐振控制器的传递函数，再考虑到带通滤波器
Figure SMS_73
对电网电压高次谐波的抑制效果，可假设正交分量包含3-9次谐波成分，因此可以在LF的PI调节器上叠加4次和8次谐波频率的谐振控制器。通过实验验证：/>
Figure SMS_74
次谐波频率的谐振控制器在±/>
Figure SMS_75
次谐波频率处增益无穷大，因此可以实现对±/>
Figure SMS_76
次谐波频率扰动信号的抑制。
基于上述理论，本发明进行了改进IPT-PLL的LF参数设计。首先，本发明对PI调节器的参数进行了设计。具体地，在忽略多谐振控制器影响的前提下，根据IPT-PLL线性模型开环传递函数，并基于最优PM的原则来设计调节器参数。最终可以得到开环系统的PM为：
Figure SMS_77
(3) ，
进一步地，如果取PM为30°-60°，得到1.7<b<4.6。本发明中取LPF的
Figure SMS_78
rad/s，锁相环控制环路的/>
Figure SMS_79
rad/s，b=3。由此可得kp=5.4，ki=11304，设计系统的带宽为600 Hz，相位裕度为45°。可见该控制系统稳定可靠。
接下来，本发明对多谐振控制器的参数进行了设计。具体地，多谐振控制器包括谐振增益
Figure SMS_80
和开环截止频率/>
Figure SMS_81
两组参数。在参数设计时，首先考虑频率选择性的影响，因此可选取各谐振控制器的开环截止频率同为/>
Figure SMS_82
rad/s。其次，根据相位约束来确定谐振增益/>
Figure SMS_83
和/>
Figure SMS_84
。下面以PI+4倍谐振频率(/>
Figure SMS_85
)的谐振控制器为例，讨论/>
Figure SMS_86
的取值范围。具体地，在此条件下，根据多谐振控制器所对应的开环传递函数，并由控制系统保持稳定的条件可以得出：随着k r4增大，谐振频率处的相位将靠近-180°，并且k r4在400以内均能保证系统保持稳定。本发明中选取k r4=300，此时谐振频率处相位为-160°，并且在谐振频率处存在20°的相位裕量，此时该系统保持稳定。基于相同的原理，对于PI+8倍谐振频率的谐振控制器锁相环，当取k r8=200时，谐振频率处相位为-165°，开环系统在谐振频率处存在15°的相位裕量，此时系统保持稳定。
基于上述的参数设计，本发明的多谐振控制器不影响原来PI调节器的系统稳定性，且各谐振控制器之间相互独立。进一步地，由于本发明的锁相环采用了上述设计环路滤波器，因此其在谐振频率处增益明显提升，从而有效地抑制了系统在谐振频率处的谐波干扰。
图5是示出根据本发明实施例的单相并网逆变器的结构框图500。需要说明的是，为了更好地理解本发明的技术方案，图5中还绘出了与所述逆变器关联的光伏板、Boost变换器以及电网，其电压为u g。
如图5所示，本发明还公开了一种基于前述锁相环的单相并网逆变器510。该逆变器可以包括：单相逆变桥511，LCL滤波器512、控制单元513以及前述的锁相环514。下面结合图5描述本发明的单相并网逆变器的工作原理。
在一个应用场景中，本发明的单相并网逆变器可以应用于光伏发电等微电网领域。在工作过程中，光伏电池接收光照，并将其转换为电能。接着，Boost变换器将该光伏电池电压信号转换为恒定直流电压Vdc信号。随后，单相逆变桥将该电压Vdc信号转换为交流信号，并经过LCL滤波器滤波以去除干扰。最终，经过滤波之后的电流信号传送给负载电网。
在上述过程中，为了使逆变器的输出信号能够顺利并网，可以利用逆变器的控制单元和本发明的锁相环对逆变器进行反馈控制。具体地，锁相环接收电网电压u g并对其进行鉴相、滤波和压控振荡等操作，其输出的相位信息θ经cos函数处理后，再和并网电流指令I*相乘，从而获得并网电流控制环路的指令信号i*。接着，将该指令信号i*与并网电流i 2作差，再经电流控制器Gi(s)进行调整。与此同时，为了抑制LCL滤波环节的谐振峰，对电容电流信号进行采样并通过加权环节Hi处理后，其输出信号与经过Gi(s)调整后的信号执行求差操作。接下来，利用该求差操作之后的信号v控制脉冲宽度调节器（SPWM），从而控制单相逆变桥开关管的动作，最终实现控制并网逆变器的输出电流i 2。
基于上文的描述，可以理解的是本发明仅为了示例和简明的目的而描述了锁相环的组成结构及其控制方法的简要步骤，但根据不同的应用场景，该锁相环及其控制方法还可以附加地包括其他的结构、单元或者步骤。另外，基于上文的描述，本领域技术人员可以理解本发明的上述锁相环控制方法也可以通过软件指令来辅助完成，因此本发明也公开了一种计算机可读存储介质，其上存储有用于控制锁相环的程序指令，当所述程序指令由处理器执行时，使得其实现本发明前述的锁相环的控制方法。
应当理解，当本发明的权利要求、说明书及附图使用术语“第一”、“第二”、“第三”和“第四”等时，其仅是用于区别不同对象，而不是用于描述特定顺序。本发明的说明书和权利要求书中使用的术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的，而并不意在限定本发明。如在本发明说明书和权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。还应当进一步理解，在本发明说明书和权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
如在本说明书和权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当... 时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
虽然本发明的实施方式如上，但所述内容只是为便于理解本发明而采用的实施例，并非用以限定本发明的范围和应用场景。任何本发明所述技术领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (9)

1.一种锁相环的控制方法，其特征在于，所述控制方法包括：
对输入信号执行鉴相操作，所述鉴相操作包括：
将所述输入信号进行第一Park变换，以便输出dq分量信号；
响应于所述第一Park变换，将所述dq分量信号执行第一滤波操作；
响应于所述第一滤波操作，将滤波后的信号进行反Park变换，以便输出第一分量信号和第二分量信号；
响应于所述反Park变换，对所述第一分量信号执行延时操作，以便输出所述第一分量信号的正交分量信号；以及
将所述第一分量信号和其正交分量信号进行第二Park变换，其结果作为所述鉴相操作的输出信号；
响应于所述鉴相操作，将其输出的信号执行第二滤波操作；以及响应于所述第二滤波操作，将其输出的信号执行电压控制振荡操作，以便作为所述锁相环的输出信号。
2.根据权利要求1所述的控制方法，其特征在于，所述执行延时操作为执行1/4基波周期延时，其延时环节传递函数D(z)表示为：
Figure QLYQS_1
，其中，z为Z变换的自变量，/>
Figure QLYQS_2
s为并网逆变器的开关频率，/>
Figure QLYQS_3
为锁相环的输出频率。
3.根据权利要求2所述的控制方法，其特征在于，所述执行1/4基波周期延时包括利用拉格朗日插值多项式来估计分数阶延时的操作，其传递函数表示为：
Figure QLYQS_4
，
其中，
Figure QLYQS_5
，z为Z变换的自变量，I和F分别为/>
Figure QLYQS_6
s//>
Figure QLYQS_7
的整数部分和小数部分， N为拉格朗日插值多项式的最高次数，/>
Figure QLYQS_8
为多项式系数。
4.根据权利要求1所述的控制方法，其特征在于，所述执行第二滤波操作包括在比例积分调节器上并联多谐振控制器，以输出角频率误差信号Δω。
5.根据权利要求4所述的控制方法，其特征在于，所述多谐振控制器的传递函数为：
Figure QLYQS_9
，其中，s为拉普拉斯变换的自变量，/>
Figure QLYQS_10
和/>
Figure QLYQS_11
分别为/>
Figure QLYQS_12
次谐波频率下谐振控制器的谐振增益和开环截止频率，/>
Figure QLYQS_13
为基波频率。
6.根据权利要求1所述的控制方法，其特征在于，所述执行电压控制振荡操作包括对所述第二滤波操作输出的角频率误差信号Δω和电网标称频率叠加和进行积分操作。
7.一种基于权利要求1-6任意一项所述的控制方法工作的锁相环，其特征在于，包括：
鉴相器，其配置用于对输入信号执行鉴相操作；
环路滤波器，其与所述鉴相器电连接，并且配置用于执行第二滤波操作；
电压控制振荡器，其与所述环路滤波器电连接，并且配置用于执行电压控制振荡操作。
8.一种包括权利要求7所述的锁相环的单相并网逆变器，其特征在于，包括：单相逆变桥，LCL滤波器、控制单元以及根据权利要求7所述的锁相环。
9.一种计算机可读存储介质，其上存储有用于控制锁相环的程序指令，其特征在于，当所述程序指令由处理器执行时，使得其实现根据权利要求1-6任意一项所述的控制方法。
CN202310342900.3A 2023-04-03 2023-04-03 一种锁相环的控制方法、锁相环、逆变器及存储介质 Active CN116093953B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310342900.3A CN116093953B (zh) 2023-04-03 2023-04-03 一种锁相环的控制方法、锁相环、逆变器及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310342900.3A CN116093953B (zh) 2023-04-03 2023-04-03 一种锁相环的控制方法、锁相环、逆变器及存储介质

Publications (2)

Publication Number Publication Date
CN116093953A CN116093953A (zh) 2023-05-09
CN116093953B true CN116093953B (zh) 2023-06-23

Family

ID=86212333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310342900.3A Active CN116093953B (zh) 2023-04-03 2023-04-03 一种锁相环的控制方法、锁相环、逆变器及存储介质

Country Status (1)

Country Link
CN (1) CN116093953B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11923859B2 (en) * 2020-09-25 2024-03-05 Intel Corporation High-resolution and agile frequency measurement
CN117767784B (zh) * 2023-12-08 2024-08-27 铜陵学院 一种用于单相逆变器的控制方法及计算机可读存储介质
CN117691995B (zh) * 2024-02-04 2024-06-14 深圳市英威腾电源有限公司 锁相环的控制方法、装置、设备及计算机可读存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109617550A (zh) * 2018-11-27 2019-04-12 深圳市鼎泰佳创科技有限公司 基于二阶广义积分器的单相锁相环的控制方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2340075C1 (ru) * 2005-01-25 2008-11-27 Абб Швайц Аг Способ работы схемы преобразования и устройство для осуществления способа
CN201830237U (zh) * 2010-06-30 2011-05-11 中国电力科学研究院 一种基于滤波器的软锁相环
CN106532702B (zh) * 2016-11-25 2018-12-18 电子科技大学 一种有源电力滤波器改进宽频自适应重复控制方法
CN108631775B (zh) * 2018-04-17 2020-07-28 中国农业大学 一种电力系统中的锁相环
CN108847669B (zh) * 2018-07-25 2021-06-22 南京邮电大学 基于多同步旋转坐标系的多功能并网逆变器谐波治理方法
CN110661263B (zh) * 2019-11-13 2020-11-03 东北电力大学 含有自适应延时滤波器的锁频环及基于该锁频环的并网逆变器控制方法
CN111082804B (zh) * 2019-12-17 2023-05-26 中国石油大学(华东) 一种频率补偿型数字锁相环实现方法
TWI821789B (zh) * 2021-11-16 2023-11-11 雷穎科技股份有限公司 具鎖相迴路機制之低通濾波系統
CN114400703B (zh) * 2022-01-18 2024-07-26 燕山大学 一种提高并网系统在弱电网条件下稳定性的锁相方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109617550A (zh) * 2018-11-27 2019-04-12 深圳市鼎泰佳创科技有限公司 基于二阶广义积分器的单相锁相环的控制方法

Also Published As

Publication number Publication date
CN116093953A (zh) 2023-05-09

Similar Documents

Publication Publication Date Title
Yan et al. A review on direct power control of pulsewidth modulation converters
CN116093953B (zh) 一种锁相环的控制方法、锁相环、逆变器及存储介质
Xie et al. DC offset rejection improvement in single-phase SOGI-PLL algorithms: Methods review and experimental evaluation
Golestan et al. Three-phase PLLs: A review of recent advances
Cha et al. Design and control of Proportional-Resonant controller based Photovoltaic power conditioning system
Ama et al. Phase-locked loop based on selective harmonics elimination for utility applications
Liu et al. A simple approach to reject DC offset for single-phase synchronous reference frame PLL in grid-tied converters
Dang et al. Sliding-mode control in dq-frame for a three-phase grid-connected inverter with LCL-filter
Meersman et al. Overview of PLL methods for distributed generation units
WO2018122391A1 (en) Precise real-time advanced grid monitoring
CN110557118B (zh) 一种锁相装置及锁相方法
Dai et al. Adaptive estimation of three-phase grid voltage parameters under unbalanced faults and harmonic disturbances
Liston et al. A robust design of active damping with a current estimator for single-phase grid-tied inverters
Liao et al. Robust dichotomy solution-based model predictive control for the grid-connected inverters with disturbance observer
Zhang et al. Robust plug-in repetitive control for speed smoothness of cascaded-PI PMSM drive
Zhou et al. Time delay compensation-based fast current controller for active power filters
CN109193793B (zh) 一种变流器免电压检测的并网控制系统和方法
CN110661263A (zh) 自适应延时滤波器、含有该滤波器的锁频环及基于该锁频环的并网逆变器控制方法
Essoussi et al. Power Quality Improvement using a New DPC Switching Table for a Three-Phase SAPF
Kraemer et al. Robust design of control structure for three-phase grid-tied inverters
Xiu et al. A novel adaptive frequency extraction method for fast and accurate connection between inverters and microgrids
CN116667439A (zh) 一种t型三电平lcl型逆变器的重复自抗扰控制方法、系统
CN116979535A (zh) 一种用于有源电力滤波器的双重谐波电流检测方法
Huang et al. Neutral-point potential self-balancing analysis and improved topology of three-level converter with APOD modulation
Ahmed et al. Extended self-tuning filter-based synchronization technique for unbalanced and distorted grid

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant