CN116092960A - 晶圆测试的方法、存储介质、计算机程序产品及装置 - Google Patents

晶圆测试的方法、存储介质、计算机程序产品及装置 Download PDF

Info

Publication number
CN116092960A
CN116092960A CN202111306445.9A CN202111306445A CN116092960A CN 116092960 A CN116092960 A CN 116092960A CN 202111306445 A CN202111306445 A CN 202111306445A CN 116092960 A CN116092960 A CN 116092960A
Authority
CN
China
Prior art keywords
wafer
chip
die
silicon vias
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111306445.9A
Other languages
English (en)
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Cambricon Information Technology Co Ltd
Original Assignee
Anhui Cambricon Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui Cambricon Information Technology Co Ltd filed Critical Anhui Cambricon Information Technology Co Ltd
Priority to CN202111306445.9A priority Critical patent/CN116092960A/zh
Publication of CN116092960A publication Critical patent/CN116092960A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及一种生成晶圆测试点的方法、晶圆测试CoW单元的方法及其计算机可读存储介质、计算机程序产品与计算机装置。本发明在晶圆上生成多个金属点，这些金属点适当地电性接触硅通孔，以作为晶圆测试点。通过形成多个晶圆测试点，对CoW单元进行晶圆测试，达到高效且提升良率的技术功效。

Description

晶圆测试的方法、存储介质、计算机程序产品及装置
技术领域
本发明一般地涉及半导体领域。更具体地，本发明涉及生成晶圆测试点的方法、晶圆测试芯片对晶圆(chip on wafer，CoW)单元的方法及其计算机可读存储介质、计算机程序产品与计算机装置。
背景技术
在半导体制程的工序里，在晶圆制作完成之后，可能因为工艺原因引发各种制造缺陷，使得分布在晶圆上的晶粒中会有一定量的残次品。晶圆测试(chip probing test)的目的就是在封装前将这些残次品筛选出来并淘汰，以提高出厂的良品率，降低后续封测的成本。
在晶圆制作完成之后，成千上万的晶粒规则的分布在整个晶圆，此时尚未进行划片封装，晶粒的触点裸露在外，晶圆测试是将这些极微小的触点接上探针，与测试机台连接，在未进行划片封装的整片晶圆上，通过探针对这些晶粒进行测试。
CoW是一种新兴的整合生产技术，可以将多个芯片视为一个晶粒进行封装，达到了封装体积小、功耗低、引脚少的技术功效。随着CoW技术日益成熟，越来越多的集成电路尤其是复杂运算的集成电路采用其制程，然而，现有技术并未针对CoW设计一套理想的晶圆测试方案。
发明内容
为了至少部分地解决背景技术中提到的技术问题，本发明的方案提供了一种生成晶圆测试点的方法、晶圆测试芯片对晶圆单元的方法及其计算机可读存储介质、计算机程序产品与计算机装置。
在一个方面中，本发明揭露一种生成晶圆测试点的方法，包括：在晶圆上形成与多个硅通孔电性连接的多个芯片对晶圆单元；沉积绝缘层于晶圆上并露出所述多个硅通孔；以及在绝缘层上生成多个金属点，多个金属点适当地电性接触多个硅通孔的至少其中之一，以作为晶圆测试点。
在另一个方面，本发明揭露一种计算机可读存储介质，其上存储有生成晶圆测试点的计算机程序代码，当所述计算机程序代码由处理装置运行时，执行前述的方法。
在另一个方面，本发明揭露一种计算机程序产品，包括生成晶圆测试点的计算机程序，其特征在于，所述计算机程序被处理器执行时实现前述方法的步骤。
在另一个方面，本发明揭露一种计算机装置，包括存储器、处理器及存储在存储器上的计算机程序，其特征在于，所述处理器执行所述计算机程序以实现前述方法的步骤。
在另一个方面，本发明揭露一种晶圆测试芯片对晶圆单元的方法，包括：在晶圆上形成与多个硅通孔电性连接的多个芯片对晶圆单元；沉积绝缘层于晶圆上并露出所述多个硅通孔；在绝缘层上生成多个金属点，所述多个金属点根据可测试性设计适当地电性接触多个硅通孔的至少其中之一，以作为晶圆测试点；将探针电性接触多个金属点以获得测试信号；以及基于测试信号识别多个芯片对晶圆单元中的残次芯片对晶圆单元。
在另一个方面，本发明揭露一种计算机可读存储介质，其上存储有晶圆测试芯片对晶圆单元的计算机程序代码，当所述计算机程序代码由处理装置运行时，执行前述的方法。
在另一个方面，本发明揭露一种计算机程序产品，包括晶圆测试芯片对晶圆单元的计算机程序，其特征在于，所述计算机程序被处理器执行时实现前述方法的步骤。
在另一个方面，本发明揭露一种计算机装置，包括存储器、处理器及存储在存储器上的计算机程序，其特征在于，所述处理器执行所述计算机程序以实现前述方法的步骤。
本发明通过形成多个晶圆测试点，对芯片对晶圆单元进行晶圆测试，达到高效且提升良率的技术功效。
附图说明
通过参考附图阅读下文的详细描述，本发明示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本发明的若干实施方式，并且相同或对应的标号表示相同或对应的部分。其中：
图1是示出本发明实施例的一种芯片对晶圆单元的布局示意图；
图2是示出本发明实施例的另一种芯片对晶圆单元的布局示意图；
图3是示出本发明实施例的另一种芯片对晶圆单元的布局示意图；
图4是示出芯片对晶圆单元被规则地排列在晶圆上的示意图；
图5是示出本发明实施例的在前道工艺中生成晶圆测试点的流程图；
图6是示出本发明实施例的在晶圆上形成芯片对晶圆单元的流程图；
图7是示出本发明实施例形成硅通孔、重布线层及凸点的结构图；
图8是示出本发明实施例贴装芯片对晶圆单元的结构图；
图9是示出本发明实施例生成压膜塑料后的结构图；
图10是示出本发明实施例研磨压膜塑料后的结构图；
图11是示出本发明实施例翻转晶圆后的结构图；
图12是示出本发明实施例化学机械抛光后的结构图；
图13是示出本发明实施例沉积绝缘层后的结构图；
图14是示出本发明实施例生成金属点后的结构图；
图15是示出本发明实施例的金属点覆盖住硅通孔的顶面的俯视图；
图16是示出本发明实施例的金属点通过金属线连接硅通孔的俯视图；以及
图17是示出本发明另一实施例晶圆测试芯片对晶圆单元的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解，本发明的权利要求、说明书及附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。本发明的说明书和权利要求书中使用的术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的，而并不意在限定本发明。如在本发明说明书和权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。还应当进一步理解，在本发明说明书和权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
如在本说明书和权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。
在此本发明说明书，晶圆(wafer)指的是由纯硅构成，一般分为6英寸、8英寸、12英寸规格不等，为硅半导体集成电路制作所用的硅基材，其形状为圆形。在硅基材上可加工制作成各种电路元件结构，而成为有特定电性功能的集成电路产品；晶粒(die)是以半导体材料制作而成未经封装的一小块集成电路本体，该集成电路的既定功能在这一小片半导体上实现，晶粒是以大批方式，经光刻等多项步骤，制作在晶圆上的方型小片集成电路，又称为裸晶；芯片(chip)则是经过测试，将完好的、稳定的、功能正常的晶粒切割下来，封装形成具有管脚可以和其他电子元件进行电性连接的集成电路装置。
一个芯片的诞生主要分三个阶段，分别是设计、制作和封装。设计阶段用以规划特定的电路结构，以实现具体的电性逻辑；制作阶段则是将设计好的电路结构制作在晶圆上，形成晶粒；封装阶段是将制作好的晶粒利用超细的金属导线或者导电性树脂将引线框架连接到基板的相应管脚，再用塑料外壳加以封装保护，封装完成后即为芯片。
在制作阶段，按大工序可分为前道工艺(front end of the line，FEOL，又称前端工艺)和后道工艺(back end of the line，BEOL，又称后端工艺)。前道工艺的目的是在晶圆上制作出集成电路，其中可以细化成数百道工序，按其工艺性质可分为下述几大类：形成各种薄膜材料的成膜工艺；在薄膜上形成图案并刻蚀，加工成确定形状的光刻工艺；在硅中掺杂微量导电性杂质的杂质掺杂工艺等。前道工艺与后道工艺的分界线是划片。后道工艺包括将晶粒切割下来，把合格的晶粒固定在引线框架的核心岛上，将晶粒上的触点与引线框架上的电极用细金丝键合连接。晶圆测试便是后道工艺的第一道工序，用以筛选出合格的晶粒。
晶圆测试的内容包括：扫描测试、边界扫描测试、存储器测试、直流/交流测试、射频测试及其他功能测试。扫描测试用于检测晶粒的逻辑功能；边界扫描测试用于检测晶粒的管脚功能；存储器测试则是对晶粒里的各种类型的存储器(例如ROM/RAM/flash)的读写和存储功能进行测试，其中针对ROM通过读取数据进行循环冗余校验码(cyclicredundancy check)来检测存储内容的正确性，针对RAM通过除了检测读写和存储功能外，有些测试还覆盖系统深度睡眠的数据维持功能和边际读写(margin write/read)等等，针对flash除了正常读写和存储功能外，还要测试擦除功能；直流/交流测试包括晶粒接脚及电源接脚的信号测试以及直流参数是否符合设计规格；射频测试则是针对无线通信芯片来检测射频模块逻辑功能；其他功能测试用于检测晶粒其他重要或定制化的功能和性能是否符合设计规格。
本发明的一个实施例是一种为晶圆测试生成晶圆测试点的方法，更详细来说，是一种专为芯片对晶圆单元进行晶圆测试时生成晶圆测试点的方法。芯片对晶圆单元可以利用多种不同功能的晶粒整合而成，为方便说明，在此实施例中芯片对晶圆单元包括两种晶粒：第一晶粒及第二晶粒。更具体来说，第一晶粒为片上系统(SoC)，第二晶粒为片外内存。
片上系统指的是在单个芯片上集成一个完整的系统，它是由多个具有特定功能的集成电路组合在一个芯片上形成的系统或产品。系统整合单晶片(system-on-integrated-chips，SoIC)是一种多芯片的堆栈技术，可以实现芯片对晶圆的接合(bonding)。系统整合单晶片通过晶圆级的接合技术，可以将多个单个芯片的片上系统垂直整合成一个完整的系统。在此实施例中，片上系统是一种人工智能运算单元，用以支持各类深度学习和机器学习算法，满足计算机视觉、语音、自然语言处理、数据挖掘等领域复杂场景下的智能处理需求。
片外内存用于存放片上系统所需的运算数据，在此实施例中，片外内存可以是高宽带内存(high bandwidth memory，HBM)，这是一种基于3D堆栈工艺制作的高性能DRAM，适用于高存储器带宽需求的应用场合，像是图形处理器、网上交换及转发设备(如路由器、交换器)等。
芯片对晶圆单元在封装形成芯片后，可以装配在板卡上，应用在云端智能领域，云端智能应用的一个显著特点是输入数据量大，对平台的存储能力和计算能力有很高的要求。此实施例的板卡适用在云端智能应用，具有庞大的片外存储、片上存储和大量的计算能力。
图1示出此实施例的一种芯片对晶圆单元的布局示意图，此芯片对晶圆单元包括1个片上系统101及6个片外内存102，其中片上系统101为前述的片上系统，设置在芯片对晶圆单元的核心，而片外内存102为上述的片外内存，设置在片上系统101的两侧，每一侧设置有3个片外内存102。图2示出此实施例的另一种芯片对晶圆单元的布局示意图，此芯片对晶圆单元包括1个片上系统101及4个片外内存102，其中片上系统101设置在芯片对晶圆单元的核心，而片外内存102设置在片上系统101的两侧，每一侧设置有2个片外内存102。图3示出此实施例的另一种芯片对晶圆单元的布局示意图，此芯片对晶圆单元是由2组图2的芯片对晶圆单元排列而成。片上系统及片外内存的布局方式多样，以上仅为示例，本发明并不限制芯片对晶圆单元中晶粒的种类、数量与布局方式。
图4示出这些芯片对晶圆单元被规则地排列在晶圆上的示意图。如图4所示，在前道工艺中，在晶圆401上制成特定接线，再利用凸点加工工艺将芯片对晶圆单元402与晶圆401上的特定接线电性连接，以完成整个前道工艺。
接着便是进入后道工序的晶圆测试阶段。为了执行晶圆测试，此实施例生成为晶圆测试所需的晶圆测试点，供探针电性接触以测试芯片对晶圆单元的性能。图5示出此实施例在前道工艺中生成晶圆测试点的流程图。
在步骤501中，在晶圆上形成与多个硅通孔(through silicon via，TSV)电性连接的多个芯片对晶圆单元。此步骤可以进一步细化成图6所示的流程图。
在步骤601中，同时参考图7，在晶圆701上生成多个硅通孔702。硅通孔技术是一项高密度封装技术，通过铜、钨、多晶硅等导电物质的填充，实现硅通孔702的垂直电气互连，进而减小互联长度、降低信号延迟，实现晶片间的低功耗、高速通讯、增加宽带和实现器件集成的小型化。
在步骤602中，在多个硅通孔702上生成重布线层(RDL)703。重布线层703是将晶粒的触点(即晶粒的输出/出入端)通过晶圆级金属布线制程和改变其触点位置，使晶粒能适用于不同的封装形式。简而言之就是在晶圆701上沉积金属层和介质层并形成相应的立体金属布线图形，用来对晶粒的输出/出入端进行重新布局，以进行电气信号传导，使得晶粒布局更为灵活。在设计重布线层703时，需要在相邻两层电气特性相同的纵横交错的金属布线重叠位置增加通孔，以保证上下层之间的电气连接，因此重布线层703是将多个晶粒间的电性连接以立体传导结构实现，进而减少布局面积。
在步骤603中，在重布线层703上生成多个凸点(bump)704。实务上凸点704为锡球，锡球工艺常用的有:蒸发(evaporation)、电镀(electroplating)、印刷(screen printing)或针孔沉积(needle depositing)等。在此实施例中，锡球不直接与重布线层703里的金属线连接，而是以凸点下金属(under bump metallization，UBM)桥接，以提升黏着力，凸点下金属通常采用溅镀或电镀的方式实现。
在步骤604中，设置片上系统于芯片对晶圆单元的核心位置。在步骤605中，设置多个片外内存于片上系统的两侧。此二步骤即是实现如图1至图3所示的芯片对晶圆单元布局规划。具体来说，此实施例的芯片对晶圆单元包括第一晶粒与第二晶粒，其中第一晶粒为片上系统101，第二晶粒为片外内存102，片外内存102为高宽带内存。
在步骤606中，芯片贴装多个芯片对晶圆单元，其中第一晶粒及第二晶粒分别电性接触多个凸点704。如图8所示，芯片对晶圆单元801包括片上系统101及片外内存102，芯片贴装于重布线层703上，且片上系统101及片外内存102的触点电性接触凸点704。芯片贴装芯片对晶圆单元801的数量由晶圆701的尺寸而定。至此完成在晶圆上形成与多个硅通孔电性连接的多个芯片对晶圆单元801的步骤。
回到图5，在步骤502中，底部填充(underfill)第一晶粒及第二晶粒。如图8所示，底部填充主要通过非接触喷射式点胶来产生封胶802，封胶802为第一晶粒及第二晶粒的触点和凸点704提供密封效果，避免了触点和凸点704因与杂质接触所产生的电性干扰，这样的结构具备了更佳的可靠性。
在步骤503中，生成压膜塑料以覆盖多个芯片对晶圆单元801。图9示出生成压膜塑料后的结构图，如图9所示，压膜塑料901覆盖了所有的芯片对晶圆单元801，以起到保护整体结构的效果。
在步骤504中，研磨(grind)压膜塑料901以露出多个芯片对晶圆单元801的表面。如图10所示，在研磨压膜塑料901后，芯片对晶圆单元801的表面(顶面)曝露在空气中。
在步骤505中，在芯片对晶圆单元801的表面上接合玻璃(mount on glass)。在步骤506中，翻转晶圆701，使得玻璃位于晶圆701的下方。图11示出翻转后的结构图，如图11所示，玻璃1101与芯片对晶圆单元801的表面贴合，翻转后作为基座以支撑晶圆701及基于晶圆701所生成的各种半导体结构，包括芯片对晶圆单元801，以方便后续工序对晶圆701的底部(即图11中晶圆701的上方)进行加工。
在步骤507中，研磨晶圆701以露出多个硅通孔702。在步骤508中，化学机械抛光(CMP)研磨后的晶圆。图12示出化学机械抛光后的结构图，如图12所示，硅通孔702的顶面露出于晶圆701外。
在步骤509中，沉积绝缘层于晶圆701上并露出多个硅通孔702。在此步骤中，利用光罩遮住硅通孔702的顶面，再沉积绝缘层于上，绝缘层的材质可以是氮化硅。图13示出沉积绝缘层后的结构图，如图13所示，由于光罩遮住硅通孔702的顶面，在沉积绝缘层1301后，硅通孔702的顶面依旧曝露于空气中。
在步骤510中，在绝缘层1301上生成多个金属点，多个金属点适当地电性接触多个硅通孔702的至少其中之一，以作为供探针电性接触的晶圆测试点。图14示出生成金属点1401后的结构图，如图14所示，每个硅通孔702均连接1个金属点1401，以作为晶圆测试点，供晶圆测试的探针接触之用。
在此实施例中，硅通孔702与金属点1401可以呈现多种电性连接的方式。其中一种实现方式为金属点1401直接位于硅通孔702的正上方，即金属点1401覆盖住硅通孔702的顶面。图15示出金属点1401覆盖住硅通孔702的顶面的俯视图，如图15所示，1个金属点1401直接生成在至少一个硅通孔702的顶面，并与覆盖住的硅通孔702电性连接，常见地每个金属点1401可以电性接触1、2或4个硅通孔702。在一种示例性的半导体制程标准中，硅通孔702的宽度(即圆柱体的直径)为12微米，则金属点1401为至少一个边长为50微米的矩形，再进一步考虑探针的尺寸，为避免不当接触其他金属点1401，每个金属点1401与其他金属点1401的间距较佳为50微米或以上。另一种实现方式如图16所示，为金属点1401通过金属线1601连接硅通孔702的至少其中之一，这种实现方式可以将金属点1401规划在远离硅通孔702的位置，以避免金属点1401受限于硅通孔702的位置导致过于密集的排列，影响测试的准确性。
本发明为晶圆测试生成晶圆测试点的方法可以利用软件来实现。本发明的另一个实施例为一种计算机可读存储介质，其上存储有生成晶圆测试点的计算机程序代码，当所述计算机程序代码由处理装置运行时，执行图5与图6所述的流程。本发明的另一个实施例为一种计算机程序产品，包括生成晶圆测试点的计算机程序，其特征在于，所述计算机程序被处理器执行时实现图5与图6所述方法的步骤。本发明的另一个实施例为一种计算机装置，包括存储器、处理器及存储在存储器上的计算机程序，其特征在于，所述处理器执行所述计算机程序以实现图5与图6所述方法的步骤。
本发明的另一个实施例是一种晶圆测试芯片对晶圆单元的方法，此实施例基于上述各实施例生成晶圆测试点的方法来进行晶圆测试，图17示出此实施例的晶圆测试芯片对晶圆单元的流程图。
在步骤1701中，在晶圆上形成与多个硅通孔电性连接的多个芯片对晶圆单元，此步骤可以进一步细化成图6所示的流程图，不再赘述。在步骤1702中，底部填充第一晶粒及第二晶粒。在步骤1703中，生成压膜塑料以覆盖多个芯片对晶圆单元。在步骤1704中，研磨压膜塑料以露出多个芯片对晶圆单元的表面。在步骤1705中，在芯片对晶圆单元的表面上接合玻璃。在步骤1706中，翻转晶圆，使得玻璃位于晶圆的下方。在步骤1707中，研磨晶圆以露出多个硅通孔。在步骤1708中，化学机械抛光研磨后的晶圆。在步骤1709中，沉积绝缘层于晶圆上并露出多个硅通孔。在步骤1710中，在绝缘层上生成多个金属点，多个金属点根据可测试性设计适当地电性接触多个硅通孔的至少其中之一，以作为晶圆测试点。上述步骤与图5中的步骤一一对应，故不赘述。
在此实施例中，可测试性的内容包括前述的扫描测试、边界扫描测试、存储器测试、直流/交流测试、射频测试及其他功能测试。扫描测试用于检测第一晶粒及第二晶粒的逻辑功能；边界扫描测试用于检测第一晶粒及第二晶粒的管脚功能；存储器测试则是对晶粒里的各种类型的存储器(例如片外内存)的读写和存储功能进行测试；直流/交流测试包括第一晶粒及第二晶粒接脚及电源接脚的信号测试，以及判断直流电流和电压参数是否符合设计规格；射频测试则是针对芯片对晶圆单元中的晶粒(如果该晶粒为射频集成电路)来检测射频模块的逻辑功能；其他功能测试用于检测第一晶粒及第二晶粒其他重要或定制化的功能和性能是否符合设计规格。
在步骤1711中，将探针电性接触多个金属点以获得测试信号。一套自动化晶圆测试设备包括测试机台、探针卡(probe card)和测试软件。
探针卡包括探针和芯片外围电路。由于芯片对晶圆单元是规则的布满整个晶圆，故无论在哪片晶圆上，每颗芯片对晶圆单元都有固定的位置，其管脚的位置也就固定。这些位置坐标和间距等信息在投产前已经确定，制作探针卡需要这些参数。探针卡还需要确定同测数，即同步测试的探针数，增加同测数可以节约测试的时间成本，但是受限于测试机台资源，同测数有其限制，实务上可以是32、16、8或4。探针用以电性接触金属点，通常是钨铜、铍铜或钯等材料所制成。芯片外围电路用以提供可测试性内容的测试信号给探针。
测试软件控制整个测试机台的测试过程。不同的测试机有不同的测试软件，对应的测试程序也有不同的格式，通常工程师采用WGL/STIL/VCD等格式的文件，根据可测试性内容编程测试软件，再转换成测试机需要的文件格式。
在步骤1712中，基于测试信号识别多个芯片对晶圆单元中的残次芯片对晶圆单元。根据测试计划，测试机台将测试向量分作不同的分类(bin)，一般会将测试内容或测试目标相似的测试项归入同一个分类中，一旦测试出现低良率，在测试报告中通过查看各个分类的失效率，便可以快速判断可能的大致原因，并定位出不合格的芯片对晶圆单元。整片晶圆的测试结果会生成一份晶圆图(wafer map)文件，而数据归结成一个数据日志(datalog)。晶圆图记录包含良率、测试时间、各分类的错误数和芯片对晶圆单元的位置，数据日志则是具体的测试结果。通过分析这些数据，便可识别残次芯片对晶圆单元的数量与位置。
本发明的晶圆测试芯片对晶圆单元的方法可以利用软件来实现。本发明的另一个实施例为一种计算机可读存储介质，其上存储有晶圆测试芯片对晶圆单元的计算机程序代码，当所述计算机程序代码由处理装置运行时，执行前述多个实施例所揭露的流程。本发明的另一个实施例为一种计算机程序产品，包括晶圆测试芯片对晶圆单元的计算机程序，其特征在于，所述计算机程序被处理器执行时实现前述多个实施例所揭露的步骤。本发明的另一个实施例为一种计算机装置，包括存储器、处理器及存储在存储器上的计算机程序，其特征在于，所述处理器执行所述计算机程序以实现前述多个实施例所揭露的步骤。
本发明通过形成多个晶圆测试点，可以高效的对芯片对晶圆单元进行晶圆测试，迅速识别出残次芯片对晶圆单元的数量与位置。
需要说明的是，为了简明的目的，本发明将一些方法及其实施例表述为一系列的动作及其组合，但是本领域技术人员可以理解本发明的方案并不受所描述的动作的顺序限制。因此，依据本发明的公开或教导，本领域技术人员可以理解其中的某些步骤可以采用其他顺序来执行或者同时执行。进一步，本领域技术人员可以理解本发明所描述的实施例可以视为可选实施例，即其中所涉及的动作或模块对于本发明某个或某些方案的实现并不一定是必需的。另外，根据方案的不同，本发明对一些实施例的描述也各有侧重。鉴于此，本领域技术人员可以理解本发明某个实施例中没有详述的部分，也可以参见其他实施例的相关描述。
在具体实现方面，基于本发明的公开和教导，本领域技术人员可以理解本发明所公开的若干实施例也可以通过本文未公开的其他方式来实现。例如，就前文所述的电子设备或装置实施例中的各个单元来说，本文在考虑了逻辑功能的基础上对其进行拆分，而实际实现时也可以有另外的拆分方式。又例如，可以将多个单元或组件结合或者集成到另一个系统，或者对单元或组件中的一些特征或功能进行选择性地禁用。就不同单元或组件之间的连接关系而言，前文结合附图所讨论的连接可以是单元或组件之间的直接或间接耦合。在一些场景中，前述的直接或间接耦合涉及利用接口的通信连接，其中通信接口可以支持电性、光学、声学、磁性或其它形式的信号传输。
在另外一些实现场景中，上述集成的单元也可以采用硬件的形式实现，即为具体的硬件电路，其可以包括数字电路和/或模拟电路等。电路的硬件结构的物理实现可以包括但不限于物理器件，而物理器件可以包括但不限于晶体管或忆阻器等器件。鉴于此，本文所述的各类装置(例如计算装置或其他处理装置)可以通过适当的硬件处理器来实现，例如核心处理器、GPU、FPGA、DSP和ASIC等。进一步，前述的所述存储单元或存储装置可以是任意适当的存储介质(包括磁存储介质或磁光存储介质等)，其例如可以是可变电阻式存储器(Resistive Random Access Memory，RRAM)、动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)、静态随机存取存储器(Static Random Access Memory，SRAM)、增强动态随机存取存储器(Enhanced Dynamic Random Access Memory，EDRAM)、高带宽存储器(High Bandwidth Memory，HBM)、混合存储器立方体(Hybrid Memory Cube，HMC)、ROM和RAM等。
依据以下条款可更好地理解前述内容：
条款A1.一种生成晶圆测试点的方法，包括：在晶圆上形成与多个硅通孔电性连接的多个芯片对晶圆单元；沉积绝缘层于所述晶圆上并露出所述多个硅通孔；以及在所述绝缘层上生成多个金属点，所述多个金属点适当地电性接触所述多个硅通孔的至少其中之一，以作为所述晶圆测试点。
条款A2.根据条款A1所述的方法，其中所述在晶圆上形成与多个硅通孔电性连接的多个芯片对晶圆单元的步骤包括：生成多个凸点；以及芯片贴装所述多个芯片对晶圆单元，每个芯片对晶圆单元包括第一晶粒及第二晶粒，其中所述第一晶粒及所述第二晶粒分别电性接触所述多个凸点。
条款A3.根据条款A2所述的方法，其中所述在晶圆上形成与多个硅通孔电性连接的多个芯片对晶圆单元的步骤包括：在所述晶圆上生成所述多个硅通孔；以及在所述多个硅通孔上生成重布线层；其中，所述多个凸点生成在所述重布线层上。
条款A4.根据条款A2所述的方法，还包括：底部填充所述第一晶粒及所述第二晶粒；生成压膜塑料以覆盖所述多个芯片对晶圆单元；研磨所述压膜塑料以露出所述多个芯片对晶圆单元的表面；以及在所述表面上接合玻璃。
条款A5.根据条款A2所述的方法，其中所述第一晶粒为片上系统，所述第二晶粒为片外内存。
条款A6.根据条款A5所述的方法，其中所述片外内存为高宽带内存。
条款A7.根据条款A5所述的方法，其中每个芯片对晶圆单元包括多个片外内存，所述在晶圆上形成与多个硅通孔电性连接的多个芯片对晶圆单元的步骤还包括：设置所述片上系统于所述芯片对晶圆单元的核心位置；以及设置所述多个片外内存于所述片上系统的两侧。
条款A8.根据条款A1所述的方法，还包括：在所述沉积步骤前，研磨所述晶圆以露出所述多个硅通孔；以及化学机械抛光研磨后的晶圆。
条款A9.根据条款A8所述的方法，还包括：在所述研磨所述晶圆以露出所述多个硅通孔的步骤前，翻转所述晶圆。
条款A10.根据条款A1所述的方法，其中所述硅通孔的宽度为12微米，所述金属点为至少一个边长为50微米的矩形。
条款A11.根据条款A1所述的方法，其中每个金属点与其他金属点的间距为50微米。
条款A12.根据条款A1所述的方法，其中每个金属点电性接触1、2或4个硅通孔。
条款A13.根据条款A1所述的方法，其中所述多个金属点覆盖所述多个硅通孔的至少其中之一。
条款A14.根据条款A1所述的方法，其中所述多个金属点通过金属线连接所述多个硅通孔的至少其中之一。
条款A15.根据条款A1所述的方法，其中所述绝缘层为氮化硅层。
条款A16.一种计算机可读存储介质，其上存储有生成晶圆测试点的计算机程序代码，当所述计算机程序代码由处理装置运行时，执行条款A1至15任一项所述的方法。
条款A17.一种计算机程序产品，包括生成晶圆测试点的计算机程序，其特征在于，所述计算机程序被处理器执行时实现条款A1至15任一项所述方法的步骤。
条款A18.一种计算机装置，包括存储器、处理器及存储在存储器上的计算机程序，其特征在于，所述处理器执行所述计算机程序以实现条款A1至15任一项所述方法的步骤。
条款A19.一种晶圆测试芯片对晶圆单元的方法，包括：在晶圆上形成与多个硅通孔电性连接的多个芯片对晶圆单元；沉积绝缘层于所述晶圆上并露出所述多个硅通孔；在所述绝缘层上生成多个金属点，所述多个金属点根据可测试性设计适当地电性接触所述多个硅通孔的至少其中之一，以作为所述晶圆测试点；将探针电性接触所述多个金属点以获得测试信号；以及基于所述测试信号识别所述多个芯片对晶圆单元中的残次芯片对晶圆单元。
条款A20.根据条款A19所述的方法，其中所述在晶圆上形成与多个硅通孔电性连接的多个芯片对晶圆单元的步骤包括：在所述晶圆上生成所述多个硅通孔；在所述多个硅通孔上生成重布线层；在所述重布线层上生成多个凸点；以及芯片贴装所述多个芯片对晶圆单元，每个芯片对晶圆单元包括第一晶粒及第二晶粒，其中所述第一晶粒及所述第二晶粒分别电性接触所述多个凸点。
条款A21.根据条款A20所述的方法，还包括：底部填充所述第一晶粒及所述第二晶粒；生成压膜塑料以覆盖所述多个芯片对晶圆单元；研磨所述压膜塑料以露出所述多个芯片对晶圆单元的表面；以及在所述表面上接合玻璃。
条款A22.根据条款A20所述的方法，其中所述第一晶粒为片上系统，所述第二晶粒为片外内存。
条款A23.根据条款A22所述的方法，其中所述可测试性设计包括测试所述片外内存的读写功能。
条款A24.根据条款A22所述的方法，其中所述片外内存为高宽带内存。
条款A25.根据条款A22所述的方法，其中每个芯片对晶圆单元包括多个片外内存，所述在晶圆上形成与多个硅通孔电性连接的多个芯片对晶圆单元的步骤包括：设置所述片上系统于所述芯片对晶圆单元的核心位置；以及设置所述多个片外内存于所述片上系统的两侧。
条款A26.根据条款A20所述的方法，其中所述可测试性设计包括以下至少一项：检测所述第一晶粒及所述第二晶粒的逻辑功能；检测所述第一晶粒及所述第二晶粒的管脚功能；以及检测所述第一晶粒及所述第二晶粒的直流电流和电压参数。
条款A27.根据条款A19所述的方法，还包括：在所述沉积步骤前，翻转所述晶圆；研磨翻转后的晶圆以露出所述多个硅通孔；以及化学机械抛光研磨后的晶圆。
条款A28.根据条款A19所述的方法，其中所述硅通孔的宽度为12微米，所述金属点为至少一个边长为50微米的矩形。
条款A29.根据条款A19所述的方法，其中每个金属点与其他金属点的间距为50微米。
条款A30.根据条款A19所述的方法，其中每个金属点电性接触1、2或4个硅通孔。
条款A31.根据条款A19所述的方法，其中所述多个金属点覆盖所述多个硅通孔的至少其中之一。
条款A32.根据条款A19所述的方法，其中所述多个金属点通过金属线连接所述多个硅通孔的至少其中之一。
条款A33.一种计算机可读存储介质，其上存储有晶圆测试芯片对晶圆单元的计算机程序代码，当所述计算机程序代码由处理装置运行时，执行条款A19至32任一项所述的方法。
条款A34.一种计算机程序产品，包括晶圆测试芯片对晶圆单元的计算机程序，其特征在于，所述计算机程序被处理器执行时实现条款A19至32任一项所述方法的步骤。
条款A35.一种计算机装置，包括存储器、处理器及存储在存储器上的计算机程序，其特征在于，所述处理器执行所述计算机程序以实现条款A19至32任一项所述方法的步骤。
以上对本发明实施例进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (35)

1.一种生成晶圆测试点的方法，包括：
在晶圆上形成与多个硅通孔电性连接的多个芯片对晶圆单元；
沉积绝缘层于所述晶圆上并露出所述多个硅通孔；以及
在所述绝缘层上生成多个金属点，所述多个金属点适当地电性接触所述多个硅通孔的至少其中之一，以作为所述晶圆测试点。
2.根据权利要求1所述的方法，其中所述在晶圆上形成与多个硅通孔电性连接的多个芯片对晶圆单元的步骤包括：
生成多个凸点；以及
芯片贴装所述多个芯片对晶圆单元，每个芯片对晶圆单元包括第一晶粒及第二晶粒，其中所述第一晶粒及所述第二晶粒分别电性接触所述多个凸点。
3.根据权利要求2所述的方法，其中所述在晶圆上形成与多个硅通孔电性连接的多个芯片对晶圆单元的步骤包括：
在所述晶圆上生成所述多个硅通孔；以及
在所述多个硅通孔上生成重布线层；
其中，所述多个凸点生成在所述重布线层上。
4.根据权利要求2所述的方法，还包括：
底部填充所述第一晶粒及所述第二晶粒；
生成压膜塑料以覆盖所述多个芯片对晶圆单元；
研磨所述压膜塑料以露出所述多个芯片对晶圆单元的表面；以及
在所述表面上接合玻璃。
5.根据权利要求2所述的方法，其中所述第一晶粒为片上系统，所述第二晶粒为片外内存。
6.根据权利要求5所述的方法，其中所述片外内存为高宽带内存。
7.根据权利要求5所述的方法，其中每个芯片对晶圆单元包括多个片外内存，所述在晶圆上形成与多个硅通孔电性连接的多个芯片对晶圆单元的步骤还包括：
设置所述片上系统于所述芯片对晶圆单元的核心位置；以及
设置所述多个片外内存于所述片上系统的两侧。
8.根据权利要求1所述的方法，还包括：
在所述沉积步骤前，研磨所述晶圆以露出所述多个硅通孔；以及
化学机械抛光研磨后的晶圆。
9.根据权利要求8所述的方法，还包括：
在所述研磨所述晶圆以露出所述多个硅通孔的步骤前，翻转所述晶圆。
10.根据权利要求1所述的方法，其中所述硅通孔的宽度为12微米，所述金属点为至少一个边长为50微米的矩形。
11.根据权利要求1所述的方法，其中每个金属点与其他金属点的间距为50微米。
12.根据权利要求1所述的方法，其中每个金属点电性接触1、2或4个硅通孔。
13.根据权利要求1所述的方法，其中所述多个金属点覆盖所述多个硅通孔的至少其中之一。
14.根据权利要求1所述的方法，其中所述多个金属点通过金属线连接所述多个硅通孔的至少其中之一。
15.根据权利要求1所述的方法，其中所述绝缘层为氮化硅层。
16.一种计算机可读存储介质，其上存储有生成晶圆测试点的计算机程序代码，当所述计算机程序代码由处理装置运行时，执行权利要求1至15任一项所述的方法。
17.一种计算机程序产品，包括生成晶圆测试点的计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至15任一项所述方法的步骤。
18.一种计算机装置，包括存储器、处理器及存储在存储器上的计算机程序，其特征在于，所述处理器执行所述计算机程序以实现权利要求1至15任一项所述方法的步骤。
19.一种晶圆测试芯片对晶圆单元的方法，包括：
在晶圆上形成与多个硅通孔电性连接的多个芯片对晶圆单元；
沉积绝缘层于所述晶圆上并露出所述多个硅通孔；
在所述绝缘层上生成多个金属点，所述多个金属点根据可测试性设计适当地电性接触所述多个硅通孔的至少其中之一，以作为所述晶圆测试点；
将探针电性接触所述多个金属点以获得测试信号；以及
基于所述测试信号识别所述多个芯片对晶圆单元中的残次芯片对晶圆单元。
20.根据权利要求19所述的方法，其中所述在晶圆上形成与多个硅通孔电性连接的多个芯片对晶圆单元的步骤包括：
在所述晶圆上生成所述多个硅通孔；
在所述多个硅通孔上生成重布线层；
在所述重布线层上生成多个凸点；以及
芯片贴装所述多个芯片对晶圆单元，每个芯片对晶圆单元包括第一晶粒及第二晶粒，其中所述第一晶粒及所述第二晶粒分别电性接触所述多个凸点。
21.根据权利要求20所述的方法，还包括：
底部填充所述第一晶粒及所述第二晶粒；
生成压膜塑料以覆盖所述多个芯片对晶圆单元；
研磨所述压膜塑料以露出所述多个芯片对晶圆单元的表面；以及
在所述表面上接合玻璃。
22.根据权利要求20所述的方法，其中所述第一晶粒为片上系统，所述第二晶粒为片外内存。
23.根据权利要求22所述的方法，其中所述可测试性设计包括测试所述片外内存的读写功能。
24.根据权利要求22所述的方法，其中所述片外内存为高宽带内存。
25.根据权利要求22所述的方法，其中每个芯片对晶圆单元包括多个片外内存，所述在晶圆上形成与多个硅通孔电性连接的多个芯片对晶圆单元的步骤包括：
设置所述片上系统于所述芯片对晶圆单元的核心位置；以及
设置所述多个片外内存于所述片上系统的两侧。
26.根据权利要求20所述的方法，其中所述可测试性设计包括以下至少一项：
检测所述第一晶粒及所述第二晶粒的逻辑功能；
检测所述第一晶粒及所述第二晶粒的管脚功能；以及
检测所述第一晶粒及所述第二晶粒的直流电流和电压参数。
27.根据权利要求19所述的方法，还包括：
在所述沉积步骤前，翻转所述晶圆；
研磨翻转后的晶圆以露出所述多个硅通孔；以及
化学机械抛光研磨后的晶圆。
28.根据权利要求19所述的方法，其中所述硅通孔的宽度为12微米，所述金属点为至少一个边长为50微米的矩形。
29.根据权利要求19所述的方法，其中每个金属点与其他金属点的间距为50微米。
30.根据权利要求19所述的方法，其中每个金属点电性接触1、2或4个硅通孔。
31.根据权利要求19所述的方法，其中所述多个金属点覆盖所述多个硅通孔的至少其中之一。
32.根据权利要求19所述的方法，其中所述多个金属点通过金属线连接所述多个硅通孔的至少其中之一。
33.一种计算机可读存储介质，其上存储有晶圆测试芯片对晶圆单元的计算机程序代码，当所述计算机程序代码由处理装置运行时，执行权利要求19至32任一项所述的方法。
34.一种计算机程序产品，包括晶圆测试芯片对晶圆单元的计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求19至32任一项所述方法的步骤。
35.一种计算机装置，包括存储器、处理器及存储在存储器上的计算机程序，其特征在于，所述处理器执行所述计算机程序以实现权利要求19至32任一项所述方法的步骤。
CN202111306445.9A 2021-11-05 2021-11-05 晶圆测试的方法、存储介质、计算机程序产品及装置 Pending CN116092960A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111306445.9A CN116092960A (zh) 2021-11-05 2021-11-05 晶圆测试的方法、存储介质、计算机程序产品及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111306445.9A CN116092960A (zh) 2021-11-05 2021-11-05 晶圆测试的方法、存储介质、计算机程序产品及装置

Publications (1)

Publication Number Publication Date
CN116092960A true CN116092960A (zh) 2023-05-09

Family

ID=86210686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111306445.9A Pending CN116092960A (zh) 2021-11-05 2021-11-05 晶圆测试的方法、存储介质、计算机程序产品及装置

Country Status (1)

Country Link
CN (1) CN116092960A (zh)

Similar Documents

Publication Publication Date Title
US20220271024A1 (en) Semiconductor structure and manufacturing method thereof
US9502314B2 (en) Method for manufacturing tested apparatus and method for manufacturing system including tested apparatus
US8471577B2 (en) Lateral coupling enabled topside only dual-side testing of TSV die attached to package substrate
US8344749B2 (en) Through carrier dual side loop-back testing of TSV die after die attach to substrate
US20180358332A1 (en) Multi-chip semiconductor apparatus
US9465068B2 (en) Test method for semiconductor device having stacked plural semiconductor chips
US10062668B2 (en) Semiconductor electronic device with improved testing features and corresponding packaging method
EP2790027B1 (en) Two-step interconnect testing of semiconductor dies
WO2023078006A1 (zh) 加速器结构、生成加速器结构的方法及其设备
US20140065729A1 (en) Semiconductor apparatus having tsv and testing method thereof
CN112731101B (zh) 一种集成电路连通率测试系统及其制作方法
US20220301952A1 (en) Semiconductor device including through-package debug features
US11069665B2 (en) Trimmable banked capacitor
KR20170034178A (ko) 반도체 패키지 장치
US20110309358A1 (en) Semiconductor chip with fine pitch leads for normal testing of same
CN116092960A (zh) 晶圆测试的方法、存储介质、计算机程序产品及装置
CN110544673A (zh) 一种多层次融合的三维系统集成结构
US9455190B2 (en) Semiconductor apparatus having TSV and testing method thereof
US20230361045A1 (en) Semiconductor package and methods of manufacturing
CN113921514A (zh) 一种测试晶圆、芯片形成方法和芯片测试方法
US20240145317A1 (en) Semiconductor packages having test pads
WO2011014434A2 (en) Bond and probe pad distribution and package architecture
JP2001203315A (ja) マルチチップ・パッケージにおけるｉｃチップのクラスタ・パッケージング
Hopsch et al. Low Cost Flip-Chip Stack for Partitioning Processing and Memory
CN117790471A (zh) 半导体器件和包括该半导体器件的半导体封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination