CN116090388A - 芯片内部电压预测模型生成方法、预测方法及相关装置 - Google Patents
芯片内部电压预测模型生成方法、预测方法及相关装置 Download PDFInfo
- Publication number
- CN116090388A CN116090388A CN202211647622.4A CN202211647622A CN116090388A CN 116090388 A CN116090388 A CN 116090388A CN 202211647622 A CN202211647622 A CN 202211647622A CN 116090388 A CN116090388 A CN 116090388A
- Authority
- CN
- China
- Prior art keywords
- chip
- data
- data set
- prediction model
- internal voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 82
- 238000012549 training Methods 0.000 claims abstract description 14
- 238000005070 sampling Methods 0.000 claims description 68
- 238000012512 characterization method Methods 0.000 claims description 53
- 238000012544 monitoring process Methods 0.000 claims description 8
- 238000004364 calculation method Methods 0.000 claims description 4
- 230000002159 abnormal effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 238000013473 artificial intelligence Methods 0.000 description 8
- 230000005856 abnormality Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000011897 real-time detection Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Computing Systems (AREA)
- Tests Of Electronic Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
本申请实施例提供一种芯片内部电压预测模型生成方法、预测方法及相关装置,所述芯片内部电压预测模型生成方法包括:分别获取芯片的负荷数据集以及相关指标数据集;根据校准周期数对所述相关指标数据集进行校准,获得校准后的相关指标数据集;基于所述负荷数据集以及所述校准后的相关指标数据集训练所述芯片内部电压预测模型,得到训练完成的所述芯片内部电压预测模型。本申请实施例提供的方法可以提前预测到芯片内部电压情况,从而可以及时对芯片的运行状态做出干预。
Description
技术领域
本发明实施例涉及集成电路技术领域,具体涉及一种芯片内部电压预测模型生成方法、预测方法及相关装置。
背景技术
系统级芯片或称片上系统(System-on-a-Chip,SOC),是一个有专用目标的集成电路,系统级芯片的供电系统包括:供电电源、电源连线、内部电源网络等,系统级芯片的内部器件与内部电源网络相连,内部电源网络通过电源连线与供电电源相连。在系统级芯片工作过程中,内部电源网络与供电电源之间的电源连线会产生电流,同时由于供电电源内阻和电源网络内阻的存在,从供电电源到内部电源网络会有一电压降,又由于内部器件连接到内部电源网络,所以又可以认为该电压降为供电电源到芯片内部器件的电压降。然而当芯片的负载突然加大时,电流随时间的变化率(DIDT)突然增大,在短时间内电源功率不变的情况下,供电电源到芯片内部器件的电压降将会变大,内部器件上的电压将会急剧下降,有可能引起整个系统级芯片功能失效。
针对上述问题,现有的解决方案是,通过实时检测芯片中与DIDT相关的数据,以评估芯片内部电压是否发生异常,在确认芯片内部电压异常后对芯片的运行状态做出干预。然而,当判断出芯片内部电压异常后,往往已经来不及对芯片的运行状态做出干预。因此,如何及时发现DIDT导致的芯片内部电压异常成为了本领域技术人员亟需解决的技术问题。
发明内容
有鉴于此,本申请实施例提供一种芯片内部电压预测模型生成方法、预测方法及相关装置,能够提前预测芯片内部电压。
为实现上述目的,本申请实施例提供如下技术方案。
第一方面,本发明实施例提供一种芯片内部电压预测模型生成方法,包括:
分别获取芯片的负荷数据集以及相关指标数据集,其中,所述负荷数据集包括所述芯片在每个采样周期的负荷数据以及所述负荷数据所对应的采样周期序数,所述相关指标数据集包括在每个所述采样周期的表征芯片内部电压的表征数据以及所述表征数据所对应的采样周期序数;
根据校准周期数对所述相关指标数据集进行校准,获得校准后的相关指标数据集;
基于所述负荷数据集以及所述校准后的相关指标数据集训练所述芯片内部电压预测模型,得到训练完成的所述芯片内部电压预测模型。
第二方面,本申请实施例还提供一种芯片内部电压预测模型生成装置,包括:
获取模块,用于分别获取芯片的负荷数据集以及相关指标数据集,其中,所述负荷数据集包括所述芯片在每个采样周期的负荷数据以及所述负荷数据所对应的采样周期序数,所述相关指标数据集包括在每个所述采样周期的表征芯片内部电压的表征数据以及所述表征数据所对应的采样周期序数;
校准模块,用于根据校准周期数对所述相关指标数据集进行校准,获得校准后的相关指标数据集;
训练模块,用于基于所述负荷数据集以及所述校准后的相关指标数据集训练所述芯片内部电压预测模型,得到训练完成的所述芯片内部电压预测模型。
第三方面,本申请实施例还提供一种芯片内部电压预测方法,包括:
获取芯片的实时负荷数据;
利用如前述的芯片内部电压预测模型生成方法所获取的芯片内部电压预测模型,获取所述芯片内部电压预测数据。
第四方面,本申请实施例还提供一种芯片内部电压预测装置,包括:
实时获取模块,用于获取芯片的实时负荷数据;
预测模块,用于利用如前述的芯片内部电压预测模型生成方法所获取的芯片内部电压预测模型,获取所述芯片内部电压预测数据。
第五方面,本申请实施例还提供一种存储介质,所述存储介质存储有适于芯片内部电压预测模型生成的程序,以实现如前述的芯片内部电压预测模型生成方法,或者所述存储介质存储有适于芯片内部电压预测的程序,以实现如前述的芯片内部电压预测方法。
第六方面,本申请实施例还提供一种电子设备,包括至少一个存储器和至少一个处理器;所述存储器存储有程序,所述处理器调用所述程序,以执行如前述的芯片内部电压预测模型生成方法,或者以执行如前述的芯片内部电压预测方法。
第七方面,本申请实施例还提供一种芯片,包括:指令统计单元,用于获取所述芯片中处于指令生命周期的各类指令数量;缓存取数统计单元,用于获取所述芯片中缓存进行中的读写数量;预测单元,用于利用如前述的芯片内部电压预测模型生成方法所获取的芯片内部电压预测模型,根据所述指令统计单元所获取的所述各类指令数量以及所述缓存取数统计单元所获取的所述读写数量,获取所述芯片内部电压预测数据。
可以看出,本发明实施例提供的芯片内部电压预测模型的生成方法、预测方法以及相关装置可以提前预测出芯片内部电压情况,从而可以根据预测出的芯片内部电压提前发现芯片内部电压异常,及时对芯片的运行状态做出相应干预。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为一种系统级芯片的供电结构示意图;
图2为本发明实施例提供的芯片内部电压预测模型生成方法的流程图;
图3为本发明实施例涉及的指令生命周期示意图;
图4为本发明实施例涉及的配置有电源监控器的系统级芯片结构示意图;
图5本发明实施例提供的校准周期数的计算方法的流程图;
图6本发明实施例提供的芯片内部电压预测方法的流程图;
图7本发明实施例提供的芯片内部电压预测模型生成装置框图;
图8本发明实施例提供的芯片内部电压预测模型生成装置校准模块的框图;
图9本发明实施例提供的芯片内部电压预测装置框图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
如背景技术所述,现有技术通过实时检测集成电路中与DIDT相关的数据判断芯片内部电压是否发生异常,进而对集成电路的运行状态做出干预。下面对现有的检测芯片内部电压的方法进行介绍。
参考图1,图中示出了系统级芯片的供电结构示意图。示例中的系统级芯片或是一个有专用目标的集成电路,系统级芯片中包含完整系统并有嵌入软件的全部内容。
如图所示,形成系统级芯片的集成电路的供电结构主要包括供电电源12,电源连线、内部电源网络15和集成电路内部器件16。其中,供电电源12可以设置于集成电路所在的板子11上,供电电源12输出的供电经电源连线AB进入到集成电路基板13,然后经过集成电路基板13和集成电路引脚间的电源连线BC进入到集成电路14内部在集成电路14内部通过电源连线CD与内部电源网络15连接。供电电源12的供电电压可以通过供电电源控制模块控制;集成电路内部器件16是指处于耗电的工作态的集成电路内部器件,集成电路内部器件16直接连接到内部电源网络15的不同位置;电源连线可以理解为从供电电源12到内部电源网络15之间的连线、引线以及引脚等实现电连接的部件的统称。
在集成电路工作过程中,内部电源网络15与供电电源12之间的电源连线会产生电流,同时由于供电电源内阻和内部电源网络内阻的存在,从供电电源12到内部电源网络15会有一电压降,又由于集成电路内部器件16连接到内部电源网络15,所以又可以认为该电压降为供电电源12到集成电路内部器件16的电压降。
当集成电路的负载较小或无负载时,供电电源12能够提供稳定的电压输出,并且该电压输出可以全部作用于集成电路内部器件16上。然而当集成电路14的负载突然加大时,即同一时刻处于工作状态的集成电路内部器件16增多时,电流随时间的变化率(DIDT)突然增大,在短时间内电源功率不变的情况下,供电电源12到集成电路内部器件16的电压降将会变大,集成电路内部器件16上的电压将会急剧下降,进而引起集成电路内部器件16延时增加,无法满足关键路径上寄存器的建立时间,从而引起整个集成电路功能失效。
现有的解决方案是,通过实时检测集成电路中与DIDT相关的数据,以估算出集成电路内部电压的情况,当估算出集成电路内部电压发生异常后,对集成电路的运行状态做出相应干预。
可以看出,现有技术解决方案估算出的是DIDT发生时芯片内部电压的实时情况,当根据估算出的芯片内部电压的实时情况判断出芯片内部电压异常后,往往已经来不及对芯片的运行状态做出相应干预。
针对上述问题,本公开实施例的一个方面,提供了一种芯片内部电压预测模型生成方法,所述方法包括:
分别获取芯片的负荷数据集以及相关指标数据集,其中,所述负荷数据集包括所述芯片在每个采样周期的负荷数据以及所述负荷数据所对应的采样周期序数,所述相关指标数据集包括在每个所述采样周期的表征芯片内部电压的表征数据以及所述表征数据所对应的采样周期序数;
根据校准周期数对所述相关指标数据集进行校准,获得校准后的相关指标数据集;
基于所述负荷数据集以及所述校准后的相关指标数据集训练所述芯片内部电压预测模型,得到训练完成的所述芯片内部电压预测模型。
针对上述问题,本公开实施例的另一个方面,提供了一种芯片内部电压预测方法,所述方法包括:
获取芯片的实时负荷数据;
利用如前述的芯片内部电压预测模型生成方法所获取的芯片内部电压预测模型,获取所述芯片内部电压预测数据。
可以看出,本发明实施例提供的芯片内部电压预测模型的生成方法、预测方法以及相关装置可以提前预测出芯片内部电压情况,从而可以根据预测出的芯片内部电压提前发现芯片内部电压异常,及时对芯片的运行状态做出相应干预。
为使本领域技术人员更好的理解和实施,以下对本发明实施例的构思、原理及优点等,通过具体实施例并结合具体应用场景和附图,进行详细描述。
下面将对本发明实施例提供的芯片内部电压预测方法进行详细介绍。
为了使得芯片内部电压预测模型能够达到预期的性能指标,需要对芯片内部电压预测模型预先进行训练集测试,直至其满足预期的性能指标需求,则生成所需要的芯片内部电压预测模型。为使本领域技术人员更好地理解和实施,以下首先结合具体应用示例及附图对芯片内部电压预测模型生成过程进行详细介绍。
参照图2所示的芯片内部电压预测模型生成方法的流程图,在本发明一些实施例中,可以采用如下步骤生成用于预测芯片内部电压的芯片内部电压预测模型:
步骤S110,分别获取芯片的负荷数据集以及相关指标数据集,其中,所述负荷数据集包括所述芯片在每个采样周期的负荷数据以及所述负荷数据所对应的采样周期序数,所述相关指标数据集包括在每个所述采样周期的表征芯片内部电压的表征数据以及所述表征数据所对应的采样周期序数。
为了实现对于芯片内部电压预测模型的训练,需要首先获取训练用的数据。具体在本步骤中,需要分别获取负荷数据集以及相关指标数据集。
所述负荷数据集包括所述芯片在每个采样周期的负荷数据以及所述负荷数据所对应的采样周期序数,其中,所述采样周期可以是一个预设的时间长度。例如在一些示例中,所述采样周期可以选取芯片的时钟周期,所述负荷数据集即为所述芯片在每个时钟周期的负荷数据。在其他一些示例中,所述采样周期还可以为时钟周期的整数倍。可以理解,所述采样周期可以根据实际情况进行设定。
所述芯片负荷数据可以反应集成电路的负荷情况,作为一种示例,所述负荷数据可以为所述集成电路的指令数据、缓存数据中的至少一种,上述数据均可以反应集成电路的负荷情况。相应的,所述负荷数据集可以为指令数据集、缓存数据集,或者同时包括所述指令数据集以及所述缓存数据集。
在一些实施例中,所述负荷数据为所述集成电路的指令数据。所述指令数据为所述集成电路在所述采样周期内的处于指令生命周期的各类指令的数量。当所述采样周期为集成电路的时钟周期时,所述指令数据为所述集成电路在一个时钟周期内的处于指令生命周期的各类指令的数量,所述指令数据集为所述集成电路在各个时钟周期内的处于指令生命周期的各类指令的数量。
所述指令生命周期开始于取指令,结束于指令执行完成,即若一条指令处于取指令到指令执行过程中的某一阶段,则可以认为该指令处于指令生命周期。
作为一种示例,可以利用集成电路内的指令统计单元记录各个时钟周期内的处于指令生命周期的各类指令的数量。图3示出了指令生命周期以及所述指令统计模块对指令的监控,具体的,所述指令统计单元分别在取指令和指令执行处监控指令的情况,动态统计处于指令生命周期中的各类指令的数量,每个时钟周期更新一次指令的统计情况。
具体的,所述指令统计单元对指令的统计方法如下:
若在取指令处监测到有指令进入,则判断是否有与该指令类型相同的指令执行完毕,如果没有相同类型的指令执行完毕,则该指令对应的指令类型的数量增加1,如果有相同类型的指令执行完毕,则该指令对应的指令类型的数量不变;
若在指令执行处监测到有指令执行完毕,则判断是否有与该指令类型相同的指令进入,如果有相同类型的指令进入,则该指令对应的指令类型的数量不变;如果没有相同类型的指令进入,则该指令对应的指令类型的数量减少1。
在一些实施例中,所述负荷数据为所述集成电路的缓存数据。所述缓存数据为所述集成电路在所述采样周期内的缓存的读写数量。当所述采样周期为集成电路的时钟周期时,所述缓存数据为所述集成电路在一个时钟周期内的缓存的读写数量,所述缓存数据集为所述集成电路在各个时钟周期内的缓存的读写数量。
作为一种示例,可以利用集成电路内的缓存取数统计单元记录各个时钟周期内的缓存的读写数量。具体的,所述缓存取数统计单元可以动态统计缓存未命中时已发出去但尚未完成的读写命令的数量,每个时钟周期更新一次缓存取数的统计情况。
所述相关指标数据集包括在每个所述采样周期的表征芯片内部电压的表征数据以及所述表征数据所对应的采样周期序数。其中,所述芯片内部电压可以为芯片内部电源网络上的电压,所述表征数据可以为所述集成电路的电源监控数据(例如PSM值)和/或功耗数据。通过集成电路的电源监控数据、功耗数据可以间接的估计出芯片内部电压的情况。可以理解,所述表征数据还可以是能够反应所述芯片内部电压的数据,此类数据利用芯片内部电源监控模块读数或功耗为中间量,间接的表征所述芯片内部电压。
所述表征数据与所述负荷数据相对应,所述表征数据与所述负荷数据在时间上存在对应的关系,所述表征数据与对应的负荷数据均采集自同一个采样周期。作为示例,若某一负荷数据采集自第m时钟周期,则与该负荷数据对应的表征数据也采集自所述第m时钟周期。
作为一种示例,可以利用集成电路内的电压实时检测单元记录各个时钟周期内的能够表征芯片内部电压的表征数据。具体的,参考图4,所述电压实时检测单元可以为电源监控模块(power supply monitor,PSM)17。电源监控模块17与集成电路的内部电源网络15相连,电源监控模块17包括由反相器组成的环形振荡器和计数器,其中,环形振荡器可以根据当前的集成电路的不同PVT(工艺、电压、温度)产生不同的频率时钟,计数器可以对环形振荡器产生的频率时钟进行计数,单位时间内的计数值(PSM值)可以反应集成电路在该温度和工艺下电压的情况,即通过PSM值可以了解负荷的电压值,当单位时间足够小时,PSM值的大小可以反应电压的瞬时值。
步骤S120,根据校准周期数对所述相关指标数据集进行校准,获得校准后的相关指标数据集。
在获取到所述相关指标数据集后,需要对所述相关指标数据集进行校准,将校准后的相关指标数据集作为所述芯片内部电压预测模型的训练集。
参考图5,在校准过程中,所述校准周期数的计算方法包括:
步骤S121,记录在逐渐增加所述芯片的计算负荷至最值并保持所述最值状态的过程中,所述负荷数据达到负荷数据最值时所对应的采样周期序数T1、所述表征数据达到表征数据最值时所对应的采样周期序数T2。
步骤S122,将所述负荷数据达到负荷数据最值时所对应的采样周期序数T1与所述表征数据达到表征数据最值时所对应的采样周期序数T2之间的差值作为所述校准周期数。
在一个具体的示例中,所述集成电路的计算负荷逐步增加至最大值,并且在到达最大值后继续维持在最大值水平,与此同时所述集成电路的负荷数据、表征数据也随着计算负荷的增加而逐渐变化直至出现最值,负荷数据出现最值时所对应的采样周期序数为T1,表征数据出现最值时所对应的采样周期序数为T2,T1与T2之间的差值可以作为所述校准周期数。
所述依次增加所述集成电路的计算负荷可以通过依次增加集成电路中运行的计算单元的数量来实现,具体的,若某一集成电路包括m个计算单元,可以控制运行的计算单元的数量由0依次增加到m。作为一种示例,可以通过预先编写的程序控制运行的计算单元的数量,使运行的计算单元的数量依次增多。
在一些实施例中,所述负荷数据包括指令数据,可以通过指令数据达到最值时所对应的采样周期序数、所述表征数据达到最值时所对应的采样周期序数计算校准周期数。
在一些实施例中,所述负荷数据包括缓存数据,可以通过缓存数据达到最值时所对应的采样周期序数、所述表征数据达到最值时所对应的采样周期序数计算校准周期数。
在计算得到校准周期数后,可以根据该校准周期数对所述相关指标数据集进行校准。具体的,所述校准的方法包括:将所述相关指标数据集中的所述表征数据所对应的采样周期序数减少所述校准周期数。
作为一种示例,假设计算得到的校准周期数为Ta,相关指标数据集中的某一表征数据对应的采样周期序数为T,则校准后该表征数据对应的采样周期序数T’=T-Ta。
步骤S130,基于所述负荷数据集以及所述校准后的相关指标数据集训练所述芯片内部电压预测模型,得到训练完成的所述芯片内部电压预测模型。
在得到负荷数据集与校准后的相关指标数据集后,利用待训练的所述芯片内部电压预测模型,根据各个周期的负荷数据获取预测芯片内部电压值,根据所述预测芯片内部电压值和所述校准后的相关指标数据获取损失值,根据所述损失值调整所述芯片内部电压预测模型的参数,直至所述损失值满足损失阈值,得到训练好的芯片内部电压预测模型和模型系数矩阵。
在得到训练完成的芯片内部电压预测模型和模型系数矩阵后,可以利用上述芯片内部电压预测模型提前预测芯片内部电压的变化。在一些实施例中,训练好的内部电压预测模型参数存储于芯片的片上存储空间,芯片可以根据需要读取上述内部电压预测模型参数。
作为一种示例,训练好的内部电压预测模型参数存储在芯片的fuse里面,当芯片启动后将会读取fuse存储的模型参数,对芯片上的人工智能引擎进行初始化,芯片内检测模块实时检测表征负荷的相关参数并输入人工智能引擎,所述人工智能引擎提前预测芯片的电压。
在一些实施例中,芯片内部还进一步设置有干预模块,人工智能引擎提前预测芯片的电压被传递给干预模块,干预模块根据预测进行提前干预,比如若预测发现电压会下降,干预模块可以提前进行相应的补偿。
可以看出,本发明实施例提供的芯片内部电压预测模型的生成方法,在对待训练的芯片内部电压预测模型进行训练时,利用获取的反应芯片负荷的数据值和反应芯片内部电压的数据值,构建起芯片内部电压预测模型中负荷数据值与芯片内部电压之间的关系,为后续利用训练好的芯片内部电压预测模型,通过当前时刻可以获取的负荷数据,实现对未来芯片内部电压的预测做好准备。从而可以提前预测芯片内部电压,进而可以提前判断出芯片内部电压是否会出现异常,及时对芯片的运行状态做出干预。
下面对本发明实施例提供的芯片内部电压预测方法进行介绍。
为了实现对于芯片内部电压的预测,本发明还提供一种芯片内部电压预测方法。参照图6所示的芯片内部电压预测方法的流程图,在本发明一些实施例中,可以采用如下步骤预测芯片内部电压:
步骤S310,获取芯片的实时负荷数据。
所述芯片的实时负荷数据可以反应该芯片当前的负荷情况,作为一种示例,所述负荷数据包括指令数据、缓存数据中的至少一种,上述数据均可以反应集成电路当下的负荷情况。
所述指令数据为所述芯片在当前采样周期内的处于指令生命周期的各类指令的数量。当所述采样周期为集成电路的时钟周期时,所述指令数据为所述芯片在当前时钟周期内的处于指令生命周期的各类指令的数量。
所述缓存数据为所述芯片在当前采样周期内的缓存的读写数量。当所述采样周期为芯片的时钟周期时,所述缓存数据为所述芯片在当前时钟周期内的缓存的读写数量。
步骤S320,利用如前述的芯片内部电压预测模型生成方法所得到的芯片内部电压预测模型,根据所述实时负荷数据获取芯片内部电压预测数据。
在获得集成电路的实时负荷数据后,进一步对芯片内部电压进行预测。
在具体预测时,将实时负荷数据输入到前述的芯片内部电压预测模型,得到芯片内部电压预测数据。
可以理解,在得到芯片内部电压预测数据后,可以根据上述提前预测到的芯片内部电压,提前获知芯片内部电压是否会出现异常,如果芯片内部电压出现异常,可以及时对集成电路的运行状态做出干预,避免集成电路功能失效。
可以看出,本发明提供的芯片内部电压预测方法可以提前预测到芯片内部电压,从而可以提前获知芯片内部电压是否会出现异常,如果芯片内部电压出现异常,可以及时对芯片的运行状态做出干预,避免芯片功能失效。
下面对本发明实施例提供的芯片内部电压预测模型生成装置和芯片内部电压预测装置进行介绍,下文描述的芯片内部电压预测模型生成装置和芯片内部电压预测装置可以认为是,电子设备为分别实现本发明实施例提供的芯片内部电压预测模型生成方法和芯片内部电压预测方法所需设置的功能模块架构。下文描述的芯片内部电压预测模型生成装置和芯片内部电压预测装置的内容,可分别与上文描述的芯片内部电压预测模型生成方法和芯片内部电压预测方法的内容相互对应参照。
图7是本发明实施例所提供的芯片内部电压预测模型生成装置的一示意性框图,该芯片内部电压预测模型生成装置包括:
获取模块110,用于分别获取芯片的负荷数据集以及相关指标数据集,其中,所述负荷数据集包括所述芯片在每个采样周期的负荷数据以及所述负荷数据所对应的采样周期序数,所述相关指标数据集包括在每个所述采样周期的表征芯片内部电压的表征数据以及所述表征数据所对应的采样周期序数;
校准模块120,用于根据校准周期数对所述相关指标数据集进行校准,获得校准后的相关指标数据集;
训练模块130,用于基于所述负荷数据集以及所述校准后的相关指标数据集训练所述芯片内部电压预测模型,得到训练完成的所述芯片内部电压预测模型。
参考图8,在一些实施例中,所述校准模块120进一步包括:
记录模块121,用于记录在逐渐增加所述集成电路的计算负荷至最值并保持所述最值状态的过程中,所述负荷数据达到负荷数据最值时所对应的采样周期序数T1、所述表征数据达到表征数据最值时所对应的采样周期序数T2;
校准周期数获取模块122,用于将所述负荷数据达到负荷数据最值时所对应的采样周期序数T1与所述表征数据达到表征数据最值时所对应的采样周期序数T2之间的差值作为所述校准周期数。
在得到训练好的芯片内部电压预测模型和模型系数矩阵后,可以利用上述芯片内部电压预测模型提前预测芯片内部电压的变化。
在一些实施例中,训练好的内部电压预测模型参数存储于芯片的片上存储空间,芯片可以根据需要读取上述模型参数。作为一种示例,训练好的内部电压预测模型参数存储在芯片的fuse里面,当芯片启动后将会读取fuse存储的模型参数,对芯片上的人工智能引擎进行初始化,芯片内检测模块实时检测表征负荷的相关参数并输入人工智能引擎,所述人工智能引擎提前预测芯片的电压。
在一些实施例中,芯片内部还进一步设置有干预模块,人工智能引擎提前预测芯片的电压被传递给干预模块,干预模块根据预测进行提前干预,比如若预测发现电压会下降,干预模块可以提前进行相应的补偿。
可以看出,本发明实施例提供的芯片内部电压预测模型的生成装置,在对待训练的芯片内部电压预测模型进行训练时,利用获取的反应集成电路负荷的数据值和反应集成电路芯片内部电压的数据值,构建起芯片内部电压预测模型中负荷数据值与芯片内部电压之间的关系,为后续利用训练好的芯片内部电压预测模型,通过当前时刻可以获取的负荷数据,实现对未来芯片内部电压的预测做好准备。从而可以提前预测集成电路中的芯片内部电压,提前获知芯片内部电压是否会出现异常,进而可以及时对集成电路的运行状态做出干预。
图9是本发明实施例所提供的芯片内部电压预测装置的一示意性框图,该芯片内部电压预测装置包括:
实时获取模块310,用于获取芯片的实时负荷数据;
预测模块320,用于利用如前述的芯片内部电压预测模型生成方法所得到的芯片内部电压预测模型,根据所述实时负荷数据获取芯片内部电压预测数据。
所述芯片的实时负荷数据可以反应该芯片当前的负荷情况,作为一种示例,所述负荷数据可以为所述指令数据、缓存数据中的至少一种,上述数据均可以反应集成电路当下的负荷情况。
所述指令数据为所述芯片在当前周期内的处于指令生命周期的各类指令的数量。当所述周期为集成电路的时钟周期时,所述指令数据为所述芯片在当前时钟周期内的处于指令生命周期的各类指令的数量。
所述缓存数据为所述芯片在当前周期内的缓存的读写数量。当所述周期为芯片的时钟周期时,所述缓存数据为所述芯片在当前时钟周期内的缓存的读写数量。
在获得集成电路的实时负荷数据后,进一步对芯片内部电压进行预测。
在具体预测时,将实时负荷数据输入到前述的芯片内部电压预测模型,得到芯片内部电压预测数据。
可以理解,在得到芯片内部电压预测数据后,可以根据上述提前预测到的芯片内部电压,提前获知芯片内部电压是否会出现异常,如果芯片内部电压出现异常,可以及时对集成电路的运行状态做出干预,避免集成电路功能失效。
进一步的,本发明实施例还提供一种芯片,包括:
指令统计单元,用于获取所述芯片中处于指令生命周期的各类指令数量;
缓存取数统计单元,用于获取所述芯片中缓存进行中的读写数量;
预测单元,用于利用前述的芯片内部电压预测模型生成方法所获取的芯片内部电压预测模型,根据所述指令统计单元所获取的所述各类指令数量以及所述缓存取数统计单元所获取的所述读写数量,获取所述芯片内部电压预测数据。
可以看出,本发明提供的芯片内部电压预测模型生成方法、预测方法及相关装置可以提前预测到芯片内部电压,从而可以提前获知芯片内部电压是否会出现异常,如果芯片内部电压出现异常,可以及时对芯片的运行状态做出干预,避免芯片功能失效。
上文描述了本发明实施例提供的多个实施例方案,各实施例方案介绍的各可选方式可在不冲突的情况下相互结合、交叉引用,从而延伸出多种可能的实施例方案,这些均可认为是本发明实施例披露、公开的实施例方案。
虽然本申请实施例披露如上,但本申请并非限定于此。任何本领域技术人员,在不脱离本申请的精神和范围内,均可作各种更动与修改,因此本申请的保护范围应当以权利要求所限定的范围为准。
Claims (13)
1.一种芯片内部电压预测模型生成方法,其特征在于,包括:
分别获取芯片的负荷数据集以及相关指标数据集,其中,所述负荷数据集包括所述芯片在每个采样周期的负荷数据以及所述负荷数据所对应的采样周期序数,所述相关指标数据集包括在每个所述采样周期的表征芯片内部电压的表征数据以及所述表征数据所对应的采样周期序数;
根据校准周期数对所述相关指标数据集进行校准,获得校准后的相关指标数据集;
基于所述负荷数据集以及所述校准后的相关指标数据集训练所述芯片内部电压预测模型,得到训练完成的所述芯片内部电压预测模型。
2.根据权利要求1所述的方法,其特征在于,所述分别获取芯片的负荷数据集以及相关指标数据集的步骤中,所述负荷数据包括指令数据和/或缓存数据;其中,所述指令数据为所述芯片处于指令生命周期的各类指令的数量,所述缓存数据为所述芯片的缓存进行中的读写数量。
3.根据权利要求1所述的方法,其特征在于,所述分别获取芯片的负荷数据集以及相关指标数据集的步骤中,所述表征数据为电源监控数据和/或功耗数据。
4.根据权利要求1所述的方法,其特征在于,所述根据校准周期数对所述相关指标数据集进行校准,获得校准后的相关指标数据集的步骤中,所述校准周期数的计算方法包括:
记录在逐渐增加所述芯片的计算负荷至最值并保持所述最值状态的过程中,所述负荷数据达到负荷数据最值时所对应的采样周期序数T1、所述表征数据达到表征数据最值时所对应的采样周期序数T2;
将所述负荷数据达到负荷数据最值时所对应的采样周期序数T1与所述表征数据达到表征数据最值时所对应的采样周期序数T2之间的差值作为所述校准周期数。
5.根据权利要求1所述的方法,其特征在于,所述根据校准周期数对所述相关指标数据集进行校准的步骤包括:
将所述相关指标数据集中的所述表征数据所对应的采样周期序数减少所述校准周期数。
6.根据权利要求1所述的方法,其特征在于,所述采样周期为所述芯片的时钟周期。
7.一种芯片内部电压预测模型生成装置,其特征在于,包括:
获取模块,用于分别获取芯片的负荷数据集以及相关指标数据集,其中,所述负荷数据集包括所述芯片在每个采样周期的负荷数据以及所述负荷数据所对应的采样周期序数,所述相关指标数据集包括在每个所述采样周期的表征芯片内部电压的表征数据以及所述表征数据所对应的采样周期序数;
校准模块,用于根据校准周期数对所述相关指标数据集进行校准,获得校准后的相关指标数据集;
训练模块,用于基于所述负荷数据集以及所述校准后的相关指标数据集训练所述芯片内部电压预测模型,得到训练完成的所述芯片内部电压预测模型。
8.一种芯片内部电压预测方法,其特征在于,包括:
获取芯片的实时负荷数据;
利用如权利要求1-6任一项所述的芯片内部电压预测模型生成方法所获取的芯片内部电压预测模型,获取所述芯片内部电压预测数据。
9.根据权利要求8所述的方法,其特征在于,所述实时负荷数据包括指令数据和/或缓存数据;其中,所述指令数据为所述芯片处于指令生命周期的各类指令的数量,所述缓存数据为所述芯片的缓存进行中的读写数量。
10.一种芯片内部电压预测装置,其特征在于,包括:
实时获取模块,用于获取所述芯片的实时负荷数据;
预测模块,用于利用如权利要求1-6任一项所述的芯片内部电压预测模型生成方法所获取的芯片内部电压预测模型,获取所述芯片内部电压预测数据。
11.一种存储介质,其特征在于,所述存储介质存储有适于芯片内部电压预测模型生成的程序,以实现如权利要求1-6任一项所述的芯片内部电压预测模型生成方法,或者所述存储介质存储有适于芯片内部电压预测的程序,以实现如权利要求8-9任一项所述的芯片内部电压预测方法。
12.一种电子设备,其特征在于,包括至少一个存储器和至少一个处理器;所述存储器存储有程序,所述处理器调用所述程序,以执行如权利要求1-6任一项所述的芯片内部电压预测模型生成方法,或者以执行如权利要求8-9任一项所述的芯片内部电压预测方法。
13.一种芯片,其特征在于,包括:
指令统计单元,用于获取所述芯片中处于指令生命周期的各类指令数量;
缓存取数统计单元,用于获取所述芯片中缓存进行中的读写数量;
预测单元,用于利用如权利要求1-6任一项所述的芯片内部电压预测模型生成方法所获取的芯片内部电压预测模型,根据所述指令统计单元所获取的所述各类指令数量以及所述缓存取数统计单元所获取的所述读写数量,获取所述芯片内部电压预测数据。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211647622.4A CN116090388B (zh) | 2022-12-21 | 2022-12-21 | 芯片内部电压预测模型生成方法、预测方法及相关装置 |
PCT/CN2023/118879 WO2024131163A1 (zh) | 2022-12-21 | 2023-09-14 | 芯片内部电压预测模型生成方法、预测方法及相关装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211647622.4A CN116090388B (zh) | 2022-12-21 | 2022-12-21 | 芯片内部电压预测模型生成方法、预测方法及相关装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116090388A true CN116090388A (zh) | 2023-05-09 |
CN116090388B CN116090388B (zh) | 2024-05-17 |
Family
ID=86209484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211647622.4A Active CN116090388B (zh) | 2022-12-21 | 2022-12-21 | 芯片内部电压预测模型生成方法、预测方法及相关装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN116090388B (zh) |
WO (1) | WO2024131163A1 (zh) |
Citations (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100100219A1 (en) * | 2007-11-22 | 2010-04-22 | Takahiro Ichinomiya | Fabrication system of semiconductor integrated circuit, fabrication device, fabrication method, integrated circuit and communication system |
CN102510284A (zh) * | 2011-09-23 | 2012-06-20 | 中达电通股份有限公司 | 一种交流电压信号和交流电流信号的校准方法及其装置 |
US20140229720A1 (en) * | 2013-02-08 | 2014-08-14 | International Business Machines Corporation | Branch prediction with power usage prediction and control |
US20160320825A1 (en) * | 2015-04-29 | 2016-11-03 | Tata Consultancy Services Ltd. | System and Method for Optimizing Energy Consumption by Processors |
US20170083661A1 (en) * | 2015-09-23 | 2017-03-23 | Globalfoundries Inc. | Integrated circuit chip design methods and systems using process window-aware timing analysis |
CN109116970A (zh) * | 2018-08-31 | 2019-01-01 | 中国电子科技集团公司第五十八研究所 | 一种动态电压频率调节系统及方法 |
CN109425844A (zh) * | 2017-08-30 | 2019-03-05 | 北京智云芯科技有限公司 | 一种数据采样的校准方法和系统 |
CN109634527A (zh) * | 2018-12-12 | 2019-04-16 | 华中科技大学 | 一种ssd内实现的闪存寿命预测方法 |
CN109950922A (zh) * | 2019-01-31 | 2019-06-28 | 东南大学 | 一种适用于vsc-hvdc的多步模型预测控制方法 |
US20190273427A1 (en) * | 2016-11-18 | 2019-09-05 | Huawei Technologies Co., Ltd. | Voltage Regulation Circuit and Voltage Regulation Method |
WO2020135510A1 (zh) * | 2018-12-29 | 2020-07-02 | 中兴通讯股份有限公司 | 突发负荷的预测方法及装置、存储介质、电子装置 |
CN111694714A (zh) * | 2020-06-15 | 2020-09-22 | 中国人民解放军国防科技大学 | 一种众核芯片功耗估算方法、装置、设备及可读存储介质 |
CN111934678A (zh) * | 2020-09-28 | 2020-11-13 | 深圳英集芯科技有限公司 | 芯片内时钟频率自动校准方法及相关产品 |
CN112825058A (zh) * | 2019-11-21 | 2021-05-21 | 阿里巴巴集团控股有限公司 | 处理器性能评估方法及装置 |
US20210191723A1 (en) * | 2019-12-23 | 2021-06-24 | Realtek Semiconductor Corp. | Chip including processor and exception handling method thereof |
CN113377155A (zh) * | 2021-06-08 | 2021-09-10 | 深圳市汇顶科技股份有限公司 | 时钟校准方法、装置和电子设备 |
CN113641214A (zh) * | 2021-08-24 | 2021-11-12 | 维沃移动通信有限公司 | 时钟校准电路、时钟校准方法及相关设备 |
CN114450652A (zh) * | 2019-09-16 | 2022-05-06 | 微软技术许可有限责任公司 | 针对集成电路器件中的工作负载变化的时钟频率调整 |
CN115116511A (zh) * | 2022-06-29 | 2022-09-27 | 长鑫存储技术有限公司 | 功耗预测方法、装置、设备及存储介质 |
CN115186916A (zh) * | 2022-07-21 | 2022-10-14 | 阳光新能源开发股份有限公司 | 负荷预测方法、装置、设备及计算机可读存储介质 |
CN115347650A (zh) * | 2022-10-18 | 2022-11-15 | 为准(北京)电子科技有限公司 | 基于检测设备电压调整的供电方法、装置、设备及介质 |
WO2022239609A1 (ja) * | 2021-05-10 | 2022-11-17 | 株式会社 東芝 | モジュラー型時系列データ予測装置、モジュラー型時系列データ予測方法、および、プログラム |
-
2022
- 2022-12-21 CN CN202211647622.4A patent/CN116090388B/zh active Active
-
2023
- 2023-09-14 WO PCT/CN2023/118879 patent/WO2024131163A1/zh unknown
Patent Citations (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100100219A1 (en) * | 2007-11-22 | 2010-04-22 | Takahiro Ichinomiya | Fabrication system of semiconductor integrated circuit, fabrication device, fabrication method, integrated circuit and communication system |
CN102510284A (zh) * | 2011-09-23 | 2012-06-20 | 中达电通股份有限公司 | 一种交流电压信号和交流电流信号的校准方法及其装置 |
US20140229720A1 (en) * | 2013-02-08 | 2014-08-14 | International Business Machines Corporation | Branch prediction with power usage prediction and control |
US20160320825A1 (en) * | 2015-04-29 | 2016-11-03 | Tata Consultancy Services Ltd. | System and Method for Optimizing Energy Consumption by Processors |
US20170083661A1 (en) * | 2015-09-23 | 2017-03-23 | Globalfoundries Inc. | Integrated circuit chip design methods and systems using process window-aware timing analysis |
US20190273427A1 (en) * | 2016-11-18 | 2019-09-05 | Huawei Technologies Co., Ltd. | Voltage Regulation Circuit and Voltage Regulation Method |
CN109425844A (zh) * | 2017-08-30 | 2019-03-05 | 北京智云芯科技有限公司 | 一种数据采样的校准方法和系统 |
CN109116970A (zh) * | 2018-08-31 | 2019-01-01 | 中国电子科技集团公司第五十八研究所 | 一种动态电压频率调节系统及方法 |
CN109634527A (zh) * | 2018-12-12 | 2019-04-16 | 华中科技大学 | 一种ssd内实现的闪存寿命预测方法 |
WO2020135510A1 (zh) * | 2018-12-29 | 2020-07-02 | 中兴通讯股份有限公司 | 突发负荷的预测方法及装置、存储介质、电子装置 |
CN109950922A (zh) * | 2019-01-31 | 2019-06-28 | 东南大学 | 一种适用于vsc-hvdc的多步模型预测控制方法 |
CN114450652A (zh) * | 2019-09-16 | 2022-05-06 | 微软技术许可有限责任公司 | 针对集成电路器件中的工作负载变化的时钟频率调整 |
CN112825058A (zh) * | 2019-11-21 | 2021-05-21 | 阿里巴巴集团控股有限公司 | 处理器性能评估方法及装置 |
US20210191723A1 (en) * | 2019-12-23 | 2021-06-24 | Realtek Semiconductor Corp. | Chip including processor and exception handling method thereof |
CN111694714A (zh) * | 2020-06-15 | 2020-09-22 | 中国人民解放军国防科技大学 | 一种众核芯片功耗估算方法、装置、设备及可读存储介质 |
CN111934678A (zh) * | 2020-09-28 | 2020-11-13 | 深圳英集芯科技有限公司 | 芯片内时钟频率自动校准方法及相关产品 |
WO2022239609A1 (ja) * | 2021-05-10 | 2022-11-17 | 株式会社 東芝 | モジュラー型時系列データ予測装置、モジュラー型時系列データ予測方法、および、プログラム |
CN113377155A (zh) * | 2021-06-08 | 2021-09-10 | 深圳市汇顶科技股份有限公司 | 时钟校准方法、装置和电子设备 |
CN113641214A (zh) * | 2021-08-24 | 2021-11-12 | 维沃移动通信有限公司 | 时钟校准电路、时钟校准方法及相关设备 |
CN115116511A (zh) * | 2022-06-29 | 2022-09-27 | 长鑫存储技术有限公司 | 功耗预测方法、装置、设备及存储介质 |
CN115186916A (zh) * | 2022-07-21 | 2022-10-14 | 阳光新能源开发股份有限公司 | 负荷预测方法、装置、设备及计算机可读存储介质 |
CN115347650A (zh) * | 2022-10-18 | 2022-11-15 | 为准(北京)电子科技有限公司 | 基于检测设备电压调整的供电方法、装置、设备及介质 |
Non-Patent Citations (3)
Title |
---|
K. HUANG 等: "Real-Time IC Aging Prediction via On-Chip Sensors", 《2021 IEEE COMPUTER SOCIETY ANNUAL SYMPOSIUM ON VLSI (ISVLSI)》, pages 13 - 18 * |
戴杨阳: "多核芯片的老化防护技术研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》, no. 2, pages 135 - 609 * |
鲍伟 等: "基于稀疏采样数据的电动公交车电池SOC预测方法研究", 《汽车工程》, vol. 42, no. 3, pages 367 - 374 * |
Also Published As
Publication number | Publication date |
---|---|
WO2024131163A1 (zh) | 2024-06-27 |
CN116090388B (zh) | 2024-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8731737B2 (en) | Microcontroller having a computing unit and a logic circuit, and method for carrying out computations by a microcontroller for a regulation or a control in a vehicle | |
US8151094B2 (en) | Dynamically estimating lifetime of a semiconductor device | |
US8799713B2 (en) | Interruptible non-destructive run-time built-in self-test for field testing | |
KR102415867B1 (ko) | 메모리 셀의 결함을 제거하기 위한 메모리 시스템 및 그의 동작 방법 | |
US20130158892A1 (en) | Method for selecting a resource from a plurality of processing resources so that the probable times to failure of the resources evolve in a substantially identical manner | |
US11521116B2 (en) | Self-optimizing multi-core integrated circuit | |
US20120124441A1 (en) | Embedded testing module and testing method thereof | |
CN109508468A (zh) | 装置寿命估计方法、装置设计方法和计算机可读存储介质 | |
CN109086545A (zh) | 发动机台架标定测试优化方法、计算机设备及系统 | |
US10365708B2 (en) | Systems and methods for guardband recovery using in situ characterization | |
US9021324B2 (en) | Calibration arrangement | |
US20140253189A1 (en) | Control Circuits for Asynchronous Circuits | |
CN116090388B (zh) | 芯片内部电压预测模型生成方法、预测方法及相关装置 | |
EP2312329B1 (en) | Reliability test with monitoring of the results | |
US7617428B2 (en) | Circuits and associated methods for improved debug and test of an application integrated circuit | |
EP3726233B1 (en) | Chip health monitor | |
CN113157043A (zh) | 基于强化学习的异构多核处理器动态电压调节方法及系统 | |
Bernardi et al. | A DMA and CACHE-based stress schema for burn-in of automotive microcontroller | |
KR20210033733A (ko) | 배터리 관리 시스템의 테스트 방법 및 테스트 장치 | |
US10310007B2 (en) | Semiconductor apparatus and system | |
US10288496B1 (en) | Ring oscillator for temperature or voltage sensing | |
US20070033470A1 (en) | Emulation Cache Access for Tag View Reads | |
CN111913097B (zh) | 一种用于测试SoC功能的测试电路、测试方法和SoC | |
CN107272862A (zh) | 确定终端处理器电压的方法和终端 | |
CN114282463A (zh) | 集成电路的寿命预测方法、装置及计算机可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |