CN114282463A - 集成电路的寿命预测方法、装置及计算机可读存储介质 - Google Patents
集成电路的寿命预测方法、装置及计算机可读存储介质 Download PDFInfo
- Publication number
- CN114282463A CN114282463A CN202111454890.XA CN202111454890A CN114282463A CN 114282463 A CN114282463 A CN 114282463A CN 202111454890 A CN202111454890 A CN 202111454890A CN 114282463 A CN114282463 A CN 114282463A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- time length
- service life
- aging
- lifetime
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本申请公开了一种集成电路的寿命预测方法、装置及计算机可读存储介质。该方法包括:获取参照集成电路的预估寿命,以及获取所述参照集成电路在设定老化阶段对应的第一时长;获取待测集成电路在相同的所述老化阶段对应的第二时长;根据所述预估寿命、所述第一时长以及所述第二时长,预测所述待测集成电路的寿命;其中,所述参照集成电路与所述待测集成电路为同种规格的集成电路,所述参照集成电路和所述待测集成电路包括多个老化阶段,所述参照集成电路的多个老化阶段与所述待测集成电路的多个老化阶段一一对应,且相对应老化阶段的最大供电电压相同。通过上述方式,本申请能够简化集成电路寿命预测方式,并提高预测结果的准确度。
Description
技术领域
本申请涉及集成电路技术领域,特别是涉及集成电路的寿命预测方法、装置及计算机可读存储介质。
背景技术
集成电路应用在生活中无处不在,在民用、商用、军事等领域,集成电路常常是维持各个系统正常工作的关键元件。集成电路生产工艺随着市场对高性能芯片的需求大幅降低,随之而来的是集成电路老化机制作用的明显增强,并在对65nm以下生产工艺的数字集成电路造成明显的使用寿命缩减,这导致集成电路耐用性面临着严峻的挑战。
现有的老化机制模型通过假设集成电路在特定使用情况下对其寿命进行预测,但电路实际的运行情况往往与预设情况有所不同。电路老化的速度由运行中的温度、空占比、电压、元件尺寸以及运行时长来决定。其中,运行温度和空占比与设备运行温度与其所处的环境、工作强度及应用领域有关,这些因素在设备投入应用前无法预估。
因此,不把实际运行状况作为参考的寿命预测结果只可作为在对电路优化时的参考标准,无法对有需求的具体设备进行寿命预测。然而,专门为电路的寿命预测加入温度传感器和对所运行的程序与数据进行统计将大大增加集成电路制造成本以及浪费巨大的计算资源。因此,运用全实时数据对电路的寿命进行预估是不切实际的。
发明内容
本申请主要提供一种集成电路的寿命预测方法、装置及计算机可读存储介质,解决了现有技术中集成电路寿命预测的准确度低的问题。
为解决上述技术问题,本申请第一方面提供了一种集成电路寿命预测方法,包括:获取参照集成电路的预估寿命,以及获取所述参照集成电路在设定老化阶段对应的第一时长;获取待测集成电路在相同的所述老化阶段对应的第二时长;根据所述预估寿命、所述第一时长以及所述第二时长,预测所述待测集成电路的寿命;其中,所述参照集成电路与所述待测集成电路为同种规格的集成电路,所述参照集成电路和所述待测集成电路包括多个老化阶段,所述参照集成电路的多个老化阶段与所述待测集成电路的多个老化阶段一一对应,且相对应老化阶段的最大供电电压相同。
为解决上述技术问题,本申请第二方面提供了一种集成电路寿命预测装置,包括:获取模块,用于获取参照集成电路的预估寿命、所述参照集成电路在设定老化阶段对应的第一时长、以及待测集成电路在相同的所述老化阶段对应的第二时长;寿命预测模块,用于根据所述预估寿命、所述第一时长以及所述第二时长,预测所述待测集成电路的寿命。
为解决上述技术问题,本申请第三方面提供了一种集成电路寿命预测装置,包括相互耦接的处理器和存储器;所述存储器中存储有计算机程序,所述处理器用于执行所述计算机程序以实现上述第一方面提供的集成电路寿命预测方法。
为解决上述技术问题,本申请第四方面提供了一种计算机可读存储介质,计算机可读存储介质存储有程序数据,所述程序数据被处理器执行时,实现上述第一方面提供的集成电路寿命预测方法。
本申请的有益效果是:区别于现有技术的情况,本申请首先获取参照集成电路的预估寿命、参照集成电路在设定老化阶段对应的第一时长,以及获取待测集成电路在相同的老化阶段对应的第二时长;然后根据预估寿命、第一时长以及第二时长,预测待测集成电路的寿命;其中,参照集成电路与待测集成电路为同种规格的集成电路,参照集成电路和待测集成电路包括多个老化阶段,参照集成电路的多个老化阶段与待测集成电路的多个老化阶段一一对应,且相对应老化阶段的最大供电电压相同。由于参照集成电路和待测集成电路为同种规格的集成电路,集成电路在老化阶段的时长能够侧面反映出实际运行情况,参照集成电路和待测集成电路在同一老化阶段的时长与寿命之间存在着一定的关系,可以通过参照集成电路和待测集成电路相对应的老化阶段的时长,以及参照集成电路的预估寿命,预测待测集成电路的寿命,这个过程中,只用到了少量的实时信息,有效简化寿命预测过程,并提高了预测结果的准确度。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请提供的集成电路在老化前后出现软错误的示意图;
图2是本申请提供的集成电路寿命预测方法一实施例的流程示意框图;
图3是本申请提供的电压调整系统结构框图;
图4是本申请提供的集成电路在电压调整系统下转换供电电压机制的示意图;
图5是本申请提供的不同老化阶段的供电电压变化示意图;
图6是本申请提供的步骤S11一实施例的流程示意框图;
图7是本申请提供的集成电路寿命预测装置一实施例的结构示意框图;
图8是本申请提供的集成电路寿命预测装置另一实施例的结构示意框图;
图9是本申请提供的计算机可读存储介质一实施例的结构示意框图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请中的术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解是,本文所描述的实施例可以与其他实施例结合。
请参阅图1,图1是本申请提供的集成电路老化效应引发软错误的示意图。集成电路因老化将引起电路传播性延迟的增加,当电路传播性延迟大于系统时钟周期时,将导致电路中的寄存器的错误采样,而进一步导致该电路的失效。本申请旨在预测集成电路因老化而引起传播性延迟增长而导致传播性延迟大于系统时钟周期所需时间,是预测电路开始使用后因电路老化效应出现软错误而导致电路开始失效所需要的时间,即集成电路寿命预测。
请参阅图2,图2是本申请提供的集成电路寿命预测方法一实施例的流程示意框图。需注意的是,若有实质上相同的结果,本实施例并不以图2所示的流程顺序为限。本实施例包括以下步骤:
步骤S11:获取参照集成电路的预估寿命,以及获取参照集成电路在设定老化阶段对应的第一时长。
其中,参照集成电路与待测集成电路为同种规格的集成电路,参照集成电路和待测集成电路包括多个老化阶段,参照集成电路的多个老化阶段与待测集成电路的多个老化阶段一一对应,且相对应老化阶段的最大供电电压相同。
具体而言,参照集成电路和待测集成电路均配有电压调整系统和软错误监测传感器,多个老化阶段则是根据电压调整系统对最大供电电压的调整而得到。
请参阅图3,在流水线式的数字集成电路中,两数据处理阶段电路中的关键路径装有软错误监测传感器,电压调整系统在系统出现软错误后利用提高供电电压缩短传播性延迟来避免软错误的发生,如图4所示。
因此,在配有电压调整系统的集成电路中,电路的生命周期可利用最大运行电压的时段分为多个老化阶段。如图5所示,配有电压调整系统的数字集成电路使用时间的延长,老化效应会使传播性延迟慢慢升高,当该最大电压下无法满足传播性延时小于系统时钟周期的条件时,则提高最大供电电压。故,每个最大供电电压皆可以代表一个老化阶段。图5中,①、②、③、④、⑤分别代表5个不同最大供电电压(V1、V2、V3、V4、V5)的不同老化阶段,集成电路的每个老化阶段均对应一时长。
待测集成电路即预测对象,本申请的最终目的是对待测集成电路进行寿命预测。
步骤S12:获取待测集成电路在相同的老化阶段对应的第二时长。
在相同的老化阶段,即,待测集成电路的老化阶段中,最大供电电压与步骤S11选择的设定老化阶段的最大供电电压相同的老化阶段。
步骤S13:根据预估寿命、第一时长以及第二时长,预测待测集成电路的寿命。
其中,可根据预估寿命与待测集成电路的寿命比值,与第一时长和第二时长的比值相等的关系,得出待测集成电路的寿命。
具体而言,根据下式计算待测集成电路的寿命:
其中,LifeTimeest为待测集成电路的寿命,LifeTimeref为预估寿命,test为第二时长,tref为第一时长。
具体而言,在集成电路的老化程度由芯片运行时的平均温度、各个零部件输入空占比、栅极与源极间的电压差、元件设计尺寸以及运行总时长来决定。其中,在预设的运行条件下只有元件尺寸与电压是确定的,温度、空占比、运行时长多与环境及用户使用习惯有关。集成电路NBTI老化效应对电路传播延迟的影响可以用如下式子表示:
ΔDNBTI=K·D0αntn
其中,ΔDNBTI表示因NBTI而增加的传播延迟,K为在特定系统电压及温度下的常数,D0表示电路在零时刻未经老化时的传播延迟,α表示单一原件输入空占比,t表示集成电路的总运行时长,n为常数(通常为0.16)。由此可知,通过电压调整系统可提炼出的有效信息为集成电路的总运行时长t与根据电压变化的而变化的K。
电压调整系统根据集成电路实际运行情况,调整集成电路的供电电压,如图4所示。因此,电压调整系统可提供的有效信息为电压及运行时长。另外,决定集成电路老化程度的参数还有元件运行的平均温度、空占比及元件设计尺寸。
本申请使用参照集成电路对比的方法,可抵消其他影响因素的不确定性。具体而言,由于集成电路生产时工艺偏差的影响,两个相同设计的集成电路在生产之后的传播延迟会有所不同,因此,为老化机制而预留的安全余量亦有所不同。所以,若将两个在不同环境及使用习惯下的相同集成电路(C1和C2)因NBTI而增加的传播延迟比较则有:
其中,ConstantNBTI为两集成电路间安全余量之比,生产后即为固定常数。同理,两电路在零时刻的传播延迟相比亦为常数,另外,同一个电路本身的使用习惯(α)与运行环境(K)因应用场景没有改变而相同,即:
因此,电路运行的平均温度、空占比、元件设计尺寸皆可运用已知寿命的参照集成电路数据进行推算,即:
其中,tC1与tC2分别为两个规格相同的集成电路的运行时长,A为常数。由此可得,两同集成电路经过同一老化阶段的时间比意亦为常数A,即:
其中,ΔtC1、ΔtC2分别是两集成电路在同一老化阶段对应的时长。
因此,对于寿命未知的待测集成电路,可利用已知寿命的参照集成电路进行寿命预测。
请参阅图6,图6是本申请提供的步骤S11一实施例的流程示意框图。需注意的是,若有实质上相同的结果,本实施例并不以图6所示的流程顺序为限。本实施例包括以下步骤:
步骤S111:对参照集成电路进行老化试验,记录每个老化阶段对应的时长,并记录参照集成电路的总工作时长。
具体而言,对参照集成电路配置电压调整系统,并进行老化试验,得到多个老化阶段,可记录每个老化阶段的时长和最大供电电压。
步骤S112:选择其中一个老化阶段作为设定老化阶段,以设定老化阶段对应的时长作为第一时长,并以总工作时长作为预估寿命。
其中,设定老化阶段的选择可根据预设的电压进行选择,具体是选择最大供电电压与预设电压相对应的老化阶段作为预设老化阶段,该预设老化阶段对应的时长作为第一时长,总工作时长则作为预估寿命。
对于第二时长的获取,则可在待测集成电路的老化阶段中,选定与设定老化阶段的最大供电电压相同的老化阶段,以该老化阶段的时长作为第二时长。
区别于现有技术,本申请将集成电路寿命预测技术和电压调整系统结合起来,利用与待测集成电路设计相同的已知老化详细数据的参照集成电路与待测集成电路在同一老化阶段的运行时长进行比较与分析,进而通过电压调整系统所提供的有限实时信息对集成电路的生命周期做出精确预测。相较于专门为集成电路的寿命预测加入温度传感器和对所运行的程序与数据进行统计的方式,本申请大大节省了集成电路制造成本,并降低了计算资源的占用。
因此,本申请在精准预测集成电路寿命的同时,大大减小了集成电路老化预测系统在搭建过程中的成本与复杂性。
请参阅图7,图7是本申请集成电路寿命预测装置一实施例的结构示意框图。集成电路寿命预测装置100包括获取模块110和寿命预测模块120,其中,获取模块110用于获取参照集成电路的预估寿命、参照集成电路在设定老化阶段对应的第一时长、以及待测集成电路在相同的老化阶段对应的第二时长,寿命预测模块120用于根据预估寿命、第一时长以及第二时长,预测待测集成电路的寿命。其中,多个老化阶段根据电压调整系统对最大供电电压的调整而得到。
其中,集成电路寿命预测装置100还可包括试验模块(图未示出),用于对参照集成电路进行老化试验,记录每个老化阶段对应的时长,并记录参照集成电路的总工作时长,获取模块110还可用于选择其中一个老化阶段作为设定老化阶段,获取设定老化阶段经历的事件作为第一时长,并获取总工作时长作为预估寿命。
其中,寿命预测模块120还用于根据预估寿命与待测集成电路的寿命比值,与第一时长和第二时长的比值相等的关系,得出待测集成电路的寿命。
关于各模块处理执行的各步骤的具体方式请参照上述本申请集成电路寿命预测方法实施例的各步骤的描述,在此不再赘述。
请参阅图8,图8是本申请集成电路寿命预测装置另一实施例的结构示意框图。该集成电路寿命预测装置200包括相互耦接的处理器210和存储器220,存储器220中存储有计算机程序,处理器210用于执行计算机程序以实现上述各实施例所述的集成电路寿命预测方法。
关于处理执行的各步骤的描述请参照上述本申请集成电路寿命预测方法实施例的各步骤的描述,在此不再赘述。
存储器220可用于存储程序数据以及模块,处理器210通过运行存储在存储器220的程序数据以及模块,从而执行各种功能应用以及数据处理。存储器220可主要包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需的应用程序(比如数据处理功能)等;存储数据区可存储根据集成电路寿命预测装置200的使用所创建的数据(比如参照集成电路的寿命数据、参照集成电路在各老化阶段的最大电压数及相应的时长数据、待测集成电路的老化阶段数据等)等。此外,存储器220可以包括高速随机存取存储器,还可以包括非易失性存储器,例如至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。相应地,存储器220还可以包括存储器控制器,以提供处理器210对存储器220的访问。
在本申请的各实施例中,所揭露的方法、装置,可以通过其它的方式实现。例如,以上所描述的集成电路寿命预测装置200的各实施例仅仅是示意性的,例如,所述模块或单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中。
参阅图9,图9为本申请计算机可读存储介质一实施例的结构示意框图,计算机可读存储介质300存储有程序数据310,程序数据310被执行时实现如上述集成电路寿命预测方法各实施例的步骤。
关于处理执行的各步骤的描述请参照上述本申请集成电路寿命预测方法实施例的各步骤的描述,在此不再赘述。
计算机可读存储介质300可以是U盘、移动硬盘、只读存储器(ROM,Read-OnlyMemory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本申请的实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种集成电路的寿命预测方法,其特征在于,所述方法包括:
获取参照集成电路的预估寿命,以及获取所述参照集成电路在设定老化阶段对应的第一时长;
获取待测集成电路在相同的所述老化阶段对应的第二时长;
根据所述预估寿命、所述第一时长以及所述第二时长,预测所述待测集成电路的寿命;
其中,所述参照集成电路与所述待测集成电路为同种规格的集成电路,所述参照集成电路和所述待测集成电路包括多个老化阶段,所述参照集成电路的多个老化阶段与所述待测集成电路的多个老化阶段一一对应,且相对应老化阶段的最大供电电压相同。
2.根据权利要求1所述的方法,其特征在于,所述获取参照集成电路的预估寿命,以及获取所述参照集成电路在设定老化阶段对应的第一时长,包括:
对所述参照集成电路进行老化试验,记录每个老化阶段对应的时长,并记录所述参照集成电路的总工作时长;
选择其中一个所述老化阶段作为所述设定老化阶段,以所述设定老化阶段对应的时长作为所述第一时长,并以所述总工作时长作为所述预估寿命。
3.根据权利要求1所述的方法,其特征在于,所述根据所述预估寿命、所述第一时长以及所述第二时长,预测所述待测集成电路的寿命,包括:
根据所述预估寿命与所述待测集成电路的寿命比值,与所述第一时长和第二时长的比值相等的关系,得出所述待测集成电路的寿命。
5.根据权利要求1所述的方法,其特征在于,所述多个老化阶段根据电压调整系统对所述最大供电电压的调整而形成。
6.一种集成电路寿命预测装置,其特征在于,所述装置包括:
获取模块,用于获取参照集成电路的预估寿命、所述参照集成电路在设定老化阶段对应的第一时长、以及待测集成电路在相同的所述老化阶段对应的第二时长;
寿命预测模块,用于根据所述预估寿命、所述第一时长以及所述第二时长,预测所述待测集成电路的寿命。
7.根据权利要求6所述的装置,其特征在于,所述装置还包括试验模块,用于对所述参照集成电路进行老化试验,记录每个老化阶段对应的时长,并记录所述参照集成电路的总工作时长;
所述获取模块还用于选择其中一个所述老化阶段作为所述设定老化阶段,获取所述设定老化阶段经历的事件作为所述第一时长,并获取所述总工作时长作为所述预估寿命。
8.根据权利要求6所述的装置,其特征在于,所述寿命预测模块还用于根据所述预估寿命与所述待测集成电路的寿命比值,与所述第一时长和第二时长的比值相等的关系,得出所述待测集成电路的寿命。
9.一种集成电路寿命预测装置,其特征在于,所述集成电路寿命预测装置包括相互耦接的处理器和存储器;所述存储器中存储有计算机程序,所述处理器用于执行所述计算机程序以实现如权利要求1-5中任一项所述方法的步骤。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有程序数据,所述程序数据被处理器执行时实现如权利要求1-5中任一项所述方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111454890.XA CN114282463A (zh) | 2021-12-01 | 2021-12-01 | 集成电路的寿命预测方法、装置及计算机可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111454890.XA CN114282463A (zh) | 2021-12-01 | 2021-12-01 | 集成电路的寿命预测方法、装置及计算机可读存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114282463A true CN114282463A (zh) | 2022-04-05 |
Family
ID=80870485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111454890.XA Pending CN114282463A (zh) | 2021-12-01 | 2021-12-01 | 集成电路的寿命预测方法、装置及计算机可读存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114282463A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116008790A (zh) * | 2023-03-23 | 2023-04-25 | 深圳市宇芯数码技术有限公司 | 一种芯片老化测试系统及方法 |
-
2021
- 2021-12-01 CN CN202111454890.XA patent/CN114282463A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116008790A (zh) * | 2023-03-23 | 2023-04-25 | 深圳市宇芯数码技术有限公司 | 一种芯片老化测试系统及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11408932B2 (en) | Integrated circuit workload, temperature and/or subthreshold leakage sensor | |
US7472038B2 (en) | Method of predicting microprocessor lifetime reliability using architecture-level structure-aware techniques | |
US7454316B2 (en) | Method and apparatus for monitoring and enhancing on-chip microprocessor reliability | |
US8336010B1 (en) | Design-specific on chip variation de-rating factors for static timing analysis of integrated circuits | |
US7549069B2 (en) | Estimating software power consumption | |
US7925899B2 (en) | Method, system, and apparatus for runtime power estimation | |
US8086976B2 (en) | Methods for statistical slew propagation during block-based statistical static timing analysis | |
CN102812373B (zh) | 半导体装置、检测方法 | |
US20130158892A1 (en) | Method for selecting a resource from a plurality of processing resources so that the probable times to failure of the resources evolve in a substantially identical manner | |
US8468478B2 (en) | Methods for measurement and prediction of hold-time and exceeding hold time limits due to cells with tied input pins | |
KR20050083556A (ko) | 반도체 회로 장치의 시뮬레이션 방법 및 반도체 회로장치의 시뮬레이터 | |
US20110035714A1 (en) | System and method for common history pessimism relief during static timing analysis | |
CN114282463A (zh) | 集成电路的寿命预测方法、装置及计算机可读存储介质 | |
US8225257B2 (en) | Reducing path delay sensitivity to temperature variation in timing-critical paths | |
JP2013105492A (ja) | 活動センサでデジタル回路を設計するシステム及び方法 | |
CN113518000B (zh) | 在线服务的实例数量调整的方法、装置及电子设备 | |
US9319030B2 (en) | Integrated circuit failure prediction using clock duty cycle recording and analysis | |
CN113032999B (zh) | 医疗设备使用寿命的预测方法及装置 | |
CN111340349B (zh) | 产品可靠性评估方法、装置、计算机设备和存储介质 | |
WO2023097580A1 (zh) | 集成电路的寿命预测方法、装置及计算机可读存储介质 | |
US7483816B2 (en) | Length-of-the-curve stress metric for improved characterization of computer system reliability | |
Wei et al. | Experimental verification and analysis of the acceleration factor model for 3-D NAND flash memory | |
Okazaki et al. | Prediction of the number of defects in image sensors by VM using equipment QC data | |
Hashimoto et al. | Mttf-aware design methodology for adaptive voltage scaling | |
KR20120095210A (ko) | 반도체 칩의 타이밍 해석 시스템 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |