CN116074174A - 一种编码调制方法、一种解码方法及相关设备 - Google Patents

Abstract

本申请实施例公开了一种编码调制方法、一种解码方法及相关设备，用于提供一种可以调节编码系统的谱效率，并且编码性能更优的编码调制方法。本申请实施例方法包括：编码设备将目标比特信息划分为第一比特集和第二比特集；编码设备通过分布匹配算法将第一比特集生成幅度比特，并将第二比特集生成相位比特；编码设备根据D4Lattice异构体星座图将幅度比特和相位比特变换为对应的四维符号信息。

Description

一种编码调制方法、一种解码方法及相关设备

技术领域

本申请实施例涉及数据处理领域，尤其涉及一种编码调制方法、一种解码方法及相关设备。

背景技术

编码调制技术是光传输的基础，直接决定了传输的容量与性能极限。对超长距、高性能传输场景，通常利用低阶调制格式，设计适当的编码调制架构，以较低的谱效率(spectral efficiency,SE)实现稳定的高性能传输。

对于低SE的编码调制场景，现有的编码调制主要是通过正交相移键控(quadrature phase shift key，QPSK)技术来实现，正交相移键控的星座图为整数格点Z2Lattice。具体地，编码设备将输入的信息比特通过前向纠错码(forward errorcorrection，FEC)编码器得到编码比特，编码比特经过比特交织器得到交织比特，对交织比特采用格雷映射为调制符号。

正交相移键控进行编码调制时，一方面，由于编码设备无法通过概率星座图整形调节冗余度，对于给定的FEC，编码设备可实现的传输速率也是固定的，编码设备无法调谐整个系统的传输速率。另一方面，由于QPSK的星座图是基于整数格点Z2 Lattice的，而整数格点Z2 Lattice并不是2维平面最致密的排列方式，因此编码设备可以实现的编码性能也受到了限制。

发明内容

本申请实施例提供了一种编码调制方法、一种解码方法及相关设备，用于提供一种可以调节编码系统的谱效率，并且编码性能更优的编码调制方法。

本申请实施例第一方面提供了一种编码调制方法，该方法用于提供一种可以调节编码系统的谱效率，并且编码性能更优的编码调制方法，该方法包括：编码设备将目标比特信息划分为第一比特集和第二比特集；编码设备通过分布匹配算法将第一比特集生成幅度比特，并将第二比特集生成相位比特；编码设备根据D4 Lattice异构体星座图将幅度比特和相位比特变换为对应的四维符号信息。

该种可能的实现方式中，编码设备基于4维空间D4 Lattice选择星座图，相对传统整数格点的密度更高，平均能量更低，使得编码设的性能更优；同时编码设备通过分布匹配算法将第一比特集生成幅度比特，由于分布匹配算法属于概率整形技术，所以编码设备可以通过概率星座图整形调节冗余度，从而使得编码设备可以调谐整个系统的传输速率，具有灵活的调整能力。

在第一方面的一种可能的实现方式中，上述方法还包括：编码设备确定D4Lattice异构体星座图。

在第一方面的一种可能的实现方式中，上述编码设备确定D4 Lattice异构体星座图，包括：编码设备通过线性变换将D4 Lattice变换为D4 Lattice异构体，D4 Lattice异构体不过原点且中心对称；编码设备确定D4 Lattice异构体中能量最低的两层格点为D4Lattice异构体星座图。

该种可能的实现方式中，具体提供了编码设备确定星座图的方法，提升了本申请实施例的可实现性。同时，由于采用的D4 Lattice星座图，不过原点且中心对称，符号各维度坐标只有1、3，与现有的数字信号处理算法完全兼容，因此实现本申请不需要进行太多编码系统的修改，实现代价非常小。

在第一方面的一种可能的实现方式中，上述编码设备根据第一比特集生成幅度比特，并根据第二比特集生成相位比特，包括：编码设备将第一比特集通过分布匹配算法编码为幅度比特；编码设备将幅度比特通过第一前向纠错码编码为校验比特；编码设备将第二比特集通过第二前向纠错码编码为相位比特，相位比特包括校验比特。

该种可能的实现方式中，编码设备通过分布匹配算法将第一比特集生成幅度比特，由于分布匹配算法属于概率整形技术，所以编码设备可以通过概率星座图整形调节冗余度，从而使得编码设备可以调谐整个系统的传输速率，具有灵活的调整能力。

在第一方面的一种可能的实现方式中，第二比特集包括第一比特块和第二比特块，上述编码设备将第二比特集通过第二前向纠错码编码为相位比特包括：编码设备将第一比特块通过第二前向纠错码编码为第一相位比特；编码设备将第二比特块通过第三前向纠错码编码为第二相位比特，第二相位比特包括校验比特；编码设备根据第一相位比特和第二相位比特确定相位比特。

该种可能的实现方式中，对变长的相位比特可采用三级编码调制方案，从接收质量最高(纠前误码率最低)的比特开始解调译码，并借助译码正确的先验信息辅助后续译码。传统多级编码调制系统，从高纠前误码率的比特开始解调译码；本发明相比传统编码调制方案，在相同FEC开销情况下，可整体提升系统性能。

在第一方面的一种可能的实现方式中，相位比特包括五个比特，若校验比特为0，上述编码设备根据D4 Lattice异构体星座图将幅度比特和相位比特变换为对应的四维符号信息，包括：编码设备根据D4 Lattice异构体星座图将相位比特中的第一比特至第三比特变换为对应的四维符号信息。

该种可能的实现方式中，本申请实施例对符号相位采用无冗余的3比特变长编码，编码冗余大大降低。相应地，在相同符号熵时，FEC比特流量大幅降低，译码的功耗与复杂度均大幅降低。

在第一方面的一种可能的实现方式中，相位比特包括五个比特，若校验比特为1，上述编码设备根据D4 Lattice异构体星座图将幅度比特和相位比特变换为对应的四维符号信息，包括：编码设备根据D4 Lattice异构体星座图将相位比特中的第一比特至第五比特变换为对应的四维符号信息。

该种可能的实现方式中，本申请实施例对符号相位采用无冗余的5比特变长编码，编码冗余大大降低。相应地，在相同符号熵时，FEC比特流量大幅降低，译码的功耗与复杂度均大幅降低。

本申请实施例第二方面提供了一种解码调制方法，该方法用于提供一种可以调节编码系统的谱效率，并且解码性能更优的解码调制方法，该方法包括：解码设备通过一级解调将接收到的四维符号信息解调为幅度比特的对数似然比；解码设备将幅度比特的对数似然比通过第一前向纠错码解码为幅度比特；解码设备将幅度比特通过分布匹配算法解码为第一比特集；解码设备通过二级解调将幅度比特作为先验信息解调出相位比特的对数似然比；解码设备将相位比特的对数似然比通过第二前向纠错码解码为第二比特集；解码设备根据第一比特集和第二比特集确定目标比特信息。

本申请实施例第三方面提供了一种解码调制方法，该方法用于提供一种可以调节编码系统的谱效率，并且解码性能更优的解码调制方法，第二比特集包括第一比特块和第二比特块，该方法包括：解码设备通过一级解调将接收到的四维符号信息解调为第一相位比特的对数似然比；解码设备将第一相位比特的对数似然比通过第二前向纠错码解码为第一相位比特；解码设备通过二级解调将第一相位比特作为先验信息解调出幅度比特的对数似然比；解码设备将幅度比特的对数似然比通过第一前向纠错码解码为幅度比特；解码设备将幅度比特通过分布匹配算法解码为第一比特集；解码设备通过三级解调将第一相位比特作为先验信息解调出第二相位比特的对数似然比；解码设备将第二相位比特的对数似然比通过第三前向纠错码解码确定第二比特集；解码设备根据第一比特集和第二比特集确定目标比特信息。

本申请第四方面提供一种编码设备，该检测设备具有实现上述第一方面或第一方面任意一种可能实现方式的方法的功能。该功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。该硬件或软件包括一个或多个与上述功能相对应的模块，例如：变换模块。

本申请第五方面提供一种检测设备，该检测设备具有实现上述第二方面或第二方面任意一种可能实现方式的方法的功能。该功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。该硬件或软件包括一个或多个与上述功能相对应的模块，例如：确定模块。

本申请第六方面提供一种检测设备，该检测设备具有实现上述第三方面或第三方面任意一种可能实现方式的方法的功能。该功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。该硬件或软件包括一个或多个与上述功能相对应的模块，例如：确定模块。

本申请第七方面提供一种检测设备，该检测设备包括至少一个处理器、存储器、输入/输出(input/output，I/O)接口以及存储在存储器中并可在处理器上运行的计算机执行指令，当计算机执行指令被处理器执行时，处理器执行如上述第一方面或第一方面任意一种可能的实现方式的方法。

本申请第八方面提供一种检测设备，该检测设备包括至少一个处理器、存储器、输入/输出(input/output，I/O)接口以及存储在存储器中并可在处理器上运行的计算机执行指令，当计算机执行指令被处理器执行时，处理器执行如上述第二方面的方法。

本申请第九方面提供一种检测设备，该检测设备包括至少一个处理器、存储器、输入/输出(input/output，I/O)接口以及存储在存储器中并可在处理器上运行的计算机执行指令，当计算机执行指令被处理器执行时，处理器执行如上述第三方面的方法。

本申请第十方面提供一种存储一个或多个计算机执行指令的计算机可读存储介质，当计算机执行指令被处理器执行时，处理器执行如上述第一方面或第一方面任意一种可能的实现方式的方法。

本申请第十一方面提供一种存储一个或多个计算机执行指令的计算机可读存储介质，当计算机执行指令被处理器执行时，处理器执行如上述第二方面的方法。

本申请第十二方面提供一种存储一个或多个计算机执行指令的计算机可读存储介质，当计算机执行指令被处理器执行时，处理器执行如上述第三方面的方法。

本申请第十三方面提供一种存储一个或多个计算机执行指令的计算机程序产品，当计算机执行指令被处理器执行时，处理器执行如上述第一方面或第一方面任意一种可能的实现方式的方法。

本申请第十四方面提供一种存储一个或多个计算机执行指令的计算机程序产品，当计算机执行指令被处理器执行时，处理器执行如上述第二方面的方法。

本申请第十五方面提供一种存储一个或多个计算机执行指令的计算机程序产品，当计算机执行指令被处理器执行时，处理器执行如上述第三方面的方法。

本申请第十六方面提供了一种芯片系统，该芯片系统包括至少一个处理器，至少一个处理器用于实现上述第一方面或第一方面任意一种可能的实现方式中所涉及的功能。在一种可能的设计中，芯片系统还可以包括存储器，存储器，用于保存处理人工智能模型的装置必要的程序指令和数据。该芯片系统，可以由芯片构成，也可以包括芯片和其他分立器件。

本申请第十七方面提供了一种芯片系统，该芯片系统包括至少一个处理器，至少一个处理器用于实现上述第二方面中所涉及的功能。在一种可能的设计中，芯片系统还可以包括存储器，存储器，用于保存处理人工智能模型的装置必要的程序指令和数据。该芯片系统，可以由芯片构成，也可以包括芯片和其他分立器件。

本申请第十八方面提供了一种芯片系统，该芯片系统包括至少一个处理器，至少一个处理器用于实现上述第三方面中所涉及的功能。在一种可能的设计中，芯片系统还可以包括存储器，存储器，用于保存处理人工智能模型的装置必要的程序指令和数据。该芯片系统，可以由芯片构成，也可以包括芯片和其他分立器件。

从以上技术方案可以看出，本申请实施例具有以下优点：

本申请实施例中，编码设备将目标比特信息划分为第一比特集和第二比特集；编码设备通过分布匹配算法将第一比特集生成幅度比特，并将第二比特集生成相位比特；编码设备根据D4 Lattice异构体星座图将幅度比特和相位比特变换为对应的四维符号信息。编码设备基于4维空间D4 Lattice选择星座图，相对传统整数格点的密度更高，平均能量更低，使得编码设的性能更优；同时编码设备通过分布匹配算法将第一比特集生成幅度比特，由于分布匹配算法属于概率整形技术，所以编码设备可以通过概率星座图整形调节冗余度，从而使得编码设备可以调谐整个系统的传输速率，具有灵活的调整能力。

附图说明

图1为正交幅度调制编码调制系统的流程示意图；

图2为正交相移键控的星座图一个场景示意图；

图3为本申请实施例中编码调制方法的一个场景示意图；

图4为本申请实施例中编码调制方法的另一个场景示意图；

图5为本申请实施例中编码调制方法的一个流程示意图；

图6为本申请实施例中编码调制方法的一个场景示意图；

图7为本申请实施例中编码调制方法的另一个场景示意图；

图8为本申请实施例中编码调制方法的另一个场景示意图；

图9为本申请实施例中编码调制方法的另一个场景示意图；

图10为本申请实施例中解码调制方法的一个流程示意图；

图11为本申请实施例中解码调制方法的一个场景示意图；

图12为本申请实施例中解码调制方法的另一个流程示意图；

图13为本申请实施例中解码调制方法的另一个场景示意图；

图14为本申请实施例中编码设备的一个结构示意图；

图15为本申请实施例中解码设备的一个结构示意图；

图16为本申请实施例中解码设备的一个结构示意图；

图17为本申请实施例中编码设备的另一个结构示意图；

图18为本申请实施例中解码设备的另一个结构示意图；

图19为本申请实施例中解码设备的另一个结构示意图；

图20为本申请实施例中光传输系统的一个结构示意图。

具体实施方式

本申请实施例提供了一种编码调制方法、一种解码方法及相关设备，用于提供一种可以调节编码系统的谱效率，并且编码性能更优的编码调制方法。

下面结合附图，对本申请的实施例进行描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。本领域普通技术人员可知，随着技术的发展和新场景的出现，本申请实施例提供的技术方案对于类似的技术问题，同样适用。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

如图1所示，编码调制技术是光传输的基础，直接决定了传输的容量与性能极限。对超长距、高性能传输场景，通常利用低阶调制格式，设计适当的编码调制架构，以较低的谱效率(spectral efficiency,SE)实现稳定的高性能传输。对于低SE的编码调制场景，现有的编码调制主要是通过正交相移键控(quadrature phase shift key，QPSK)技术来实现，正交相移键控的星座图为整数格点Z2 Lattice。具体地，编码设备将输入的信息比特通过前向纠错码(forward error correction，FEC)编码器得到编码比特，编码比特经过比特交织器得到交织比特，对交织比特采用格雷映射为调制符号。正交相移键控进行编码调制时，一方面，由于编码设备无法通过概率星座图整形调节冗余度，对于给定的FEC，编码设备可实现的传输速率也是固定的，编码设备无法调谐整个系统的传输速率。另一方面，如图2所示，由于QPSK的星座图是基于整数格点Z2 Lattice的，而整数格点Z2 Lattice并不是2维平面最致密的排列方式，A2 Lattice是2维平面上最致密的排列方式，因此编码设备可以实现的编码性能也受到了限制。

如图3所示，本申请实施例第一方面提供了一种编码调制方法，该方法用于提供一种可以调节编码系统的谱效率，并且编码性能更优的编码调制方法，该方法基于D4Lattice的异构体确定星座图。如图3所示，D4 Lattice构成4维空间上最密集球填充的拓扑结构。图3所示，是从整数格点(Z4 Lattice)到D4Lattice及其异构体之间的生成过程。可以看出二者相比符号间距保持不变，但是D4Lattice格点的密度高于Z4 Lattice。定量地看D4Lattice平均能量比4维上传统整数格点的能量低2.10dB。基于D4 Lattice异构体选定星座图，拓扑性质不变，可保持符号能量上收益。在此基础上，D4 Lattice异构体可结合概率星座图整形(Probability Constellation Shaping，pcs)调节符号信息熵，进一步地，结合多级编码调制架构设计实现更好的性能。下面阐述本发明的具体实施。

首先对D4 Lattice进行坐标线性变换，得到不过原点，中心对称的D4 Lattice异构体。对D4 Lattice异构体中的格点按能量由小到大排列，选择能量最低的两层格点集合作为星座图，每个格点称为星座图的一个符号。其中第一层8个符号，第二层32个符号，共40个符号。将四维空间符号坐标记为[x,y,z,w]，其符号能量为x2+y2+z2+w2，这里的4维符号恰好可对应相干光通信中对应偏振复用的IQ调制符号，或者时分复用的两个IQ调制符号。

D4 Lattice异构体中，第一层符号能量为4，共8个符号坐标如下：

±{(1,1,1,1)(1,1,-1,-1)(1,-1,1,-1)(1,-1,-1,1)}。

第二层符号能量为12，共32个符号坐标如下：

±{(3,-1,1,1)(3,1,-1,1)(3,1,1,-1)(-3,1,1,1)}；

±{(-1,3,1,1)(1,-3,1,1)(1,3,-1,1)(1,3,1,-1)}；

±{(-1,3,1,1)(1,-3,1,1)(1,3,-1,1)(1,3,1,-1)}；

±{(-1,1,1,3)(1,-1,1,3)(1,1,-1,3)(1,1,1,-3)}。

对上述符号首先采用1比特标记符号所在的层(例如，比特0标记第一层符号，比特1标记第二层符号)。在已知分层信息的基础上，对第一层8个符号，采用3个比特映射编码，第二层32个符号采用5比特映射编码。

典型的帧结构如图4所示,b0用于标记符号所在层，称为幅度比特，b1-b5则用于映射编码，称为相位比特。对于b0＝0，选择3比特(b1-b3)映射为第一层中的发送符号，对于b0＝1选择5比特(b1-b5)映射为第二层中的发送符号。

基于上述帧结构设计，下面对本申请实施例中的编码调制方法进行描述：

请参阅图5，本申请实施例中编码调制方法的一个流程包括：

501、编码设备将目标比特信息划分为第一比特集和第二比特集。

编码设备将比特信息源即目标比特信息划分为第一比特集Data1和第二比特集Data2，该第一比特集Data1和第二比特集Data2包括所有的目标比特信息。该第一比特集Data1用于生成幅度比特，该第二比特集Data2用于生成相位比特。

一种可能的实现方式中，该编码设备将目标比特信息划分为Data1、Data2和Data3三个部分，第一比特集Data1用于生成幅度比特，第二比特集Data2和Data3用于生成相位比特。

502、编码设备通过分布匹配算法将第一比特集生成幅度比特。

编码设备通过分布匹配算法(Constant Composite Distribution Match,ccdm)对第一比特集进行编码，从而得到幅度比特b0，该幅度比特为满足概率分布需求的比特序列。该CCDM属于概率星座图整形(Probability Constellation Shaping，pcs)技术。

本申请实施例中，结合概率整形技术调控符号概率，可实现的符号熵灵活可调，编码设备可以对谱效率SE有灵活的调节能力，可满足更大的应用需求，另一方面也可以充分利用带宽资源。

503、编码设备将第二比特集生成相位比特。

如图6所示，编码设备现将幅度比特通过第一前向纠错码FEC1编码为校验比特，再将第二比特集通过第二前向纠错码编码为相位比特，该相位比特包括校验比特。如图7所示，该相位比特包括(b1-b5)这五个比特，其中的b1包括校验比特。

如图8所示，一种可能的实现方式中，该编码设备将目标比特信息划分为Data1、Data2和Data3三个部分，第一比特集包括Data1，用于生成幅度比特。第二比特集包括第一比特块Data2和第二比特块Data3，用于生成相位比特。该种可能的实现方式中，编码设备生成相位比特的方式包括：

编码设备先将第一比特块Data2通过第二前向纠错码FEC2编码为第一相位比特(b1，b2)。然后编码设备将第二比特块Data3通过第三前向纠错码FEC3编码为第二相位比特(b3，b4，b5)，其中第二相位比特包括校验比特。然后编码设备根据第一相位比特(b1，b2)和第二相位比特(b3，b4，b5)共同确定相位比特(b1-b5)。如图9所示，第二相位比特中的b3包括校验比特。

504、编码设备将幅度比特和相位比特变换为对应的四维符号信息。

编码设备根据D4 Lattice异构体星座图将幅度比特和相位比特变换为对应的四维符号信息。具体地，编码设备根据D4 Lattice异构体星座图和变长映射编码的编码帧设计，将幅度比特和相位比特变换为对应的四维符号信息，然后输出发送。

一种可能的实现方式中，该幅度比特b0的值为0，则编码设备选择相位比特的五个比特(b1-b5)中的三个比特(b1-b3)映射为第一层的发送符号。

一种可能的实现方式中，该幅度比特b0的值为1，则编码设备选择相位比特的五个比特(b1-b5)中的五个比特(b1-b5)映射为第二层的发送符号。

本申请实施例中，编码设备基于4维空间D4 Lattice选择星座图，相对传统整数格点的密度更高，平均能量更低，使得编码设的性能更优；同时编码设备通过分布匹配算法将第一比特集生成幅度比特，由于分布匹配算法属于概率整形技术，所以编码设备可以通过概率星座图整形调节冗余度，从而使得编码设备可以调谐整个系统的传输速率，具有灵活的调整能力。

下面对本申请实施例中的解码方法进行描述，本申请实施例中，编码设备可以采用二级编码，也可以采用三级编码，相应地，解码设备就可能需要进行二级解码，也可能需要进行三级解码，下面分别进行说明：

一、解码设备进行二级解码。

请参阅图10，本申请实施例中解码调制方法的一个流程包括：

1001、解码设备确定第一比特集。

请参阅图11，解码设备先通过一级解调将接收到的四维符号信息解调为幅度比特b0的对数似然比(log-likelihood Ratio，llr)，然后解码设备将幅度比特b0的对数似然比通过第一前向纠错码解码为幅度比特b0，解码设备再将幅度比特通过分布匹配算法解码为第一比特集。

1002、解码设备确定第二比特集。

解码设备将幅度比特b0作为先验信息通过二级解调，解调出相位比特的对数似然比。然后解码设备将相位比特的对数似然比通过第二前向纠错码解码为第二比特集；

1003、解码设备确定目标比特信息。

解码设备根据第一比特集和第二比特集确定目标比特信息。

本申请实施例中，解码设备进行了二级解码，可以理解的是，解码设备进行二级解码的过程，是编码设备进行二级编码对应的逆过程。相应地具体细节，请参考图5所示步骤501-504，具体此处不再赘述。

本申请实施例中，编码设备可以采用三级编码，也可以采用二级编码，相应地，解码设备除了需要进行二级解码，也可能需要进行三级解码，下面分别具体说明：

请参阅图12，本申请实施例中解码调制方法的一个流程包括：

二、解码设备进行三级解码。

1201、解码设备确定第一比特集。

请参阅图13，解码设备先通过一级解调将接收到的四维符号信息解调，从而得到第一相位比特(b1，b2)的对数似然比；然后解码设备将第一相位比特(b1，b2)的对数似然比通过第二前向纠错码解码为第一相位比特，解码设备通过二级解调将第一相位比特作为先验信息解调出幅度比特的对数似然比，然后解码设备将幅度比特的对数似然比通过第一前向纠错码解码为幅度比特，最后解码设备将幅度比特通过分布匹配算法解码为第一比特集。

1202、解码设备确定第二比特集。

解码设备将第一相位比特作为先验信息进行三级解调，从而解调得到第二相位比特b3，b4，b5)的对数似然比，然后解码设备将第二相位比特的对数似然比通过第三前向纠错码解码确定第二相位比特，然后解码设备根据第一相位比特(b1，b2)和第二相位比特b3，b4，b5)确定第二比特集。

1203、解码设备确定目标比特信息。

解码设备根据第一比特集和第二比特集确定目标比特信息。

本申请实施例中，解码设备进行了三级解码，可以理解的是，解码设备进行三级解码的过程，是编码设备进行三级编码对应的逆过程。相应地具体细节，请参考图5所示步骤501-504，具体此处不再赘述。

下面对本申请实施例中的编码设备进行描述，请参阅图14，本申请实施例提供的一种编码设备1400，该编码设备可以为上述图5中编码设备，该编码设备1400包括：

确定模块1401，该确定模块1401用于确定所述D4 Lattice异构体星座图。具体实现方式，请参考图3所示D4 Lattice异构体的生成过程，这里不再赘述。

该确定模块1401包括：

变换单元1402，用于通过线性变换将D4 Lattice变换为D4 Lattice异构体，所述D4Lattice异构体不过原点且中心对称；具体实现方式，请参考图3所示D4 Lattice异构体的生成过程，这里不再赘述。

确定单元1403，用于确定D4 Lattice异构体中能量最低的两层格点为D4 Lattice异构体星座图。具体实现方式，请参考图3所示D4 Lattice异构体的生成过程，这里不再赘述。

划分模块1404，用于将目标比特信息划分为第一比特集和第二比特集；具体实现方式，请参考图5所示步骤501：编码设备将目标比特信息划分为第一比特集和第二比特集，这里不再赘述。

生成模块1405，用于通过分布匹配算法将所述第一比特集生成幅度比特，并将所述第二比特集生成相位比特；具体实现方式，请参考图5所示步骤502：编码设备通过分布匹配算法将第一比特集生成幅度比特和步骤503：编码设备将第二比特集生成相位比特，这里不再赘述。

生成模块1405包括：

第一编码单元1406，用于将所述第一比特集通过分布匹配算法编码为幅度比特；具体实现方式，请参考图5所示步骤502：编码设备通过分布匹配算法将第一比特集生成幅度比特，这里不再赘述。

第二编码单元1407，用于将所述幅度比特通过第一前向纠错码编码为校验比特；具体实现方式，请参考图5所示步骤503：编码设备将第二比特集生成相位比特，这里不再赘述。

第三编码单元1408，用于将所述第二比特集通过第二前向纠错码编码为相位比特，所述相位比特包括所述校验比特。具体实现方式，请参考图5所示步骤503：编码设备将第二比特集生成相位比特，这里不再赘述。

一种可能的实现方式中，第二比特集包括第一比特块和第二比特块，该第三编码单元1408包括：

第一编码子单元1409，用于将所述第一比特块通过第二前向纠错码编码为第一相位比特；具体实现方式，请参考图5所示步骤503：编码设备将第二比特集生成相位比特，这里不再赘述。

第二编码子单元1410，用于将所述第二比特块通过第三前向纠错码编码为第二相位比特，所述第二相位比特包括所述校验比特；具体实现方式，请参考图5所示步骤503：编码设备将第二比特集生成相位比特，这里不再赘述。

确定子单元1411，用于根据所述第一相位比特和所述第二相位比特确定所述相位比特。具体实现方式，请参考图5所示步骤503：编码设备将第二比特集生成相位比特，这里不再赘述。

变换模块1412，用于根据D4 Lattice异构体星座图将所述幅度比特和所述相位比特变换为对应的四维符号信息。具体实现方式，请参考图5所示步骤504：编码设备将幅度比特和相位比特变换为对应的四维符号信息，这里不再赘述。

本实施例中，编码设备可以执行前述图5中任一项所示实施例中编码设备所执行的操作，具体此处不再赘述。

下面对本申请实施例中的解码设备进行描述，请参阅图15，本申请实施例提供的一种解码设备1500，该解码设备可以为上述图10中解码设备，该解码设备1500包括：

第一解调模块1501，用于通过一级解调将接收到的四维符号信息解调为幅度比特的对数似然比；具体实现方式，请参考图10所示步骤1001：解码设备确定第一比特集，这里不再赘述。

第一解码模块1502，用于将所述幅度比特的对数似然比通过第一前向纠错码解码为所述幅度比特；具体实现方式，请参考图10所示步骤1001：解码设备确定第一比特集，这里不再赘述。

第二解码模块1503，用于将所述幅度比特通过分布匹配算法解码为第一比特集；具体实现方式，请参考图10所示步骤1001：解码设备确定第一比特集，这里不再赘述。

第二解调模块1504，用于通过二级解调将所述幅度比特作为先验信息解调出相位比特的对数似然比；具体实现方式，请参考图10所示步骤1002：解码设备确定第二比特集，这里不再赘述。

第三解码模块1505，用于将所述相位比特的对数似然比通过第二前向纠错码解码为第二比特集；具体实现方式，请参考图10所示步骤1002：解码设备确定第二比特集，这里不再赘述。

确定模块1506，用于根据所述第一比特集和所述第二比特集确定目标比特信息。具体实现方式，请参考图10所示步骤1003：解码设备确定标比特信息，这里不再赘述。

本实施例中，解码设备可以执行前述图10中任一项所示实施例中解码设备所执行的操作，具体此处不再赘述。

下面对本申请实施例中的解码设备进行描述，请参阅图16，本申请实施例提供的一种解码设备1600，该解码设备可以为上述图12中解码设备，该解码设备1600包括：

第一解调模块1601，用于通过一级解调将接收到的四维符号信息解调为第一相位比特的对数似然比；具体实现方式，请参考图12所示步骤1201：解码设备确定第一比特集，这里不再赘述。

第一解码模块1602，用于将所述第一相位比特的对数似然比通过第二前向纠错码解码为所述第一相位比特；具体实现方式，请参考图12所示步骤1201：解码设备确定第一比特集，这里不再赘述。

第二解调模块1603，用于通过二级解调将所述第一相位比特作为先验信息解调为幅度比特的对数似然比；具体实现方式，请参考图12所示步骤1201：解码设备确定第一比特集，这里不再赘述。

第二解码模块1604，用于将所述幅度比特的对数似然比通过第一前向纠错码解码为所述幅度比特；具体实现方式，请参考图12所示步骤1201：解码设备确定第一比特集，这里不再赘述。

第三解码模块1605，用于将所述幅度比特通过分布匹配算法解码为第一比特集；具体实现方式，请参考图12所示步骤1201：解码设备确定第一比特集，这里不再赘述。

第三解调模块1606，用于通过三级解调将所述第一相位比特作为先验信息解调出第二相位比特的对数似然比；具体实现方式，请参考图12所示步骤1202：解码设备确定第二比特集，这里不再赘述。

第四解码模块1607，用于将所述第二相位比特的对数似然比通过第三前向纠错码解码确定第二比特集；具体实现方式，请参考图12所示步骤1202：解码设备确定第二比特集，这里不再赘述。

确定模块1608，用于根据所述第一比特集和所述第二比特集确定目标比特信息。具体实现方式，请参考图12所示步骤1203：解码设备确定第三比特集，这里不再赘述。

本实施例中，解码设备可以执行前述图12中任一项所示实施例中解码设备所执行的操作，具体此处不再赘述。

图17是本申请实施例提供的一种编码设备结构示意图，该编码设备1700可以包括一个或一个以上中央处理器(central processing units，CPU)1701和存储器1705，该存储器1705中存储有一个或一个以上的应用程序或数据。

其中，存储器1705可以是易失性存储或持久存储。存储在存储器1705的程序可以包括一个或一个以上模块，每个模块可以包括对编码设备中的一系列指令操作。更进一步地，中央处理器1701可以设置为与存储器1705通信，在编码设备1700上执行存储器1705中的一系列指令操作。

其中，中央处理器1701用于执行存储器1705中的计算机程序，以使得编码设备1700用于执行：编码设备将目标比特信息划分为第一比特集和第二比特集；编码设备通过分布匹配算法将第一比特集生成幅度比特，并将第二比特集生成相位比特；编码设备根据D4Lattice异构体星座图将幅度比特和相位比特变换为对应的四维符号信息；具体实现方式，请参考图5所示实施例中步骤501-504，此处不再赘述。

编码设备1700还可以包括一个或一个以上电源1702，一个或一个以上有线或无线网络接口1703，一个或一个以上输入输出接口1704，和/或，一个或一个以上操作系统，例如Windows ServerTM，Mac OS XTM，UnixTM,LinuxTM，FreeBSDTM等。

该编码设备1700可以执行前述图5所示实施例中编码设备所执行的操作，具体此处不再赘述。

图18是本申请实施例提供的一种解码设备结构示意图，该解码设备1800可以包括一个或一个以上中央处理器(central processing units，CPU)1801和存储器1805，该存储器1805中存储有一个或一个以上的应用程序或数据。

其中，存储器1805可以是易失性存储或持久存储。存储在存储器1805的程序可以包括一个或一个以上模块，每个模块可以包括对解码设备中的一系列指令操作。更进一步地，中央处理器1801可以设置为与存储器1805通信，在解码设备1800上执行存储器1805中的一系列指令操作。

其中，中央处理器1801用于执行存储器1805中的计算机程序，以使得解码设备1800用于执行：解码设备通过一级解调将接收到的四维符号信息解调为幅度比特的对数似然比；解码设备将幅度比特的对数似然比通过第一前向纠错码解码为幅度比特；解码设备将幅度比特通过分布匹配算法解码为第一比特集；解码设备通过二级解调将幅度比特作为先验信息解调出相位比特的对数似然比；解码设备将相位比特的对数似然比通过第二前向纠错码解码为第二比特集；解码设备根据第一比特集和第二比特集确定目标比特信息；具体实现方式，请参考图10所示实施例中步骤1001-1003，此处不再赘述。

解码设备1800还可以包括一个或一个以上电源1802，一个或一个以上有线或无线网络接口1803，一个或一个以上输入输出接口1804，和/或，一个或一个以上操作系统，例如Windows ServerTM，Mac OS XTM，UnixTM,LinuxTM，FreeBSDTM等。

该解码设备1800可以执行前述图10所示实施例中解码设备所执行的操作，具体此处不再赘述。

图19是本申请实施例提供的一种解码设备结构示意图，该解码设备1900可以包括一个或一个以上中央处理器(central processing units，CPU)1901和存储器1905，该存储器1905中存储有一个或一个以上的应用程序或数据。

其中，存储器1905可以是易失性存储或持久存储。存储在存储器1905的程序可以包括一个或一个以上模块，每个模块可以包括对解码设备中的一系列指令操作。更进一步地，中央处理器1901可以设置为与存储器1905通信，在解码设备1900上执行存储器1905中的一系列指令操作。

其中，中央处理器1901用于执行存储器1905中的计算机程序，以使得解码设备1900用于执行：解码设备通过一级解调将接收到的四维符号信息解调为第一相位比特的对数似然比；解码设备将第一相位比特的对数似然比通过第二前向纠错码解码为第一相位比特；解码设备通过二级解调将第一相位比特作为先验信息解调出幅度比特的对数似然比；解码设备将幅度比特的对数似然比通过第一前向纠错码解码为幅度比特；解码设备将幅度比特通过分布匹配算法解码为第一比特集；解码设备通过三级解调将第一相位比特作为先验信息解调出第二相位比特的对数似然比；解码设备将第二相位比特的对数似然比通过第三前向纠错码解码确定第二比特集；解码设备根据第一比特集和第二比特集确定目标比特信息息；具体实现方式，请参考图12所示实施例中步骤1201-1203，此处不再赘述。

解码设备1900还可以包括一个或一个以上电源1902，一个或一个以上有线或无线网络接口1903，一个或一个以上输入输出接口1904，和/或，一个或一个以上操作系统，例如Windows ServerTM，Mac OS XTM，UnixTM,LinuxTM，FreeBSDTM等。

该解码设备1900可以执行前述图12所示实施例中解码设备所执行的操作，具体此处不再赘述。

图20是本申请实施例提供的一种光传输系统的结构示意图，包括编码设备2001和解码设备2002，该编码设备2001可以执行前述图5所示实施例中编码设备所执行的操作，该解码设备2002可以执行前述图10和图12所示实施例中解码设备所执行的操作，具体此处不再赘述。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，read-onlymemory)、随机存取存储器(RAM，random access memory)、磁碟或者光盘等各种可以存储程序代码的介质。

Claims (24)

1.一种编码调制方法，其特征在于，所述方法包括：

编码设备将目标比特信息划分为第一比特集和第二比特集；

所述编码设备通过分布匹配算法将所述第一比特集生成幅度比特，并将所述第二比特集生成相位比特；

所述编码设备根据D4 Lattice异构体星座图将所述幅度比特和所述相位比特变换为对应的四维符号信息。

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

所述编码设备确定所述D4 Lattice异构体星座图。

3.根据权利要求2所述的方法，其特征在于，所述编码设备确定所述D4 Lattice异构体星座图，包括：

所述编码设备通过线性变换将D4 Lattice变换为D4 Lattice异构体，所述D4 Lattice异构体不过原点且中心对称；

所述编码设备确定D4 Lattice异构体中能量最低的两层格点为D4 Lattice异构体星座图。

4.根据权利要求3所述的方法，其特征在于，所述编码设备通过分布匹配算法将所述第一比特集生成幅度比特，并将所述第二比特集生成相位比特，包括：

所述编码设备将所述第一比特集通过分布匹配算法编码为幅度比特；

所述编码设备将所述幅度比特通过第一前向纠错码编码为校验比特；

所述编码设备将所述第二比特集通过第二前向纠错码编码为相位比特，所述相位比特包括所述校验比特。

5.根据权利要求4所述的方法，其特征在于，所述第二比特集包括第一比特块和第二比特块，所述编码设备将所述第二比特集通过第二前向纠错码编码为相位比特，包括：

所述编码设备将所述第一比特块通过第二前向纠错码编码为第一相位比特；

所述编码设备将所述第二比特块通过第三前向纠错码编码为第二相位比特，所述第二相位比特包括所述校验比特；

所述编码设备根据所述第一相位比特和所述第二相位比特确定所述相位比特。

6.根据权利要求4至5任一项所述的方法，其特征在于，所述相位比特包括五个比特，若所述校验比特为0，所述编码设备根据D4 Lattice异构体星座图将所述幅度比特和所述相位比特变换为对应的四维符号信息，包括：

所述编码设备根据D4 Lattice异构体星座图将所述相位比特中的第一比特至第三比特变换为对应的四维符号信息。

7.根据权利要求4至5任一项所述的方法，其特征在于，所述相位比特包括五个比特，若所述校验比特为1，所述编码设备根据D4 Lattice异构体星座图将所述幅度比特和所述相位比特变换为对应的四维符号信息，包括：

所述编码设备根据D4 Lattice异构体星座图将所述相位比特中的第一比特至第五比特变换为对应的四维符号信息。

8.一种解码调制方法，其特征在于，所述方法包括：

解码设备通过一级解调将接收到的四维符号信息解调为幅度比特的对数似然比；

所述解码设备将所述幅度比特的对数似然比通过第一前向纠错码解码为所述幅度比特；

所述解码设备将所述幅度比特通过分布匹配算法解码为第一比特集；

所述解码设备通过二级解调将所述幅度比特作为先验信息解调出相位比特的对数似然比；

所述解码设备将所述相位比特的对数似然比通过第二前向纠错码解码为第二比特集；

所述解码设备根据所述第一比特集和所述第二比特集确定目标比特信息。

9.一种解码调制方法，其特征在于，第二比特集包括第一比特块和第二比特块，所述方法包括：

解码设备通过一级解调将接收到的四维符号信息解调为第一相位比特的对数似然比；

所述解码设备将所述第一相位比特的对数似然比通过第二前向纠错码解码为所述第一相位比特；

所述解码设备通过二级解调将所述第一相位比特作为先验信息解调出幅度比特的对数似然比；

所述解码设备将所述幅度比特的对数似然比通过第一前向纠错码解码为所述幅度比特；

所述解码设备将所述幅度比特通过分布匹配算法解码为第一比特集；

所述解码设备通过三级解调将所述第一相位比特作为先验信息解调出第二相位比特的对数似然比；

所述解码设备将所述第二相位比特的对数似然比通过第三前向纠错码解码确定第二比特集；

所述解码设备根据所述第一比特集和所述第二比特集确定目标比特信息。

10.一种编码设备，其特征在于，所述编码设备包括：

划分模块，用于将目标比特信息划分为第一比特集和第二比特集；

生成模块，用于通过分布匹配算法将所述第一比特集生成幅度比特，并将所述第二比特集生成相位比特；

变换模块，用于根据D4 Lattice异构体星座图将所述幅度比特和所述相位比特变换为对应的四维符号信息。

11.根据权利要求10所述的编码设备，其特征在于，所述编码设备还包括确定模块，所述确定模块包括：

变换单元，用于通过线性变换将D4 Lattice变换为D4 Lattice异构体，所述D4Lattice异构体不过原点且中心对称；

确定单元，用于确定D4 Lattice异构体中能量最低的两层格点为D4 Lattice异构体星座图。

12.根据权利要求11所述的编码设备，其特征在于，所述生成模块包括：

第一编码单元，用于将所述第一比特集通过分布匹配算法编码为幅度比特；

第二编码单元，用于将所述幅度比特通过第一前向纠错码编码为校验比特；

第三编码单元，用于将所述第二比特集通过第二前向纠错码编码为相位比特，所述相位比特包括所述校验比特。

13.根据权利要求12所述的编码设备，其特征在于，所述第二比特集包括第一比特块和第二比特块，所述第三编码单元包括：

第一编码子单元，用于将所述第一比特块通过第二前向纠错码编码为第一相位比特；

第二编码子单元，用于将所述第二比特块通过第三前向纠错码编码为第二相位比特，所述第二相位比特包括所述校验比特；

确定子单元，用于根据所述第一相位比特和所述第二相位比特确定所述相位比特。

14.一种解码设备，其特征在于，所述解码设备包括：

第一解调模块，用于通过一级解调将接收到的四维符号信息解调为幅度比特的对数似然比；

第一解码模块，用于将所述幅度比特的对数似然比通过第一前向纠错码解码为所述幅度比特；

第二解码模块，用于将所述幅度比特通过分布匹配算法解码为第一比特集；

第二解调模块，用于通过二级解调将所述幅度比特作为先验信息解调出相位比特的对数似然比；

第三解码模块，用于将所述相位比特的对数似然比通过第二前向纠错码解码为第二比特集；

确定模块，用于根据所述第一比特集和所述第二比特集确定目标比特信息。

15.一种解码设备，其特征在于，第二比特集包括第一比特块和第二比特块，所述解码设备包括：

第一解调模块，用于通过一级解调将接收到的四维符号信息解调为第一相位比特的对数似然比；

第一解码模块，用于将所述第一相位比特的对数似然比通过第二前向纠错码解码为所述第一相位比特；

第二解调模块，用于通过二级解调将所述第一相位比特作为先验信息解调为幅度比特的对数似然比；

第二解码模块，用于将所述幅度比特的对数似然比通过第一前向纠错码解码为所述幅度比特；

第三解码模块，用于将所述幅度比特通过分布匹配算法解码为第一比特集；

第三解调模块，用于通过三级解调将所述第一相位比特作为先验信息解调出第二相位比特的对数似然比；

第四解码模块，用于将所述第二相位比特的对数似然比通过第三前向纠错码解码确定第二比特集；

确定模块，用于根据所述第一比特集和所述第二比特集确定目标比特信息。

16.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1-7任一项所述的方法。

17.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求8所述的方法。

18.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求9所述的方法。

19.一种控制器，其特征在于，包括处理器和存储有计算机程序的计算机可读存储介质；

所述处理器与所述计算机可读存储介质耦合，所述计算机程序被所述处理器执行时实现如权利要求1-7任一项所述的方法。

20.一种控制器，其特征在于，包括处理器和存储有计算机程序的计算机可读存储介质；

所述处理器与所述计算机可读存储介质耦合，所述计算机程序被所述处理器执行时实现如权利要求8所述的方法。

21.一种控制器，其特征在于，包括处理器和存储有计算机程序的计算机可读存储介质；

所述处理器与所述计算机可读存储介质耦合，所述计算机程序被所述处理器执行时实现如权利要求9所述的方法。

22.一种芯片系统，其特征在于，包括处理器，所述处理器被调用用于执行如权利要求1-7任一项所述的方法。

23.一种芯片系统，其特征在于，包括处理器，所述处理器被调用用于执行如权利要求8所述的方法。

24.一种芯片系统，其特征在于，包括处理器，所述处理器被调用用于执行如权利要求9所述的方法。

Images