CN116068496B - 一种相控阵雷达电路板及阵列 - Google Patents

Abstract

一种相控阵雷达电路板及阵列，相控阵雷达电路板，包括：顶层电路层、底层电路层、底层电路层和顶层电路层之间的多层中间电路层，相邻电路层之间为绝缘层；底层电路层上设置有信号处理的元件摆放区、第一电源摆放区、本振摆放区；顶层电路层上设置有射频芯片摆放区、第二电源摆放区；摆放区按照预定的方式进行连接以实现供电、信号传输，摆放区设置有连接端，用于与待摆放的元件连接；至少一层所述中间电路层作为功分合路层，功分合路层设置有图形功分合路元件；中间电路层设置走线和过孔；顶层电路层、底层电路层、功分合路层通过相应的走线和过孔进行电连接。本发明的电路板能够缩小体积，降低成本，简化组装工艺，实现高度集成。

Description

一种相控阵雷达电路板及阵列

技术领域

本发明涉及电路设计技术领域，特别是涉及一种相控阵雷达阵列及电路板。

背景技术

相控阵雷达是指通过计算机控制各辐射单元的相位，改变波束的指向进行扫描的雷达。区别于传统雷达，相控阵雷达的每个辐射天线单元都配装有一个发射/接收组件，每一个组件包含独立的功率放大器芯片、幅相控制芯片、低噪声放大器芯片等，使其都能自己产生、接收电磁波，从而得到精确可预测的辐射方向图和波束指向。雷达利用电磁波发现并探测目标物体的空间位置，具有探测距离远、测定速度快、全天候服务等特点，广泛应用于探测、遥感、通信、导航、电子对抗等领域。

相控阵雷达的探测能力与阵列单元数量密切相关。一部相控阵雷达的阵列单元从数百个到数万个不等，每一个天线阵列单元对应一个 T/R 通道组件（Transmitter andReceiver，指射频收发组件），一个 T/R 通道组件通常包含 2-8 颗相控阵 T/R 芯 片（射频收发芯片）。

TR通道组件是收发组件，T/R是Transmitter and Receiver的缩写。T/R通道组件通常意义下是指一个无线收发系统中视频与天线之间的部分。T/R通道组件一端接天线，一端接中频处理单元就构成一个无线收发系统。其功能就是对信号进行放大、移相、衰减。

现在相控阵雷达产品都是向小，薄，高密度方向发展。

传统TR通道组件一般包括收发两个支路，TR通道组件的电路元件通常包括：本振、上下变频、滤波器、低噪声放大器、功率放大器、双工电路等诸多功能芯片，各种功能芯片都是单独布局，并非统一布局在电路板上。当我们需要阵列TR通道组件的时候，弊端就出来了，那就是体积庞大，使得电路板设计难度很大，体积受限，且装配工艺繁琐复杂，难以做大高集成，高密度，低成本，且组装工艺简单的TR通道组件，微组装难度非常大。

而且，传统类型的TR通道组件微波部分芯片和直流部分芯片需要分批装配，包括金丝键合的芯片与钼铜载体和电路板之间的烧结，直流器件的回流贴片焊接，还有壳体的封盖烧结，不同批次装配还需要设置不同温度梯度，用不同的配比的焊料进行多次烧结与装配，人为因素添加太多使得品控难以做到一致性很高。

发明内容

为了解决现有技术存在的不足，本发明的目的在于提供一种相控阵雷达阵列电路板，解决现有产品集成度低、密度低以及装配工艺繁琐复杂、体积大的问题。

为实现上述目的，本发明提供的一种相控阵雷达阵列电路板，包括：顶层电路层、底层电路层、底层电路层和顶层电路层之间的多层中间电路层，相邻电路层之间为绝缘层，其中，

所述底层电路层上设置有信号处理的元件摆放区、第一电源摆放区、本振摆放区；

所述顶层电路层上设置有射频芯片摆放区、第二电源摆放区；

各摆放区按照预定的方式进行连接以实现供电、信号传输，摆放区设置有连接端，用于与待摆放的元件连接；

至少一层所述中间电路层作为功分合路层，所述功分合路层设置有图形功分合路元件；

所述中间电路层设置走线和过孔；

所述顶层电路层、底层电路层、功分合路层通过相应的走线和过孔进行电连接，以使底层电路层输入的信号经过处理后、通过功分合路层进行分路后由顶层电路层发送出去；顶层电路层接收的信号经过功分合路层进行合路后传输给底层电路层，经过处理后由底层电路层输出。

进一步地，所述顶层电路层和或所述底层电路层上还设置功分器摆放区，用于设置功分器。

进一步地，所述电路板适用于X波段。

进一步地，所述底层电路层待摆放的元件包括：信号连接器、与信号连接器连接的滤波器、与所述滤波器连接的混频器、与所述混频器连接的本振连接器。

进一步地，所述底层电路层还包括SPI 波控摆放区，用于摆放SPI波控器件，所述SPI波控器件通过SPI通讯控制TR芯片的接受和发射、移相和衰减。

进一步地，第二电源摆放区或所述第二电源摆放区待摆放的电源器件包括：DC/DC电源器、LDO电源器件。

进一步地，所述顶层电路层和/或底层电路层上还设置功分器摆放区，所述功分器摆放区用于设置功分器将接收的信号合路或分路。

进一步地，与所述底层电路层相邻的中间电路层设置有第一屏蔽结构，用于防止射频信号被干扰。

进一步地，与所述顶层电路层相邻的中间电路层设置有第二屏蔽结构，用于防止射频信号被干扰。

进一步地，与所述功分合路层相邻的中间电路层设置有第三屏蔽结构，用于防止射频信号被干扰。

进一步地，所述屏蔽结构包括接地的射频参考层、与所述接地的射频参考层电连接的过孔，所述过孔内填充导电材料且接地。

进一步地，所述顶层电路层紧邻的中间电路层为射频信号接地参考层；

所述功分合路层两侧紧邻的中间电路层为射频信号接地参考层。

进一步地，所述电路板为64个TR通道电路板，所述电路板具有14层电路层，本振连接器为2个。

更进一步地，所述顶层电路层为作为第一层，底层电路层作为第十四层；

自顶层电路层起第九层为本振功分合路层，实现每一路本振信号1路变2路；

所述底层电路层设置第一功分器摆放区，用于摆放第一功分器，将经本振功分合路层的信号实现路数转换；

自顶层电路层起第六层为功分合路层，实现1路信号变2路，并用于与射频芯片电连接；

所述顶层电路层设置第二功分器摆放区，用于摆放第二功分器，与所述射频芯片摆放区电连接。

为实现上述目的，本发明还提供一种相控阵雷达阵列，包括：

如上所述的至少一个电路板；

所述电路板的顶层电路层设置射频芯片、电源

所述电路板的底层电路层设置信号处理电路元件。

更进一步地，通过SMT的形式将各个元件固定于顶层电路层、底层电路层。

本发明技术方案的有益效果：

本发明的电路板通过在顶层电路层设置射频收发芯片连接端、电源连接端，这样可以将射频收发芯片、电源设置在顶层电路层；同时在底层电路层设置处理输入信号的电路元件的元件连接端、用于连接功分器的功分连接端、以及电源连接端、本振摆放区，这样可以通过底层电路层将本振产生的中频信号经过电路元件处理后传输给顶层电路层，也可以将顶层电路层接收的射频信号经过底层电路层中的电路元件进行处理后进行接收；其中，为了满足阵列的要求，在中间的电路层中设置了功分合路层，负责将底层电路层的信号进行分路后发送给顶层的射频收发芯片，实现每一路信号变多路信号的设计；反之，顶层电路层的射频收发芯片接收的射频信号可以通过功分合路层实现多路变一路信号。经过这样的设计，直流芯片和微波芯片均可以设置在电路板顶层电路层、底层电路层，实现各个电路元件的整体布局、并且可以通过SMT的形式设置在电路板上，从而实现装配工艺简单、统一，且电路元件集成度高，整体体积小的优点，成本也相应降低。从体积，成本，组装工艺，到外观均比较传统TR通道组件子阵有突破性的优势。微波芯片和直流芯片不需要分批装配，解决了现有技术中分批装配中品控一致性不高的问题。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：

图1为本发明具体实施例的电路板的分层示意图；

图2为本发明具体实施例的相控阵雷达阵列电路板工作原理示意图；

图3为本发明具体实施例的相控阵雷达阵列电路板底层电路层的电路元件示意图；

图4为本发明具体实施例的相控阵雷达阵列电路板顶层电路层、功分合路层的工作原理示意图；

图5为本发明中图形功分元件示意图；

图6为本发明具体实施例的相控阵雷达阵列电路板另一种功分合路实施方式示意图；

图7为本发明其中一个例子中顶层电路层元件摆放示意图；

图8为本发明其中一个例子中底层电路层元件摆放示意图；

图9为本发明一个例子中14层电路板的层级互连关系示意图。

具体实施方式

以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。

为了解决现有技术中存在的问题，发明人经过研究，提出了一种相控阵雷达阵列电路板：

可以将电路板的顶层电路层上设计成射频芯片的摆放层、底层电路层设计成输入的中频信号处理元件的摆放层，中频信号经过处理后变成需要的射频信号，比如X波段的信号输出至射频芯片。由射频芯片接收的射频信号则输出给底层电路层的中低频信号处理元件，将射频信号进行处理后变成中频信号输出。

其中，由于相控阵雷达需要的信号通路非常多，可以是32路、64路、甚至是128路等等，可以将底层电路层输出的射频信号经过第一次功分进行1路变2路、第二次功分实现2路变4路、依次类推实现一路信号最终变多路信号；反之顶层电路层接收的多路射频信号可以依次合路的方式完成多路信号变一路信号。信号的分路与合路可以通过功分合路器的方式进行实现。

经过这样的设计，直流芯片和微波芯片（即射频芯片）均可以设置在电路板顶层电路层、底层电路层，实现各个电路元件的整体布局、并且可以通过SMT的形式设置在电路板上，从而实现装配工艺简单、统一，且电路元件集成度高，整体体积小的优点，成本也相应降低。从体积，成本，组装工艺，到外观均比较传统TR通道组件子阵有突破性的优势。SMT是表面组装技术（表面贴装技术）（Surface Mounted Technology的缩写）。

而且，由于芯片可以统一SMT贴片在顶层电路层、底层电路层，因此不需要传统的金丝键合的芯片与钼铜载体和电路板之间的烧结、直流器件的回流贴片焊接，所有的芯片可以在一个批次中完成在一个电路板上的安装，不会出现现有技术中在进行封盖烧结时不同批次装配还需要设置不同温度梯度、用不同配比的焊料导致品控难以做到一致性的问题。

下面结合附图对本发明的具体实施例进行详细的说明。

图1为电路板层数分解示意图，图2为电路板的设计思路示意图。

参考图1和图2，基于以上的设计思路，本发明提供一种相控阵雷达阵列电路板，包括：顶层电路层LT、底层电路层LB、底层电路层和顶层电路层之间的多层中间电路层L2、L3、依次类推......。具体中间电路层的层数由具体的电路的复杂程度、各个电路元件进行连接需要的连线的走线、通孔等因素决定。

其中，所述底层电路层LB上设置有信号处理用的元件摆放区10、第一电源摆放区20、本振摆放区30，各摆放区按照预定的方式进行连接以实现供电、信号传输，各摆放区设置有连接端，用于与待摆放的元件连接。

顶层电路层LT上设置有射频芯片摆放区40、第二电源摆放区50。图2中仅示意出了各摆放区，具体摆放区的数量、位置以及形状、大小以及相互之间的连接关系需要根据具体的电路进行确定。

至少一层所述中间电路层作为功分合路层，所述功分合路层设置有图形功分合路元件60；

所述中间电路层设置走线和过孔（图中未示出），所述顶层电路层、底层电路层、功分合路层通过相应的走线和过孔进行电连接，以使底层输入的信号经过处理后、通过功分合路层进行分路后在由顶层电路层发送出去；顶层电路层接收的射频信号经过功分合路层进行合路后传输给底层电路层，经过处理后在底层电路层输出。

图3为本发明其中一实施例的底层电路层上摆放的元件示意图。

在相控阵雷达技术中，对于中频需要通过滤波、混频、变频完成到射频的转换，在底层电路层包含：信号连接器摆放区、滤波器摆放区、混频元件摆放区、变频元件摆放区。

当在各个摆放区摆放上相应的元件后，参考图3，底层电路层LB摆放的元件包括：信号连接器11，用于接收中频信号；第一本振连接器31和第二本振连接器32，接收来自于外界的射频信号，通过本振连接器将射频信号输入混频器；第一滤波器12，与所述信号连接器进行连接对接收的信号进行滤波；S波段混频器13，与第一本振连接器31、第一滤波器12连接，用于接收滤波后的信号以及第一本振连接器输出的信号并将二者进行混频后变频到S波段；第二滤波器14，与S波段混频器连接对接收的信号进行滤波；X波段混频器15，与第二本振连接器32、第二滤波器14连接，用于接收滤波后的信号以及第二本振连接器输出的信号并将二者进行混频后变频到X波段；X波段滤波器16，与X波段混频器连接，将从X波段混频器接收的信号进行滤波后传输给顶层的射频芯片。

需要说明的是，本发明图3的实施例仅示意了一种情形，具体的底层电路层中设置的元件包含的元件的种类、数量以及这些元件相互之间的连接关系需要根据具体的电路进行确定。在相控阵技术中，对于中频、低频信号需要通过滤波、混频、变频完成到射频的转换，是否还设置有其他的元件需要根据信号处理的需求进行确定，比如可以包括进一步包括放大器，相应的摆放区的位置、数量等根据需要进一步调整。

继续参考图3，本发明具体实施例中底层电路层还包括了功分器摆放区、相应的设置了功分器17，该功分器为器件功分元件，但不限于器件功分，还可以使用图形功分。该功分器是将信号由一路变2路后传输给功分合路层。但本发明中，器件功分元件的合路分路路数不限于1路变2路，也可以是1路变4路等。

图4为功分合路层与顶层电路层的示意图，显示了信号发射时的信号流向。雷达阵列的信号接收时，信号的流向与信号发射时信号流向相反。图5为图形功分合路层部分功分器的示意图。

参考图4和图5，功分合路层中的功分器61为图形功分元件，底层电路层处理后的信号输出至功分合路层，每一个功分器均能够实现1路变2路，反之接收信号能够实现2路变1路，从而可以完成发射信号时的分路、信号接收时的合路功能。顶层电路层中设置了射频芯片即TR芯片，能够实现对射频信号的发射与接收。

图4中仅显示了部分的功分器以及TR芯片，具体的功分器的数量以及TR芯片的数量，需要根据具体的接收通路、发射通路的数量进行确定。最后一级功分器经过功分后，与射频芯片连接。

需要说明的是，顶层电路层上也可以设置功分器摆放区，用于摆放功分器，该功分器与射频芯片连接，实现一路信号变4路信号，反之4路变一路，相应的，该功分器为器件功分。

在图3示出的具体实施例中，底层电路层设置了一路信号输入、输出，通过信号连接器输入或输出信号。

图6为本发明另一实施例的底层电路层、功分合路层的电路示意图。

参考图6，该实施例中，设底层电路层上设置了两路信号通路，为了两路可以共享本振，节省底层电路层的器件摆放的面积，有利于缩小电路板的整体尺寸，设置了第二功分合路层，该第二功分合路层与第一本振连接器、第二本振连接器连接，将第一本振连接器、第二本振连接器输出的RF信号经过功分后分别输出给S波段混频器、X波段混频器。

需要说明的是，第一本振连接器和第二本振连接器设置在底层电路层上，图中为了显示方便，将第一本振连接器和第二本振连接器示意在了第二功分合路层上。

需要说明的是，本发明具体实施例中示出了底层电路层可以是一路信号通路（参考图3），也可以是两路信号通路（参考图6），但本发明中信号通路不限于此处阐述的两个实施例，可以根据实际情况确定信号通路的数量，每一路信号通路上的信号处理元件可以完全相同，也可以根据具体的信号处理情况设置为不通。

继续参考图2，在本发明具体实施例中，底层电路层上设置有第一电源摆放区20、顶层电路层上设置有第二电源摆放区50，用于设置电源器件，向顶层电路层、底层电路层上摆放的元件供电、进行电压转换等。可以理解的是，第一电源摆放区、第二电源摆放区并非是一个区域，可以是根据电源的数量、种类、摆放的位置需要、电源器件与其他电路元件之间的摆放需要、整个电路层的面积等因素确定电源摆放区具体是一个还是多个，以及每个区域的大小等。

在本发明具体实施例中，顶层电路层的电源器件包括：DC/DC电源器，可以是12转3.6VDC/DC电源器；LDO电源器件，可以是3.6转3.3VLDO电源器件。底层电路层的电源器件包括：DC/DC电源器，可以是12转.6VDC/DC电源器；LDO电源器件，可以是3.6转3.3VLDO电源器件。

本发明具体实施例中，所述电路板适用于X波段，但不限于X波段，根据本申请实施例的教导，本领域技术人员可以设计其他波段的相控阵电路板。

本发明具体实施例中，所述底层电路层还包括SPI 波控摆放区，摆放SPI波控器件，其作用为通过SPI通讯控制射频芯片的接受和发射、移相和衰减。SPI是串行外设接口(Serial Peripheral Interface)的简称。

本发明具体实施例中，顶层电路层、底层电路层以及功分合路层均通过了射频信号，为了防止射频信号被干扰，与所述底层电路层相邻的中间电路层设置有第一屏蔽结构，用于防止射频信号被干扰；与所述顶层电路层相邻的中间电路层设置有第二屏蔽结构，用于防止射频信号被干扰；与所述功分合路层相邻的中间电路层设置有第三屏蔽结构，用于防止射频信号被干扰。由于功分合路层在中间，因此其两层相邻的中间电路层均设置有第三屏蔽结构。

第一屏蔽结构包括：接地的第一射频参考层（与底层电路层相邻），贯穿与底层电路层相邻的中间电路层的第一过孔，第一过孔于接地的第一射频参考层电连接。

第二屏蔽结构包括：接地的第二射频参考层（与顶层电路层相邻），贯穿与顶层电路层相邻的中间电路层的第二过孔，第二过孔于接地的第二射频参考层电连接。

第三屏蔽结构包括：接地的第三射频参考层（与功分合路层相邻），贯穿与功分合路层相邻的中间电路层的第三过孔，第三过孔于接地的第三射频参考层电连接。

所述过孔内填充导电材料且接地，沿着射频走线周边进行布局，以包围射频元件、射频走线。也就是说，过孔的数量为多个，多个过孔按照设定的间距依次排列，其排列的轨迹沿着射频走线、射频元件的边界，从而可以起到屏蔽射频信号的作用。

本发明中，底层电路层与顶层电路层之间还设置贯穿底层电路层与顶层电路层之间的通孔，实现底层电路层与顶层电路层之间的连接。

图7为本发明顶层电路层的部分区域中元件摆放的示意图，四个射频芯片61呈阵列排布，12V转3.6V电源器件51设置在四个射频芯片的中心区域，相邻的两个射频芯片的中间区域设置3.6V转3.3V电源器件52，分别向各自对于的射频芯片供电，每一个射频芯片41配置了四个天线连接器42，分别设置在射频芯片的四个顶角的位置。相应的在该实施例中，每一个射频芯片设置了一个功分器，该功分器可以将射频芯片发射的信号由一路变四路，反之可以将接收的射频信号实现四路变1路。

顶层电路层的电路元件呈阵列排列，其他区域中的元件按照图7中示出的区域的排列方式可以重复进行排列。

图8为本发明具体实施例中，底层电路层的元件摆放示意图。

在该实施例中，设置了两路信号处理电路，每一路信号处理元件依次间隔排列，依次排列顺序为：信号连接器11、第一滤波器12、S波段混频器13、第二滤波器14、X波段混频器15、X波段滤波器16；第一本振连接器31和第二本振连接器32设置在两路信号处理元件间隔区域，在间隔区域中间隔排列；功分器17设置在两个X波段滤波器之间。这样的布局方式可以节省面积，并且方便信号走线以及进行走线布局。

在底层电路层中也设置有电源器件，分别为DC/DC电源器件以及LDO电源器件，具体的摆放位置可以设置在芯片之间的空白区域。

举例

参考图9，以14层电路板 为例说明X波段相控阵雷达电路板的各层的设置。

该例子中提供了一个14层的X波段相控阵雷达电路板，所述电路板为64个TR通道电路板，所述电路板具有14层电路层，本振连接器为2个。

下表表明了每一层电路层所起的作用以及相应摆放的元件。

在该例子中，所述顶层电路层为作为第一层，底层电路层作为第十四层；

自顶层电路层起第九层为本振功分合路层，实现本振信号1路变2路；

所述底层电路层设置有两路信号处理电路，每一路信号处理电路均设置了1变2第一功分器，因此经信号处理电路处理后的信号实现1路变2路，两路信号即为2路变4路；

自顶层电路层起第六层为功分合路层，并且进行了两级功分，第一级功分将底层电路层的4路信号变8路，第二级功分实现8路变16路，16路信号每一路均与一个射频芯片电连接；

所述顶层电路层设置第二功分器（1路变4路），用于与所述射频芯片电连接，实现信号16路变64路。

该例子仅是对本发明各种应用例子的一种说明。

图9为该例子中，过孔设置的示意图。

第十三层至第十四层电路层设置多个第一过孔91，用于给在底层电路层的射频元件、射频走线的射频信号提供屏蔽。所述多个第一过孔沿需要屏蔽的元件、射频走线周边排布。

第一层至第二层电路层设置多个第二过孔92，用于给在顶层电路层的射频元件、射频走线的射频信号提供屏蔽。所述多个第二过孔沿需要屏蔽的元件、射频走线周边排布，用于给射频信号提供屏蔽。

第五层至第七层电路层设置多个第三过孔93，用于给第六层的功分合路器提供屏蔽。所述多个第三过孔沿需要屏蔽的元件、射频走线周边排布，用于给射频信号提供屏蔽。

第一层至第四层电路层设置第四过孔94，所述第二过孔用来实现将顶层电路层DC/DC电源器件生成的电源信号及LDO电源器件产生的电源信号向上传递，给顶层的射频芯片供电。

第一层即顶层至第五层电路层设置第五过孔95，实现ST1功分网络产生的16个信号传输到顶层的TR芯片中。

第九层至第十四层电路层通过L9-L14层的第六过孔96将本振信号传导到L9，在L9层通过功分合路网络一分为二，通过L9-L14层过孔传导给底层混频器；第六过孔96也给ST2功分合路层提供屏蔽作用，需要说明的是，第六过孔96为多个，图中的示意图仅示意出一个，不同的第六过孔96的位置以及连接根据其具体的功能进行设定。该例子中，也可以选择中间电路层L8到底层电路层L14的孔给ST2做屏蔽。 第一层即顶层至第十四层电路层即底层通过LT-LB层的穿孔97，实现底层电路层与顶层电路层之间的连接，实现整板的接地及屏蔽，还有一些信号的传输，ST2的屏蔽可以通过穿孔97实现。需要说明的是，穿孔97为多个，图中的示意图仅示意出一个，不同的穿孔97的位置以及连接根据其具体的功能进行设定。本发明中的，屏蔽结构可以有效的防止其他信号对射频信号进行干扰，另一方面防止射频信号与地之间形成涡流，即空间上的回路，让辐射出去的信号一部分被吸收，从而减少射频信号对板内的影响。

本发明实施例还提供一种相控阵雷达阵列，包括：

以上任一实施例所描述的至少一个电路板；可以是多个电路板进行组合；

所述电路板的顶层电路层设置射频芯片、电源，所述电路板的底层电路层设置信号处理电路元件。

通过SMT的形式将各个元件固定于顶层电路层、底层电路层。

比如4个本子阵电路板可以联合组成256个TR通道的雷达阵列。

本发明实施例中，射频走线需要按照50欧姆阻抗进行走线控制，射频过孔需要仿真优化，以期达到好的驻波，插损，隔离度等性能保障。

本发明实施例中，电路板在制作的过程中控制电路板的翘曲程度，保证装配的精度。

本发明实施例中，射频连接器SMP的定位孔引脚开孔加工精度需要高，按照+-0.075mm的精度控制开孔精度，防止SMT焊接时候的对位错位，影响整机装配。

本发明实施例中，由于射频芯片4个通道全开时候的发射电流很大约2.2A, 所以电信号需要大铜皮铺设，并保证有效宽度3mm以上，并远离顶层电路层至功分合路层的过孔。

本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (16)

1.一种相控阵雷达阵列电路板，包括：顶层电路层、底层电路层、底层电路层和顶层电路层之间的多层中间电路层，相邻电路层之间为绝缘层，其特征在于，

所述底层电路层上设置有信号处理的元件摆放区、第一电源摆放区、本振摆放区；

所述顶层电路层上设置有射频芯片摆放区、第二电源摆放区；

各摆放区按照预定的方式进行连接以实现供电、信号传输，摆放区设置有连接端，用于与待摆放的元件连接；

至少一层所述中间电路层作为功分合路层，所述功分合路层设置有图形功分合路元件；

所述中间电路层设置走线和过孔；

所述顶层电路层、底层电路层、功分合路层通过相应的走线和过孔进行电连接，以使底层电路层输入的信号经过处理后、通过功分合路层进行分路后由顶层电路层发送出去；顶层电路层接收的信号经过功分合路层进行合路后传输给底层电路层，经过处理后由底层电路层输出。

2.如权利要求1所述的相控阵雷达阵列电路板，其特征在于，所述顶层电路层和或所述底层电路层上还设置功分器摆放区，用于设置功分器。

3.如权利要求1所述的相控阵雷达阵列电路板，其特征在于，所述电路板适用于X波段。

4.如权利要求1所述的相控阵雷达阵列电路板，其特征在于，所述底层电路层待摆放的元件包括：信号连接器、与信号连接器连接的滤波器、与所述滤波器连接的混频器、与所述混频器连接的本振连接器。

5.如权利要求1所述的相控阵雷达阵列电路板，其特征在于，所述底层电路层还包括SPI 波控摆放区，用于摆放SPI波控器件，所述SPI波控器件通过SPI通讯控制TR芯片的接受和发射、移相和衰减。

6.如权利要求1所述的相控阵雷达阵列电路板，其特征在于，第二电源摆放区或所述第二电源摆放区待摆放的电源器件包括：DC/DC电源器、LDO电源器件。

7.如权利要求1所述的相控阵雷达阵列电路板，其特征在于，所述顶层电路层和/或底层电路层上还设置功分器摆放区，所述功分器摆放区用于设置功分器将接收的信号合路或分路。

8.如权利要求1所述的相控阵雷达阵列电路板，其特征在于，与所述底层电路层相邻的中间电路层设置有第一屏蔽结构，用于防止射频信号被干扰。

9.如权利要求1所述的相控阵雷达阵列电路板，其特征在于，与所述顶层电路层相邻的中间电路层设置有第二屏蔽结构，用于防止射频信号被干扰。

10.如权利要求1所述的相控阵雷达阵列电路板，其特征在于，与所述功分合路层相邻的中间电路层设置有第三屏蔽结构，用于防止射频信号被干扰。

11.如权利要求8-10任一项所述的相控阵雷达阵列电路板，其特征在于，所述屏蔽结构包括接地的射频参考层、与所述接地的射频参考层电连接的过孔，所述过孔内填充导电材料且接地。

12.如权利要求10所述的相控阵雷达阵列电路板，其特征在于，所述顶层电路层紧邻的中间电路层为射频信号接地参考层；

所述功分合路层两侧紧邻的中间电路层为射频信号接地参考层。

13.如权利要求1-9任一项所述的相控阵雷达阵列电路板，其特征在于，所述电路板为64个TR通道电路板，所述电路板具有14层电路层，本振连接器为2个。

14.如权利要求12所述的相控阵雷达阵列电路板，其特征在于，所述顶层电路层为作为第一层，底层电路层作为第十四层；

自顶层电路层起第九层为本振功分合路层，实现每一路本振信号1路变2路；

所述底层电路层设置第一功分器摆放区，用于摆放第一功分器，将经本振功分合路层的信号实现路数转换；

自顶层电路层起第六层为功分合路层，实现1路信号变2路，并用于与射频芯片电连接；

所述顶层电路层设置第二功分器摆放区，用于摆放第二功分器，与所述射频芯片摆放区电连接。

15.一种相控阵雷达阵列，其特征在于，包括：权利要求1-14任一项所述的至少一个电路板；

所述电路板的顶层电路层设置射频芯片、电源

所述电路板的底层电路层设置信号处理电路元件。

16.如权利要求15所述的相控阵雷达阵列，其特征在于，通过SMT的形式将各个元件固定于顶层电路层、底层电路层。

Images