CN116057831A - 多分量数字预失真 - Google Patents

多分量数字预失真 Download PDF

Info

Publication number
CN116057831A
CN116057831A CN202180055635.XA CN202180055635A CN116057831A CN 116057831 A CN116057831 A CN 116057831A CN 202180055635 A CN202180055635 A CN 202180055635A CN 116057831 A CN116057831 A CN 116057831A
Authority
CN
China
Prior art keywords
predistortion
circuit
power amplifier
signal
feedback signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180055635.XA
Other languages
English (en)
Inventor
P·帕拉特
D·杰宁斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Original Assignee
Analog Devices International ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices International ULC filed Critical Analog Devices International ULC
Publication of CN116057831A publication Critical patent/CN116057831A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3252—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using multiple parallel paths between input and output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

各种示例涉及用于操作多个功率放大器的系统和方法。预失真电路可以根据预失真配置来预失真输入信号，以生成用于多个功率放大器的预失真信号。自适应电路可以从所述多个功率放大器中的第一功率放大器接收第一反馈信号，并生成描述所述多功率放大器的模型的参数之间的相关性的预失真相关数据。自适应电路可以从多个功率放大器中的第二功率放大器接收第一反馈信号，并使用来自所述第二功率放大器的第一反馈信号更新所述预失真相关数据以生成更新的预失真相关数据。自适应电路还可以使用更新的预失真相关数据来生成预失真配置。

Description

多分量数字预失真
要求优先权
本申请要求2020年8月13日提交的美国申请序列号16/992902的优先权，其全部内容通过引用并入本文。
技术领域
本文件一般但不限于集成电路和通信系统，特别但不限于用于非线性部件(例如功率放大器)的数字预失真。
背景技术
通过有线介质(例如同轴电缆)和无线介质(例如RF传输)进行的通信通常使用发射机中的功率放大器(PA)来产生信号以通过介质进行传输。PA电路可以包括具有非线性增益特性的PA，例如在较高功率输出电平下发生的增益压缩。非线性增益特性会导致较高功率电平下的信号失真。数字预失真(DPD)用于补偿放大器的非线性。DPD电路对放大器输入信号施加预失真。使用放大器传输特性的逆模型(包括失真项)来确定预失真。预失真的目标是减少由于PA增益非线性导致的发射信号中的失真。
附图说明
在不一定按比例绘制的附图中，相同的数字可以在不同的视图中描述相似的部件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。附图通过示例而非限制的方式概括地示出了本文档中讨论的各种实施例。
图1是示出用于实现多分量数字预失真的环境的一个示例的图。
图2是示出可以在环境中执行以训练DPD电路的处理流程的一个示例的流程图。
图3是示出包括用于驱动多个PA以通过电缆介质传输的DPD电路的环境的一个示例的图。
图4是示出被配置为生成预失真参数的图3的环境的一个示例的图。
图5是示出被配置为生成倾斜参考电路的倾斜参考参数的图3的环境的一个示例的图。
图6是示出可以在例如图5所示的布置中的环境中执行以生成倾斜参考参数的处理流程的一个示例的流程图。
图7是示出被配置为生成倾斜均衡器电路的倾斜均衡器参数的图3的环境的一个示例的图。
图8是示出可以在例如图7所示的布置中的环境中执行以生成倾斜均衡器参数的处理流程的一个示例的流程图。
图9示出了四个曲线图，其示出了具有如关于图3-8所描述的训练的部件的PA的布置中的四个PA的输出。
图10是示出包括PA阵列和阵列DPD电路的环境的一个示例的图。
图11是示出计算设备硬件架构的框图，其中可以执行一组或一系列指令以使机器执行本文讨论的任何一种方法的示例。
具体实施方式
本文描述的各种示例涉及实现多分量DPD的系统和方法，其中一个DPD生成提供给多个PA的预失真信号。例如，在许多情况下，希望向多个PA提供相同的输入信号。一个例子是在有线电视和相关的有线通信中，其中相同的输入信号(例如，表示不同的电视频道信号或其他信号)可以通过不同的同轴和/或光纤干线传输给不同的用户。另一个例子是移动电话。一些移动电话技术，例如第五代(5G)无线系统，利用电磁波束形成，包括以不同的功率电平和相位从不同的天线发射相同的输入信号。
由于不同PA具有不同的非线性，当与另一PA(例如，具有不同非线性的另一PA)一起使用时，针对一个PA的传输特性训练的DPD可能不会产生可接受的结果。因此，在多个PA接收公共输入信号的情况下，可能需要为每个PA设置一个专用的、经过训练的DPD。然而，这样的安排可需要昂贵的构建和资源密集的训练。
本文所描述的示例通过为单个DPD电路提供自适应布置来解决这一问题和其他问题，该自适应布置训练DPD电路以提供适合于与多个PA一起使用的预失真信号。多个PA可以并联布置，其中每个PA接收由DPD电路生成的预失真信号。
自适应电路为DPD电路生成预失真参数，以配置DPD电路为多个PA生成预失真信号。自适应电路接收来自DPD电路的预失真信号和来自多个PA的反馈信号。从预失真信号和反馈信号，自适应电路基于使用来自PA的各种反馈信号生成的基矩阵和误差向量来生成预失真相关数据。
自适应电路可以顺序地对PA的反馈信号进行采样。对于每个PA，自适应电路生成基矩阵Y和误差向量∈gmpn。例如，第一基矩阵Y1和第一误差向量∈gmp1由来自第一PA的第一反馈信号和预失真信号的相应部分产生。第一基矩阵Y1和第一误差向量∈gmp1用于生成和/或更新预失真相关数据。第二基矩阵Y2和第二误差向量∈gmp2使用来自第二PA的第二反馈信号生成。第二基矩阵Y2和第二误差向量∈gmp2然后用于更新预失真相关数据。可以以这种方式更新预失真相关数据，例如，直到所有PA都被采样并用于对预失真相关数据进行相应的更新。自适应电路可以使用更新的预失真相关数据来生成DPD电路的预失真参数
Figure BDA0004113265060000031
DPD电路利用预失真参数
Figure BDA0004113265060000032
来生成提供给多个PA的预失真信号。
图1是示出用于实现多分量数字预失真的环境100的一个示例的图。环境100包括DPD电路102和多个功率放大器104A、104B、104C、104N。尽管示出了四个功率放大器104A、104B、104C、104N，但是环境100可以包括任何合适数量的功率放大器，例如，大于1的任何合适数量。根据环境100，DPD电路102产生预失真信号v。预失真信号v被提供给数模转换器(DAC)108。DAC 108产生模拟预失真信号v。模拟预失真的信号v被提供给PA 104A、104B、104C、104N，其产生各自的输出信号，例如，用于有线或无线传输。图1还示出了可选的数字上变频器(DUC)106。DUC 106接收一个或多个基带输入信号，并将它们上变频为IF或RF载波频率。DUC 106向DPD电路102提供上变频的输入信号。在DUC 106存在的示例中，提供给DPD电路102的输入信号可以是DUC 106生成的上变频输入信号。
在图1的示例中，各个PA 104A、104B、104C、104N的输出被提供给反馈开关电路110，该反馈开关电路选择性地将来自各个PA 104A、104B、104C和104N的反馈信号yn提供给反馈模数转换器(ADC)112。例如，反馈开关电路110可以具有形成第一信号路径的第一位置(其中功率放大器104A的反馈信号y1被提供给反馈ADC 112)、形成第二信号路径的第二位置(其中功率放大器104B的反馈信号y2被提供给反馈ADC 112)、形成第三信号路径的第三位置(其中功率放大器104C的反馈信号y3被提供给反馈ADC 112)等等。反馈ADC 112向捕获缓冲器114提供数字反馈信号yn。数字反馈信号yn是反馈开关电路110提供给反馈ADC 112的反馈信号yn的数字版本。应当理解，可以使用其他反馈电路布置。例如，尽管图1中示出了一个反馈ADC 112，但是一些示例可以使用多于一个的反馈ADC 112。
捕获缓冲器114还可以从DPD电路102的输出接收数字预失真信号v。虽然示出了一个捕获缓冲器114，但是在一些示例中，可以将单独的捕获缓冲器与一个缓冲器一起包括以接收反馈信号yn，并且另一个缓冲器以捕获预失真信号v。时间对准电路116被配置为将反馈信号yn的值与预失真信号v的对应值匹配或时间对准。例如，时间对准电路116可以将预失真信号v的值与由此产生的反馈信号yn的值相匹配。预失真信号v和反馈信号yn的时间对准值集合被提供给自适应电路118。
自适应电路118从反馈信号yn和预失真信号v生成DPD电路102的预失真参数
Figure BDA0004113265060000041
在一些示例中，预失真参数
Figure BDA0004113265060000042
包括一组系数，该组系数可由DPD电路104用于实现PA 104A、104B、104C、104N的逆模型的多项式近似。例如，这些系数可以用作实现DPD电路102的全部或部分的数字滤波器的抽头的系数。此外，在一些示例中，预失真参数
Figure BDA0004113265060000043
包括查找表(LUT)，该查找表由DPD电路102应用以生成预失真信号v。
图2是示出可以在环境100中执行以训练DPD电路102的过程流程200的一个示例的流程图。在操作202，反馈开关电路被配置为(例如经由反馈ADC 112)从第一功率放大器104A、104B、104C、104N向捕获缓冲器114提供反馈信号。该描述将假设首先提供来自PA104A的反馈信号y1，然而，可以首先选择任何合适的PA 104A、104B、104C、104N。在操作204，捕获缓冲器114捕获反馈信号y1的值和预失真信号v的对应值。反馈信号y1可以如图1所示在DPD电路102的输出端获取，或者在一些示例中，可以直接自适应布置从DPD电路102的输入端获取。
在操作206，自适应电路118生成和/或更新预失真相关数据。例如，自适应电路118可以利用反馈信号y1和预失真信号v的对应值来生成基矩阵Y1和误差向量∈gmp1。基矩阵Y1描述被选择来反映逆PA行为的动态组成的DPD电路102的特征，例如：过去和现在的线性项以及过去和现在非线性项。误差向量∈gmp1是估计的逆PA响应与实际DPD输出v.和预失真信号v的对应值之间的误差的指示。
自适应电路118使用基矩阵Y1和误差向量∈gmp1以生成预失真相关数据。预失真相关数据可以包括自相关矩阵Ryy和互相关向量ry∈。自相关矩阵Ryy指示基矩阵Y1的各种特征之间的相关性。在一些示例中，自相关向量Ryy由下式[1]给出：
Ryy＝Ryy+YHY               [1]
在等式[1]中，在自相关矩阵(在本示例中为Y1)和自相关矩阵的埃尔米特转置(由运算符“H”表示)之间取内积。内积的结果被添加到自相关矩阵Ryy的先前迭代。当第一次执行操作206时，可以将自相关矩阵Ryy的先前版本设置为空矩阵(例如零矩阵)。在一些示例中，自相关矩阵是具有基于基矩阵Y中的特征数量的顺序的方阵。例如，如果基矩阵Y具有二十个特征，则自相关矩阵Ryy可以是20x 20矩阵。
互相关向量ry∈表示基矩阵Y和误差向量∈gmp之间的相关性。在一些示例中，互相关向量ry∈由下式[2]给出：
ry∈＝ry∈+YH∈                [2]
根据等式[2]，在基矩阵Y的埃尔米特转置和误差向量∈gmp之间取内积。结果被添加到互相关向量ry∈的先前迭代。当第一次执行操作206时，互相关向量ry∈的先前迭代可以设置为空向量。操作206的结果可以被生成和/或更新预失真相关数据，包括例如自相关矩阵Ryy的值和互相关向量或ry∈的值。
在操作208，确定是否有任何附加PA 104A、104B、104C、104N要被采样。例如，可以确定是否任何PA 104A、104B、104C、104N尚未被采样以用于流程200的当前执行。如果存在要采样的任何附加PA 104A、104B、104C、104N，则反馈开关电路110被配置为(例如经由反馈ADC 112)将来自下一个功率放大器104A、104、104C和104N的反馈信号提供给捕获缓冲器114。在操作204，捕获缓冲器114捕获来自下一个PA 104A、104B、104C、104N的反馈信号yn的值以及预失真信号v的相应值。
返回到操作206，自适应电路118生成更新的预失真相关数据。例如，自适应电路118可以利用上面的等式[1]和[2]来生成更新的自相关矩阵Ryy和更新的互相关向量ry∈，其中Ryy和ry∈先前版本与上次执行操作206的时间相同。
如果在操作208处确定所有PA104A、104B、104C、104N都已在操作204处被采样，并且在操作206处对预失真相关数据进行了相应的更新，则操作212可以跟随。在操作212，自适应电路118使用线性解算器来使用更新的预失真相关数据来生成DPD电路102的预失真参数
Figure BDA0004113265060000061
下面的等式[3]提供可由自适应电路118实现以生成预失真参数
Figure BDA0004113265060000063
的示例：
Figure BDA0004113265060000062
在等式[3]中，
Figure BDA0004113265060000064
是预失真参数的先前迭代。该值μ是可被选择为权衡噪声抗扰度与自适应率(例如，DPD电路102被更新的速率)的实际缩放器。这个术语λ是定标器，它是正则化因子，可以选择它来改善计算的数值条件，并最小化过度拟合。I是适当维度的单位矩阵。
在操作214，自适应电路118确定在操作212尝试的解决方案是否已经收敛。如果没有收敛，则自适应电路118可以返回到操作204，以在重新尝试求解预失真参数
Figure BDA0004113265060000065
之前对PA104A、104B、104C、104N进行重新采样。如果解决方案确实收敛，那么在操作216，预失真参数
Figure BDA0004113265060000066
被提供给DPD电路，并且环境继续使用PA 104A、104B、104C、104N。
在一些示例中，本文描述的技术可以应用于传输介质呈现频率相关衰减的布置。这种介质的一个例子是同轴电缆。电缆具有高频滚降特性，其中较高的频率比较低的频率在较高的水平上衰减。在一些示例中，电缆表现出每100MHz频率(例如在50MHz以上的频率)约2dB的信号幅度降低。为了补偿这一点，例如在数模转换器(DAC)之后添加倾斜滤波器。倾斜滤波器将“上升”频率特性应用于预失真信号。倾斜频率特性放大被电缆衰减的信号的较高频率部分，以减少信号目的地处的频率相关失真。在一些示例中，倾斜频率特性根据倾斜斜率以频率增加增益，其中信号幅度随着频率增加而增加。
当例如在电缆实现中使用倾斜滤波器时，DPD电路还可以包括倾斜参考滤波器和倾斜均衡器电路。倾斜参考滤波器(被定位为在预失真之前对输入信号进行操作)和倾斜均衡器电路(被定位成在预失真信号上进行操作)将倾斜特性放置在预失真的信号上，例如，在倾斜滤波器之前。倾斜特性衰减信号的较高频率部分。在一些示例中，逆倾斜特性根据倾斜斜率(其可以是倾斜滤波器上的倾斜斜率的倒数)按频率减小增益。
图1和图2所示的示例示出了间接学习算法，其中训练误差∈gmp是DPD电路102的实际输出与PA 104A、104B、104C、104N的逆模型之间的差。在其他示例布置中，使用直接方法，其中训练误差∈gmp是DPD电路102的输入和观察到的输出之间的差。在各种示例中，直接或间接学习算法可以适当地与本文描述的其他示例一起使用。图3是示出包括用于驱动多个PA304A、304B、304C 304N以通过电缆介质334A、334B、334C、334N进行传输的DPD电路302的环境300的一个示例的图。在环境300中，倾斜滤波器电路321将倾斜滤波器特性应用于各个PA304A、304B、304C、304N。在图3的示例中，第一级倾斜滤波器324提供所有PA304A、304B、304C、304N共同的第一级倾斜滤波器特性。第二级倾斜滤波器326A、326B、326C、326N接收第一级倾斜滤波器324的输出，并应用例如被选择为对应于相应电缆介质334A、334B、334C、334N的频率相关衰减特性的第二级倾斜滤波器特性。可以使用不同的布置。在一些示例中，省略第一级倾斜滤波器324。在其他示例中，可以使用额外的级。在一些示例中，倾斜滤波器电路321利用模拟组件来实现，以实现期望的特性。
在图3的示例中，环境300还包括倾斜参考滤波器电路320和倾斜均衡器电路322。倾斜参考滤波器电路320和倾斜均衡器电路322将倾斜特性置于预失真信号v，以补偿倾斜滤波器电路321的影响。例如，倾斜滤波器电路321对提供给各个PA 304A、304B、304C、304N的信号施加线性失真。位于可选DUC 306和DPD电路302之间的倾斜参考滤波器电路320例如通过尝试在数字域中复制该线性失真来校正该线性失真。位于DPD电路302和DAC 308之间的倾斜均衡器电路322可以是倾斜参考滤波器电路320的逆电路。在一些示例中，倾斜参考滤波器320和倾斜均衡器电路322使用一个或多个数字信号处理器(DSP)或其他合适的硬件布置(例如下面描述的架构1100)来实现。
与DPD电路302本身一样，在一些示例中，期望训练倾斜参考滤波器电路320和倾斜均衡器电路322以匹配到相应PA304A、304B、304C、304N的相应输出处理路径的非线性。因此，训练倾斜参考滤波器电路320和倾斜均衡器电路322以与多个输出处理路径一起操作可能会出现类似于训练DPD电路302以与多PA 304A、304B、304C、304N一起操作时遇到的问题。
图3的示例性布置示出了解决倾斜参考滤波器电路320和倾斜均衡器电路322的训练的示例性方式，以用于到多个PA304A、304B、304C、304N的多个输出处理路径。例如，反馈开关电路310被配置为选择性地采样来自PA304A、304B、304C、304N的反馈信号yn。反馈ADC312、捕获缓冲器314A、314B和时间对准电路316可以以类似于反馈ADC 112、捕获缓冲器114和时间校准电路116的方式工作，以向自适应电路318提供时间对准的信号。自适应电路318可以包括用于生成预失真参数
Figure BDA0004113265060000081
的PA逆模型330、用于生成倾斜均衡器电路322的倾斜均衡器参数
Figure BDA0004113265060000082
的倾斜均衡器模型332以及用于生成倾斜参考参数的倾斜参考模型328。在一些示例中，自适应电路318使用例如类似于下面描述的架构1100的处理器布置来实现。时间对准电路316和缓冲电路314A、314B也可以使用类似于架构1100的布置的全部或一部分来实现。在一些示例中，时间对准316和缓冲电路314A、314B可以利用一个或多个移位寄存器或其他合适的部件来实现。
图4是示出被配置为生成预失真参数
Figure BDA0004113265060000083
的图3的环境300的一个示例的图。图4的示例布置示出了PA逆模型330，包括用于生成基矩阵Y的特征生成电路408和用于生成误差向量∈gmp的逆模型误差电路410，例如如本文所述。在图4所示的布置中，DPD电路302可以根据本文描述的处理流程200来训练。例如，特征生成电路408可以基于来自PA304A、304B、304C、304N的相应反馈信号和预失真信号v生成基矩阵Y。逆模型误差电路410可以基于PA304A、304B、304C、304N中的每一个的测量输出的估计逆模型和预失真信号v来生成误差向量∈gmp。相关引擎402可以例如根据上面的等式[1]和[2]生成相关数据。线性求解器电路404可以被配置为例如根据上述等式[3]来生成预失真参数
Figure BDA0004113265060000091
图5是示出被配置为生成倾斜参考滤波器电路320的倾斜参考参数
Figure BDA0004113265060000092
的图3的环境300的一个示例的图。图5的示例布置示出了倾斜参考模型328，包括用于生成基矩阵Y的特征生成电路504和用于生成误差向量∈ref的逆模型误差电路502。图6是示出可以在例如图5所示的布置中的环境中执行以生成倾斜参考参数参考参数
Figure BDA0004113265060000093
的处理流程600的一个示例的流程图。
在操作602，PA 304A、304B、304C、304N在DPD电路302关闭的情况下被偏置为线性模式。在线性模式下偏置PA304A、304B、304C、304N可以包括偏置PA 304A、304B、304C、304N，使得PA 304A、304B、304C、304N的非线性不会影响或最小程度地影响PA 304A、304B、304C、304N的输出。关断DPD电路302可以包括例如绕过DPD电路302，去除DPD电路302的电源和/或从电路中去除电源。这在图5中通过不存在DPD电路302来说明。如图所示，倾斜参考滤波器电路320的输出被直接提供给倾斜均衡器电路322。
在操作604，反馈开关电路310被配置为(例如经由反馈ADC 312)从第一功率放大器304A、304B、304C、304N向捕获缓冲器314B提供反馈信号y1。本描述将假设首先提供来自PA 304A的反馈信号y1，然而，如本文所述，可以首先选择任何合适的PA 304A、304B、304C、304N。在操作606，捕获缓冲器314A、314B捕获反馈信号y1的值和倾斜参考滤波器电路320的相应值。例如，可以在捕获缓冲器314B处捕获反馈信号y1的值，并且可以在捕获缓冲器314A处捕获倾斜参考滤波器电路320的输出的值。在一些示例中，自适应电路318可以被布置为对倾斜参考滤波器电路320执行间接适配。例如，自适应电路318可以被配置为捕获来自倾斜参考滤波器320的输入的反馈(例如，代替或除了捕获来自如图5所示的输出的反馈之外)。
在操作608，自适应电路318生成和/或更新倾斜参考相关数据。例如，自适应电路318可以利用反馈信号y1和倾斜参考滤波器电路320的输出的对应值来生成基矩阵Y1和误差向量∈ref1。基矩阵Y1描述DPD电路102的特征，以最小化反馈信号y1和倾斜参考滤波器电路320输出的相应值之间的误差。误差向量∈ref1是反馈信号y1与倾斜参考滤波器电路320的输出的对应值之间的误差的指示。
自适应电路318使用基矩阵Y1和误差向量∈ref1以生成倾斜参考相关数据。倾斜参考相关数据可以例如由相关引擎402生成。倾斜参考相关数据可以包括自相关矩阵Ryy和互相关向量ry∈。自相关矩阵Ryy指示基矩阵Y1的各种特征之间的相关性。在一些示例中，自相关向量Ryy由上面的等式[1]给出。互相关向量ry∈指示基矩阵Y和误差向量∈ref之间的相关性，例如如上面的等式[2]所给出的。
在操作610，确定是否有任何附加PA 304A、304B、304C、304N要被采样。例如，可以确定是否任何PA 304A、304B、304C、304N尚未被采样用于处理流程600的当前执行。如果有任何附加PA 304A、304B、304C、304N要被采样，则反馈开关电路310在操作612被配置为(例如经由反馈ADC 312)从下一个功率放大器304A、304、304C和304N向捕获缓冲器314B提供反馈信号。在操作606，捕获缓冲器314B捕获来自下一个PA304A、304B、304C、304N的反馈信号yn的值以及倾斜参考滤波器电路320的输出的相应值。
返回到操作608，自适应电路318生成更新的倾斜参考相关数据。例如，自适应电路318可以利用上面的等式[1]和[4]来生成更新的自相关矩阵Ryy和更新的互相关向量ry∈，其中Ryy和ry∈的之前版本是在执行操作608的前一次确定的。
如果在操作610确定所有PA 304A、304B、304C、304N已经在操作606被采样，并且在操作608对倾斜参考相关数据进行了相应的更新，则操作614可以跟随。在操作614，自适应电路318利用线性解算器404使用更新的倾斜参考相关数据来生成倾斜参考滤波器电路320的倾斜参考参数
Figure BDA0004113265060000112
例如，通过优化下面的等式[4]，提供可以由自适应电路318实现以生成倾斜参考参数
Figure BDA0004113265060000113
的示例：
Figure BDA0004113265060000111
在方程[5]中，
Figure BDA0004113265060000114
是倾斜参考参数的先前迭代。值μ和λ可以如上面关于等式[3]所描述的那样。
在操作616，自适应电路318确定在操作614尝试的解决方案是否已经收敛。如果没有收敛，则自适应电路318可以返回到操作604，以在重新尝试求解倾斜参考参数
Figure BDA0004113265060000115
之前对PA304A、304B、304C、304N进行重新采样。如果求解确实收敛，则将倾斜参考参数
Figure BDA0004113265060000116
提供给倾斜参考滤波器电路320。在操作618，DPD电路302可以被重新激活，并且环境可以继续使用PA 304A、304B、304C、304N。
图7是示出被配置为生成倾斜均衡器电路322的倾斜均衡器参数
Figure BDA0004113265060000117
的图3的环境300的一个示例的图。图7的示例布置示出了倾斜均衡器模型332，包括用于生成基矩阵Y的特征生成电路704和用于生成误差向量∈equ的逆模型误差电路702。图8是示出可以在例如图7所示的布置中的环境中执行以生成倾斜均衡器参数
Figure BDA0004113265060000118
的过程流程800的一个示例的流程图。
在操作802，PA 304A、304B、304C、304N在DPD电路302关闭的情况下被偏置为线性模式。在操作804，反馈开关电路310被配置为(例如经由反馈ADC 312)将来自第一功率放大器304A、304、304C和304N的反馈信号y1提供给捕获缓冲器314B。该描述将假设首先提供来自PA304A的反馈信号y1；然而，如本文所述，可以首先选择任何合适的PA 304A、304B、304C、304N。在操作806，捕获缓冲器314A、314B捕获反馈信号y1的值和倾斜均衡器电路322输入的相应值。例如，可以在捕获缓冲器314B处捕获反馈信号y1的值，并且可以在捕获缓冲器314A处捕获来自倾斜均衡器电路322的输出的值。在一些示例中，自适应电路318可以被布置为对倾斜均衡器电路322执行间接适配。例如，自适应电路318可以被配置为捕获来自倾斜均衡器电路322的输入的反馈(例如，代替或除了捕获来自如图7所示的输出的反馈之外)。
在操作808，自适应电路318生成和/或更新倾斜均衡器相关数据。例如，自适应电路318可以利用反馈信号y1和倾斜均衡器电路322的输出的相应值来生成基矩阵Y1和误差向量∈equ1。基矩阵Y1描述(线性)特征，以最小化反馈信号y1与倾斜均衡器电路322的输出的对应值之间的误差。误差向量∈equ1是反馈信号y1与倾斜均衡器电路322的输出的相应值之间的误差的指示。在一些示例中，用于生成倾斜均衡器电路322和倾斜参考电路320参数的基矩阵Y1包括线性项，而用于生成DPD电路302参数的基阵Y1可以包括线性项和/或非线性项。
自适应电路318使用基矩阵Y1和误差向量∈equ1以生成倾斜均衡器相关数据。倾斜均衡器相关数据可以例如由相关引擎402生成。倾斜均衡器相关数据可以包括自相关矩阵Ryy和互相关向量ry∈，如本文所述。自相关矩阵Ryy指示基矩阵Y1的各种特征之间的相关性。在一些示例中，自相关向量Ryy由上面的等式[1]给出。互相关向量ry∈指示基矩阵Y和误差向量∈equ之间的相关性。在一些示例中，互相关向量ry∈由上式[2]给出。
在操作810，确定是否有任何附加PA 304A、304B、304C、304N要被采样。例如，可以确定是否任何PA 304A、304B、304C、304N尚未被采样用于处理流程800的当前执行。如果有任何附加PA 304A、304B、304C、304N要被采样，则反馈开关电路310在操作812被配置为(例如经由反馈ADC 312)从下一个功率放大器304A、304、304C和304N向捕获缓冲器314B提供反馈信号。在操作806，捕获缓冲器314B捕获来自下一个PA304A、304B、304C、304N的反馈信号yn的值以及到倾斜均衡器电路322的输入的相应值。
返回到操作808，自适应电路318生成更新的均衡器相关数据。例如，自适应电路318可以利用上面的等式[1]和[4]来生成更新的自相关矩阵Ryy和更新的互相关向量ry∈，其中Ryy和ry∈的先前版本是在执行操作808的前一次确定的。
如果在操作810确定所有PA304A、304B、304C、304N已经在操作806被采样，并且在操作808对倾斜均衡器相关数据进行了相应的更新，则操作814可以跟随。在操作814，自适应电路318利用线性解算器404使用更新的倾斜均衡器相关数据来生成倾斜均衡器电路322的倾斜均衡器参数
Figure BDA0004113265060000121
例如通过优化下面的等式[5]，提供可以由自适应电路318实现以生成倾斜均衡器参数
Figure BDA0004113265060000132
的示例：
Figure BDA0004113265060000131
在等式[5]中，
Figure BDA0004113265060000133
是倾斜均衡器参数的先前迭代。值μ和λ可以如上面关于等式[3]所描述的那样。
在操作816，自适应电路318确定在操作814尝试的解决方案是否已经收敛。如果没有收敛，则自适应电路318可以返回到操作804，以在重新尝试求解倾斜均衡器参数
Figure BDA0004113265060000134
之前对PA 304A、304B、304C、304N进行重新采样。如果求解确实收敛，则将倾斜均衡器参数
Figure BDA0004113265060000135
提供给倾斜均衡器电路322。在操作818，DPD电路302可以被重新激活，并且环境可以继续使用PA 304A、304B、304C、304N。在一些示例中，倾斜均衡器电路322和倾斜参考滤波器电路320独立于DPD电路302进行训练。例如，可以首先确定倾斜参考滤波器参数
Figure BDA0004113265060000136
和倾斜参考参数
Figure BDA0004113265060000137
例如，如图5-8所示和描述的。在倾斜参考滤波器电路320和倾斜均衡器电路322被训练之后，例如，如本文所述，可以训练DPD电路302。
图9示出了四个曲线902、904、906、908，其示出了PA 304A、304B、304C、304N的布置中的四个PA的输出，其中部件如关于图3-8所描述的那样被训练。曲线902示出了第一PA(例如PA 304A)的信号强度(以分贝(dB)为单位)与频率的关系。曲线904示出了第二PA(例如PA304B)的以dB为单位的信号强度与频率的关系。曲线906示出了第三PA(例如PA 304C)的信号强度(dB)与频率的关系。曲线908示出了第四PA(例如PA 304N)的信号强度(dB)与频率的关系。曲线902、904、906、908示出了倾斜电路321提供的倾斜，因为所显示的信号在较高频率处较高，以补偿电缆介质334A、334B、334C、334N在较高频率下的较高衰减。此外，如图所示，尽管由单个DPD电路302驱动，但输出基本相似。
图10是示出包括PA阵列1034和阵列DPD电路1002的环境1000的一个示例的图。在环境1000中，向阵列DPD电路1002提供单个输入信号(例如，由可选DUC 1006处理)。阵列DPD电路1002产生预失真信号v。DAC 1008将预失真信号v转换为模拟预失真信号v。混频器1030和混频器阵列1032将预失真的信号v与给定下倾角θ和水平扫描角
Figure BDA0004113265060000138
的值阵列混合，以修改预失真信号v的幅度和相位。混频器1030可以是或包括频率转换混频器，其采用较低中心频率信号(例如，IF，例如大约100MHz)并将其转换为较高中心频率信号(例如大约30GHz)。混频器1030和混频器阵列1032的结果可以是一组幅度修改和相移的预失真信号v，其中每个不同信号被相位和幅度偏移，以产生期望形状和方向的传输波束1038。相移和幅度修正的预失真信号被提供给PA阵列1034的PA。PA阵列的PA放大它们各自的接收信号，这些信号被提供给天线阵列1036的分离天线。PA阵列的PA的输入的相移和幅度修改导致波束1038具有期望的下倾角θ和水平扫描角
Figure BDA0004113265060000142
在图10的布置中，阵列DPD电路1002可以以类似于本文关于图1和图2所描述的方式来训练。例如，反馈开关电路1010被配置为经由混频器1042和反馈ADC 1012将来自PA阵列1034的PA的反馈信号yn顺序地提供给自适应电路1018。混频器1042例如将反馈信号yn下变频为混频器1030的逆信号。
自适应电路1018可以从阵列DPD电路1002的输出接收反馈信号yn和数字预失真信号v。自适应电路1018可以执行时间对准以将反馈信号yn的值与预失真信号v的对应值匹配或时间对准。例如，如本文关于图2所述，自适应电路1018根据反馈信号yn和预失真信号v生成阵列DPD电路1002的预失真参数
Figure BDA0004113265060000141
图11是示出计算设备硬件架构1100的框图，其中可以执行一组或一系列指令以使机器执行本文所讨论的方法中的任何一个的示例。例如，架构1100可以描述一个或多个数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或在一些示例中可以用于实现本文描述的任何电路的类似硬件。例如，DPD电路102、自适应电路118可以使用诸如架构1100的硬件架构的全部或部分来实现。在一些示例中，捕获缓冲器114和时间对准电路116也可以使用诸如架构1100的硬件架构的全部或部分来实现。
架构1100可以作为独立设备操作，或者可以连接(例如联网)到其他机器。在联网部署中，架构1100可以在服务器-客户端网络环境中以服务器或客户端机器的能力运行，或者它可以在对等(或分布式)网络环境中充当对等机器。架构1100可以在嵌入式系统、个人计算机(PC)、平板电脑、混合平板电脑、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络设备、网络路由器、网络交换机、网桥或能够执行指令(顺序或其他)的任何机器中实现，这些指令指定了该机器要执行的操作。
示例性架构1100包括处理器单元1102，包括至少一个处理器(例如，中央处理单元(CPU)、图形处理单元(GPU)或两者、处理器核、计算节点)。架构1100还可以包括主存储器1104和静态存储器1106，它们经由链路1108(例如，总线)彼此通信。架构1100还可以包括视频显示单元1110、输入设备1112(例如，键盘)和UI导航设备1114(例如，鼠标)。在一些示例中，视频显示单元1110、输入设备1112和UI导航设备1114被合并到触摸屏显示器中。架构1100可以另外包括存储设备1116(例如，驱动单元)、信号生成设备1118(例如，扬声器)、网络接口设备1120和一个或多个传感器(未示出)，例如全球定位系统(GPS)传感器、罗盘、加速计或其他传感器。
在一些示例中，处理器单元1102或另一合适的硬件组件可以支持硬件中断。响应于硬件中断，处理器单元1102可以暂停其处理并执行ISR，例如，如本文所述。
存储设备1116包括机器可读介质1122，在机器可读介质上存储体现或由本文描述的方法或功能中的任何一个或多个使用的一组或多组数据结构和指令1124(例如，软件)。指令1124还可以在架构1100执行期间完全或至少部分地驻留在主存储器1104内、静态存储器1106内和/或处理器单元1102内，其中主存储器1102、静态存储器1116和处理器单元1104也构成机器可读介质。
可执行指令和机器存储介质
各种存储器(即，1104、1106和/或处理器单元1102的存储器)和/或存储设备1116可以存储一组或多组指令和数据结构(例如，指令1124)，其体现或由本文描述的方法或功能中的任何一个或多个使用。当由处理器单元1102执行这些指令时，使各种操作实现所公开的示例。
如本文所使用的，术语“机器存储介质”、“设备存储介质”和“计算机存储介质”(统称为“机器存储媒体”)意味着相同的东西，并且可以互换使用。术语是指存储可执行指令和/或数据的单个或多个存储设备和/或介质(例如，集中式或分布式数据库，和/或相关联的缓存和服务器)，以及包括多个存储装置或设备的基于云的存储系统或存储网络。因此，术语应包括但不限于固态存储器、光学和磁性介质，包括处理器内部或外部的存储器。机器存储介质、计算机存储介质和/或设备存储介质的具体示例包括非易失性存储器，包括作为示例的半导体存储器设备，例如，可擦除可编程只读存储器(EPROM)、电可擦除可程序只读存储器(EEPROM)、现场可编程门阵列(FPGA)和闪存器件；诸如内部硬盘和可移动磁盘的磁盘；磁光盘；以及CD-ROM和DVD-ROM磁盘。术语“机器存储介质”、“计算机存储介质”和“设备存储介质”特别不包括载波、调制数据信号和其他此类介质，其中至少有一部分包含在下面讨论的术语“信号介质”中。
信号介质
术语“信号介质”或“传输介质”应包括任何形式的调制数据信号、载波等。术语“调制数据信号”是指一种信号，其一个或多个特性以编码信号中的信息的方式设置或改变。
计算机可读介质
术语“机器可读介质”、“计算机可读介质”和“设备可读介质”意味着相同的东西，并且可以在本公开中互换使用。这些术语被定义为包括机器存储介质和信号介质。因此，术语包括存储设备/介质和载波/调制数据信号。
指令1124还可以使用多个已知传输协议(例如，超文本传输协议(HTTP))中的任何一个经由网络接口设备1120使用传输介质在通信网络1126上发送或接收。通信网络的示例包括局域网(LAN)、广域网(WAN)、因特网、移动电话网络、普通老式电话服务(POTS)网络和无线数据网络(例如，Wi-Fi、3G、4G长期演进(LTE)/LTE-A、5G或WiMAX网络)。
各种注释和示例
示例1是一种用于操作多个功率放大器的系统,所述系统包括:预失真电路，被配置为根据预失真配置来预失真输入信号，以生成用于所述多个功率放大器的预失真信号；和自适应电路，被配置为执行操作，包括：从所述多个功率放大器中的第一功率放大器接收第一反馈信号；生成描述描述所述多个功率放大器的模型的参数之间的相关性的预失真相关数据；从所述多个功率放大器中的第二功率放大器接收第一反馈信号；更新所述预失真相关数据以生成更新的预失真相关数据，所述更新使用来自所述第二功率放大器的第一反馈信号；和使用更新的预失真相关数据生成预失真配置。
在示例2，示例1的主旨任选地包括：其中生成所述预失真相关数据包括:使用所述第一功率放大器的第一反馈信号和所述预失真信号生成第一基矩阵；使用所述第一功率放大器的第一反馈信号和所述预失真信号生成第一误差向量；使用所述第一基矩阵生成自相关矩阵；和使用所述第一误差向量生成互相关向量。
在示例3，示例2的主旨任选地包括：其中更新所述预失真相关数据包括:使用所述第二功率放大器的第一反馈信号和所述预失真信号生成第二基矩阵；使用所述第二功率放大器的第一反馈信号和所述预失真信号生成第二误差向量；使用所述第二基矩阵和所述自相关矩阵生成更新的自相关矩阵；和使用所述第二误差向量和所述互相关向量生成更新的互相关向量。
在示例4，示例3的主旨任选地包括：其中至少部分地基于所述更新的自相关矩阵和所述更新的互相关向量来生成所述预失真配置。
在示例5，示例3-4中任一项或多项的主旨任选地包括：其中至少部分地基于先前的预失真配置、更新的自相关矩阵和更新的互相关向量来生成所述预失真配置。
在示例6，示例1-5中任一项或多项的主旨任选地包括：倾斜均衡器电路，所述倾斜均衡器电路电耦合到所述预失真电路以根据倾斜均衡器配置将频率特性应用到所述预失真信号,所述操作还包括:从所述第一功率放大器接收第二反馈信号,当第一功率放大器被偏置以在线性模式下操作并且当所述预失真电路被去激活时，从所述第一功率放大器接收所述第二反馈信号；使用所述第一功率放大器的第二反馈信号生成描述所述多个功率放大器与倾斜均衡器输入信号之间的相关性的倾斜均衡器相关数据；从所述第二功率放大器接收第二反馈信号,当所述第二功率放大器被偏置以在线性模式下操作并且当所述预失真电路被去激活时，从所述第二功率放大器接收所述第二反馈信号；更新所述倾斜均衡器相关数据以生成更新的倾斜均衡器相关数据，所述更新使用所述第二功率放大器的第二反馈信号；和使用更新的倾斜均衡器相关数据生成所述倾斜均衡器电路的倾斜均衡器配置。
在示例7，示例1-6中任一项或多项的主旨任选地包括：倾斜参考电路，所述倾斜参考电路在所述预失真电路之前电耦合以根据倾斜参考配置将频率特性应用于所述预失真信号,所述操作还包括:接收所述第一功率放大器的第三反馈信号,接收所述第一功率放大器的第三反馈信号，当所述第一功率放大器被偏置以在线性模式下操作并且当实审预失真电路被去激活时，从所述第一功率放大器获取第三反馈信息；由所述自适应电路使用所述第一功率放大器的第三反馈信号生成描述所述多个功率放大器与倾斜参考输入信号之间的相关性的倾斜参考相关数据；接收所述第二功率放大器的第三反馈信号，当所述第二功率放大器被偏置以在线性模式下操作并且当所述预失真电路被去激活时，从所述第二功率放大器获取所述第三反馈信号；由所述自适应电路更新所述倾斜参考相关数据以生成更新的倾斜参考相关数据，所述更新使用所述第二功率放大器的第三反馈信号；和由所述自适应电路使用所述更新的倾斜参考相关数据来生成所述倾斜参考电路的第一倾斜参考配置。
在示例8，示例1-7中任一项或多项的主旨任选地包括：位于所述预失真电路和所述第一功率放大器之间的波束形成电路,其中所述波束形成电路被配置为执行包括以下操作的操作:对所述预失真信号应用第一幅度修改和第一相移以生成第一修改的预失真信号；对所述预失真信号应用第二幅度修改和第二相移以生成第二修改的预失真信号；向所述第一功率放大器提供所述第一修改的预失真信号；和向所述第二功率放大器提供所述第二修改的预失真信号。
示例9是一种用于操作具有多个功率放大器的预失真电路的方法,所述方法包括:配置自适应电路以从所述多个功率放大器中的第一功率放大器接收第一反馈信号；由所述自适应电路生成描述所述多个功率放大器的模型的参数之间的相关性的预失真相关数据；配置所述自适应电路以从所述多个功率放大器中的第二功率放大器接收第一反馈信号；由所述自适应电路更新所述预失真相关数据以生成更新的预失真相关数据，所述更新使用来自所述第二功率放大器的第一反馈信号；由所述自适应电路使用所述更新的预失真相关数据来生成所述预失真电路的预失真配置；由所述预失真电路至少部分地基于所述预失真配置来生成预失真信号；和向所述多个功率放大器提供所述预失真信号。
在示例10，示例9的主旨任选地包括：其中生成所述预失真相关数据包括:使用所述第一功率放大器的第一反馈信号和所述预失真信号生成第一基矩阵；使用所述第一功率放大器的第一反馈信号和所述预失真信号生成第一误差向量；使用所述第一基矩阵生成自相关矩阵；和使用所述第一误差向量生成互相关向量。
在示例11，示例10的主旨任选地包括：其中更新所述预失真相关数据包括:使用所述第二功率放大器的第一反馈信号和所述预失真信号生成第二基矩阵；使用所述第二功率放大器的第一反馈信号和所述预失真信号生成第二误差向量；使用所述第二基矩阵和所述自相关矩阵生成更新的自相关矩阵；和使用所述第二误差向量和所述互相关向量生成更新的互相关向量。
在示例12，示例11的主旨任选地包括：其中至少部分地基于所述更新的自相关矩阵和所述更新的互相关向量来生成所述预失真配置。
在示例13，示例11-12中任一项或多项的主旨任选地包括：其中至少部分地基于先前的预失真配置、更新的自相关矩阵和更新的互相关向量来生成所述预失真配置。
在示例14，示例9-13中任一项或多项的主旨任选地包括：配置电耦合在所述预失真电路和所述多个功率放大器之间的倾斜均衡器电路,所述倾斜均衡器的配置包括:偏置所述多个功率放大器以在线性模式下操作；去激活所述预失真电路；配置所述自适应电路以从所述第一功率放大器接收第二反馈信号由所述自适应电路使用所述第一功率放大器的第二反馈信号生成描述所述多个功率放大器与倾斜均衡器输入信号之间的相关性的倾斜均衡器相关数据；配置所述倾斜均衡器电路以从所述第二功率放大器接收第二反馈信号；由所述自适应电路更新所述倾斜均衡器相关数据以生成更新的倾斜均衡器相关数据，所述更新使用所述第二功率放大器的第二反馈信号；和由所述自适应电路使用所述更新的倾斜均衡器相关数据为所述倾斜均衡器生成第一倾斜均衡器配置。
在示例15，示例9-14中任一项或多项的主旨任选地包括：配置在所述预失真电路之前电耦合的倾斜参考电路，所述倾斜参考电路的配置包括:偏置所述多个功率放大器以在线性模式下操作；去激活所述预失真电路；配置所述自适应电路以接收所述第一功率放大器的第三反馈信号；由所述自适应电路使用所述第一功率放大器的第三反馈信号生成描述所述多个功率放大器与倾斜参考输入信号之间的相关性的倾斜参考相关数据；配置所述倾斜参考电路以接收所述第二功率放大器的第三反馈信号；由所述自适应电路更新所述倾斜参考相关数据以生成更新的倾斜参考相关数据，所述更新使用所述第二功率放大器的第三反馈信号；和由所述自适应电路使用所述更新的倾斜参考相关数据来生成所述倾斜参考电路的第一倾斜参考配置。
在示例16，示例9-15中任一项或多项的主旨任选地包括：其中位于所述预失真电路和所述第一功率放大器之间的波束形成电路,还包括：由所述波束形成电路对所述预失真信号应用第一幅度修改和第一相移，以生成第一修改的预失真信号；由所述波束形成电路对所述预失真信号应用第二幅度修改和第二相移，以生成第二修改的预失真信号；向所述第一功率放大器提供所述第一修改的预失真信号；和向所述第二功率放大器提供所述第二修改的预失真信号。
示例17是一种用于操作多个功率放大器的系统，包括：第一信号路径，用于从所述多个功率放大器中的第一功率放大器接收第一反馈信号；构件，用于生成描述描述所述多个功率放大器的模型的参数之间的相关性的预失真相关数据；第二信号路径，用于从所述多个功率放大器中的第二功率放大器接收第一反馈信号；构件，用于更新所述预失真相关数据以生成更新的预失真相关数据，所述更新使用来自所述第二功率放大器的第一反馈信号；构件，用于使用更新的预失真相关数据生成预失真电路的预失真配置；和构件，用于至少部分地基于所述预失真配置来生成用于提供给所述多个功率放大器的预失真信号。
在示例18，示例17的主旨任选地包括：构件，用于从所述第一功率放大器接收第二反馈信号,当第一功率放大器被偏置以在线性模式下操作并且当所述预失真电路被去激活时，从所述第一功率放大器接收所述第二反馈信号；构件，用于生成描述所述多个功率放大器与提供给所述倾斜均衡器的倾斜均衡器输入信号之间的相关性的倾斜均衡器相关数据，所述生成使用所述第一功率放大器的第二反馈信号；构件，用于从所述第二功率放大器接收第二反馈信号,当所述第二功率放大器被偏置以在线性模式下操作并且当所述预失真电路被去激活时，从所述第二功率放大器接收所述第二反馈信号；构件，用于更新所述倾斜均衡器相关数据以生成更新的倾斜均衡器相关数据，所述更新使用所述第二功率放大器的第二反馈信号；和构件，用于使用更新的倾斜均衡器相关数据生成倾斜均衡器配置。
在示例19，示例17-18中任一项或多项的主旨任选地包括：构件，用于接收所述第一功率放大器的第三反馈信号,接收所述第一功率放大器的第三反馈信号，当所述第一功率放大器被偏置以在线性模式下操作并且当实审预失真电路被去激活时，从所述第一功率放大器获取第三反馈信息；构件，用于使用所述第一功率放大器的第三反馈信号生成描述所述多个功率放大器与倾斜参考输入信号之间的相关性的倾斜参考相关数据构件，用于接收所述第二功率放大器的第三反馈信号，当所述第二功率放大器被偏置以在线性模式下操作并且当所述预失真电路被去激活时，从所述第二功率放大器获取所述第三反馈信号；构件，用于更新所述倾斜参考相关数据以生成更新的倾斜参考相关信息，所述更新使用所述第二功率放大器的第三反馈信号；和构件，用于使用所述更新的倾斜参考相关数据生成第一倾斜参考配置。
在示例20，示例17-19中任一项或多项的主旨任选地包括：构件，用于对所述预失真信号应用第一幅度修改和第一相移以生成第一修改的预失真信号；构件，用于对所述预失真信号应用第二幅度修改和第二相移以生成第二修改的预失真信号；构件，用于向所述第一功率放大器提供所述第一修改的预失真信号；和构件，用于向所述第二功率放大器提供所述第二修改的预失真信号。
上述详细描述包括对附图的引用，附图构成详细描述的一部分。附图通过说明的方式示出了可以实践本发明的具体实施例。这些实施例在本文中也被称为“示例”。这些示例可以包括除所示或描述的元素之外的元素。然而，本发明人还设想了仅提供所示或描述的那些元件的示例。此外，本发明人还考虑使用所示或描述的那些元素(或其一个或多个方面)的任何组合或排列的示例示例(或其一个或多个方面)或关于本文所示或描述的其他示例(或其两个或更多个方面)。
如果本文件与通过引用合并的任何文件之间的用法不一致，则以本文件中的用法为准。
在本文件中，术语“一个”或“一种”在专利文件中常见，包括一个或多个，独立于“至少一个”或“一个或更多个”的任何其他实例或用法，除非另有说明，否则“A或B”包括“A但不包括B”、“B但不包括A”和“A和B”。在本文件中，术语“包括”和“其中”被用作各自术语“包含”和“包括”的纯英语等价物。此外，在以下权利要求中，术语”包括“和”包含“是开放式的，即系统、装置、物品、组合物、制剂、，包括除权利要求中该术语之后列出的元素之外的元素的方法仍被视为落入该权利要求的范围内。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅用作标签，并不旨在对其对象施加数字要求。
除非上下文另有说明，否则“平行”、“垂直”、“圆形”或“正方形”等几何术语并不要求绝对的数学精度。相反，这些几何术语允许由于制造或等效功能而产生的变化。例如，如果一个元素被描述为“圆形”或“大致圆形”，则该描述中仍包含一个不完全圆形的组件(例如，一个略呈长方形或多边多边形的组件)。
术语“电路”可以包括专用硬件电路、通用微处理器、数字信号处理器或其他处理器电路，并且可以在结构上从通用电路配置为专用电路，例如使用固件或软件。
本文所讨论的技术(例如，方法)中的任何一个或多个可以在机器上执行。在各种实施例中，机器可以作为独立设备操作，或者可以连接(例如，联网)到其他机器。在网络部署中，该机器可以在服务器-客户端网络环境中以服务器机器、客户端机器或两者的能力运行。在一个示例中，该机器可以充当对等(P2P)(或其他分布式)网络环境中的对等机器。机器可以是个人计算机(PC)、平板电脑、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络设备、网络路由器、交换机或网桥，或者能够执行指定该机器要采取的动作的指令(顺序或其他)的任何机器。此外，虽然仅示出了单个机器，但术语“机器”还应被视为包括单独或联合执行一组(或多组)指令以执行本文讨论的任何一个或多个方法的任何机器集合，例如云计算、软件即服务(SaaS)、其他计算机集群配置。
如本文所述，示例可包括逻辑或多个组件或机制，或可由逻辑或多组件或机制操作。电路集是在包括硬件(例如，简单电路、门、逻辑等)的有形实体中实现的电路的集合。电路集成员资格可能随时间和底层硬件可变性而变化。电路集包括在操作时可以单独或组合执行指定操作的成员。在一个示例中，电路组的硬件可以被设计为执行特定操作(例如，硬接线)。在一个示例中，电路组的硬件可以包括可变连接的物理组件(例如，执行单元、晶体管、简单电路等)，包括物理修改的计算机可读介质(例如，磁性的、电的、不变聚集粒子的可移动放置等)，以编码特定操作的指令。在连接物理组件时，硬件组件的基本电气财产会发生变化，例如，从绝缘体到导体或反之亦然。指令可以使嵌入式硬件(例如，执行单元或加载机制)能够经由可变连接在硬件中创建电路组的成员，以在操作时执行特定操作的部分。因此，当设备运行时，计算机可读介质可通信地耦合到电路组构件的其他组件。在一个示例中，任何物理组件都可以用于多于一个电路组的多于一个成员中。例如，在操作下，执行单元可以在一个时间点被用在第一电路组的第一电路中，并且被第一电路组中的第二电路或者被第二电路组中不同时间的第三电路重用。
本文描述的系统和方法的特定实现可以涉及使用机器(例如，计算机系统)，它们中的一些或全部可以经由互连(例如总线)彼此通信。机器还可以包括显示单元、字母数字输入设备(例如键盘)和用户界面(UI)导航设备(例如鼠标)。在示例中，显示单元、输入设备和UI导航设备可以是触摸屏显示器。机器可以另外包括存储设备(例如，驱动单元)、信号生成设备(例如扬声器)、网络接口设备和一个或多个传感器，例如全球定位系统(GPS)传感器、罗盘、加速计或其他传感器。机器可以包括输出控制器，例如串行(例如，通用串行总线(USB)、并行或其他有线或无线(例如，红外(IR)、近场通信(NFC)等)连接，以通信或控制一个或多个外围设备(例如，打印机、读卡器等)。
存储设备可以包括机器可读介质，在该机器可读介质上存储体现或由本文描述的技术或功能中的任何一个或多个使用的一组或多组数据结构或指令(例如，软件)。在机器执行指令期间，指令还可以完全或至少部分地驻留在主存储器内、静态存储器内或硬件处理器内。在示例中，硬件处理器、主存储器、静态存储器或存储设备中的一个或任意组合可以构成机器可读介质。
虽然机器可读介质可以包括单个介质，但是术语“机器可读介质”可以包括被配置为存储一个或多个指令的单个介质或多个介质(例如，集中式或分布式数据库，和/或相关联的高速缓存和服务器)。
术语“机器可读介质”可以包括能够存储、编码或携带由机器执行的指令并且使得机器执行本公开的任何一个或多个技术的任何介质，或者能够存储、解码或携带由这些指令使用或与这些指令相关联的数据结构的任何介质。非限制性机器可读介质示例可以包括固态存储器、光学和磁性介质。在一个示例中，聚集的机器可读介质包括具有恒定质量(例如，静止质量)的多个粒子的机器可读媒体。因此，聚集的计算机可读介质不是瞬时传播信号。海量机器可读介质的具体示例可以包括：非易失性存储器，例如半导体存储器设备(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储(EEPROM))和闪存设备；磁盘，例如内部硬盘和可移动磁盘；磁光盘；以及CD-ROM和DVD-ROM磁盘。
指令还可以使用传输介质经由网络接口设备在通信网络上发送或接收，所述网络接口设备利用多个传输协议(例如，帧中继、因特网协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传输协议(HTTP)等)中的任何一个。示例通信网络可以包括局域网(LAN)、广域网(WAN)、分组数据网络(例如因特网)、移动电话网络(例如蜂窝网络)、普通老式电话(POTS)网络和无线数据网络(如电气和电子工程师协会(IEEE)802.11标准系列，IEEE 802.16标准系列(称为
Figure BDA0004113265060000241
)、IEEE 802.15.4标准系列、对等(P2P)网络等。在一个示例中，网络接口设备可以包括一个或多个物理插口(例如，以太网、同轴或电话插口)或一个或更多个天线以连接到通信网络。在一个示例中，网络接口设备可以包括多个天线，以使用单输入多输出(SIMO)、多输入多输入(MIMO)或多输入单输出(MISO)技术中的至少一种进行无线通信。术语“传输介质”应包括能够存储、编码或携带机器执行指令的任何无形介质，包括数字或模拟通信信号或其他无形介质，以便于此类软件的通信。
本文描述的方法示例可以是至少部分地由机器或计算机实现的。一些示例可以包括编码有指令的计算机可读介质或机器可读介质，所述指令可用于配置电子设备以执行上述示例中描述的方法。这种方法的实现可以包括代码，例如微码、汇编语言代码、高级语言代码等。这种代码可以包括用于执行各种方法的计算机可读指令。代码可以构成计算机程序产品的一部分。此外，在一个示例中，代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，例如在执行期间或在其他时间。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如，压缩盘和数字视频盘)、盒式磁带、存储卡或棒、随机存取存储器(RAM)、只读存储器(ROM)等。
以上描述旨在说明性而非限制性。例如，上述示例(或其一个或多个方面)可以彼此组合使用。可以使用其他实施例，例如由本领域普通技术人员在回顾上述描述后使用。提供摘要是为了符合37C.F.R.§1.72(b)的规定，以便读者快速确定技术披露的性质。提交本文件时，应理解其不会用于解释或限制权利要求的范围或含义。此外，在上述详细描述中，可以将各种特征分组在一起以简化本公开。这不应被解释为意味着无人认领的公开特征对任何权利要求至关重要。相反，本发明的主题可能存在于特定公开实施例的少于所有特征中。因此，以下权利要求在此作为示例或实施例并入详细描述中，其中每个权利要求独立地作为单独的实施例，并且预期这些实施例可以以各种组合或排列方式彼此组合。本发明的范围应当参考所附权利要求以及这些权利要求所享有的等同物的全部范围来确定。

Claims (20)

1.一种用于操作多个功率放大器的系统，所述系统包括：
预失真电路，被配置为根据预失真配置来预失真输入信号，以生成用于所述多个功率放大器的预失真信号；和
自适应电路，被配置为执行操作，包括：
从所述多个功率放大器中的第一功率放大器接收第一反馈信号；
生成描述描述所述多个功率放大器的模型的参数之间的相关性的预失真相关数据；
从所述多个功率放大器中的第二功率放大器接收第一反馈信号；
更新所述预失真相关数据以生成更新的预失真相关数据，所述更新使用来自所述第二功率放大器的第一反馈信号；和
使用更新的预失真相关数据生成预失真配置。
2.根据权利要求1所述的系统，其中生成所述预失真相关数据包括：
使用所述第一功率放大器的第一反馈信号和所述预失真信号生成第一基矩阵；
使用所述第一功率放大器的第一反馈信号和所述预失真信号生成第一误差向量；
使用所述第一基矩阵生成自相关矩阵；和
使用所述第一误差向量生成互相关向量。
3.根据权利要求2所述的系统，其中更新所述预失真相关数据包括：
使用所述第二功率放大器的第一反馈信号和所述预失真信号生成第二基矩阵；
使用所述第二功率放大器的第一反馈信号和所述预失真信号生成第二误差向量；
使用所述第二基矩阵和所述自相关矩阵生成更新的自相关矩阵；和
使用所述第二误差向量和所述互相关向量生成更新的互相关向量。
4.根据权利要求3所述的系统，其中至少部分地基于所述更新的自相关矩阵和所述更新的互相关向量来生成所述预失真配置。
5.根据权利要求3或4所述的系统，其中至少部分地基于先前的预失真配置、更新的自相关矩阵和更新的互相关向量来生成所述预失真配置。
6.根据前述任一项权利要求所述的系统，还包括倾斜均衡器电路，所述倾斜均衡器电路电耦合到所述预失真电路以根据倾斜均衡器配置将频率特性应用到所述预失真信号，所述操作还包括：
从所述第一功率放大器接收第二反馈信号，当第一功率放大器被偏置以在线性模式下操作并且当所述预失真电路被去激活时，从所述第一功率放大器接收所述第二反馈信号；
使用所述第一功率放大器的第二反馈信号生成描述所述多个功率放大器与倾斜均衡器输入信号之间的相关性的倾斜均衡器相关数据；
从所述第二功率放大器接收第二反馈信号，当所述第二功率放大器被偏置以在线性模式下操作并且当所述预失真电路被去激活时，从所述第二功率放大器接收所述第二反馈信号；
更新所述倾斜均衡器相关数据以生成更新的倾斜均衡器相关数据，所述更新使用所述第二功率放大器的第二反馈信号；和
使用更新的倾斜均衡器相关数据生成所述倾斜均衡器电路的倾斜均衡器配置。
7.根据前述任一项权利要求所述的系统，还包括倾斜参考电路，所述倾斜参考电路在所述预失真电路之前电耦合以根据倾斜参考配置将频率特性应用于所述预失真信号，所述操作还包括：
接收所述第一功率放大器的第三反馈信号，当所述第一功率放大器被偏置以在线性模式下操作并且当实审预失真电路被去激活时，从所述第一功率放大器获取第三反馈信息；
由所述自适应电路使用所述第一功率放大器的第三反馈信号生成描述所述多个功率放大器与倾斜参考输入信号之间的相关性的倾斜参考相关数据；
接收所述第二功率放大器的第三反馈信号，当所述第二功率放大器被偏置以在线性模式下操作并且当所述预失真电路被去激活时，从所述第二功率放大器获取所述第三反馈信号；
由所述自适应电路更新所述倾斜参考相关数据以生成更新的倾斜参考相关数据，所述更新使用所述第二功率放大器的第三反馈信号；和
由所述自适应电路使用所述更新的倾斜参考相关数据来生成所述倾斜参考电路的第一倾斜参考配置。
8.根据前述任一项权利要求所述的系统，还包括位于所述预失真电路和所述第一功率放大器之间的波束形成电路，其中所述波束形成电路被配置为执行包括以下操作的操作：
对所述预失真信号应用第一幅度修改和第一相移以生成第一修改的预失真信号；
对所述预失真信号应用第二幅度修改和第二相移以生成第二修改的预失真信号；
向所述第一功率放大器提供所述第一修改的预失真信号；和
向所述第二功率放大器提供所述第二修改的预失真信号。
9.一种用于操作具有多个功率放大器的预失真电路的方法，所述方法包括：
配置自适应电路以从所述多个功率放大器中的第一功率放大器接收第一反馈信号；
由所述自适应电路生成描述所述多个功率放大器的模型的参数之间的相关性的预失真相关数据；
配置所述自适应电路以从所述多个功率放大器中的第二功率放大器接收第一反馈信号；
由所述自适应电路更新所述预失真相关数据以生成更新的预失真相关数据，所述更新使用来自所述第二功率放大器的第一反馈信号；
由所述自适应电路使用所述更新的预失真相关数据来生成所述预失真电路的预失真配置；
由所述预失真电路至少部分地基于所述预失真配置来生成预失真信号；和
向所述多个功率放大器提供所述预失真信号。
10.根据权利要求9所述的方法，其中生成所述预失真相关数据包括:
使用所述第一功率放大器的第一反馈信号和所述预失真信号生成第一基矩阵；
使用所述第一功率放大器的第一反馈信号和所述预失真信号生成第一误差向量；
使用所述第一基矩阵生成自相关矩阵；和
使用所述第一误差向量生成互相关向量。
11.根据权利要求10所述的方法，其中更新所述预失真相关数据包括:
使用所述第二功率放大器的第一反馈信号和所述预失真信号生成第二基矩阵；
使用所述第二功率放大器的第一反馈信号和所述预失真信号生成第二误差向量；
使用所述第二基矩阵和所述自相关矩阵生成更新的自相关矩阵；和
使用所述第二误差向量和所述互相关向量生成更新的互相关向量。
12.根据权利要求11所述的方法，其中至少部分地基于所述更新的自相关矩阵和所述更新的互相关向量来生成所述预失真配置.
13.根据权利要求11或12所述的方法，其中至少部分地基于先前的预失真配置、更新的自相关矩阵和更新的互相关向量来生成所述预失真配置。
14.根据权利要求9至13中任一项所述的方法，还包括配置电耦合在所述预失真电路和所述多个功率放大器之间的倾斜均衡器电路，所述倾斜均衡器的配置包括：
偏置所述多个功率放大器以在线性模式下操作；
去激活所述预失真电路；
配置所述自适应电路以从所述第一功率放大器接收第二反馈信号；
由所述自适应电路使用所述第一功率放大器的第二反馈信号生成描述所述多个功率放大器与倾斜均衡器输入信号之间的相关性的倾斜均衡器相关数据；
配置所述倾斜均衡器电路以从所述第二功率放大器接收第二反馈信号；
由所述自适应电路更新所述倾斜均衡器相关数据以生成更新的倾斜均衡器相关数据，所述更新使用所述第二功率放大器的第二反馈信号；和
由所述自适应电路使用所述更新的倾斜均衡器相关数据为所述倾斜均衡器生成第一倾斜均衡器配置。
15.根据权利要求9至14中任一项所述的方法，还包括配置在所述预失真电路之前电耦合的倾斜参考电路，所述倾斜参考电路的配置包括：
偏置所述多个功率放大器以在线性模式下操作；
去激活所述预失真电路；
配置所述自适应电路以接收所述第一功率放大器的第三反馈信号；
由所述自适应电路使用所述第一功率放大器的第三反馈信号生成描述所述多个功率放大器与倾斜参考输入信号之间的相关性的倾斜参考相关数据；
配置所述倾斜参考电路以接收所述第二功率放大器的第三反馈信号；
由所述自适应电路更新所述倾斜参考相关数据以生成更新的倾斜参考相关数据，所述更新使用所述第二功率放大器的第三反馈信号；和
由所述自适应电路使用所述更新的倾斜参考相关数据来生成所述倾斜参考电路的第一倾斜参考配置。
16.根据权利要求9至15中任一项所述的方法，其中位于所述预失真电路和所述第一功率放大器之间的波束形成电路，还包括：
由所述波束形成电路对所述预失真信号应用第一幅度修改和第一相移，以生成第一修改的预失真信号；
由所述波束形成电路对所述预失真信号应用第二幅度修改和第二相移，以生成第二修改的预失真信号；
向所述第一功率放大器提供所述第一修改的预失真信号；和
向所述第二功率放大器提供所述第二修改的预失真信号。
17.一种用于操作多个功率放大器的系统，包括：
第一信号路径，用于从所述多个功率放大器中的第一功率放大器接收第一反馈信号；
构件，用于生成描述描述所述多个功率放大器的模型的参数之间的相关性的预失真相关数据；
第二信号路径，用于从所述多个功率放大器中的第二功率放大器接收第一反馈信号；
构件，用于更新所述预失真相关数据以生成更新的预失真相关数据，所述更新使用来自所述第二功率放大器的第一反馈信号；
构件，用于使用更新的预失真相关数据生成预失真电路的预失真配置；和
构件，用于至少部分地基于所述预失真配置来生成用于提供给所述多个功率放大器的预失真信号。
18.根据权利要求17所述的系统，还包括：
构件，用于从所述第一功率放大器接收第二反馈信号,当第一功率放大器被偏置以在线性模式下操作并且当所述预失真电路被去激活时，从所述第一功率放大器接收所述第二反馈信号；
构件，用于生成描述所述多个功率放大器与提供给所述倾斜均衡器的倾斜均衡器输入信号之间的相关性的倾斜均衡器相关数据，所述生成使用所述第一功率放大器的第二反馈信号；
构件，用于从所述第二功率放大器接收第二反馈信号,当所述第二功率放大器被偏置以在线性模式下操作并且当所述预失真电路被去激活时，从所述第二功率放大器接收所述第二反馈信号；
构件，用于更新所述倾斜均衡器相关数据以生成更新的倾斜均衡器相关数据，所述更新使用所述第二功率放大器的第二反馈信号；和
构件，用于使用更新的倾斜均衡器相关数据生成倾斜均衡器配置。
19.根据权利要求17或18所述的系统，还包括：
构件，用于接收所述第一功率放大器的第三反馈信号,接收所述第一功率放大器的第三反馈信号，当所述第一功率放大器被偏置以在线性模式下操作并且当实审预失真电路被去激活时，从所述第一功率放大器获取第三反馈信息；
构件，用于使用所述第一功率放大器的第三反馈信号生成描述所述多个功率放大器与倾斜参考输入信号之间的相关性的倾斜参考相关数据；
构件，用于接收所述第二功率放大器的第三反馈信号，当所述第二功率放大器被偏置以在线性模式下操作并且当所述预失真电路被去激活时，从所述第二功率放大器获取所述第三反馈信号；
构件，用于更新所述倾斜参考相关数据以生成更新的倾斜参考相关信息，所述更新使用所述第二功率放大器的第三反馈信号；和
构件，用于使用所述更新的倾斜参考相关数据生成第一倾斜参考配置。
20.根据权利要求17至19中任一项所述的系统，还包括：
构件，用于对所述预失真信号应用第一幅度修改和第一相移以生成第一修改的预失真信号；
构件，用于对所述预失真信号应用第二幅度修改和第二相移以生成第二修改的预失真信号；
构件，用于向所述第一功率放大器提供所述第一修改的预失真信号；和
构件，用于向所述第二功率放大器提供所述第二修改的预失真信号。
CN202180055635.XA 2020-08-13 2021-08-13 多分量数字预失真 Pending CN116057831A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/992,902 2020-08-13
US16/992,902 US11476808B2 (en) 2020-08-13 2020-08-13 Multi-component digital predistortion
PCT/EP2021/072614 WO2022034217A1 (en) 2020-08-13 2021-08-13 Multi-component digital predistortion

Publications (1)

Publication Number Publication Date
CN116057831A true CN116057831A (zh) 2023-05-02

Family

ID=77465992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180055635.XA Pending CN116057831A (zh) 2020-08-13 2021-08-13 多分量数字预失真

Country Status (4)

Country Link
US (2) US11476808B2 (zh)
EP (1) EP4197101A1 (zh)
CN (1) CN116057831A (zh)
WO (1) WO2022034217A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20205889A1 (en) * 2020-09-15 2022-03-16 Nokia Technologies Oy Reduction of interference with multiband digital preform transformation
FI20205966A1 (en) * 2020-10-02 2022-04-03 Nokia Solutions & Networks Oy Procedure for processing passive intermodulation products
US11671130B2 (en) * 2020-12-10 2023-06-06 Analog Devices International Unlimited Company Obtaining reliable and specific data for adaptive digital predistortion

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808511A (en) 1996-08-09 1998-09-15 Trw Inc. Active feedback pre-distortion linearization
CN100578922C (zh) 2007-12-17 2010-01-06 华为技术有限公司 高效功率放大器
US8374282B2 (en) 2008-07-24 2013-02-12 Motorola Mobility Llc Method and apparatus for improving digital predistortion correction with amplifier device biasing
WO2010054499A1 (en) 2008-11-11 2010-05-20 Telefonaktiebolaget L M Ericsson (Publ) A dpd system with multiple transmitter paths
US8154432B2 (en) 2010-03-22 2012-04-10 Raytheon Company Digital to analog converter (DAC) having high dynamic range
CN103947106B (zh) 2011-11-17 2017-08-15 美国亚德诺半导体公司 一种用于使非线性的系统元件线性化的方法、系统及设备
US8829993B2 (en) 2012-10-30 2014-09-09 Eta Devices, Inc. Linearization circuits and methods for multilevel power amplifier systems
JP6580488B2 (ja) 2012-11-27 2019-09-25 イーティーエー デバイシズ， インコーポレイテッド マルチレベル電力増幅器システムのための線形化回路および方法
US9564876B2 (en) 2014-09-22 2017-02-07 Nanosemi, Inc. Digital compensation for a non-linear analog receiver
US10386214B2 (en) 2015-11-30 2019-08-20 Analog Devices Global Electromagnetic flow sensor interface allowing dc coupling
KR102586418B1 (ko) 2016-03-23 2023-10-06 삼성전기주식회사 고주파 신호 전치왜곡 장치 및 전력증폭기 비선형 왜곡 보정 장치
US10224970B2 (en) 2016-05-19 2019-03-05 Analog Devices Global Wideband digital predistortion
US10033413B2 (en) 2016-05-19 2018-07-24 Analog Devices Global Mixed-mode digital predistortion
US10686415B2 (en) 2016-12-29 2020-06-16 Patrick Pratt Digital predistortion for multiple power amplifiers
WO2018224161A1 (en) 2017-06-09 2018-12-13 Nokia Technologies Oy Reducing distortions in amplified signals to be radiated by an antenna
US10218318B2 (en) * 2017-07-20 2019-02-26 Arris Enterprises Llc Amplifier with digital linearization and multiple output stages
GB2569121A (en) * 2017-12-05 2019-06-12 Nokia Technologies Oy Method, apparatus and arrangement for linearizing of a transmitter array
US10320340B1 (en) * 2018-01-11 2019-06-11 Analog Devices Global Unlimited Company Frequency-shaped digital predistortion
CN109818585B (zh) 2018-12-25 2023-06-16 深圳三星通信技术研究有限公司 一种数字预失真装置及方法
US11133834B2 (en) * 2019-03-07 2021-09-28 Samsung Electronics Co., Ltd. Device and method of compensating for nonlinearity of power amplifier
US10715702B1 (en) * 2019-03-12 2020-07-14 Xilinx, Inc. Method of and circuit for predistortion for a cable TV amplifier

Also Published As

Publication number Publication date
US11476808B2 (en) 2022-10-18
US20220052653A1 (en) 2022-02-17
WO2022034217A1 (en) 2022-02-17
US20230010043A1 (en) 2023-01-12
EP4197101A1 (en) 2023-06-21

Similar Documents

Publication Publication Date Title
US10498372B2 (en) Mixed-mode digital predistortion
US10224970B2 (en) Wideband digital predistortion
US10320340B1 (en) Frequency-shaped digital predistortion
CN116057831A (zh) 多分量数字预失真
US10153793B2 (en) Apparatus and method for identification and compensation of distortion in a multi-antenna system
EP3381129B1 (en) Linearization of active antenna array
EP3157168B1 (en) Digital predistortion and uptilt and cable communication
US10686415B2 (en) Digital predistortion for multiple power amplifiers
US9112649B2 (en) Method and apparatus for predicting signal characteristics for a nonlinear power amplifier
US9397619B2 (en) Distortion compensation apparatus and distortion compensation method
US9853664B2 (en) Radio frequency power amplification system, radio frequency power amplification method, transmitter, and base station
US8094748B2 (en) Transceiver architecture with combined smart antenna calibration and digital predistortion
US20200274560A1 (en) Real-mode digital predistortion
JP6585026B2 (ja) デジタルプリディストーションおよび上方傾斜およびケーブル通信
US20100097137A1 (en) Lookup table generation method and related device for a predistorter
US20230361731A1 (en) Power amplifier modulator
RU2685284C1 (ru) Устройство цифровой коррекции нелинейности
US20170317861A1 (en) Radio device and coefficient update method
JP2024520935A (ja) モデルアーキテクチャ検索及びハードウェアの最適化

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination