CN116049774A - 经由时钟信号重叠标识集成电路功能的系统、装置和方法 - Google Patents

经由时钟信号重叠标识集成电路功能的系统、装置和方法 Download PDF

Info

Publication number
CN116049774A
CN116049774A CN202211334903.4A CN202211334903A CN116049774A CN 116049774 A CN116049774 A CN 116049774A CN 202211334903 A CN202211334903 A CN 202211334903A CN 116049774 A CN116049774 A CN 116049774A
Authority
CN
China
Prior art keywords
clock signal
pin
signal
switch
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211334903.4A
Other languages
English (en)
Inventor
E·凯里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Laboratories Inc
Original Assignee
Silicon Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Laboratories Inc filed Critical Silicon Laboratories Inc
Publication of CN116049774A publication Critical patent/CN116049774A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
    • G06F21/12—Protecting executable software
    • G06F21/121—Restricting unauthorised execution of programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Multimedia (AREA)
  • Technology Law (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了经由时钟信号重叠标识集成电路功能的系统、装置和方法。在一个实施例中，一种装置包括：振荡器，用于在第一线路上输出时钟信号；耦合到第一线路的开关；以及耦合到开关的分压器。开关可以被控制以在非复位模式中通过分压器经由第一线路向引脚输出该时钟信号，并且在复位模式中防止该时钟信号被提供给引脚。

Description

经由时钟信号重叠标识集成电路功能的系统、装置和方法
背景技术
集成电路（IC）正在被采用到数量不断增加的设备中，包括许多不同类型的消费者设备。这种设备包括物联网（IoT）设备，其提供了被并入有用于实现网络中通信的无线能力的监测、感测和其他类型的功能性。
这种设备包括一个或多个IC，并且可能难以确认——例如，在故障诊断情形中——给定IC是否起作用或活动或者是否已经执行了正确引导序列的至少一部分、或者设备是否甚至安装了引导加载器，并且如果是，它是什么种类。一个这种示例是当IC被封装在“砖砌（bricked）”设备中时，并且不可能解封（unbrick）或解锁该IC，或者不可能连接到调试器或重新编程或甚至见证任何活动迹象的情况。
发明内容
在一个方面，一种装置包括：振荡器，用于在第一线路上输出时钟信号；耦合到第一线路的开关；以及耦合到开关的分压器。开关可以被控制以在非复位模式中通过分压器经由第一线路向引脚输出该时钟信号，并且在复位模式中防止该时钟信号被提供给引脚。
在一示例中，分压器包括：耦合在开关与引脚之间的第一电阻器；以及耦合在引脚与供应电压引脚之间的第二电阻器。该装置可以是具有单个半导体管芯、形成在单个半导体管芯上的第一电阻器和第二电阻器的集成电路。经由分压器，该时钟信号将以衰减小信号电平经由引脚被输出。处于衰减小信号电平的该时钟信号的输出包括用于指示该装置的功能性的活动性信号。处于衰减小信号电平的该时钟信号的调制可以指示引导加载器的类型。
在一示例中，处于衰减小信号电平的该时钟信号在供应电压电平与第二电压电平之间，第二电压电平大于逻辑高阈值电平。经由分压器，该时钟信号将以与复位信号叠加的衰减小信号电平经由引脚被输出，该复位信号在非复位模式中基本上处于供应电压电平，并且引脚是复位引脚。
在一示例中，该装置进一步包括耦合到开关的控制电路，控制电路用于响应于复位模式的完成而控制开关以将该时钟信号耦合到引脚。控制电路可以在复位模式中控制开关断开，并且在复位模式之后，控制电路用于控制开关闭合。
在一示例中，该装置可以进一步包括耦合到引脚的监测电路，监测电路用于标识处于衰减小信号电平的该时钟信号的存在。监测电路可以包括示波器，用于显示处于衰减小信号电平的该时钟信号。监测电路还可以包括：比较器，其具有：耦合到引脚的第一输入端子；以及用于接收参考电压的第二输入端子，其中比较器用于基于引脚处的电压与参考电压的比较来输出比较信号；以及耦合到比较器的发光二极管，其中发光二极管用于当处于衰减小信号电平的该时钟信号存在时进行照明。
在另一方面，一种方法包括：断开耦合在集成电路的复位引脚与振荡器之间的集成电路的开关，振荡器用于提供时钟信号；响应于复位引脚处的逻辑低电压的释放，执行集成电路的预引导序列；以及闭合开关以使得该时钟信号的衰减版本被叠加在复位引脚处的复位信号输出上，以指示集成电路的功能性。
在一示例中，该方法进一步包括响应于时钟信号的衰减版本而标识集成电路的至少一个参数。该方法可以进一步包括利用第一调制来调制该时钟信号，以标识集成电路的至少一个参数。该方法可以进一步包括根据第一调制来标识集成电路的引导加载器类型。
在又一个方面，一种集成电路包括：开关；用于控制开关的核心电路；用于输出时钟信号的振荡器；耦合在集成电路的开关与焊盘之间的第一电阻器；以及耦合在集成电路的该焊盘与供应电压焊盘之间的第二电阻器，其中当核心电路启用开关时，该时钟信号将被叠加在焊盘处的复位信号上。在一示例中，具有叠加的时钟信号的复位信号的电压保持高于逻辑高阈值。叠加的时钟信号可以用于标识集成电路的功能性。
附图说明
图1是根据一实施例的装置的框图。
图2是根据一实施例的活动性信号的图形图示。
图3是根据一实施例的设备的框图。
图4是根据另一实施例的设备的框图。
图5是根据一实施例的方法的流程图。
图6是根据另一实施例的方法的流程图。
图7是根据一实施例的代表性集成电路的框图。
图8是根据一实施例的系统的框图。
具体实施方式
在各种实施例中，集成电路被提供有电路模块，以使得能够除了其他状态外还确认可用功能性（活动迹象）和/或引导加载器的存在和类型。这种电路模块可以利用现有的功能块，并且包括附加的电路模块来提供该指示。此外，可以使用现有的引脚空间，使得没有附加的通用输入输出（GPIO）或其他引脚需要被专用于该功能性确定。同时，不存在对现有设备功能性的不利影响。仍进一步，本文中描述的机制可以被禁用（例如，通过应用），以便在某些功率状态下不引发任何功率消耗惩罚。
实施例可以用于各种情形中。在一个用例中，当IC被通电时，该电路模块可以在产品测试阶段处指示设备功能性。如这里所使用的，关于这种功能性指示的术语“功能性”意味着IC在被供电时是活动的和/或在操作中，不一定意味着它执行一个或多个特定功能或其他操作。在另一种用例中，在利用IC填充生产板之后，可以在不必连接调试器的情况下并且在对设备进行编程之前快速地检查IC的可行性。第三个示例是当具有该IC的设备看起来部分地没有响应，并且合期望的是知道引导加载器是否已经被满意地编程和执行。要注意的是，该引导加载器可以被存储在IC的非易失性存储器（例如，闪速存储器）中。
现在参考图1，示出了根据一实施例的装置的框图。如图1中所示，集成电路（IC）100存在，并且耦合到复位引脚102和供应电压引脚104。要注意的是，如本文中所使用，术语“引脚”和“焊盘”可互换地使用，并且指代使得能够实现IC与其他电路模块的互连的任何导电元件。为此，要注意的是，虽然引脚102、104被示出在IC 100的管芯外部，但是它们可以是IC的封装或其他插座的一部分。在任何情况下，要理解的是，在IC 100的管芯内可能存在对应的焊盘（未示出），这些焊盘进而例如经由引线接合耦合到引脚102、104。
如所图示，IC 100包括振荡器110，当功率可用时，振荡器110可以操作来连续地生成时钟信号。尽管实施例在这方面不受限制，但是振荡器110可以被实现为低功率RC振荡器，以便以超低频率（例如，以1千赫（kHz））生成该时钟信号。当然，其他示例是可能的。要理解的是，该时钟信号可以被IC 100内的各种电路模块所使用。
此外，如图1中进一步所示，当开关SW1闭合时，该时钟信号（或更具体地，该时钟信号的衰减版本）可以沿着信号线路传递离开至复位引脚102。如将在本文中描述的，当该衰减的时钟信号被提供时，它充当活动或活动性指示器，以向外部实体指示IC 100是起作用的或者已经执行了正确引导序列的至少一部分。在仍进一步的情形下，该活动性信号还可以指示关于IC 100的状态信息，诸如是否安装了引导加载器，并且如果是，它是什么种类。当然，该时钟信号在其他情况下可以向外部实体提供其他指示，诸如IC 100是否被调试锁定。
仍然参考图1，要注意的是，开关SW1可以在核心120的控制下被控制。在实施例中，核心120可以是IC 100的主处理器，诸如微控制器。基于操作模式，核心120可以控制开关SW1处于断开位置或闭合位置中，如将在本文中进一步描述的那样。尽管本文中描述的实施例可以使用通用处理核心，该通用处理核心可以执行存储在非暂时性存储介质中的指令以使得生成活动性信号，但是也可以使用其他控制电路模块。也就是说，在其他情况下，共享或专用控制电路、状态机或其他可编程电路可以被配置成控制开关SW1（例如，在程序控制下）以实现如本文中描述的活动性信号的生成。
经由由第一电阻器R1和第二电阻器R2形成的分压器，可以实现以衰减的电平向复位引脚102提供该时钟信号的能力。如所示出，电阻器R1位于开关SW1与复位引脚102之间的信号路径上。进而，可以是IC 110的内部上拉电阻器的电阻器R2耦合在供应电压引脚104与复位引脚102之间。尽管实施例在这方面不受限制，但是在一个示例中，这些电阻器的值对于电阻器R1可以被设置在近似400千欧姆（kΩ），并且对于电阻器R2可以被设置在近似40kΩ。要理解的是，虽然以图1的实施例中的这种高级别示出，但是许多变型和替代方案是可能的。例如，在其他情况下，电阻器中的至少一个（例如，上拉电阻器）可以是存在于IC 100被适配在其上的电路板上的外部电阻器。
要注意的是，活动性信号不影响正常的设备复位操作。在正常引导期间，开关SW1断开，并且活动性信号不存在。在该引导或复位模式期间，复位引脚102处的电压（其被用作复位信号）以某种方式例如经由手动按钮或来自外部IC的逻辑低电平数字信号被拉到逻辑低电平，该逻辑低电平触发IC 100的复位流程。
在复位引脚102的释放（使得复位信号变为供应电压电平）之后并且在（可能被安装的）引导加载器代码执行之前的某个时间（在定时方面的确切起始可以取决于实现方式而变化），核心120将开关SW1闭合以将始终可操作的振荡器110连接到电阻器R1。通过由电阻器R1和R2形成的分压器的方式，该振荡器时钟信号变成被叠加在复位引脚电压（即，复位信号）的上端的衰减小信号时钟信号。该小信号时钟信号可以用作例如活动性信号。要注意的是，在实施例的情况下，活动性信号的信号摆幅足够小，使得它不违反逻辑电平高最小值（0.8*VDD）而下行，但是足够大（例如，150-300毫伏（mV）），以便容易由外部硬件来分辨。换句话说，该活动性信号和复位信号两者可以同时共享复位引脚，两者都无冲突地提供它们的信息。
现在参考图2，示出了根据一实施例的活动性信号的图形图示。如图2中所示，活动性信号200可以以衰减小信号电平（例如，具有近似0.1VDD的信号摆幅）被提供给复位引脚。该小信号可以通过分压器的方式来实现，诸如上面关于图1所讨论的。要注意的是，如本文中所描述，经由分压器的时钟信号200可以用作活动性信号。当经由复位或其他引脚输出时，该活动性信号向外部实体提供该IC是活动的并且起作用的指示，以及有可能提供关于IC及其环境的其他信息。
要注意的是，在图2中，活动性信号200是由片上振荡器输出的具有例如1kHz的频率的方波时钟信号；当然，其他形状和频率是可能的。还要注意的是，活动性信号200相对于供应电压电平（即，在正常操作期间典型地存在于复位引脚上的复位信号）重叠。也就是说，给定图2中所示的衰减信号摆幅，即使在信号摆幅的最小值处，活动性信号200也仍然高于逻辑高信号的阈值电压电平（图2中的电平210处所示）。由此，正常操作中的复位信号的普通消费者仍然可以在其高状态中接收它。
如图2中所示，活动性信号（如存在于复位引脚处）具有对应于振荡器110的输出时钟信号的频率（例如，1kHz），并且其幅度从VDD下至~0.91*VDD。在0.8VDD处的高逻辑电平最小值210与最低活动性信号摆幅相差甚远（相差~300-350mV）。图2还示出了示出根据一实施例的典型相关电压电平的表。
如上所讨论，如本文中描述的所生成的活动性信号可以向外部实体提供关于IC的指示。该外部实体可以是该IC或并入了该IC的设备的设计者。替代地，外部实体可以是故障诊断者，诸如调试工程师、现场工程师或其他人，其寻求执行设备的故障诊断以确定IC是否正在正确地操作。当然，该活动性信号可以充当对其他实体的指示器，甚至可能是并入了根据一实施例的IC的设备的最终用户。
现在参考图3，示出了根据一实施例的设备的框图。如图3中所示，设备300可以是具有根据一实施例的IC的任何类型的设备。作为一个示例，设备300可以被实现为包括IC和附加电路模块的原型或评估电路板。在其他情况下，设备300可以是包括用于监测活动性信号的存在的电路模块的最终用户设备，诸如IoT设备。在用于监测活动性信号的组件的大小和成本针对给定设计是有保证的情况下，这种实现方式可能是适当的。
在任何情况下，设备300在测试环境中被示出，这可以在设备设计者的测试台或其他实验室布置中实现。在其他情况下，除了测试环境的其他电路模块之外或与测试环境的其他电路模块分离，该环境可以通过耦合到复位引脚的外部示波器来实现。
如图3中所示，设备300包括可以与图1中所示相同的IC 100（并且因此，使用与图1相同的编号方案，尽管是“300系列”（并且标有字母的组件保持相同））。除了IC 100之外，设备300还包括监测电路模块（一般被图示在350处）。在该实施例中，监测电路模块350包括示波器360，示波器360可以是耦合到复位引脚302的外部设备。示波器的存在是可选的，并且可能发生在其中设计者、应用工程师、故障诊断者或其他人可以将示波器探针耦合到复位引脚302的实验室环境中。
如进一步所示，监测电路350进一步包括比较器370。比较器370具有耦合到复位引脚302的第一输入端子和耦合到参考节点372的第二输入端子。在一实施例中，比较器370可以被实现为外部SOT-23（或类似）封装的低功率模拟比较器。在所示的实施例中，比较器370可以具有使能（以在不使用时将其关闭以用于功率节省）。参考节点372可以提供阈值电压，比较器370使用该阈值电压来针对复位引脚302处的电压进行比较。作为一个示例，参考电压可以被设置在供应电压电平（VDD）与活动性信号的低摆幅之间中间的电平处（~0.95*VDD（活动性信号高幅度和低幅度之间的大约一半））。如所图示，参考节点372耦合到具有串联耦合电阻器R11、R12的参考电路，电阻器R11、R12分别耦合到供应电压节点和参考电压节点。如进一步所示，该参考电路可以包括与电阻器R12并联耦合的电容器C。
如进一步所图示，比较器370的输出——比较信号——进而经由电阻器R13耦合到发光二极管（LED）375。利用该布置，LED 375可以当活动性信号存在时进行照明。当然，代替于视觉指明，可以提供另一种方式来标识活动性信号的存在，诸如听觉指示或振动。或者，比较器370的输出可以被提供给系统的另一个微控制器或IC。
取决于情形，可能存在用于监测活动性信号的存在的一个或多个能力。这些能力可以同时或单个地提供，以在视觉上或在听觉上向设计者/故障诊断者指明活动性信号。
通过到复位引脚302的连接示波器的方式，可以看到活动性信号在复位信号上的重叠，如示波器360的显示器的图示中那样。利用该配置，比较器输出与时钟信号同步振荡，并且驱动看起来是持续照明的LED，从而提供设备活动性的指示。如果比较器370被连接并且示波器信号也是合期望的，则用户可以直接探测比较器输出而不是复位引脚。
在一个实现方式中，当时钟信号输出在VSS处时，使具有1兆欧姆（MΩ）电阻的探针与复位引脚处的13皮法（pF）电容并联连接将有效地使该1MΩ与内部电阻器R1并联（得到~286kΩ）。该布置增加了活动性信号的摆幅或幅度，从而将其较低冲程（excursion）从~0.91*VDD扩展到~0.877*VDD。
现在参考图4，示出了根据另一个实施例的设备的框图。如图4中所示，设备400可以一般如图3中那样被配置有IC 100和监测电路模块450（并且因此在图1（和图3）中使用相同的编号方案，尽管是“400系列”），使得类似的元件不进一步讨论。
如所图示，晶体管480存在并且耦合在复位引脚402与VSS之间。在所示的实施例中，晶体管480可以被实现为N沟道结场效应晶体管（JFET），其具有耦合到复位引脚402的漏极端子、经由肖特基二极管490与漏极端子并联耦合的源极端子、以及耦合到VSS的栅极端子。此外，充当定时电容器的另一个电容器C2耦合在栅极与源极端子之间。
由于许多设计者使用耦合在复位引脚与参考电压电平（例如VSS）之间的外部电容器来扩展复位脉冲，以提供由该电容器和内部上拉电阻器形成的RC时间常数，因此该实现方式可能是合期望的。以此方式，可以确保主功率供应已具有足够的时间从接近零伏斜升，并且在允许该设备退出复位状况之前正确地稳定在其容差范围内。将电容器直接放置在复位引脚上可能会淹没活动性信号，这是由于其在1kHz振荡器频率处的相关联阻抗远小于复位节点上的其他阻抗。在关于当今设计所使用的典型电容幅值的情况下，活动性信号可能太小，以至于在不借助昂贵设备的情况下实际上无法由外部电路模块来分辨，并且该信号很可能处于噪声中。
因此，如在图4中那样，小JFET 480可以与定时电容器C2（被示出为极化电容器的符号，其指示可以使用均匀电解电容的任意大的值而没有任何问题）串联地引入。当复位引脚402从致动被释放时（并且活动性指示功能性尚未激活），JFET 480为内部上拉电阻器R2提供低阻抗路径，以对外部定时电容器C2充电。除了肖特基反向泄漏电流应用结束电荷（top-off charge）以确保JFET 480不会始终处于夹断的最边缘处而是更深地进入它外，随着电容器充电，JFET 480的Vgs在幅值上越来越负，直到在其沟道中发生夹断（即，FET漏极-源极沟道变得非常高阻抗），并且电容器C2有效地从复位引脚402断连。在复位引脚处应用下一个逻辑低电压时，定时电容器C2通过肖特基二极管490放电，并且JFET 480将再一次从漏极到源极为低阻抗，使得定时电容器C2能够在期望的RC复位延迟内重新充电。
在实施例中，应用或其他实体可以被配置成可选地禁用活动性指示功能性，以便每当振荡器输出处于逻辑低电平时节省能量，否则该能量被流经内部上拉电阻器至VSS的电流耗尽。
现在参考图5，示出了根据一实施例的方法的流程图。如图5中所示，方法500是用于操作具有如本文中描述的活动性指示电路的IC的方法。这种操作可能发生在不同的环境中，诸如实验室环境、调试环境、制造环境或甚至在现场。在任何情况下，方法500开始于向IC提供功率（框510）。例如，包括IC的设备可以被开启，并且功率通过耦合到IC的至少一个焊盘的至少一个供应电压引脚的方式被提供给IC。接下来，在框520处，可以断开耦合在振荡器（诸如本文中描述的始终开启的低功率振荡器）与复位引脚之间的开关。要注意的是，开关的这种断开可以是开关的默认配置。
仍然参考图5，接下来，可以确定复位引脚是否被释放（菱形框530）。该复位引脚释放可以由该设备的复位控制器来控制，当电压调节器或其他电源已经达到足够高的供应电压电平以便接通IC的电路模块并且IC已经完成复位模式时，该复位控制器释放复位信号的逻辑低。复位引脚也可以经由释放具有电触点的手动按钮被释放，否则电触点将复位引脚保持在逻辑低处。
在此时，可以执行典型的预引导序列（框540）。尽管实施例在这方面不受限制，但是这种预引导操作可以包括开启低功率振荡器、运行从非易失性存储器读取校准值并填充各种寄存器的状态机。要注意的是，该预引导序列可以在任何代码执行之前、并且甚至在执行所安装的引导加载器之前被执行。
一旦预引导序列完成，在框550处，可以闭合开关，以使得分压器（诸如上面在图1中描述的分压器）输出被叠加在复位信号上的衰减小信号时钟信号。换言之，通过闭合开关，使得活动性信号的存在经由复位引脚可用，这使得用户能够标识其存在。同时，该活动性信号不干扰复位引脚的正常操作，以维持复位信号的高电平（或至少直到复位引脚被拉低，例如，通过用户按下该设备的复位按钮或其他机构来寻求复位）。
要理解的是，虽然以图5的实施例中的这种高级别示出，但是许多变型和替代方案是可能的。要注意的是，在这点之后，可以执行从通电到代码执行的完整引导序列的附加操作。这种操作可以包括检查引导加载器的存在，并且如果存在，则执行可以跳转到其在非易失性存储器中的位置并且开始代码执行。否则，如果引导加载器不存在，则控制可以跳到应用代码的起始以开始代码执行。
现在参考图6，示出了根据另一实施例的方法的流程图。更具体地，图6的方法600可以由寻求标识或检测活动性信号的存在以确认IC功能性和/或IC的各种参数的用户来执行。
如所示出，方法600开始于将诸如示波器之类的观测仪器（scope）和/或测试电路耦合到IC（框610）。虽然被描述为耦合到IC，但是要注意的是，可以使这种连接是到连接点的，该连接点例如IC被适配在其上的电路板上可用的触点。要注意的是，测试电路可以包括诸如上面关于图3或4描述的监测电路模块。当然，在一些情况下，该设备本身可以包括该测试电路，诸如包括该电路模块的评估板，以使得能够容易标识活动性信号的存在。
接下来，以关于图5所描述的类似的方式，可以在框620处向IC提供功率，并且在框630处释放复位引脚。此后，可以在菱形框640处确定衰减小信号时钟信号是否与复位信号叠加。换句话说，用户可以寻求确定活动性信号是否存在，例如通过所耦合的示波器或通过具有输出指示器（诸如上面描述的LED）的测试电路的方式。如果在适当地提供功率时没有检测到该信号，并且已经过了用于转变到正常操作的超时时段，则可以将IC标识为不起作用（框650）。
取而代之，如果检测到该活动性信号，则控制传递到框660，在框660处，可以将IC标识为是起作用的。要注意的是，在一些情况下，方法600可以在此处结束，其中活动性信号被用于标识IC的活力（aliveness）或基本功能性的目的。
如上所描述，还有可能的是，使用该活动性信号来标识IC的某些参数，诸如是否安装了引导加载器，并且如果是，则标识存在的引导加载器的类型。因此，如菱形框670处进一步所示，可以确定该叠加的活动性信号是否被调制。如果否，如上所描述，则基本功能性被确认，并且该方法可以结束。如果确定活动性信号被调制，则控制传递到框680，在框680处，可以根据应用于该信号的调制来标识IC环境的一个或多个参数。例如，可以使用不同的调制方案来标识不同类型的引导加载器存在。
作为示例，可以使用不同的调制方案来标识是否安装引导加载器，并且如果是，则标识是否存在传统的UART引导加载器、伪桩（dummy stub）或其他引导加载器。这些引导加载器类型可以通过由幅度或频移键控技术调制活动性信号来揭示，诸如利用不同的符号持续时间的开关键控（OOK）调制，以用于在示波器上查看。要理解的是，虽然以图6的实施例中的这种高级别示出，但是许多变型和替代方案是可能的。
实施例可以在许多不同的环境中实现。现在参考图7，示出了代表性集成电路700的框图，该集成电路700可以被配置成用于生成如本文中描述的活动性信号。在图7中所示的实施例中，集成电路700可以是例如微控制器、可以根据一个或多个无线协议（除其他外，例如，WLAN-OFDM、WLAN-DSSS、蓝牙）操作的无线收发器、或者可以在包括感测、计量、监测、嵌入式应用、通信、应用等的各种用例中使用并且可以特别适用于在IoT设备中使用的其他设备。
在所示的实施例中，集成电路700包括存储器系统710，在一实施例中，存储器系统710可以包括非易失性存储器，诸如闪速存储器和易失性存储装置，诸如RAM。在一实施例中，该非易失性存储器可以被实现为能够存储指令和数据的非暂时性存储介质。这种非易失性存储器可以存储指令，包括用于闭合开关以引起根据一实施例的活动性信号的输出（并且可能稍后禁用活动性信号）的指令。
存储器系统710经由总线750耦合到数字核心720，数字核心720可以包括充当该集成电路的主处理单元的一个或多个核心和/或微控制器。进而，数字核心720可以耦合到时钟发生器730，时钟发生器730可以提供一个或多个锁相环或其他时钟发生器电路模块，以生成供IC的电路模块使用的各种时钟，包括活动性信号可以叠加在其上的低功率时钟信号。
如进一步所图示，IC 700进一步包括：功率电路模块740，功率电路模块740可以包括一个或多个电压调节器。取决于特定实现方式，可选地存在附加电路模块，以提供各种功能性和与外部设备的交互。这种电路模块可以包括：接口电路模块760，其可以提供与各种片外设备的接口；传感器电路模块770，其可以包括各种片上传感器，包括数字和模拟传感器，以感测期望信号，诸如用于计量应用等。
此外，如图7中所示，收发器电路模块780可以被提供以使能实现无线信号的传输和接收，例如，根据诸如Zigbee、蓝牙、IEEE 802.11、IEEE 802.15.4、蜂窝通信等的局域或广域无线通信方案中的一个或多个。要理解的是，虽然以这种高级别视图示出，但是许多变型和替代方案是可能的。
要注意的是，诸如本文中所描述的IC可以在各种不同的设备（诸如IoT设备）中实现。作为两个示例，该IoT设备可以是家庭或工业自动化网络的智能灯泡、或在智能公用事业网络中使用的智能公用事业计量表，该公用事业网络例如其中根据IEEE 802.15.4规范或其他这种无线协议进行通信的网状网络。
现在参考图8，示出了根据一实施例的网络的高级别图。如图8中所示，网络800包括各种设备，包括智能设备（诸如IoT设备）、路由器和远程服务提供商。在图8的实施例中，网状网络805可以存在于例如具有多个IoT设备8100-n的建筑物中。这种IoT设备可以使能实现如本文中描述的活动性信号的生成。如所示出，至少一个IoT设备810耦合到路由器830，路由器830进而经由广域网850（例如，互联网）与远程服务提供商860通信。在一实施例中，远程服务提供商860可以是处置与IoT设备810的通信的公用事业的后端服务器。要理解的是，虽然以图8的实施例中的这种高级别示出，但是许多变型和替代方案是可能的。
在实施例的情况下，经由复位引脚提供的活动性信号向开发者（诸如IC本身的设计者、或将IC并入到设备中的下游客户）提供了在引导时辨别该设备是活动还是死亡的即刻能力。例如，经由该机制，可以确定该设备是否可能因过压或由于静电放电所致的永久损坏等而被损坏。作为结果，对设备功能性或活力的该早期标识可以节省开发时间。仍进一步，通过向活动性信号提供不同的调制模式，可以简单地通过标识具有特定调制类型的活动性信号来容易地查明IC和/或其环境的某些参数。
虽然已经关于有限数量的实现方式描述了本公开，但是受益于本公开的本领域技术人员将从中领会到许多修改和变型。所附权利要求旨在覆盖所有这种修改和变型。

Claims (20)

1.一种装置，包括：
振荡器，用于在第一线路上输出时钟信号；
开关，其耦合到第一线路；以及
分压器，其耦合到开关；
其中开关被控制以在非复位模式中通过分压器经由第一线路将所述时钟信号输出到引脚，并且在复位模式中防止所述时钟信号被提供给引脚。
2.根据权利要求1所述的装置，其中分压器包括：
耦合在开关与引脚之间的第一电阻器；以及
耦合在引脚与供应电压引脚之间的第二电阻器。
3.根据权利要求2所述的装置，其中所述装置包括具有单个半导体管芯的集成电路，第一电阻器和第二电阻器形成在所述单个半导体管芯上。
4.根据权利要求1所述的装置，其中所述时钟信号将以衰减小信号电平经由引脚被输出。
5.根据权利要求4所述的装置，其中处于衰减小信号电平的所述时钟信号的输出包括用于指示所述装置的功能性的活动性信号。
6.根据权利要求4所述的装置，其中处于衰减小信号电平的所述时钟信号的调制用于指示引导加载器的类型。
7.根据权利要求4所述的装置，其中处于衰减小信号电平的所述时钟信号在供应电压电平与第二电压电平之间，第二电压电平大于逻辑高阈值电平。
8.根据权利要求4所述的装置，其中经由分压器，所述时钟信号将以与复位信号叠加的衰减小信号电平经由引脚被输出，所述复位信号在非复位模式中基本上处于供应电压电平，并且引脚包括复位引脚。
9.根据权利要求1所述的装置，进一步包括耦合到开关的控制电路，所述控制电路用于响应于复位模式的完成而控制开关以将所述时钟信号耦合到引脚。
10.根据权利要求9所述的装置，其中所述控制电路用于在复位模式中控制开关断开，并且在复位模式之后，所述控制电路用于控制开关闭合。
11.根据权利要求4所述的装置，进一步包括耦合到引脚的监测电路，所述监测电路用于标识处于衰减小信号电平的所述时钟信号的存在。
12.根据权利要求11所述的装置，其中所述监测电路包括示波器，所述示波器用于显示处于衰减小信号电平的所述时钟信号。
13.根据权利要求11所述的装置，其中所述监测电路包括：
比较器，具有：
第一输入端子，其耦合到引脚；以及
第二输入端子，用于接收参考电压，其中所述比较器用于基于引脚处的电压与参考电压的比较来输出比较信号；以及
发光二极管，其耦合到所述比较器，其中所述发光二极管用于当处于衰减小信号电平的所述时钟信号存在时进行照明。
14.一种方法，包括：
断开耦合在集成电路的复位引脚与振荡器之间的集成电路的开关，所述振荡器用于提供时钟信号；
响应于复位引脚处的逻辑低电压的释放，执行所述集成电路的预引导序列；以及
闭合开关以使得所述时钟信号的衰减版本被叠加在复位引脚处的复位信号输出上，以指示所述集成电路的功能性。
15.根据权利要求14所述的方法，进一步包括响应于所述时钟信号的衰减版本来标识所述集成电路的至少一个参数。
16.根据权利要求14所述的方法，进一步包括利用第一调制来调制所述时钟信号，以标识所述集成电路的至少一个参数。
17.根据权利要求16所述的方法，进一步包括根据第一调制来标识所述集成电路的引导加载器类型。
18.一种集成电路，包括：
开关；
核心电路，用于控制开关；
振荡器，用于输出时钟信号；
第一电阻器，其耦合在所述集成电路的开关与焊盘之间；以及
第二电阻器，其耦合在所述集成电路的焊盘与供应电压焊盘之间；
其中当核心电路启用开关时，所述时钟信号将被叠加在所述焊盘处的复位信号上。
19.根据权利要求18所述的集成电路，其中具有叠加的时钟信号的复位信号的电压保持高于逻辑高阈值。
20.根据权利要求18所述的集成电路，其中所述叠加的时钟信号用于标识所述集成电路的功能性。
CN202211334903.4A 2021-10-28 2022-10-28 经由时钟信号重叠标识集成电路功能的系统、装置和方法 Pending CN116049774A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/513,004 US11953936B2 (en) 2021-10-28 2021-10-28 System, apparatus and method for identifying functionality of integrated circuit via clock signal superpositioning
US17/513004 2021-10-28

Publications (1)

Publication Number Publication Date
CN116049774A true CN116049774A (zh) 2023-05-02

Family

ID=85983491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211334903.4A Pending CN116049774A (zh) 2021-10-28 2022-10-28 经由时钟信号重叠标识集成电路功能的系统、装置和方法

Country Status (3)

Country Link
US (1) US11953936B2 (zh)
CN (1) CN116049774A (zh)
DE (1) DE102022121882A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11861012B2 (en) * 2021-07-01 2024-01-02 Macronix International Co., Ltd. Memory device having safety boot capability

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807147A (en) 1983-10-20 1989-02-21 Burr-Brown Corporation Sampling wave-form digitizer for dynamic testing of high speed data conversion components
US5659508A (en) 1995-12-06 1997-08-19 International Business Machine Corporation Special mode enable transparent to normal mode operation
US6278316B1 (en) 1998-07-30 2001-08-21 Kabushiki Kaisha Toshiba Pump circuit with reset circuitry
US6911853B2 (en) * 2002-03-22 2005-06-28 Rambus Inc. Locked loop with dual rail regulation
US7288980B2 (en) * 2002-11-05 2007-10-30 Ip-First, Llc Multiple mode clock receiver
JP4665846B2 (ja) 2006-06-21 2011-04-06 株式会社デンソー マイクロコンピュータ及び電子制御装置
US8423814B2 (en) 2010-03-19 2013-04-16 Netlogic Microsystems, Inc. Programmable drive strength in memory signaling
US8937468B2 (en) * 2012-08-13 2015-01-20 Northrop Grumman Systems Corporation Power supply systems and methods
US9293918B2 (en) * 2012-10-24 2016-03-22 Powerline Control System, Inc. Powerline pulse position modulated three-phase transmitter apparatus and method
RU2516703C1 (ru) * 2013-01-29 2014-05-20 Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" Моделирующий коап
US9983889B1 (en) * 2016-05-13 2018-05-29 Xilinx, Inc. Booting of integrated circuits
US10050634B1 (en) * 2017-02-10 2018-08-14 Apple Inc. Quantization noise cancellation for fractional-N phased-locked loop
US10860052B2 (en) * 2018-01-12 2020-12-08 California Institute Of Technology Hybrid single loop feedback retiming circuit
US11982710B2 (en) 2021-10-28 2024-05-14 Silicon Laboratories Inc. System, apparatus and method for identifying functionality of integrated circuit via clock signal superpositioning

Also Published As

Publication number Publication date
US11953936B2 (en) 2024-04-09
US20230134058A1 (en) 2023-05-04
DE102022121882A1 (de) 2023-05-04

Similar Documents

Publication Publication Date Title
US6735706B2 (en) Programmable power management system and method
CN105588584A (zh) 数字传感器系统
US8996943B2 (en) Voltage regulator with by-pass capability for test purposes
CN116049774A (zh) 经由时钟信号重叠标识集成电路功能的系统、装置和方法
US9476937B2 (en) Debug circuit for an integrated circuit
US20190041452A1 (en) Electronic component state determination
US11982710B2 (en) System, apparatus and method for identifying functionality of integrated circuit via clock signal superpositioning
CN107506274A (zh) 通过监测程序代码的执行来进行测量协调
US20190339729A1 (en) System, apparatus and method for flexible control of a voltage regulator of an integrated circuit
CN101140298A (zh) 用于单板上的jtag链路的测试访问端口的复位装置
CN104501851A (zh) 光敏器件自检电路、自检方法、自检系统和空调器
CN103235254A (zh) 一种可编程逻辑器件的检测方法和检测系统
US20040193979A1 (en) Circuit configurator arrangement and approach therefor
CN110197069A (zh) 一种兼容故障扫描测试实现a2木马检测的方法及装置
US8786306B2 (en) Inspection device and inspection method
US8050122B2 (en) Fuse apparatus for controlling built-in self stress and control method thereof
US20060104096A1 (en) System and method for monitoring power supply operation
KR100487195B1 (ko) 프로세서의 누설 전류 감소 회로
TWI640793B (zh) 電源鍵測試系統與方法
CN105872163A (zh) 测试结果写入方法、装置及测试系统和移动终端
JP6419283B1 (ja) 半導体メモリ装置
CN116974841A (zh) 一种车规级控制芯片功能安全板级测试方法、系统及其应用
CN100382300C (zh) 可修改脚位功能的集成电路元件
US20140173353A1 (en) Integrated circuit device and method of identifying a presence of a broken connection within an external signal path
US7117274B2 (en) Graphical user interface and approach therefor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination