CN116049078A - I2c和lvds端口复用的芯片装置及方法 - Google Patents

I2c和lvds端口复用的芯片装置及方法 Download PDF

Info

Publication number
CN116049078A
CN116049078A CN202211737085.2A CN202211737085A CN116049078A CN 116049078 A CN116049078 A CN 116049078A CN 202211737085 A CN202211737085 A CN 202211737085A CN 116049078 A CN116049078 A CN 116049078A
Authority
CN
China
Prior art keywords
lvds
chip
connection pin
line
sda
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211737085.2A
Other languages
English (en)
Inventor
施杰梁
张佳琼
张远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai IC R&D Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai IC R&D Center Co Ltd filed Critical Shanghai IC R&D Center Co Ltd
Priority to CN202211737085.2A priority Critical patent/CN116049078A/zh
Publication of CN116049078A publication Critical patent/CN116049078A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016Inter-integrated circuit (I2C)
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供了一种I2C和LVDS端口复用的芯片系统及方法,所述芯片系统包括芯片和外部系统,所述外部系统包括I2C配置模块、LVDS数据采集模块和选择模块,所述I2C配置模块的双向数据端口通过SDA线与所述选择模块电连接,所述I2C配置模块的时钟端口通过SCL线与选择模块电连接,LVDS数据采集模块的低电压差分信号端通过LVDS线与选择模块电连接,芯片通过两个信号传输线与所述选择模块电连接,选择模块根据芯片内的端口在所述信号传输线传输的信号类型,选择所述I2C配置模块的SCL线和所述SDA线导通或者选择所述LVDS数据采集模块的LVDS线导通以传输不同的数据。本发明能够根据传输状态实现芯片不同类型数据的传输,实现芯片的端口复用,有利于芯片资源的充分利用。

Description

I2C和LVDS端口复用的芯片装置及方法
技术领域
本发明涉及电路技术领域,尤其涉及一种I2C和LVDS端口复用的芯片装置及方法。
背景技术
在电子技术领域中,随着芯片的封装体积越来越小,IO输入输出端口资源变得更加宝贵。芯片的很多功能实现都需要占用大量的通用输入输出(General Purpose InputOutput,GPIO)端口,如何利用有限GPIO端口资源实现更多的功能已成为芯片设计过程中的一个难题。
目前市场上一些芯片会应用I2C协议实现对芯片的控制,同时应用LVDS协议实现数据输出。根据I2C和LVDS的协议特性,在实际应用时均需要两根物理线,比如I2C协议数据传输需要SCL线和SDA线,LVDS协议数据传输需要一对差分数据线,当需要传输I2C协议和LVDS协议数据的是,需要四个数据线以及对应的IO口,不利于节约芯片端口资源。
因此,有必要提供一种新型的I2C和LVDS端口复用的芯片装置及方法以解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种I2C和LVDS端口复用的芯片装置及方法,能够根据传输状态实现芯片不同类型数据的传输,实现芯片的端口复用,有利于芯片资源的充分利用。
为实现上述目的,本发明的所述一种I2C和LVDS端口复用的芯片系统,包括芯片和外部系统,所述外部系统包括I2C配置模块、LVDS数据采集模块和选择模块,所述I2C配置模块用于对所述芯片内部寄存器进行配置,所述LVDS数据采集模块用于根据所述芯片传输的信号采集外部数据,所述I2C配置模块的双向数据端口通过SDA线与所述选择模块电连接,所述I2C配置模块的时钟端口通过SCL线与所述选择模块电连接,所述LVDS数据采集模块的低电压差分信号端通过LVDS线与所述选择模块电连接,所述芯片通过两个信号传输线与所述选择模块电连接,所述选择模块根据所述芯片内的端口在所述信号传输线传输的信号类型,选择所述I2C配置模块的所述SCL线和所述SDA线导通以将所述I2C配置模块与所述芯片建立通信以用于I2C协议数据传输,或者选择所述LVDS数据采集模块的所述LVDS线导通,以将所述LVDS数据采集模块与所述芯片建立通信以用于LVDS协议数据传输。
本发明所述I2C和LVDS端口复用的芯片系统的有益效果在于:芯片通过两个信号传输线与选择模块连接,而选择模块根据芯片在信号传输线内传输的信号类型,选择接通I2C模块或者LVDS数据采集模块,从而便于根据不同的信号类型选择I2C模块或者LVDS数据采集模块进行数据传输,以便于通过共用一组端口就能够实现I2C协议数据传输或者LVDS协议数据传输,以便于实现对芯片内部寄存器进行配置或者芯片向外部传输数据,实现端口复用,有利于节约芯片的端口资源,减小芯片封装体积。
可选的,所述芯片包括LVDS单元、第一连接引脚和第二连接引脚,所述LVDS单元包括用于输出差分信号的lvds_n端和lvds_p端,所述lvds_n端和lvds_p端分别与所述第一连接引脚、所述第二连接引脚电连接,所述第一连接引脚和所述第二连接引脚分别通过一个所述信号传输线与所述选择模块电连接,所述芯片还包括SDA信号输出端、SDA信号输入端和SCL信号输入端,所述SDA信号输出端和所述SDA信号输入端均与所述第一连接引脚电连接,所述SCL信号输入端与所述第二连接引脚电连接,且所述芯片通过使能信号控制所述SDA信号输出端、SDA信号输入端和SCL信号输入端的信号传输。其有益效果在于:以便于芯片通过控制lvds_n端和lvds_p端的状态和输出使能信号控制SDA信号输出端、SDA信号输入端和SCL信号输入端的状态,通过两个端口即可实现不同传输协议数据的切换,实现端口复用。
可选的,当所述lvds_n端和lvds_p端为高阻态,所述使能信号为第一状态时,所述选择模块选择所述I2C配置模块的所述SCL线和所述SDA线导通以将所述I2C配置模块与所述芯片建立通信以传输数据,所述SDA信号输出端和所述SDA信号输入端均与所述第一连接引脚处于导通状态,所述SCL信号输入端与所述第二连接引脚处于导通状态,以通过所述第一连接引脚和所述第二连接引脚传输I2C协议数据。
可选的,当所述lvds_n端和所述lvds_p端为导通状态,所述使能信号为第二状态时,所述选择模块选择所述LVDS数据采集模块的所述LVDS线导通,所述SDA信号输出端和所述SDA信号输入端均与所述第一连接引脚处于断开状态,所述SCL信号输入端与所述第二连接引脚处于断开状态,以通过所述第一连接引脚和所述第二连接引脚传输LVDS数据。
可选的,所述使能信号的第二状态为高电平。
可选的,所述芯片为图像传感器芯片。
本发明还公开了一种I2C和LVDS端口复用的芯片方法,应用于上述的I2C和LVDS端口复用的芯片系统,所述I2C和LVDS端口复用的芯片方法包括:
根据所述芯片的输出信号以选择两个信号传输线的传输状态;
当传输I2C协议数据时,所述芯片将传输所述I2C协议数据的端口与所述信号传输线导通,所述选择模块选择所述I2C配置模块的所述SCL线和所述SDA线导通,以用于I2C协议数据传输;
当传输LVDS协议数据时,所述芯片将传输所述LVDS协议数据的端口与所述信号传输线导通,所述选择模块选择所述LVDS数据采集模块的所述LVDS线导通,以用于LVDS协议数据传输。
本发明所述I2C和LVDS端口复用的芯片方法的有益效果在于:选择模块根据芯片在信号传输线内传输的信号类型,选择接通I2C模块或者LVDS数据采集模块,从而便于根据不同的信号类型选择I2C模块或者LVDS数据采集模块进行数据传输,以便于通过共用一组端口就能够实现I2C协议数据传输或者LVDS协议数据传输,以便于实现对芯片的寄存器配置或者芯片向外部传输数据,实现端口复用,有利于节约芯片的端口资源,减小芯片封装体积。
可选的,所述芯片将传输所述I2C协议数据的端口与所述信号传输线导通,包括:
所述芯片输出使能信号为第一状态,并将lvds_n端和lvds_p端设置为高阻态,以将所述芯片的SDA信号输出端、SDA信号输入端与第一连接引脚导通,SCL信号输入端与第二连接引脚导通。
可选的,所述芯片将传输所述LVDS协议数据的端口与所述信号传输线导通,包括:
所述芯片输出使能信号为第二状态,将lvds_n端和lvds_p端设置为导通状态,以将lvds_n端和lvds_p端分别与第一连接引脚、第二连接引脚导通。
可选的,所述使能信号的第一状态为低电平。
附图说明
图1为本发明的I2C和LVDS端口复用的芯片系统的结构框图;
图2为本发明的I2C和LVDS端口复用的芯片系统的第一种状态示意图;
图3为本发明的I2C和LVDS端口复用的芯片系统的另一种状态示意图;
图4为本发明的I2C和LVDS端口复用的芯片系统中芯片内的端口连接示意图;
图5为本发明的I2C和LVDS端口复用的芯片方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。除非另外定义,此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。
针对现有技术存在的问题,本发明的实施例提供了一种I2C和LVDS端口复用的芯片系统,参考图1,包括芯片1和外部系统2,所述外部系统2包括I2C配置模块21、LVDS数据采集模块22和选择模块23,所述I2C配置模块21用于对所述芯片1内部寄存器进行配置,所述LVDS数据采集模块22用于根据所述芯片1传输的信号采集外部数据,所述I2C配置模块21的双向数据端口通过SDA线24与所述选择模块23电连接,所述I2C配置模块21的时钟端口通过SCL线25与所述选择模块23电连接,所述LVDS数据采集模块22的低电压差分信号端通过LVDS线26与所述选择模块23电连接,所述芯片1通过两个信号传输线11与所述选择模块23电连接,所述选择模块23根据所述芯片1内的端口在所述信号传输线11传输的信号类型,选择所述I2C配置模块21的所述SCL线25和所述SDA线24导通以将所述I2C配置模块21与所述芯片1建立通信以用于I2C协议数据传输,或者选择所述LVDS数据采集模块22的所述LVDS线26导通,以将所述LVDS数据采集模块22与所述芯片1建立通信以用于LVDS协议数据传输。
在本实施例中,芯片1与外部系统2电连接以用于数据传输,包括I2C协议数据和LVDS协议数据,芯片1的两个端口分别通过一个信号传输线11与选择模块23电连接,而选择模块23通过SDA线24和SCL线25与I2C配置模块23电连接,通过LVDS线26与LVDS数据采集模块22电连接,从而便于在芯片1通过信号传输线11产生数据之后,选择模块23对应选择I2C配置模块21与芯片1导通以传输I2C协议数据对芯片1内部寄存器进行配置,或者将LVDS数据采集模块22与芯片1导通,以便于芯片1向外部传输LVDS协议数据。
其中,所述选择模块23采用数据选择器以便实现SDA线24、SCL线25和LVDS线26的导通切换。芯片1和外部系统2通过物理上的两个信号传输线11进行交互。当需要对芯片1内部寄存器进行配置,两根信号传输线11将用于I2C协议传输,此时,可以把外部系统2看作主盘,把芯片看作从盘,I2C配置模块21用于对芯片1进行寄存器配置,I2C配置模块21通过发送正确的设备地址、寄存器地址和读写命令,便可实现对芯片1的相应配置。值得注意的是,SCL信号只能由外部系统2产生,所以SCL线25的传输方向为单向;而SDA线24的传输方向则由I2C配置模块21对芯片1内的寄存器进行读操作还是写操作来决定,因此SDA线24为双向传输。当芯片1向外部系统2输出数据时,两根线将用于LVDS协议数据传输。此时,可以把芯片1看作主盘,把外部系统2看作从盘,LVDS数据采集模块22通过对芯片1传输的LVDS数据的解码,可以得到芯片1输出的数据信息,以便于根据芯片1传输的数据信息进行外部数据采集。
示例性的,所述芯片1为全局曝光的图像传感器芯片,参考图2,芯片1在上电后芯片内部系统会处于接口配置模式,在该模式下可通过I2C配置模块21实现对芯片1内部寄存器的配置。在配置结束后芯片1会进行曝光,在曝光结束后芯片内部系统由接口配置模式跳转到同步模式,从而为后续的读出曝光得到的像素信息做准备。在同步模式下,芯片1会输出配置好的校验数据,方便后端的采集系统对信号进行对齐和校准处理。当同步模式发送完毕后,芯片内部系统跳转到读模式,芯片1开始输出像素感光信息,当外部系统2处于也处于读出状态的时候,即可通过外部系统2将芯片1输出的信息读出。需要指出的是,当芯片内部系统处于读模式时,若满足像素电路的感光要求,芯片1可以进行下一次的曝光,或者也可以等芯片内部系统跳转到接口配置模式后再进行曝光,取决于配置需求。一帧的像素信息读取完毕后,芯片内部系统跳转到接口配置模式,开始新一轮的循环。
根据上述内容可知,当芯片内部系统处在接口配置模式时,芯片1的IO端口处于输入状态,信号传输线11用于I2C协议数据传输;而当芯片内部系统处在同步模式或读模式时,芯片1的IO端口均处于输出状态,信号传输线11用于LVDS协议数据传输。
进一步的,参考图3,所述芯片内部系统的工作状态还包括一个延迟模式,在同步模式和读模式之间增加一个延迟模式,当芯片内部系统处于延迟模式时,芯片1可以输出虚拟数据来实现对帧率的灵活调控。
在一些实施例中,参考图4,所述芯片1包括LVDS单元12、第一连接引脚13和第二连接引脚14,所述LVDS单元12包括用于输出差分信号的lvds_n端121和lvds_p端122,所述lvds_n端121和lvds_p端122分别与所述第一连接引脚13、所述第二连接引脚14电连接,所述第一连接引脚13和所述第二连接引脚14分别通过一个所述信号传输线11与所述选择模块23电连接,所述芯片1还包括SDA信号输出端15、SDA信号输入端16和SCL信号输入端17,所述SDA信号输出端15和所述SDA信号输入端16均与所述第一连接引脚13电连接,所述SCL信号输入端17与所述第二连接引脚14电连接,且所述芯片1通过使能信号控制所述SDA信号输出端15、SDA信号输入端16和SCL信号输入端17的信号传输。
在本实施例中,LVDS单元12通过输出LVDS协议数据之后,以便于外部系统2中的LVDS数据采集模块22根据传输的LVDS协议数据进行数据采集。为了便于外部系统2中的选择模块23选择I2C配置模块21或者LVDS数据采集模块22进行数据传输,芯片1通过输出对应的使能信号lvds_en以实现对SDA信号输出端15、SDA信号输入端16和SCL信号输入端17的导通控制,并通过控制lvds_n端121和lvds_p端122的状态,即可实现第一连接引脚13和第二连接引脚14的端口复用。
需要说明的是,所述SDA信号输出端15、SDA信号输入端16和SCL信号输入端17均通过非lvds_en进行控制,即当lvds_en为0,非lvds_en为1,SDA信号输出端15、SDA信号输入端16和SCL信号输入端17处于导通状态;当lvds_en为1,非lvds_en为0,SDA信号输出端15、SDA信号输入端16和SCL信号输入端17处于断开状态。
在另外一些实施例中,以第一状态为低电平0,第二状态为高电平1为例,当所述lvds_n端121和lvds_p端122为高阻态,所述使能信号lvds_en为0时,非lvds_en为1,所述选择模块23选择所述I2C配置模块21的所述SCL线25和所述SDA线24导通以将所述I2C配置模块21与所述芯片1建立通信以传输数据,所述SDA信号输出端15和所述SDA信号输入端16均与所述第一连接引脚13处于导通状态,所述SCL信号输入端17与所述第二连接引脚14处于导通状态,而SCL信号由于只有输入没有输出,因此SCL信号输出端设置为1′b0,其使能信号也设置为1′b0,以通过所述第一连接引脚13和所述第二连接引脚14传输I2C协议数据。
在又一些实施例中,当所述lvds_n端121和所述lvds_p端122为导通状态,所述使能信号lvds_en为1时,非lvds_en为0,所述选择模块23选择所述LVDS数据采集模块22的所述LVDS线26导通,所述SDA信号输出端15和所述SDA信号输入端16均与所述第一连接引脚13处于断开状态,所述SCL信号输入端17与所述第二连接引脚14处于断开状态,以通过所述第一连接引脚13和所述第二连接引脚14传输LVDS数据。
示例性的,通过将芯片1中LVDS单元12的差分信号端口lvds_n端121和lvds_p端122分别接到第一连接引脚13和第二连接引脚14端口上,再辅以对第一连接引脚13和第二连接引脚14输入输出控制信号的控制,便可实现I2C和LVDS端口复用。当第一连接引脚13和第二连接引脚14用于I2C传输时,芯片1控制lvds_n端121和lvds_p端122为高阻态且lvds_en为0,则I2C配置模块21通过第一连接引脚13和第二连接引脚14向芯片1内部输入配置信息。当第一连接引脚13和第二连接引脚14用于LVDS传输时,芯片1控制lvds_en为1且lvds_n端121和lvds_p端122正常输出数据信息,图4中A处和B处均为高阻态,因此第一连接引脚13和第二连接引脚14传输的信号即为lvds_n端121和lvds_p端122传输的信号。
具体的,第一连接引脚13为SDA_PAD端口,第二连接引脚14为。SCL_PAD端口
本发明还公开了一种I2C和LVDS端口复用的芯片方法,参考图5,应用于上述的I2C和LVDS端口复用的芯片系统,所述I2C和LVDS端口复用的芯片方法包括:
S501、根据所述芯片的输出信号以选择两个信号传输线的传输状态;
S502、当传输I2C协议数据时,所述芯片将传输所述I2C协议数据的端口与所述信号传输线导通,所述选择模块选择所述I2C配置模块的所述SCL线和所述SDA线导通,以用于I2C协议数据传输。
示例性的,所述芯片输出使能信号为第一状态,比如第一状态为0,并将lvds_n端和lvds_p端设置为高阻态,以将所述芯片的SDA信号输出端、SDA信号输入端与第一连接引脚导通,SCL信号输入端与第二连接引脚导通,以便于实现I2C协议数据传输,实现I2C配置模块对芯片内的寄存器配置。
S503、当传输LVDS协议数据时,所述芯片将传输所述LVDS协议数据的端口与所述信号传输线导通,所述选择模块选择所述LVDS数据采集模块的所述LVDS线导通,以用于LVDS协议数据传输。
所述芯片输出使能信号为第二状态,比如第二状态为1,将lvds_n端和lvds_p端设置为导通状态,以将lvds_n端和lvds_p端分别与第一连接引脚、第二连接引脚导通,以实现LVDS协议数据传输,便于芯片向外部的LVDS数据采集模块传输数据。
由于上述的I2C和LVDS端口复用的芯片方法的步骤和原理与前述I2C和LVDS端口复用的芯片系统的工作过程一一对应,此处不再赘述。
虽然在上文中详细说明了本发明的实施方式,但是对于本领域的技术人员来说显而易见的是,能够对这些实施方式进行各种修改和变化。但是,应理解,这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且,在此说明的本发明可有其它的实施方式,并且可通过多种方式实施或实现。

Claims (10)

1.一种I2C和LVDS端口复用的芯片系统,其特征在于,包括芯片和外部系统,所述外部系统包括I2C配置模块、LVDS数据采集模块和选择模块,所述I2C配置模块用于对所述芯片内部寄存器进行配置,所述LVDS数据采集模块用于根据所述芯片传输的信号采集外部数据,所述I2C配置模块的双向数据端口通过SDA线与所述选择模块电连接,所述I2C配置模块的时钟端口通过SCL线与所述选择模块电连接,所述LVDS数据采集模块的低电压差分信号端通过LVDS线与所述选择模块电连接,所述芯片通过两个信号传输线与所述选择模块电连接,所述选择模块根据所述芯片内的端口在所述信号传输线传输的信号类型,选择所述I2C配置模块的所述SCL线和所述SDA线导通以将所述I2C配置模块与所述芯片建立通信以用于I2C协议数据传输,或者选择所述LVDS数据采集模块的所述LVDS线导通,以将所述LVDS数据采集模块与所述芯片建立通信以用于LVDS协议数据传输。
2.根据权利要求1所述的I2C和LVDS端口复用的芯片系统,其特征在于,所述芯片包括LVDS单元、第一连接引脚和第二连接引脚,所述LVDS单元包括用于输出差分信号的lvds_n端和lvds_p端,所述lvds_n端和lvds_p端分别与所述第一连接引脚、所述第二连接引脚电连接,所述第一连接引脚和所述第二连接引脚分别通过一个所述信号传输线与所述选择模块电连接,所述芯片还包括SDA信号输出端、SDA信号输入端和SCL信号输入端,所述SDA信号输出端和所述SDA信号输入端均与所述第一连接引脚电连接,所述SCL信号输入端与所述第二连接引脚电连接,且所述芯片通过使能信号控制所述SDA信号输出端、SDA信号输入端和SCL信号输入端的信号传输。
3.根据权利要求2所述的I2C和LVDS端口复用的芯片系统,其特征在于,当所述lvds_n端和lvds_p端为高阻态,所述使能信号为第一状态时,所述选择模块选择所述I2C配置模块的所述SCL线和所述SDA线导通以将所述I2C配置模块与所述芯片建立通信以传输数据,所述SDA信号输出端和所述SDA信号输入端均与所述第一连接引脚处于导通状态,所述SCL信号输入端与所述第二连接引脚处于导通状态,以通过所述第一连接引脚和所述第二连接引脚传输I2C协议数据。
4.根据权利要求2所述的I2C和LVDS端口复用的芯片系统,其特征在于,当所述lvds_n端和所述lvds_p端为导通状态,所述使能信号为第二状态时,所述选择模块选择所述LVDS数据采集模块的所述LVDS线导通,所述SDA信号输出端和所述SDA信号输入端均与所述第一连接引脚处于断开状态,所述SCL信号输入端与所述第二连接引脚处于断开状态,以通过所述第一连接引脚和所述第二连接引脚传输LVDS数据。
5.根据权利要求4所述的I2C和LVDS端口复用的芯片系统,其特征在于,所述使能信号的第二状态为高电平。
6.根据权利要求1至5任一项所述的I2C和LVDS端口复用的芯片系统,其特征在于,所述芯片为图像传感器芯片。
7.一种I2C和LVDS端口复用的芯片方法,其特征在于,应用于上述权利要求1至6任一项所述的I2C和LVDS端口复用的芯片系统,所述I2C和LVDS端口复用的芯片方法包括:
根据所述芯片的输出信号以选择两个信号传输线的传输状态;
当传输I2C协议数据时,所述芯片将传输所述I2C协议数据的端口与所述信号传输线导通,所述选择模块选择所述I2C配置模块的所述SCL线和所述SDA线导通,以用于I2C协议数据传输;
当传输LVDS协议数据时,所述芯片将传输所述LVDS协议数据的端口与所述信号传输线导通,所述选择模块选择所述LVDS数据采集模块的所述LVDS线导通,以用于LVDS协议数据传输。
8.根据权利要求7所述的I2C和LVDS端口复用的芯片方法,其特征在于,所述芯片将传输所述I2C协议数据的端口与所述信号传输线导通,包括:
所述芯片输出使能信号为第一状态,并将lvds_n端和lvds_p端设置为高阻态,以将所述芯片的SDA信号输出端、SDA信号输入端与第一连接引脚导通,SCL信号输入端与第二连接引脚导通。
9.根据权利要求7所述的I2C和LVDS端口复用的芯片方法,其特征在于,所述芯片将传输所述LVDS协议数据的端口与所述信号传输线导通,包括:
所述芯片输出使能信号为第二状态,将lvds_n端和lvds_p端设置为导通状态,以将lvds_n端和lvds_p端分别与第一连接引脚、第二连接引脚导通。
10.根据权利要求8所述的I2C和LVDS端口复用的芯片方法,其特征在于,所述使能信号的第一状态为低电平。
CN202211737085.2A 2022-12-31 2022-12-31 I2c和lvds端口复用的芯片装置及方法 Pending CN116049078A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211737085.2A CN116049078A (zh) 2022-12-31 2022-12-31 I2c和lvds端口复用的芯片装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211737085.2A CN116049078A (zh) 2022-12-31 2022-12-31 I2c和lvds端口复用的芯片装置及方法

Publications (1)

Publication Number Publication Date
CN116049078A true CN116049078A (zh) 2023-05-02

Family

ID=86114179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211737085.2A Pending CN116049078A (zh) 2022-12-31 2022-12-31 I2c和lvds端口复用的芯片装置及方法

Country Status (1)

Country Link
CN (1) CN116049078A (zh)

Similar Documents

Publication Publication Date Title
CN101770443B (zh) 一种内部集成电路总线时序调节方法、相应装置及系统
US6119183A (en) Multi-port switching system and method for a computer bus
JP2002288112A (ja) 通信制御用半導体装置およびインタフェースシステム
WO2010012236A1 (zh) 一种实现管脚分时复用的方法及片上系统
US20100064083A1 (en) Communications device without passive pullup components
TW200422843A (en) Method and apparatus for detecting memory device interface
US20070067519A1 (en) Linking addressable shadow port and protocol for serial bus networks
CN116450552B (zh) 基于i2c总线异步批量读写寄存器的方法及系统
CN104834620A (zh) 串行外设接口spi总线电路、实现方法以及电子设备
CN114328318B (zh) 微控制器用直接设备互连的dma控制器及互联控制方法
CN111948971A (zh) 一种智能卡管理装置及其数据转接方法
CN109407574B (zh) 一种多总线可选择输出控制装置及其方法
CN104657297A (zh) 计算设备扩展系统及扩展方法
CN116049078A (zh) I2c和lvds端口复用的芯片装置及方法
CN113342726A (zh) 一种i2c总线系统、具有外加电压工作模式的芯片和方法
CN201378316Y (zh) 通用输入/输出接口扩展电路和具有该电路的移动终端
CN109379262B (zh) 一种PCIe接口的双冗余CAN 总线通讯卡及方法
Malviya et al. Tiny I2C protocol for camera command exchange in CSI-2: a review
CN106936518B (zh) 一种具有双向io功能的测量装置
CN113534995B (zh) 一种spi接口共用的tddi芯片
CN111913904A (zh) 向利用主从通信协议的多个从属装置自动分配互不相同地址的方法及用于其的装置
CN204390228U (zh) 计算设备扩展系统
CN213241142U (zh) 串行通信接口的拓展电路
CN202495946U (zh) 一种基于物联网管理控制的fpga的总线型通信系统
CN213582141U (zh) 一种基于面部微表情的物联显示屏控制系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination