CN116032233A - 谐振器的制备方法及谐振器 - Google Patents

谐振器的制备方法及谐振器 Download PDF

Info

Publication number
CN116032233A
CN116032233A CN202310318312.6A CN202310318312A CN116032233A CN 116032233 A CN116032233 A CN 116032233A CN 202310318312 A CN202310318312 A CN 202310318312A CN 116032233 A CN116032233 A CN 116032233A
Authority
CN
China
Prior art keywords
layer
monocrystalline
single crystal
bonding
resonator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310318312.6A
Other languages
English (en)
Inventor
林炳辉
蔡耀
邹杨
高超
王雅馨
孙博文
孙成亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Memsonics Technologies Co Ltd
Original Assignee
Wuhan Memsonics Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Memsonics Technologies Co Ltd filed Critical Wuhan Memsonics Technologies Co Ltd
Priority to CN202310318312.6A priority Critical patent/CN116032233A/zh
Publication of CN116032233A publication Critical patent/CN116032233A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明提供了一种谐振器的制备方法及谐振器。制备方法包括:提供半导体基体,半导体基体具有第一表面;在具有第一表面的半导体基体的一侧形成第一单晶层;在第一单晶层远离半导体基体的一侧形成压电层;在第一表面上形成间隔设置的两个阻隔件,阻隔件将第一单晶层分隔为多个单晶层,多个单晶层与两个阻隔件交替设置;顺序刻蚀压电层和单晶层,形成贯穿单晶层的第一通孔和贯穿压电层的第二通孔,第一通孔和第二通孔连通;根据第一通孔和第二通孔去除位于相邻阻隔件之间的键合层,形成空腔。上述方法由于在单晶层上生长得到的薄膜质量较好,因此该谐振器结构中能够得到高质量的第一电极层和压电层从而提高了具有该谐振器结构的谐振器的性能。

Description

谐振器的制备方法及谐振器
技术领域
本发明涉及半导体制造技术领域,具体而言,涉及一种谐振器的制备方法及谐振器。
背景技术
空气隙型薄膜体声波谐振器(Film Bulk Acoustic Wave Resonator,FBAR)结构利用空气(声阻抗很小近似等于零)作为声波限制界面,对于利用空气反射原理的FBAR而言,制备思路是在复合薄膜层下方营造一个空腔环境。而空气隙型FBAR的制备方法是在衬底上预设空腔,该空腔由牺牲层材料构造。随后利用磁控溅射的方法在牺牲层材料上依次沉积种子层、底电极、压电层和上电极,形成三明治复合层。最后释放牺牲层材料形成空腔即制备完成。
现有技术制备薄膜体声波谐振器的过程中,为了形成空腔,空气隙型FBAR会在沉积底电极层和压电层之前制备牺牲层和支撑层,进而在支撑层上沉积底电极和压电层。其中,形成底电极和压电层的衬底的晶体质量和表面粗糙度会直接影响底电极和压电层的沉积质量,但是现有技术中,由于在形成牺牲层之后,通常会对牺牲层进行抛光处理,从而使得经过抛光后的牺牲层上可能存在研磨液和物质颗粒残留,表面变得非常粗糙,并经过支撑层的再次沉积覆盖,薄膜表面粗糙度变得更大,因此,在该支撑层上进行沉积形成的底部电极和压电层的结晶质量很低。
发明内容
本发明的主要目的在于提供一种谐振器的制备方法及谐振器,以解决现有技术中难以在谐振器中形成高晶体质量薄膜的问题。
为了实现上述目的,根据本发明的一个方面,提供了一种谐振器的制备方法,包括:提供半导体基体,半导体基体具有第一表面;在具有第一表面的半导体基体的一侧形成第一单晶层;在第一单晶层远离半导体基体的一侧形成压电层;在第一表面上形成间隔设置的两个阻隔件,阻隔件将第一单晶层分隔为多个单晶层,多个单晶层与两个阻隔件交替设置;在两个阻隔件、第一单晶层以及半导体基体之间形成空腔。
进一步地,在形成第一单晶层的步骤中,制备方法包括:提供单晶基体,单晶基体用于形成第一单晶层;在第一表面上形成第一键合层,以及在单晶基体的一侧表面顺序形成第一电极层和第二键合层,以使第二键合层覆盖第一电极层和第一单晶层;将第一键合层和第二键合层键合连接,形成第一键合体,第一键合层和第二键合层构成谐振器的键合层;去除第一键合体中远离键合层的部分单晶基体,以使剩余的部分单晶基体形成第一单晶层。
进一步地,制备方法还包括:在形成第一电极层和第二键合层的步骤之前,对单晶基体进行离子注入,以在单晶基体中形成损伤层,以使损伤层将单晶基体划分至位于损伤层两侧的两部分单晶基体。
进一步地,形成多个阻隔件的步骤包括:顺序刻蚀压电层、第一单晶层和键合层,形成自压电层贯穿至第一表面的两个沟槽,以使沟槽将第一单晶层分隔为多个单晶层,且第一电极层与两个沟槽之间的单晶层接触设置;在多个沟槽中沉积阻隔材料,形成多个阻隔件。
根据本发明的一个方面,提供了一种谐振器,包括:半导体基体,具有第一表面;两个阻隔间,间隔设置与第一表面上;多个单晶层,设置于两个阻隔件远离第一表面的一侧,多个单晶层与两个阻隔间交替设置;压电层,设置于单晶层远离半导体基体的一侧;空腔,设置于两个阻隔件、第一单晶层以及半导体基体之间,且阻隔件之间的单晶层中具有第一通孔,压电层中具有第二通孔,第一通孔和第二通孔连通。
进一步地,阻隔件远离半导体基体的一侧表面与第一表面的垂直距离为第一距离,压电层远离半导体基体的一侧表面与第一表面的垂直距离为第二距离,第一距离小于第二距离。
进一步地,还包括:键合层,设置于第一表面上,且键合层位于两个阻隔件的外侧,且键合层键合连接单晶层和半导体基体,键合层和阻隔件具有不同的刻蚀选择比。
进一步地,谐振器在垂直于第一表面的方向上具有第一截面,阻隔件在第一截面上具有第一区域和第二区域,第一区域的宽度小于第二区域的宽度,其中,第一区域为靠近第一表面的区域,第二区域为远离第一表面的区域。
进一步地,两个阻隔件之间的单晶层靠近半导体基体的一侧接触设置有第一电极层,第一通孔设置于阻隔件和第一电极层之间,第一电极层与阻隔件之间具有第一间距,第一间距大于第一通孔的孔径。
进一步地,第一电极层与单晶层接触一侧在单晶层上具有第一投影,第一电极层远离单晶层的一侧在单晶层上具有第二投影,第一投影大于第二投影。
应用本发明的技术方案,提供一种谐振器的制作方法,由于在单晶层上生长得到的薄膜质量较好,从而采用上述制作方法,通过在第一单晶层上形成压电层之后,使得第一电极层和压电层能够直接在第一单晶层的相对的两个表面上形成,因此该谐振器中能够得到高质量的第一电极层和压电层,从而相比于现有技术中在支撑层或层上形成第一电极层和压电层,本方案提高了具有该谐振器的谐振器的性能。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1示出了根据本发明实施例的一种谐振器的制备方法中,提供的半导体基体的剖面结构示意图;
图2示出了根据本发明实施例的一种谐振器的制备方法中,提供的单晶基体剖面结构示意图;
图3示出了根据本发明实施例的一种谐振器的制备方法中,形成第一键合体的剖面结构示意图;
图4示出了根据本发明实施例的一种谐振器的制备方法中,形成第一单晶层的剖面结构示意图;
图5示出了根据本发明实施例的一种谐振器的制备方法中,形成两个沟槽的剖面结构示意图;
图6示出了根据本发明实施例的一种谐振器的制备方法中,形成两个阻隔件的剖面结构示意图;
图7示出了根据本发明实施例的一种谐振器的制备方法中,形成第二电极层的剖面结构示意图;
图8示出了根据本发明实施例的一种谐振器的制备方法中,形成第一通孔和第二通孔的剖面结构示意图;
图9示出了根据本发明实施例的一种谐振器的制备方法,形成空腔的剖面结构示意图。
其中,上述附图包括以下附图标记:
10、半导体基体;11、第一键合层;12、第二键合层;13、第一电极层;14、第一单晶层;15、键合层;16、单晶基体;17、沟槽;18、压电层;19、单晶层;20、阻隔件;21、第一通孔;22、第二通孔;23、空腔;24、第二电极层。
具体实施方式
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
正如背景技术中所提到的,由于支撑层表面粗糙,在支撑层上进行沉积形成的底部电极和压电层的结晶质量很低。为了解决上述技术问题,本申请的发明人提供一种谐振器的制备方法及谐振器。
为了解决上述技术问题,根据本发明的一方面,提供了一种谐振器的制备方法,该制备方法包括以下步骤:提供半导体基体,半导体基体具有第一表面;在具有第一表面的半导体基体的一侧形成第一单晶层;在第一单晶层远离半导体基体的一侧形成压电层;在第一表面上形成间隔设置的两个阻隔件,阻隔件将第一单晶层分隔为多个单晶层,多个单晶层与两个阻隔件交替设置;在两个阻隔件、第一单晶层以及半导体基体之间形成空腔。
上述制备方法中,第一单晶层和压电层均可以通过低压化学气相淀积(LPCVD)或等离子体增强化学淀积(PECVD)等沉积工艺沉积形成。
采用上述的制备方法,由于在单晶层上生长得到的薄膜质量较好,从而采用上述制备方法,通过在第一单晶层上形成压电层之后,使得第一电极层和压电层能够直接在第一单晶层的相对的两个表面上形成,因此该谐振器中能够得到高质量的第一电极层和压电层,从而提高了该谐振器的性能。
下面将更详细地描述根据本发明提供的谐振器的制备方法的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
如图1所示,首先提供具有第一键合层11的半导体基体10,且该半导体基体10具有第一表面,以及提供具有第二键合层12和第一电极层13的单晶基体16,如图2所示。其中,上述半导体基体10用于支撑最终的谐振器,单晶基体16中的虚线用于形成第一单晶层14,如图3和图4所示。
在一些可选的实施方式中,形成上述第一单晶层14的步骤包括:在形成第一单晶层的步骤中,制备方法包括:提供单晶基体16,该单晶基体16具有第二表面;在第一表面上形成第一键合层11,在单晶基体16的一侧表面顺序形成第一电极层13和第二键合层12,以使第一电极层13覆盖部分第二表面,第二键合层12覆盖第一电极层13和剩余的部分第二表面;将第一键合层11和第二键合层12键合连接,形成第一键合体,第一键合层11和第二键合层12构成谐振器的键合层15;去除第一键合体中远离键合层15的部分单晶基体16,以使剩余的部分单晶基体16形成第一单晶层14。
具体地,顺序形成第一电极层13和第二键合层12的步骤可以是,首先在第二表面上形成第一电极层13,以使第二表面的部分被第一电极层13覆盖,剩余的部分第二表面裸露,进而在第二表面和第一电极层13上形成第二键合层12,并使得该第二键合层12覆盖第一电极层13远离第二表面的一侧,以及使得第二键合层12覆盖上述裸露的部分第二表面。
具体地,形成第一键合体,如图3所示,该第一键合体包括:如图1所示中的半导体基体10和位于第一表面的第一键合层11,如图2所示中的单晶基体16、第二键合层12以及第一电极层13,上述第二键合层12覆盖上述第一电极层13和上述第一单晶层14,可以理解的是,上述第一电极层13位于第二键合层12和第一单晶层14之间。且第一键合层11和第二键合层12键合得到键合层15,该键合层15使得图1所示的结构和图2所示的结构得以形成一个整体,即第一键合体。且在该实施方式中,通过上述第一键合层11和上述第二键合层12键合形成第一键合体的方式,可以简化工艺步骤。
可选地,上述第一键合层11和第二键合层12的材料可以为氮化硅、碳化硅或氮氧化硅中的其中一种,第一键合层11和第二键合层12的材料可以是相同的,也可以是不同的。进一步地,在形成上述第一键合层11和第二键合层12的步骤之后,还可以通过化学机械抛光工艺(CMP)分别对上述第一键合层11和第二键合层12进行研磨并进行清洗,使得薄膜的平整度和均匀性得以改善,并进一步减少表面粗糙度,以便将第一键合层11和第二键合层12进行键合。
进一步地,如图4所示,为了在具有第一表面的半导体基体10的一侧形成第一单晶层14,将键合之后的第一键合体中,沿图3所示的虚线,将位于键合层15远离半导体基体10一侧的部分单晶基体16去除,从而保留靠近键合层15一侧的部分单晶基体16,使得该部分单晶基体16形成第一单晶层14。且该实施方式中,形成第一单晶层14之后,该第一单晶层14远离键合层15一侧的表面裸露。可选地,为了使得该第一单晶层14的裸露表面的平整度和均匀性得以改善,以及减少表面第一单晶层表面的粗糙度,采用化学机械研磨对上述裸露表面进行研磨,并清洗该裸露表面。
可选地,可以通过将上述第一键合体放置高温环境或特殊气体环境下进行剥离,上述第一键合体沿着上述损伤层分裂,可以形成上述第一单晶层14。
在一些可选的实施方式中,如图2所示,制备方法还包括:在形成第一电极层13和第二键合层12的步骤之前,对单晶基体16进行离子注入,以在单晶基体16中形成损伤层(如图中虚线所示),以使损伤层将单晶基体16划分至位于损伤层两侧的两部分单晶基体16。
为了使得在形成第一键合体之后,能够利用上述单晶基体16形成第一单晶层14,上述实施方式中,通过离子注入使得单晶基体16具有晶格缺陷,从而形成损伤层,进而使得单晶基体16在经过相应处理之后,沿着该损伤层断裂。其中,虚线表示损伤层。
进一步地,该单晶基体16沿着损伤层断裂之后,由于与第一电极层13接触的部分单晶基体16被保留,从而被保留的该部分单晶基体16的厚度也会影响谐振器的频率、品质因子和机电耦合系数,进而能够影响谐振器的整体性能。因此,为了得到性能更优的谐振器,在形成该损伤层的过程中,可以通过控制离子注入的离子种类,离子掺杂浓度,离子的注入能量以及离子的注入剂量进行控制,从而达到控制位于单晶基体16中的损伤层的位置,进而控制被保留至谐振器中的部分单晶基体16的厚度的目的。
示例性地,上述离子注入过程中,当被保留至谐振器中的部分单晶基体16的厚度较厚的情况下,将提供的单晶基体16放置于离子注入机中,采用高掺杂浓度离子对单晶基体16进行离子注入,其中,该离子注入机采用高注入能量、高注入剂量以及慢速扫描的注入方式实现注入。具体地,该离子注入的种类可以是氦(He)、氢(H)、氪(Kr)、氙(Xe)、镁(Mg)、氟(F)、氧(O)、铜(Cu)或金(Au),离子的注入能量为450keV-10MeV,注入剂量为1*1012/cm2-8*1018/cm2。电子束流强度为1-30mA。注入角度为0-60°范围内。
示例性地,上述离子注入过程中,当被保留至谐振器中的部分单晶基体16的厚度较薄的情况下,将提供的单晶基体16放置于离子注入机中,采用低掺杂浓度离子对单晶基体16进行离子注入,其中,该离子注入机采低注入能量、低注入剂量以及快速扫描的注入方式实现注入。具体地,离子注入的种类可以是硼(B)、磷(P)、砷(As)或锑(Sb)等。离子的注入能量为2keV-400keV,注入剂量为1*1015/cm2-8*1015/cm2。电子束流强度为5-500μA。注入角度为0-60°范围内。
可选地,在单晶基体16的预定厚度处形成上述损伤层之后,通过低压化学气相淀积(LPCVD)或等离子体增强化学淀积(PECVD)等沉积工艺在单晶基体上依次沉积形成第一电极层13和第二键合层12。
在一些可选的实施方式中,形成多个阻隔件的步骤包括:顺序刻蚀压电层18、第一单晶层14和键合层15,形成自压电层18贯穿至第一表面的两个沟槽17,以使沟槽17将第一单晶层14分隔为多个单晶层19,如图5所示,且第一电极层13与两个沟槽17之间的单晶层19接触设置;在两个沟槽17中沉积阻隔材料,形成多个阻隔件20,如图6所示。
具体地,可以采用选择性湿法腐蚀HF或BOE溶液或气相腐蚀(Vapor HF)等刻蚀工艺,依次刻蚀上述压电层18、上述第一单晶层14和上述键合层15,剩余的上述第一单晶层14形成多个单晶层19。由于没有对上述第一电极层13进行刻蚀,因此上述第一电极层13仍位于单晶层19和第一表面之间。再通过低压化学气相淀积(LPCVD)或等离子体增强化学淀积(PECVD)等沉积工艺在两个沟槽17内沉积阻隔材料,形成上述阻隔件20,如图6所示。
进一步地,如图7所示,在一些可选的实施方式中,形成上述阻隔件20的步骤之后,在压电层18远离单晶层19的一侧表面形成第二电极层24。
具体地,在一些可选的实施方式中,形成空腔23的步骤包括:顺序刻蚀位于阻隔件20和第一电极层13之间的压电层18和单晶层19,形成贯穿压电层18的第二通孔22和贯穿单晶层19的第一通孔21,上述第一通孔21和上述第二通孔22连通,如图8所示,进而采用上述选择性湿法腐蚀HF或BOE溶液或气相腐蚀(Vapor HF)等刻蚀工艺,通过上述第一通孔21和上述第二通孔22去除位于相邻上述阻隔件20之间的上述键合层15,形成上述空腔23,如图9所示。可选地,上述第一通孔21与第二通孔22的孔径可以相等,也可以不相等。
为了解决上述技术问题,根据本发明的另一方面,提供了一种谐振器,如图9所示,包括:半导体基体10,具有第一表面;两个阻隔件20,间隔设置于上述第一表面上;多个单晶层19,设置于上述多个阻隔件20远离上述第一表面的一侧,上述多个单晶层19与上述两个阻隔件20交替设置,压电层18,设置于多个单晶层19远离半导体基体10的一侧;空腔23,设置于两个阻隔件20、多个单晶层19以及半导体基体10之间,阻隔件20之间的单晶层19中具有第一通孔21,压电层18中具有第二通孔22,第一通孔21和第二通孔22连通。另外,两个阻隔件20之间的单晶层19靠近半导体基体10的一侧接触设置有第一电极层13,压电层18远离单晶层19的一侧接触设置有第二电极层24,且第一电极层13、压电层18、单晶层19以及第二电极层24在第一表面上的投影具有成重叠区域。
相比于现有技术中在支撑层或层上形成第一电极层13和压电层18,本方案通过在该谐振器中设置有单晶层19,使得第一电极层13和压电层18能够直接在该单晶层19的相对的两个表面上形成,其中,由于在单晶层19上生长得到的薄膜质量较好,因此该谐振器中能够得到高质量的第一电极层13和压电层18从而提高了具有该谐振器的谐振器的性能。
上述半导体基体10的材料可以为多晶硅、氮化硅中的至少一种,上述阻隔件20的材料可以为铜或钨等金属材料,上述单晶层19的材料可以为单晶硅,上述第一电极层13的材料为铜或钨等金属材料,上述压电层18的材料为压电晶体、压电陶瓷等无机压电材料或聚偏氟乙烯(PVDF)等有机压电材料。
在一些可选的实施方式中,如图9所示,上述阻隔件20远离上述半导体基体10的一侧表面与上述第一表面的垂直距离为第一距离,上述压电层18远离上述半导体基体10的一侧表面与上述第一表面的垂直距离为第二距离,上述第一距离小于上述第二距离。
上述实施方式中,在形成上述阻隔件20的过程中,使上述第一距离小于第二距离。上述第一距离小于第二距离可以进一步保护上述压电层18和上述单晶层19,防止其在刻蚀过程中发生倒塌,进而影响谐振器的性能。
在一些可选的实施方式中,如图9所示,还包括:键合层15,设置于上述第一表面上,且上述键合层15位于上述两个阻隔件20的外侧,且上述键合层15键合连接上述单晶层19和上述半导体基体10,上述键合层15和上述阻隔件20具有不同的刻蚀选择比。
上述实施方式中,上述键合层15和上述阻隔件20具有不同的刻蚀选择比,可以进一步保证在形成上述单晶层19、上述第一电极层13、上述两个阻隔件20以及上述半导体基体10之间的空腔23过程中,仅通过刻蚀去除部分键合层15,而无法刻蚀去除上述阻隔件20。上述键合层15的材料可以为多晶硅、氮化硅常规半导体材料。
在一些可选的实施方式中,上述谐振器在垂直于第一表面的方向上具有第一截面,上述阻隔件20在上述第一截面上具有第一区域和第二区域,上述第一区域的宽度小于上述第二区域的宽度,其中,上述第一区域为靠近上述第一表面的区域,上述第二区域为远离上述第一表面的区域。
上述实施方式中,在形成上述阻隔件20的过程中,由于上述单晶层19、压电层18的刻蚀选择比不同,使得上述第一区域和第二区域的宽度不同。由于上述单晶层19的刻蚀选择比大于上述压电层18的刻蚀选择比,因此可以形成靠近上述第一表面的第一区域的宽度小于上述远离第一表面的第二区域的宽度。
在一些可选的实施方式中,如图9所示,上述第一通孔21设置于上述阻隔件20和上述第一电极层13之间,上述第一电极层13与上述阻隔件20之间具有第一间距,上述第一间距大于上述第一通孔21的孔径。
上述实施方式中,上述第一间距大于上述第一通孔21的孔径可以保证上述第一电极层13形成额外的电场,进一步提升该谐振器的性能。
从以上的描述中,可以看出,本发明上述的实施例实现了如下技术效果:
由于在单晶层上生长得到的薄膜质量较好,从而采用上述制备方法,通过在第一单晶层上形成压电层之后,使得第一电极层和压电层能够直接在第一单晶层的相对的两个表面上形成,因此该谐振器中能够得到高质量的第一电极层和压电层,从而相比于现有技术中在支撑层或层上形成第一电极层和压电层,本方案提高了具有该谐振器的谐振器的性能。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种谐振器的制备方法,其特征在于,包括:
提供半导体基体,所述半导体基体具有第一表面;
在具有所述第一表面的所述半导体基体的一侧形成第一单晶层;
在所述第一单晶层远离所述半导体基体的一侧形成压电层;
在所述第一表面上形成间隔设置的两个阻隔件,所述两个阻隔件将所述第一单晶层分隔为多个单晶层,所述多个单晶层与所述两个阻隔件交替设置;
顺序刻蚀所述压电层和所述单晶层,形成贯穿所述单晶层的第一通孔和贯穿所述压电层的第二通孔,所述第一通孔和所述第二通孔连通;
根据所述第一通孔和所述第二通孔去除位于相邻所述阻隔件之间的键合层,形成空腔。
2.根据权利要求1所述的制备方法,其特征在于,在形成所述第一单晶层的步骤中,所述制备方法包括:
提供单晶基体,所述单晶基体具有第二表面;
在所述第一表面上形成第一键合层,在所述第二表面上顺序形成第一电极层和第二键合层,以使所述第一电极层覆盖部分所述第二表面,所述第二键合层覆盖所述第一电极层和剩余的部分所述第二表面;
将所述第一键合层和所述第二键合层键合连接,形成第一键合体,所述第一键合层和所述第二键合层构成所述谐振器的键合层;
去除所述第一键合体中远离所述键合层的部分所述单晶基体,以使剩余的部分所述单晶基体形成所述第一单晶层。
3.根据权利要求2所述的制备方法,其特征在于,所述制备方法还包括:
在形成所述第一电极层和所述第二键合层的步骤之前,对所述单晶基体进行离子注入,以在所述单晶基体中形成损伤层,以使所述损伤层将所述单晶基体划分至位于所述损伤层两侧的两部分所述单晶基体。
4.根据权利要求2或3所述的制备方法,其特征在于,形成所述两个阻隔件的步骤包括:
顺序刻蚀所述压电层、所述第一单晶层和所述键合层,形成自所述压电层贯穿至所述第一表面的两个沟槽,以使所述两个沟槽将所述第一单晶层分隔为所述多个单晶层,且所述第一电极层与所述两个沟槽之间的所述单晶层接触设置;
在所述两个沟槽中沉积阻隔材料,形成所述两个阻隔件。
5.一种谐振器,其特征在于,包括:
半导体基体,具有第一表面;
两个阻隔间,间隔设置与所述第一表面上;
多个单晶层,设置于所述两个阻隔件远离所述第一表面的一侧,所述多个单晶层与所述两个阻隔间交替设置;
压电层,设置于所述多个单晶层远离所述半导体基体的一侧;
空腔,设置于所述两个阻隔件、所述多个单晶层以及所述半导体基体之间,且所述阻隔件之间的所述单晶层中具有第一通孔,压电层中具有第二通孔,所述第一通孔和所述第二通孔连通。
6.根据权利要求5所述的谐振器,其特征在于,所述阻隔件远离所述半导体基体的一侧表面与所述第一表面的垂直距离为第一距离,所述压电层远离所述半导体基体的一侧表面与所述第一表面的垂直距离为第二距离,所述第一距离小于所述第二距离。
7.根据权利要求5或6所述的谐振器,其特征在于,还包括:
键合层,设置于所述第一表面上,且所述键合层位于所述两个阻隔件的外侧,且所述键合层键合连接所述单晶层和所述半导体基体,所述键合层和所述阻隔件具有不同的刻蚀选择比。
8.根据权利要求5或6所述的谐振器,其特征在于,所述谐振器在垂直于所述第一表面的方向上具有第一截面,所述阻隔件在所述第一截面上具有第一区域和第二区域,所述第一区域的宽度小于所述第二区域的宽度,其中,所述第一区域为靠近所述第一表面的区域,所述第二区域为远离所述第一表面的区域。
9.根据权利要求5或6所述的谐振器,其特征在于,所述两个阻隔件之间的所述单晶层靠近所述半导体基体的一侧接触设置有第一电极层,所述第一通孔设置于所述阻隔件和所述第一电极层之间,所述第一电极层与所述阻隔件之间具有第一间距,所述第一间距大于所述第一通孔的孔径。
10.根据权利要求9所述的谐振器,其特征在于,所述第一电极层与所述单晶层接触一侧在所述单晶层上具有第一投影,所述第一电极层远离所述单晶层的一侧在所述单晶层上具有第二投影,所述第一投影大于所述第二投影。
CN202310318312.6A 2023-03-29 2023-03-29 谐振器的制备方法及谐振器 Pending CN116032233A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310318312.6A CN116032233A (zh) 2023-03-29 2023-03-29 谐振器的制备方法及谐振器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310318312.6A CN116032233A (zh) 2023-03-29 2023-03-29 谐振器的制备方法及谐振器

Publications (1)

Publication Number Publication Date
CN116032233A true CN116032233A (zh) 2023-04-28

Family

ID=86072660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310318312.6A Pending CN116032233A (zh) 2023-03-29 2023-03-29 谐振器的制备方法及谐振器

Country Status (1)

Country Link
CN (1) CN116032233A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110220275A1 (en) * 2008-12-10 2011-09-15 Murata Manufacturing Co., Ltd. Method for producing piezoelectric composite substrate and method for producing piezoelectric element
CN107733395A (zh) * 2017-11-14 2018-02-23 安徽云塔电子科技有限公司 一种压电谐振器和压电谐振器的制备方法
CN108365829A (zh) * 2017-03-24 2018-08-03 珠海晶讯聚震科技有限公司 单晶压电射频谐振器和滤波器的制备方法
CN111224637A (zh) * 2020-01-21 2020-06-02 武汉大学 一种带有新型释放结构的谐振器及其制备方法
CN112039463A (zh) * 2019-08-09 2020-12-04 中芯集成电路(宁波)有限公司 一种薄膜体声波谐振器的制造方法
CN112532206A (zh) * 2020-12-16 2021-03-19 武汉大学 一种双工器
CN113810012A (zh) * 2021-09-23 2021-12-17 武汉敏声新技术有限公司 一种谐振器
US20220014161A1 (en) * 2020-07-09 2022-01-13 Resonant Inc. Method for making transversely-excited film bulk acoustic resonators with piezoelectric diaphragm supported by piezoelectric substrate
CN114679144A (zh) * 2020-12-24 2022-06-28 诺思(天津)微系统有限责任公司 体声波谐振器及其制造方法、滤波器及电子设备
WO2022148387A1 (zh) * 2021-01-07 2022-07-14 诺思(天津)微系统有限责任公司 体声波谐振器及其制造方法、滤波器及电子设备
US20220393659A1 (en) * 2021-06-04 2022-12-08 Unikorn Semiconductor Corporation Acoustic wave device and manufacturing method thereof
US20230034595A1 (en) * 2021-07-31 2023-02-02 Resonant Inc. Patterned cavity walls for transversely-excited film bulk acoustic resonator frontside membrane release

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110220275A1 (en) * 2008-12-10 2011-09-15 Murata Manufacturing Co., Ltd. Method for producing piezoelectric composite substrate and method for producing piezoelectric element
CN108365829A (zh) * 2017-03-24 2018-08-03 珠海晶讯聚震科技有限公司 单晶压电射频谐振器和滤波器的制备方法
CN107733395A (zh) * 2017-11-14 2018-02-23 安徽云塔电子科技有限公司 一种压电谐振器和压电谐振器的制备方法
CN112039463A (zh) * 2019-08-09 2020-12-04 中芯集成电路(宁波)有限公司 一种薄膜体声波谐振器的制造方法
CN111224637A (zh) * 2020-01-21 2020-06-02 武汉大学 一种带有新型释放结构的谐振器及其制备方法
US20220014161A1 (en) * 2020-07-09 2022-01-13 Resonant Inc. Method for making transversely-excited film bulk acoustic resonators with piezoelectric diaphragm supported by piezoelectric substrate
CN112532206A (zh) * 2020-12-16 2021-03-19 武汉大学 一种双工器
CN114679144A (zh) * 2020-12-24 2022-06-28 诺思(天津)微系统有限责任公司 体声波谐振器及其制造方法、滤波器及电子设备
WO2022148387A1 (zh) * 2021-01-07 2022-07-14 诺思(天津)微系统有限责任公司 体声波谐振器及其制造方法、滤波器及电子设备
US20220393659A1 (en) * 2021-06-04 2022-12-08 Unikorn Semiconductor Corporation Acoustic wave device and manufacturing method thereof
US20230034595A1 (en) * 2021-07-31 2023-02-02 Resonant Inc. Patterned cavity walls for transversely-excited film bulk acoustic resonator frontside membrane release
CN113810012A (zh) * 2021-09-23 2021-12-17 武汉敏声新技术有限公司 一种谐振器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
TAKAHIKO YANAGITANI,SHINJI TAKAYANAGI: "Polarization control of ScAlN, ZnO and PbTiO3 piezoelectric films: application to polarization- inverted multilayer bulk acoustic wave and surface acoustic wave devices", JAPANESE JOURNAL OF APPLIED PHYSICS *
杨志周: "具有声能补偿功能的薄膜体声波生化传感器结构设计与加工工艺研究", 知网 *

Similar Documents

Publication Publication Date Title
JP3439968B2 (ja) お互いに接触している1つの構造体を構成する少なくとも2つの構成材料をイオン注入により分離するためのプロセス
JP2002251190A (ja) パターン化された音響ミラーを固体的に取り付けられたマルチ共振器バルク音波フィルタ
CN110995196B (zh) 谐振器的制备方法和谐振器
KR102410318B1 (ko) 표면 음향파 디바이스용 하이브리드 구조체
JP2011120241A (ja) Fbarタイプのバルク波の音響共振器を製作する方法
US11942915B2 (en) Bulk acoustic wave resonator device and method of manufacturing thereof
US11895920B2 (en) Methods of forming group III piezoelectric thin films via removal of portions of first sputtered material
KR20180108603A (ko) 표면 탄성파 디바이스를 위한 하이브리드 구조
CN114900147A (zh) 体声波谐振器及其制造方法
US20230299737A1 (en) Bulk acoustic wave resonator and fabrication method thereof
US7658858B2 (en) Band filter using film bulk acoustic resonator and method of fabricating the same
CN111883417B (zh) 一种三维存储器的制造方法
CN117013984B (zh) 一种键合晶圆及薄膜声表面波器件
CN116032233A (zh) 谐振器的制备方法及谐振器
EP3898503A1 (fr) Procede de fabrication d'un dispositif comprenant une membrane surplombant une cavite
CN115694391A (zh) 复合衬底的制造方法、复合衬底及声表面波滤波器
CN115208349A (zh) 一种声表面波滤波器
CN115412042A (zh) 薄膜体声波谐振器及其制备方法
KR20220158248A (ko) 압전 층을 전사하는데 사용될 수 있는, 무선주파수 장치용 압전 구조체를 제조하기 위한 공정 및 이러한 압전 층을 전사하기 위한 공정
JP2015525040A (ja) トポグラフィー構造及びその製造方法
CN115733457A (zh) 体声波谐振器组件的制造方法
US20240235514A1 (en) Bulk acoustic wave resonator device and method of manufacturing thereof
CN111628748A (zh) 声表面波器件及其制备方法
US11689171B2 (en) Bulk acoustic wave resonator and fabrication method thereof
TW202147647A (zh) 用於製作射頻裝置用壓電結構之方法,該壓電結構可用於壓電層的移轉,以及移轉該壓電層之方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20230428

RJ01 Rejection of invention patent application after publication