CN116013888A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN116013888A
CN116013888A CN202211062043.3A CN202211062043A CN116013888A CN 116013888 A CN116013888 A CN 116013888A CN 202211062043 A CN202211062043 A CN 202211062043A CN 116013888 A CN116013888 A CN 116013888A
Authority
CN
China
Prior art keywords
terminal
conductive film
electrode terminal
positive electrode
negative electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211062043.3A
Other languages
English (en)
Inventor
谷口克己
池田良成
加藤辽一
村田悠马
中込旭人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN116013888A publication Critical patent/CN116013888A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Inverter Devices (AREA)

Abstract

本发明提供一种能够可靠性高地降低开关损耗的半导体装置及其制造方法。半导体装置具备：绝缘电路基板(1)；功率半导体元件，其搭载在绝缘电路基板(1)上；平板状的第一端子(81)，其与功率半导体元件电连接，所述第一端子(81)具有第一主表面；第二端子(82)，其与功率半导体元件电连接，所述第二端子(82)具有与第一端子(81)的第一主表面相向的第二主表面；绝缘片(83)，其配置在第一主表面与第二主表面之间；以及导电膜(84、85)，其配置在绝缘片(83)的第一主表面侧和第二主表面侧中的至少一方。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种搭载有功率半导体元件的半导体装置(功率半导体模块)及其制造方法，特别是涉及一种功率半导体模块的与外部电极供给设备或直流电力布线等连接的端子的布线构造。
背景技术
近年，由于世界性的脱碳的动向，电动汽车、电力铁路车辆等电动车辆受到关注。电动车辆要求利用逆变器、转换器等电力转换装置进行的高效的马达控制，该电力转换装置一般使用功率半导体模块。功率半导体模块将直流电力转换为交流电力或者进行与其相反的转换。在功率半导体模块搭载有绝缘栅型双极晶体管(IGBT)、金属氧化膜半导体场效应晶体管(MOSFET)以及二极管等多个功率半导体元件，通过对这些功率半导体元件进行接通、断开的开关来进行电力转换。
功率半导体元件在开关时会伴随损耗，因此尽可能高速地进行开关，由此能够降低开关损耗，但有时因高速开关而产生过电压。如果产生过电压，则不仅损耗变大，还有可能使功率半导体模块损坏。为了在高速开关中抑制过电压，已知降低布线的寄生电感的所谓低电感化是有效的。在将IGBT、MOSFET等开关元件串联地连接、且在串联的两端连接正极端子和负极端子、且在开关元件间连接交流的输出端子而得到的2合1(2 in 1)模块中，设为将正极端子和负极端子隔着绝缘体以使电流反方向地流动的方式进行层叠的所谓的层压布线的构造，由此能够实现低电感化(参照专利文献1-4)。
现有技术文献
专利文献
专利文献1：日本特开2018-137283号公报
专利文献2：日本特开2016-144377号公报
专利文献3：日本特开2006-210500号公报
专利文献4：日本特开2021-106235号公报
发明内容
发明要解决的问题
在专利文献1中，作为将正极端子和负极端子隔着绝缘体设为层压布线的构造，公开有在功率半导体模块内部正极端子和负极端子被进行了层压的构造。但是，外部端子与外部电力供给设备或直流电力布线是螺栓接线(日语：ボルト結線)，因此未被层压，电感降低效果变小。
在专利文献2中公开有连功率半导体模块的外部的正极端子和负极端子都被层压的构造。但是，为了连功率半导体模块外部都设为层压布线，对端子进行弯曲加工。为了降低正极端子和负极端子的布线电感，两端子的端子间距离变得重要，需要以0.1mm为单位进行控制，因此需要高精度地进行端子的弯曲加工，导致成本上升。
另外，在专利文献2中公开有如下方法：使用环氧树脂、聚酰亚胺系的粘接剂作为端子间的绝缘体来使正极端子与负极端子粘在一起的方法；在通过电沉积涂装对端子实施了绝缘涂覆之后，使用粘接剂将端子彼此粘在一起。但是，容易在弯曲部分等残留气泡，在粘接剂固化后作为空洞残留，成为发生局部放电的原因。局部放电使绝缘材料劣化，有时引起端子间短路不良。
另外，在专利文献2中公开有通过使用模具的嵌件成型来在正极端子与负极端子之间填充嵌入树脂的方法。但是，在嵌件成型中，如果端子间的距离近，则会发生嵌入树脂的填充不良，填充不良部成为空洞，因此需要确保某种程度的距离。为了不产生填充不良地进行嵌件成型，虽然也取决于端子间面积、嵌入树脂的种类，但一般而言需要1.5mm以上的间隔，无法充分地得到电感降低效果。
另外，在专利文献2中还公开有用柔软的具有绝缘性的粘接片将端子彼此粘接的方法，但在弯曲部分的内侧和外侧，片的伸缩不同，在外侧伸长但在内侧收缩，因此在内侧片容易产生皱折，有时会形成空洞。
鉴于上述问题，本发明的目的在于提供一种能够可靠性高地降低开关损耗的半导体装置及其制造方法。
用于解决问题的方案
本发明的一个方式为一种半导体装置，该半导体装置的主旨在于，具备：(a)绝缘电路基板；(b)功率半导体元件，其搭载在绝缘电路基板上；(c)平板状的第一端子，其与功率半导体元件电连接，所述第一端子具有第一主表面；(d)第二端子，其与功率半导体元件电连接，所述第二端子具有与第一端子的第一主表面相向的第二主表面；(e)绝缘片，其配置在第一主表面与第二主表面之间；以及(f)导电膜，其配置在绝缘片的第一主表面侧和第二主表面侧中的至少一方。
本发明的其它方式为一种半导体装置的制造方法，该半导体装置的制造方法的主旨在于，包括以下工序：(a)将功率半导体元件搭载在绝缘电路基板上；(b)在具有第一主表面和第二主表面的绝缘片的第一主表面侧和第二主表面侧中的至少一方形成导电膜；以及(c)将形成有导电膜的绝缘片的第一主表面侧和第二主表面侧用平板状的第一端子和第二端子夹住并与壳体一体化。
发明的效果
根据本发明，能够提供一种能够可靠性高地降低开关损耗的半导体装置及其制造方法。
附图说明
图1是本发明的实施方式所涉及的半导体装置的俯视图。
图2是从图1的A-A方向观察的截面图。
图3是从图1的B-B方向观察的截面图。
图4是实施方式所涉及的半导体装置的正极端子的俯视图。
图5是从正极端子侧观察实施方式所涉及的半导体装置的绝缘片和正极侧导电膜的俯视图。
图6是实施方式所涉及的半导体装置的负极端子的俯视图。
图7是从负极端子侧观察实施方式所涉及的半导体装置的绝缘片和负极侧导电膜的俯视图。
图8是实施方式所涉及的半导体装置的电路图。
图9是实施方式的变形例所涉及的半导体装置的局部的截面图。
具体实施方式
下面，参照附图来对本发明的实施方式进行说明。在以下的说明中参照的附图的记载中，对相同或类似的部分标注相同或类似的附图标记。但是，应留意的是，附图是示意性的，厚度与平面尺寸之间的关系、各层的厚度的比率等与实际不同。因而，对于具体的厚度、尺寸，应参考以下的说明来进行判断。另外，在附图相互间也包括彼此的尺寸的关系、比率不同的部分，这是不言而喻的。
另外，以下的说明中的“上”、“下”、“上下”、“左”、“右”、“左右”等方向的定义只是为了便于说明的定义，并不用于限定本发明的技术思想。例如，如果将对象旋转90°来观察，则将“上下”变换为“左右”来读，如果将对象旋转180°来观察，则将“上下”调换来读，这是不言而喻的。另外，也可以将“上表面”和“下表面”分别改称为“表面”和“背面”。
另外，在本说明书中，“第一端子”是指功率半导体模块的正极端子和负极端子中的任一方，“第二端子”是指功率半导体模块的正极端子和负极端子中的与“第一端子”不同的另一方。即，如果“第一端子”是功率半导体模块的正极端子，则“第二端子”为功率半导体模块的负极端子，如果“第一端子”是功率半导体模块的负极端子，则“第二端子”为功率半导体模块的正极端子。
<半导体装置的构造>
如图1所示，实施方式所涉及的半导体装置(功率半导体模块)具备绝缘电路基板1、搭载在绝缘电路基板1上的功率半导体元件(半导体芯片)3a～3l、以及以包围绝缘电路基板1和功率半导体元件3a～3l的方式配置的壳体7。在图1中，省略了配置于壳体7的内侧来将功率半导体元件3a～3l等进行密封的密封材料的图示。另外，在图1中，用黑色圆示意性地示出与功率半导体元件3a～3l等连接的键合引线的连接点。
如图1所示，在实施方式所涉及的半导体装置的俯视下，将实施方式所涉及的半导体装置的长边方向定义为X轴，将图1的右方向定义为X轴的正方向。另外，将实施方式所涉及的半导体装置的与X轴正交的短边方向定义为Y轴，将图1的上方向定义为Y轴的正方向。另外，将与X轴及Y轴正交的方向定义为Z轴，将图1的面前侧定义为Z轴的正方向。图2以后也是同样的。
在图1中，作为功率半导体元件3a～3l，例示了将2对6个并联的MOSFET串联地连接而得到的2合1(2 in 1)型的功率半导体模块。功率半导体元件3a～3f构成3相逆变器电路的1个相的上臂，功率半导体元件3g～3l构成下臂。此外，实施方式所涉及的半导体装置只要是具有正极端子81和负极端子82的功率半导体模块即可，不限定于2合1型的半导体模块，例如也可以是1合1(1 in 1)型、6合1(6 in 1)型的半导体模块。
功率半导体元件3a～3l具有半导体基板、设置于半导体基板的下表面侧的第一主电极(漏极电极)、以及设置于半导体基板的上表面侧的第二主电极(源极电极)及控制电极(栅极电极)。半导体基板例如由硅(Si)、碳化硅(SiC)、氮化镓(GaN)、氧化镓(Ga2O3)等构成。对功率半导体元件3a～3l的配置位置、数量没有特别限定。功率半导体元件3a～3l除了可以是MOSFET等场效应晶体管(FET)以外，也可以是绝缘栅型双极晶体管(IGBT)、静电感应(SI)晶闸管或门极可关断(GTO)晶闸管等。
绝缘电路基板1例如由直接铜键合(DCB)基板或活性钎焊(AMD)基板等构成。绝缘电路基板1具备绝缘基板10、配置于绝缘基板10的上表面的导体箔(上侧导体箔)11a～11j、以及配置于绝缘基板10的下表面的导体箔(下侧导体箔)12(下侧导体箔12参照图2和图3)。绝缘基板10例如能够使用以氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(Si3N4)、氮化硼(BN)等为主剂的陶瓷板、使用了高分子材料等的树脂绝缘层。在使用树脂绝缘层作为绝缘基板10的情况下，也可以没有绝缘基板10的下表面侧的下侧导体箔12。上侧导体箔11a～11j和下侧导体箔12例如由铜(Cu)、铝(Al)等构成。上侧导体箔11a～11j以任意的图案形成，构成电路图案。
如图1所示，功率半导体元件3a～3f经由焊料或烧结材料等接合材料接合到绝缘电路基板1的上侧导体箔11b上。功率半导体元件3g～3l经由焊料或烧结材料等接合材料接合到绝缘电路基板1的上侧导体箔11h上。
以包围功率半导体元件3a～3f和绝缘电路基板1的周围的方式配置有壳体7。作为壳体7的材料，能够使用聚苯硫醚(PPS)、聚对苯二甲酸丁二酯(PBT)、聚丁二酸丁二醇酯(PBS)、环氧、苯酚等树脂材料。
在壳体7设置有控制端子7a～7i。控制端子7c经由键合引线来与上侧导体箔11f连接。上侧导体箔11f经由键合引线来与功率半导体元件3a～3f的各个功率半导体元件的源极电极电连接。控制端子7c对流向功率半导体元件3a～3f的源极电极的电流进行检测。
控制端子7d经由键合引线来与上侧导体箔11g连接。上侧导体箔11g经由键合引线来与功率半导体元件3a～3f的各个功率半导体元件的栅极电极电连接。控制端子7d对功率半导体元件3a～3f的各个功率半导体元件的栅极电极施加控制信号。
控制端子7g经由键合引线来与上侧导体箔11i连接。上侧导体箔11i经由键合引线来与功率半导体元件3g～3l的各个功率半导体元件的源极电极连接。控制端子7g对流向功率半导体元件3g～3l的源极电极的电流进行检测。
控制端子7h经由键合引线来与上侧导体箔11j连接。上侧导体箔11j经由键合引线来与功率半导体元件3g～3l的各个功率半导体元件的栅极电极电连接。经由控制端子7h对功率半导体元件3g～3l的各个功率半导体元件的栅极电极施加控制信号。
在壳体7设置有输出端子80、以及以与输出端子80相向的方式配置的正极端子81及负极端子82。输出端子80与上侧导体箔11b连接。上侧导体箔11b与功率半导体元件3a～3f的各个功率半导体元件的漏极电极电连接。另外，上侧导体箔11b经由引线框6g～6l来与功率半导体元件3g～3l的各个功率半导体元件的源极电极电连接。
正极端子81与上侧导体箔11h电连接。上侧导体箔11h与功率半导体元件3e～3h的各个功率半导体元件的漏极电极电连接。负极端子82与上侧导体箔11a、11e电连接。上侧导体箔11a经由引线框6a～6c来与功率半导体元件3a～3c的各个功率半导体元件的源极电极电连接。上侧导体箔11e经由引线框6d～6f来与功率半导体元件3d～3f的各个功率半导体元件的源极电极电连接。
在图2中示出从通过图1的正极端子81与负极端子82的层压布线构造的A-A方向观察的截面，在图3示出从通过图1的正极端子81与负极端子82的层压布线构造的B-B方向观察的截面。
如图2和图3所示，壳体7的内侧的绝缘电路基板1和功率半导体元件3a～3l等被密封材料9密封。密封材料9能够使用热固化型的硅凝胶、环氧系树脂等绝缘性的密封树脂。在绝缘电路基板1的下表面侧配置有冷却体(基座(base))2。作为冷却体2的材料，例如能够使用铜(Cu)、铝(Al)、Al与碳化硅的复合材料(AlSiC)、镁(Mg)与碳化硅的复合材料(MgSiC)等热传导大的材料。
正极端子81和负极端子82具有平板形状。作为正极端子81和负极端子82的材料，能够使用铜(Cu)、Cu合金、铝(Al)或Al合金等。如图2所示，正极端子81经由用于高度调整的铜(Cu)材料等的间隔物5a来与上侧导体箔11h电连接。另一方面，如图3所示，负极端子82经由用于高度调整的铜(Cu)材料等的间隔物5b来与上侧导体箔11e电连接。负极端子82与绝缘电路基板1之间的距离比正极端子81与绝缘电路基板1之间的距离大，因此与负极端子82连接的间隔物5b的高度比与正极端子81连接的间隔物5a的高度高。
如图1～图3所示，在正极端子81的上表面(主表面)与负极端子82的下表面(主表面)之间配置有绝缘片83。在绝缘片83的下表面与正极端子81的上表面之间配置有导电膜(正极侧导电膜)84。在绝缘片83的上表面与负极端子82的下表面之间配置有导电膜(负极侧导电膜)85。
即，正极端子81和负极端子82以隔着绝缘片83、正极侧导电膜84及负极侧导电膜85层压的状态从功率半导体模块的内部取出到外部。正极端子81与负极端子82之间的距离从功率半导体模块的内部到外部以绝缘片83、正极侧导电膜84和负极侧导电膜85的厚度固定。在正极端子81和负极端子82中电流反方向地流通，因此能够降低布线的寄生电感。
作为绝缘片83，能够使用绝缘纸、聚酰亚胺或聚酰胺等绝缘性和耐热性高的片。绝缘片83的厚度依赖于功率半导体模块的额定电压，在额定电压为1200V的情况下，该厚度设为0.1mm以上且1.0mm以下。更优选的是，设为0.2mm以上且0.6mm以下，由此能够大幅地降低正极端子81和负极端子82的布线电感。
正极侧导电膜84和负极侧导电膜85的厚度例如能够设定在0.1μm以上且100μm以下的范围内。在正极侧导电膜84和负极侧导电膜85过薄的情况下，有可能形成成膜缺陷而使绝缘片83露出。另一方面，在正极侧导电膜84和负极侧导电膜85过厚的情况下，有可能产生因正极侧导电膜84和负极侧导电膜85的应力引起的翘曲等，从而在用正极端子81和负极端子82进行层叠而恢复平坦时，在正极侧导电膜84和负极侧导电膜85产生裂纹。因此，根据正极侧导电膜84和负极侧导电膜85的材质来适当调整正极侧导电膜84和负极侧导电膜85的厚度。正极侧导电膜84和负极侧导电膜85的厚度可以彼此相同，也可以彼此不同。
正极侧导电膜84和负极侧导电膜85只要为具有导电性的材料即可，更优选耐蚀性(耐腐蚀性)比正极端子81及负极端子82的耐蚀性高的材料。作为正极侧导电膜84和负极侧导电膜85的材料，例如能够使用金(Au)、铂(Pt)、钛(Ti)、镍(Ni)、铬(Cr)等金属、导电性类金刚石碳(DLC)或氧化铟锡(ITO)等导电性氧化膜等。此外，作为正极侧导电膜84和负极侧导电膜85的材料，也可以使用铜(Cu)、铝(Al)。正极侧导电膜84和负极侧导电膜85的材料可以彼此相同，也可以彼此不同。正极侧导电膜84和负极侧导电膜85可以为与正极端子81及负极端子82相同的材料，也可以为与正极端子81及负极端子82不同的材料。
图4示出正极端子81的平面图案。图4的A-A线及B-B线的位置与图1的A-A线及B-B线的位置一致。正极端子81在平面图案上具有矩形的主体部81a以及从主体部81a突出的突出部81b、81c。突出部81b、81c对应于在壳体7的内侧延伸并经由间隔物5a与上侧导体箔11h电连接的部分。此外，正极端子81的平面图案可以为任意的形状，不限定于图4的形状。
图5示出从正极端子81侧观察到的绝缘片83和正极侧导电膜84，并且用单点划线示意性地示出正极端子81重叠的位置。图5的A-A线及B-B线的位置与图1的A-A线及B-B线的位置一致。绝缘片83的平面图案的形状设为与正极端子81及负极端子82的平面图案的形状对应的形状。绝缘片83的外缘(端部)具有比正极端子81及负极端子82的外缘大的尺寸，以在正极端子81和负极端子82的端部处确保所需的绝缘爬电距离。绝缘片83在平面图案上具有矩形的主体部83a以及从主体部83a突出的突出部83b、83c。
正极侧导电膜84在平面图案上具有矩形的主体部84a、从主体部84a突出的突出部84b、84c、以及从主体部84a向与突出部84b、84c相反的一侧突出的突出部84d、84e。正极侧导电膜84的突出部84b、84c是与绝缘片83的突出部83b、83c重叠的部分。正极侧导电膜84的突出部84d、84e是与正极端子81的突出部81b、81c重叠的部分。
正极侧导电膜84的外缘在平面图案上比绝缘片83与正极端子81的相向的部分的外缘小，或者同绝缘片83与正极端子81的相向的部分的外缘一致。正极侧导电膜84的外缘与绝缘片83的外缘一致，或者位于比绝缘片83的外缘靠内侧的位置。另外，正极侧导电膜84的外缘与正极端子81的外缘一致，或者位于比正极端子81的外缘靠内侧的位置，使得不露出到正极端子81的外侧。由此，能够防止正极侧导电膜84露出到正极端子81的外侧的情况下的正极侧导电膜84的电场集中，从而能够防止绝缘片83的劣化、破坏。
图6示出负极端子82的平面图案。图6的A-A线及B-B线的位置与图1的A-A线及B-B线的位置一致。负极端子82在平面图案上具有矩形的主体部82a以及从主体部82a突出的突出部82b、82c。突出部82b、82c对应于在壳体7的内侧延伸并经由间隔物5b等来与上侧导体箔11e电连接的部分。此外，负极端子82的平面图案可以为任意的形状，不限定于图6的形状。
图7示出从负极端子82侧观察到的绝缘片83和负极侧导电膜85，并且用单点划线示意性地示出负极端子82重叠的位置。图7的A-A线及B-B线的位置与图1的A-A线及B-B线的位置一致。负极侧导电膜85在平面图案上具有大致矩形的主体部85a以及从主体部85a突出的突出部85b、85c。负极侧导电膜85的突出部85b、85c是与负极端子82的突出部82b、82c重叠的部分。
负极侧导电膜85的外缘在平面图案上比绝缘片83与负极端子82的相向的外缘小，或者同绝缘片83与负极端子82的相向的部分的外缘一致。负极侧导电膜85的外缘与绝缘片83的外缘一致，或者位于比绝缘片83靠内侧的位置。另外，负极侧导电膜85的外缘与负极端子82的外缘一致，或者位于比负极端子82靠内侧的位置，使得不露出到负极端子82的外侧。由此，能够防止负极侧导电膜85露出到负极端子82的外侧的情况下的负极侧导电膜85的电场集中，从而能够防止绝缘片83的劣化、破坏。
正极侧导电膜84及负极侧导电膜85不是通过粘接剂等分别与正极端子81及负极端子82粘在一起，而是分别与正极端子81及负极端子82直接接触。因此，能够防止在用粘接剂等粘在一起的情况下成为问题的、因粘接剂等中残留的空洞的在加热成型时的膨胀所引起的缺陷不良。
另外，正极端子81只要与正极侧导电膜84还有1点接触，正极端子81与正极侧导电膜84就为相同电位。另外，负极端子82只要与负极侧导电膜85还有1点接触，负极端子82与负极侧导电膜85就为相同电位。因此，即使在正极侧导电膜84与正极端子81之间、或者在负极侧导电膜85与负极端子82之间形成了间隙，也能够防止发生局部放电，从而能够形成绝缘性能高的层压布线。
在图8示出图1～图7所示的实施方式所涉及的半导体装置的等效电路。如图8所示，实施方式所涉及的半导体装置构成3相桥电路的一部分。上臂侧的晶体管T1的漏极电极与正极端子P连接，下臂侧的晶体管T2的源极电极与负极端子N连接。晶体管T1的源极电极及晶体管T2的漏极电极与输出端子U及辅助源极端子S1连接。辅助源极端子S2与晶体管T2的源极电极连接。栅极控制端子G1、G2与晶体管T1、T2的栅极电极连接。在晶体管T1、T2，以反向并联连接的方式内置有成为续流二极管(FWD)的体二极管D1、D2。
图8所示的输出端子U、正极端子P以及负极端子N对应于图1所示的输出端子80、正极端子81以及负极端子82。图8所示的晶体管T1及体二极管D1对应于图1所示的功率半导体元件3a～3f。图8所示的晶体管T2及体二极管D2对应于图1所示的功率半导体元件3g～3l。图8所示的栅极控制端子G1、G2对应于图1所示的控制端子7d、7h，图8所示的辅助源极端子S1、S2对应于图1所示的控制端子7c、7g。
根据实施方式所涉及的半导体装置，以功率半导体模块的正极端子81与负极端子82隔着绝缘片83的层压构造，能够缩短正极端子81与负极端子82之间的距离，降低布线的寄生电感。并且，在绝缘片83的下表面侧和上表面侧分别配置有正极侧导电膜84和负极侧导电膜85，因此能够抑制正极端子81与负极端子82之间的局部放电的发生。因此，能够可靠性高地降低开关损耗。
<半导体装置的制造方法>
接着，参照图1～图7来说明实施方式所涉及的半导体装置的制造方法的一例。使用焊料、烧结材料等接合材料将图2和图3所示的绝缘电路基板1的下侧导体箔12接合到冷却体2。另外，使用焊料、烧结材料等接合材料将功率半导体元件3a～3l接合到图1所示的绝缘电路基板1的上侧导体箔11b、11h。能够根据需要对冷却体2或绝缘电路基板1的下侧导体箔12实施镍(Ni)-磷(P)、金(Au)等的电镀处理，来提高接合性。在使用树脂绝缘层作为绝缘电路基板1的绝缘基板10的情况下，在冷却体2的表面形成树脂绝缘层，在树脂绝缘层的表面形成上侧导体箔11a～11j。由于树脂绝缘层与冷却体2以及树脂绝缘层与上侧导体箔11a～11j能够直接接合，因此能够降低热阻从而将在功率半导体元件3a～3l产生的热高效地散掉。
接着，使用铜(Cu)、铝(Al)等的引线框6a～6l并利用焊料、烧结材料等接合材料将功率半导体元件3a～3l的表面的源极电极与上侧导体箔11a、11b、11e电连接。该电连接也可以使用引线、带等的超声波键合等。功率半导体元件3a～3l的表面的控制电极的电流容量小，因此将该控制电极通过铝(Al)等的引线键合来与上侧导体箔11g、11j电连接。
接着，准备绝缘片83，并使用模具等将绝缘片83形成为与正极端子81及负极端子82的形状对应的形状。然后，在绝缘片83的表面形成正极侧导电膜84和负极侧导电膜85。作为正极侧导电膜84和负极侧导电膜85形成到绝缘片83的形成方法，能够采用真空蒸镀法、溅射法、化学气相沉积(CVD)法、原子层沉积(ALD)法等真空工艺，能够在真空中形成正极侧导电膜84和负极侧导电膜85。通过使用真空工艺，能够抑制在绝缘片83与正极侧导电膜84及负极侧导电膜85之间形成成为局部放电发生的原因的空间。
在正极侧导电膜84和负极侧导电膜85的图案形成中，能够使用金属掩模等。正极侧导电膜84以及负极侧导电膜85只要比正极端子81与绝缘片83相向的面以及负极端子82与绝缘片83相向的面小一圈即可，无需要求尺寸精度，因此优选使用廉价的金属掩模。另外，在正极侧导电膜84和负极侧导电膜85形成到绝缘片83时进行加热，由此能够防止正极侧导电膜84和负极侧导电膜85从绝缘片83的剥离。因此，绝缘片83优选使用耐热性高的材料。
利用模具由铜(Cu)板等冲切形成正极端子81和负极端子82。也能够根据需要预先实施镍(Ni)-磷(P)、或金(Au)等的电镀。接着，将形成有正极侧导电膜84及负极侧导电膜85的绝缘片83用正极端子81和负极端子82夹住并层叠后安装于成型模具，同时将输出端子80和控制端子7a～7i安装于成型模具。然后，使用树脂材料成型出嵌入有正极端子81、负极端子82、输出端子80及控制端子7a～7i的壳体7，将正极端子81、负极端子82、输出端子80及控制端子7a～7i与壳体7一体化。
由于不是使用粘接材料等将正极端子81、形成有正极侧导电膜84及负极侧导电膜85的绝缘片83以及负极端子82粘在一起的，因此能够防止因残留的空洞的在加热成型时的膨胀所引起的缺陷不良。只要正极端子81与形成于绝缘片83的正极侧导电膜84以及负极端子82与形成于绝缘片83的负极侧导电膜85还有1点接触，正极端子81与正极侧导电膜84以及负极端子82与负极侧导电膜85就为相同电位。因此，即使在正极端子81与正极侧导电膜84以及负极端子82与负极侧导电膜85之间形成了间隙，也能够防止引起局部放电，能够形成绝缘性能高的层压布线。
接着，将对正极端子81、负极端子82及输出端子80等进行了嵌件成型而得到的壳体7与冷却体2以包围绝缘电路基板1及功率半导体元件3a～3l的方式粘接。正极端子81、负极端子82以及输出端子80经由间隔物5a、5b等接合到上侧导体箔11a、11b、11e、11h。接合虽然也能够使用焊料、烧结材料等接合材料，但也可以通过激光焊接等直接接合。控制端子7c、7d、7g、7h与上侧导体箔11f、11g、11i、11j通过引线键合等电连接。
接着，用密封树脂等密封材料9将由冷却体2和壳体7包围的范围进行密封(灌封)，以保护绝缘电路基板1和功率半导体元件3a～3l等。优选的是，将密封树脂预先脱泡。另外，通过在减压气氛下进行灌封，能够抑制空洞产生。在此，环氧系树脂等有时在常温下的粘度高，因此将其加热至小于开始交联的温度的尽可能高的温度，来使粘度降低以进行脱泡和灌封，之后将壳体7以开始交联的温度以上的温度进行加热，由此能够防止密封材料9产生空洞。
根据实施方式所涉及的半导体装置的制造方法，能够制作降低了布线电感的绝缘可靠性高的功率半导体模块。此外，正极端子81以及负极端子82与外部电力供给设备或直流电力布线的连接能够通过将利用绝缘片83进行了层压而得到的布线进行激光焊接等来连接。
<变形例>
实施方式的变形例所涉及的半导体装置如图9所示，正极端子81与负极端子82的层压布线构造的外侧端部的构造与图2及图3所示的实施方式所涉及的半导体装置不同。如图9所示，在正极端子81与负极端子82之间配置有绝缘片83。在绝缘片83的正极端子81侧配置有正极侧导电膜84，在绝缘片83的负极端子82侧配置有负极侧导电膜85。
正极端子81以及负极端子82分别与省略了图示的电容器侧的连接端子101、102电连接。正极端子81的端部折弯成L字的形状，在形成于正极端子81的端部的螺栓孔中插入由螺栓及螺母构成的紧固部104来与电容器侧的连接端子101固定。负极端子82的端部折弯成L字的形状，在形成于负极端子82的端部的孔中插入由螺栓及螺母构成的紧固部105来与电容器侧的连接端子102固定。
在电容器侧的连接端子101与连接端子102之间配置有电容器侧的绝缘片103。电容器侧的绝缘片103的端部被配置为与绝缘片83的端部重叠。
(其它实施方式)
如上述那样，通过实施方式对本发明进行了记载，但不应理解为构成本公开的一部分的论述和附图用于限定本发明。根据本公开，本领域技术人员将明确各种代替实施方式、实施例以及运用技术。
例如，在实施方式中，如图1～图3所示，例示了在绝缘片83的下表面和上表面这两侧面配置有正极侧导电膜84和负极侧导电膜85的情况，但也可以仅配置有正极侧导电膜84和负极侧导电膜85中的至少一方。即，可以配置绝缘片83的下表面侧的正极侧导电膜84，不配置绝缘片83的上表面侧的负极侧导电膜85。或者，也可以配置绝缘片83的上表面侧的负极侧导电膜85，不配置绝缘片83的下表面侧的正极侧导电膜84。
另外，在实施方式中，如图1～图3所示，例示了正极端子81为下侧、负极端子82为上侧的层压布线构造，但正极端子81和负极端子82的位置关系也可以相反，是正极端子81为上侧、负极端子82为下侧的层压布线构造。
像这样，本发明包括在此未记载的各种实施方式等，这是不言而喻的。因而，本发明的技术范围仅由基于上述的说明而言妥当的权利要求书所涉及的发明特定事项来决定。
附图标记说明
1：绝缘电路基板；2：冷却体；3a～3l：功率半导体元件(半导体芯片)；5a、5b：间隔物；6a～6l：引线框；7：壳体；7a～7i：控制端子；9：密封材料；10：绝缘基板；11a～11j：上侧导体箔；12：下侧导体箔；80：输出端子；81：正极端子；81a、82a、83a、84a、85a：主体部；81b、81c、82b、82c、83b、83c、84b～84e、85b、85c：突出部；82：负极端子；83：绝缘片；84：导电膜(正极侧导电膜)；85：导电膜(负极侧导电膜)；101、102：连接端子；103：绝缘片；104、105：紧固部；D1、D2：体二极管；G1、G2：栅极控制端子；N：负极端子；P：正极端子；S1、S2：辅助源极端子；T1、T2：晶体管；U：输出端子。

Claims (8)

1.一种半导体装置，具备：
绝缘电路基板；
功率半导体元件，其搭载在所述绝缘电路基板上；
平板状的第一端子，其与所述功率半导体元件电连接，所述第一端子具有第一主表面；
第二端子，其与所述功率半导体元件电连接，所述第二端子具有与所述第一端子的所述第一主表面相向的第二主表面；
绝缘片，其配置在所述第一主表面与所述第二主表面之间；以及
导电膜，其配置在所述绝缘片的所述第一主表面侧和所述第二主表面侧中的至少一方。
2.根据权利要求1所述的半导体装置，其特征在于，
所述导电膜由耐蚀性比所述第一端子及所述第二端子的耐蚀性高的材料构成。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述导电膜的外缘与所述绝缘片的外缘一致，或者，所述导电膜的外缘配置在比所述绝缘片的外缘靠内侧的位置。
4.根据权利要求1～3中的任一项所述的半导体装置，其特征在于，
所述导电膜配置在所述绝缘片与所述第一主表面之间，
所述导电膜的外缘与所述第一主表面的同所述绝缘片相向的部分的外缘一致，或者，所述导电膜的外缘配置在比所述第一主表面的同所述绝缘片相向的部分的外缘靠内侧的位置。
5.根据权利要求1～4中的任一项所述的半导体装置，其特征在于，
还具备壳体，所述壳体包围所述绝缘电路基板和所述功率半导体元件，且被安装有所述第一端子和所述第二端子。
6.根据权利要求1～5中的任一项所述的半导体装置，其特征在于，
所述第一端子是正极端子，
所述第二端子是负极端子。
7.一种半导体装置的制造方法，包括以下工序：
将功率半导体元件搭载在绝缘电路基板上；
在具有第一主表面和第二主表面的绝缘片的所述第一主表面侧和所述第二主表面侧中的至少一方形成导电膜；以及
将形成有所述导电膜的所述绝缘片的所述第一主表面侧和所述第二主表面侧用平板状的第一端子和第二端子夹住并与壳体一体化。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于，
在形成所述导电膜的工序中，在真空中形成所述导电膜。
CN202211062043.3A 2021-10-20 2022-08-31 半导体装置及其制造方法 Pending CN116013888A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021171322A JP2023061445A (ja) 2021-10-20 2021-10-20 半導体装置及びその製造方法
JP2021-171322 2021-10-20

Publications (1)

Publication Number Publication Date
CN116013888A true CN116013888A (zh) 2023-04-25

Family

ID=85982958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211062043.3A Pending CN116013888A (zh) 2021-10-20 2022-08-31 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US20230119240A1 (zh)
JP (1) JP2023061445A (zh)
CN (1) CN116013888A (zh)

Also Published As

Publication number Publication date
JP2023061445A (ja) 2023-05-02
US20230119240A1 (en) 2023-04-20

Similar Documents

Publication Publication Date Title
US9129931B2 (en) Power semiconductor module and power unit device
CN108735692B (zh) 半导体装置
US9363894B2 (en) Circuit device
US11081422B2 (en) Self-healing PDMS encapsulation and repair of power modules
US9362205B2 (en) Circuit device
US10147707B2 (en) Semiconductor device
US20220301957A1 (en) Semiconductor device, semiconductor module, vehicle, and manufacturing method of semiconductor device
JP2023161017A (ja) 半導体モジュール
US20130270706A1 (en) Semiconductor device
US9271397B2 (en) Circuit device
US11469164B2 (en) Space efficient and low parasitic half bridge
JP2013073945A (ja) 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法
JP5381251B2 (ja) 半導体装置
CN116013888A (zh) 半导体装置及其制造方法
US20210257269A1 (en) Semiconductor device
US11127714B2 (en) Printed board and semiconductor device
US10903138B2 (en) Semiconductor device and method of manufacturing the same
CN114709178A (zh) 功率模块及其内部定位方法
US20230187334A1 (en) Semiconductor device
US20240038643A1 (en) Semiconductor device
CN113261095A (zh) 半导体装置、半导体装置的制造方法及电力转换装置
US20240170376A1 (en) Semiconductor device
WO2024010003A1 (ja) 半導体装置
EP4258346A1 (en) Thermal performance improvement and stress reduction in semiconductor device modules
JP2013128065A (ja) 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication